[go: up one dir, main page]

WO2011016490A1 - 積層型光起電力素子および積層型光起電力素子の製造方法 - Google Patents

積層型光起電力素子および積層型光起電力素子の製造方法 Download PDF

Info

Publication number
WO2011016490A1
WO2011016490A1 PCT/JP2010/063200 JP2010063200W WO2011016490A1 WO 2011016490 A1 WO2011016490 A1 WO 2011016490A1 JP 2010063200 W JP2010063200 W JP 2010063200W WO 2011016490 A1 WO2011016490 A1 WO 2011016490A1
Authority
WO
WIPO (PCT)
Prior art keywords
photovoltaic element
layer
type
stacked
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/063200
Other languages
English (en)
French (fr)
Inventor
誠 東川
孝子 清水
真也 本多
泰明 石河
佐野　雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US13/388,615 priority Critical patent/US20120125406A1/en
Priority to EP10806489A priority patent/EP2463916A1/en
Publication of WO2011016490A1 publication Critical patent/WO2011016490A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H10F10/172—Photovoltaic cells having only PIN junction potential barriers comprising multiple PIN junctions, e.g. tandem cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H10F19/35—Structures for the connecting of adjacent photovoltaic cells, e.g. interconnections or insulating spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Definitions

  • the present invention relates to a stacked photovoltaic device and a manufacturing method thereof.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2004-31970 (Patent Document 1), it is formed on a reflective layer (paragraph [0027] in Patent Document 1) made of a metal oxide film such as indium oxide, tin oxide, indium tin oxide, and zinc oxide.
  • a reflective layer made of a metal oxide film such as indium oxide, tin oxide, indium tin oxide, and zinc oxide.
  • a configuration is disclosed in which the conductive layer (p-type layer, n-type layer) of the photovoltaic element is a microcrystalline layer (paragraph [0033] last row of Patent Document 1).
  • the microcrystalline layer is generally formed by plasma CVD using a source gas diluted with high hydrogen, the portion where the microcrystalline layer is not formed on the reflective layer is relatively long. Exposure to hydrogen plasma for hours.
  • the reflective layer is made of a metal oxide film
  • the metal oxide film is reduced and blackened by being exposed to hydrogen plasma. Since the metal oxide film is blackened, the amount of transmitted light is reduced and the conductivity is increased. Therefore, there is a difference in the power generation efficiency of the photovoltaic element between the part exposed to hydrogen plasma for a long time and the part not exposed to it. Arise.
  • the influence of hydrogen plasma on the underlying metal oxide film becomes non-uniform in the film surface direction.
  • the crystallization rate of the i-type layer is insufficient due to the difference in the film formation conditions of the i-type layer that is subsequently formed, leading to a decrease in conversion efficiency.
  • An i-type layer with an insufficient crystallization rate is cloudy in appearance and has a problem of peeling when left in the atmosphere due to internal stress.
  • This problem is particularly problematic when the area of the film is increased, that is, when the substrate size is increased.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a photovoltaic device with improved conversion efficiency.
  • the stacked photovoltaic element of the present invention is stacked on a first photovoltaic element section including at least one photovoltaic element stacked on a substrate and the first photovoltaic element section.
  • the conductive layer in contact with the buffer layer of the second photovoltaic element portion is a microcrystalline layer.
  • the buffer layer and the microcrystalline layer are preferably layers made of a silicon-based semiconductor.
  • the intermediate layer is preferably composed of a substantially undoped metal oxide.
  • the thickness of the buffer layer is preferably 10 nm or less.
  • the buffer layer preferably has a conductivity of 5 ⁇ 10 ⁇ 3 S / cm or more and 1 ⁇ 10 ⁇ 1 S / cm or less.
  • the microcrystalline layer is preferably made of a silicon-based semiconductor having a crystallization rate of 10 or more.
  • the intermediate layer is preferably made of a metal oxide having a single film conductivity of 2 ⁇ 10 ⁇ 12 S / cm or more and 1 ⁇ 10 ⁇ 6 S / cm or less.
  • the intermediate layer is preferably made of zinc oxide.
  • the effect of the present invention appears more remarkably.
  • the first photovoltaic element section has at least a pin-type junction, and the i-type layer included in the pin-type junction is made of an amorphous silicon-based semiconductor. Preferably, it is configured.
  • the second photovoltaic element portion has at least a pin-type junction, and the i-type layer included in the pin-type junction is made of a silicon-based semiconductor containing a crystalline material.
  • the stacked photovoltaic element of the present invention includes a first photovoltaic element part and a second photovoltaic element part in order from the light incident side, and the first photovoltaic element part includes:
  • the i-type layer included in the first pin structure includes amorphous silicon, amorphous SiC, or amorphous SiO, including the first pin structure and the second pin structure. Is preferred.
  • the present invention also relates to a method of manufacturing a stacked photovoltaic device, the step of stacking a first photovoltaic device portion including at least one photovoltaic device on a substrate, and the first photovoltaic device.
  • stacking a second photovoltaic element portion including two photovoltaic elements, and the conductive layer of the second photovoltaic element portion in contact with the buffer layer is a microcrystalline layer .
  • the stacked photovoltaic element of the present invention includes an intermediate layer and a buffer layer between the first photovoltaic element part and the second photovoltaic element part, and the buffer layer is in an amorphous state. Since the conductive layer of the second photovoltaic element portion in contact with the layer is a microcrystalline layer, the reflection function is improved and the conversion efficiency of the entire photovoltaic element can be improved.
  • a laminated photovoltaic element having a super straight type structure will be described as an example.
  • the following description also applies to a substrate type structure.
  • a semiconductor film made of an amorphous semiconductor is called an “amorphous layer”
  • a semiconductor film made of a microcrystalline semiconductor is called a “microcrystalline layer”, which is an amorphous or microcrystalline semiconductor.
  • the film made of is sometimes referred to as a “semiconductor layer”.
  • “microcrystal” means a state in which a mixed phase of a crystalline component having a small crystal grain size (about 20 to 1,000 thousand) and an amorphous component is formed.
  • the photovoltaic element located on the light incident side is sometimes referred to as the top cell, and the photovoltaic element located on the opposite side of the light incidence is sometimes referred to as the bottom cell.
  • the photovoltaic device is referred to as a middle cell.
  • FIG. 1 is a schematic diagram of a cross section of the stacked photovoltaic element according to the first embodiment.
  • the stacked photovoltaic element 100 according to the first embodiment includes a first photovoltaic element unit 3 and a second photovoltaic element unit 5 provided on a substrate 1. It has a laminated structure including.
  • an intermediate layer 7 made of a metal oxide is provided between the first photovoltaic element unit 3 and the second photovoltaic element unit 5.
  • light is incident from the substrate 1 side.
  • a first electrode 2 is provided on the substrate 1.
  • substrate 1 and the 1st electrode 2 are comprised with the material which has translucency.
  • the substrate 1 is made of a resin such as glass or polyimide, has heat resistance for the plasma CVD formation process, and can be used.
  • the first electrode 2 can be composed of SnO 2 , indium tin oxide (ITO), or the like.
  • substrate 1 and the 1st electrode 2 is not specifically limited, It has a desired shape.
  • the present invention provides a stacked photovoltaic element using a substrate having a large area, which effects the conversion efficiency is exhibited sufficiently, the substrate from 1000 cm 2 about a large-area substrate of about 100000 2 The effect is fully seen. Further, the effect of the present invention can be obtained even with a substrate having a smaller area.
  • the first photovoltaic element section 3 is provided on the first electrode 2, and the intermediate layer 7 is provided on the outermost surface thereof. On the intermediate layer 7, the buffer layer 8 and the second photovoltaic element portion 5 are provided in this order. Further, as shown in FIG. 1, a second electrode 6 composed of a transparent conductive film 6a and a metal film 6b is provided on the upper surface of the photovoltaic element section 5.
  • the transparent conductive film 6a can be made of, for example, ZnO
  • the metal film 6b can be made of, for example, a film made of Ag.
  • the metal film 6b may be provided arbitrarily.
  • the first photovoltaic element unit 3 includes at least one photovoltaic element.
  • One photovoltaic element has one pin type junction.
  • Such a first photovoltaic element section 3 has, for example, a p-type made of amorphous silicon hydride on both surfaces of an i-type layer 3b made of amorphous silicon hydride (a-Si: H).
  • a-Si: H amorphous silicon hydride
  • a pin-type junction including the layer 3a and the n-type layer 3c made of amorphous hydrogenated silicon is provided.
  • An intervening layer such as an i-type amorphous layer made of amorphous silicon hydride can be optionally provided between the p-type layer 3a and the i-type layer 3b.
  • the p-type layer 3a is a semiconductor film doped with p-type impurity atoms such as boron and aluminum.
  • the n-type layer 3c is a semiconductor film doped with n-type impurity atoms such as phosphorus.
  • the semiconductor film constituting the i-type layer 3b may be a completely undoped semiconductor film, which is p-type containing a small amount of impurities or n-type containing a small amount of impurities, but is substantially intrinsic. it may be a semiconductor film that is replete with photoelectric conversion function Te.
  • the i-type layer 3b of the first photovoltaic element unit 3 has a forbidden band width greater than that of the i-type layer 5b of the second photovoltaic element unit 5 described later. large.
  • the forbidden band width of the i-type layer 3b of the first photovoltaic element section 3 is made larger than the forbidden band width of the i-type layer 5b of the second photovoltaic element section 5, that is, the forbidden band width on the incident side.
  • each semiconductor film constituting the photovoltaic element is not limited to the above example, and may be a silicon-based semiconductor.
  • a silicon-based semiconductor for example, in addition to the silicon (Si) -based compound as described above, an amorphous film or a microcrystalline film such as a silicon carbide (SiC) -based compound or a silicon monoxide (SiO) -based compound is included.
  • SiC silicon carbide
  • SiO silicon monoxide
  • the first photovoltaic element unit 3 may be made of the same type of silicon-based (Si-based, SiC-based, or SiO-based) semiconductor, or may be formed of different types of silicon-based semiconductors.
  • Each of the p-type, i-type, and n-type semiconductor layers may have a single-layer structure or a structure in which a plurality of layers are stacked. In the case of a structure in which a plurality of layers are stacked, each layer may be composed of different types of silicon-based semiconductors.
  • the stacked photovoltaic element 100 includes an intermediate layer made of a metal oxide on the first photovoltaic element unit 3, that is, on the surface opposite to the substrate 1 of both surfaces of the first photovoltaic element unit 3. 7
  • the intermediate layer 7 has a high transmittance in order to improve the light absorption efficiency of the first photovoltaic element unit 3 by optical reflection at the interface with the first photovoltaic element unit 3, and A material having a large refractive index difference from the material used for the first photovoltaic element section 3 is suitable.
  • the intermediate layer 7 is made of a metal oxide. Specifically, one or two metal oxides such as indium oxide (In 2 O 3 ), tin oxide (SnO 2 ), indium tin oxide (ITO), titanium oxide (TiO 2 ), and zinc oxide (ZnO). The above mixture and a mixture of at least one of these metal oxides and magnesium oxide (MgO) are preferably used.
  • a material having zinc oxide (ZnO) as a main component is particularly preferable.
  • ZnO zinc oxide
  • the main component refers to a component having an atomic ratio of 50% or more with respect to all components constituting the intermediate layer.
  • the intermediate layer 7 in which 90% or more of the atomic ratio is composed of zinc oxide is preferable.
  • the oxygen atom concentration / metal atom concentration ratio (atomic ratio) is preferably 0.960 or more and 0.975 or less, and more preferably 0.964 or more and 0.974 or less. .
  • the intermediate layer 7 has a single film conductivity of 2 ⁇ 10 ⁇ 12 S / cm or more and 1 ⁇ 10 ⁇ 6 S / cm or less.
  • the single film of the intermediate layer 7 has the above-described conductivity, it is preferable because a decrease in the electromotive force of the stacked photovoltaic element 100 due to electrical defects can be prevented.
  • the conductivity of the single layer of the intermediate layer means that a deposited film deposited on the glass under the same conditions as the formation of the intermediate layer is formed, and parallel electrodes are formed on the surface of the deposited film. This is the conductivity obtained by measuring the current when a voltage is applied between them and plotting the voltage-current characteristics. Measurement conditions shall be performed under atmospheric pressure and room temperature conditions. In the laminated state as shown in FIG. 1, the conductivity of only the intermediate layer 7 formed between the photovoltaic element portions 3 and 5 cannot be measured. Therefore, the conductivity of the single film is used. .
  • the change in conductivity is within an allowable range, and the conversion efficiency is high. It has been found that the photovoltaic element section 3 with a small change in conversion efficiency during use can be obtained.
  • the oxygen atom concentration / metal atom concentration ratio is preferably 0.960 or more and 0.975 or less, and 0.964 or more and 0.974 or less. Is more preferable.
  • the intermediate layer 7 is preferably composed of a substantially undoped metal oxide.
  • the substantially undoped metal oxide refers to a metal oxide in which a dopant component is mixed so that the i-type layer can exhibit a photoelectric conversion function as a so-called intrinsic semiconductor.
  • the dopant component is mixed with the raw material metal oxide in an atomic ratio of 0.01% or less.
  • the intermediate layer 7 is preferably a metal oxide having a hydrogen atom concentration of 2.5 ⁇ 10 20 atoms / cm 3 or more and 4.9 ⁇ 10 21 atoms / cm 3 or less. Each atomic concentration in the intermediate layer can be determined by, for example, known XPS measurement or SIMS measurement.
  • the intermediate layer 7 preferably has a thickness of 20 nm to 200 nm. Even if the thickness of the intermediate layer 7 is less than 20 nm, the light absorption efficiency of the first photovoltaic element section 3 can be improved by providing the intermediate layer 7, but the thickness of the intermediate layer 7 is 20 nm. When the thickness is 200 nm or less, the light reflection efficiency by the intermediate layer 7 is improved, and the light reflection efficiency when the buffer layer 8 described later is used in combination is further improved.
  • the intermediate layer 7 preferably has a thickness of 50 nm or more, more preferably 150 nm or less, from the viewpoint of the adhesiveness of the buffer layer 8.
  • the buffer layer 8 is a layer provided between the intermediate layer 7 and a second photovoltaic element unit 5 described later, and is an amorphous layer (referred to as an amorphous layer). Is).
  • a buffer layer 8 is preferably a silicon-based semiconductor layer, and more preferably an amorphous silicon layer.
  • the buffer layer 8 adheres well to the in-plane of the intermediate layer 7, and in particular, the amorphous silicon layer has excellent adherence to the in-plane of the intermediate layer 7.
  • the thickness of the buffer layer 8 is preferably 10 nm or less.
  • the thickness of the buffer layer 8 is 10 nm or less, it is possible to improve the state of adhesion of the second photovoltaic element portion 5 subsequently formed on the buffer layer 8 to the surface of the conductive layer. Conceivable.
  • the presence of the buffer layer 8 can improve the conversion efficiency as compared with the stacked photovoltaic element including only the intermediate layer 7 without the buffer layer 8.
  • the lower limit value of the thickness of the buffer layer 8 is not particularly limited, but in order to stably cover the entire intermediate layer 7 with the buffer layer 8, it is preferably set to 1 nm or more or 2 nm or more, for example.
  • the ratio of the thickness of the intermediate layer 7 and the buffer layer 8 is preferably 5 or more and 200 or less, and more preferably 10 or more and 150 or less.
  • the effect of improving the reflection function by providing the intermediate layer 7 and the buffer layer 8 becomes higher.
  • the buffer layer 8 preferably has a conductivity of 5 ⁇ 10 ⁇ 3 S / cm or more and 5 ⁇ 10 ⁇ 1 S / cm or less.
  • the conductivity of the buffer layer 8 is more preferably 8 ⁇ 10 ⁇ 3 S / cm or more and 8 ⁇ 10 ⁇ 2 S / cm or less. Note that the conductivity of the buffer layer 8 can be measured using parallel electrodes in the same manner as the conductivity of the intermediate layer 7.
  • the second photovoltaic element unit 5 includes at least one photovoltaic element.
  • photovoltaic elements include those having a pin-type junction.
  • the conductive layer (p-type layer 5a in the first embodiment) in contact with the buffer layer of the second photovoltaic element portion is a layer made of microcrystals.
  • the in-plane adhesion between the buffer layer and the conductive layer is remarkably improved.
  • the effect of improving the reflection function by providing the intermediate layer and the buffer layer becomes more excellent, and the conversion efficiency of the stacked photovoltaic element is improved.
  • the reason for this is that by depositing a microcrystalline conductive layer after depositing the buffer layer, hydrogen permeates appropriately into the buffer layer, so that a conductive phenomenon appears in the metal oxide, and between the photovoltaic elements. It is thought that the connection will be made more efficiently.
  • the second photovoltaic element unit 5 includes, for example, a p-type layer 5a made of microcrystalline silicon hydride and amorphous silicon hydride on both surfaces of an i-type layer 5b made of microcrystalline silicon hydride. a structure having a pin junction including an n-type layer 5c made of. An intervening layer such as an i-type amorphous layer made of amorphous silicon hydride can be optionally provided between the p-type layer 5a and the i-type layer 5b.
  • the p-type layer 5a is a semiconductor film doped with p-type impurity atoms such as boron and aluminum.
  • the n-type layer is a semiconductor film doped with n-type impurity atoms such as phosphorus.
  • the semiconductor film constituting the i-type layer 5b may be a completely undoped semiconductor film, which is p-type containing a small amount of impurities or n-type containing a small amount of impurities, but is substantially intrinsic. it may be a semiconductor film that is replete with photoelectric conversion function Te.
  • Each semiconductor film constituting the second photovoltaic element unit 5 is not limited to the above example, as with the first photovoltaic element unit 3, and may be a silicon-based semiconductor.
  • a film made of a silicon carbide (SiC) -based compound, a silicon monooxide (SiO) -based compound, or the like is included.
  • the p-type layer is composed of a microcrystalline film of these compounds, and the layers other than the p-type layer include an amorphous film or a microcrystalline film of these compounds.
  • These compounds constituting an amorphous film or a microcrystalline film include hydrogenated, fluorinated, or hydrogenated and fluorinated compounds.
  • the second photovoltaic element unit 5 may be made of the same kind of silicon-based (Si-based, SiC-based or SiO-based) semiconductor, or may be made of different types of silicon-based semiconductors.
  • Each of the p-type, i-type, and n-type semiconductor layers may have a single-layer structure or a structure in which a plurality of layers are stacked. In the case of a structure in which a plurality of layers are stacked, each layer may be composed of different types of silicon-based semiconductors.
  • the crystallization rate is preferably 10 or more. When the crystallization rate is 10 or more, the effect of improving the adhesion is further increased.
  • the crystallization rate is preferably 30 or less. This is because when the crystallization rate is too large, the microcrystalline structure cannot be maintained.
  • the crystallization rate is the peak height Ic of 520 cm ⁇ 1 crystalline silicon attributed to the silicon-silicon bond with respect to the amorphous silicon peak height Ia of 480 cm ⁇ 1 in the Raman scattering spectrum of the single conductive layer.
  • Ratio i.e., Ic / Ia. This is not a value representing the absolute value of the crystal volume fraction, but the above-mentioned Ic / Ia well reflects the crystal volume fraction, and is therefore generally known as an index indicating the ratio of the crystallization component in the film. Evaluation value.
  • FIGS. 2A and 2B show examples of the integrated structure of the stacked photovoltaic elements in the first embodiment, respectively. That is, the integrated structure refers to a structure including the cell integrated unit 21 as shown in FIGS. 2A and 2B, and various forms disclosed in Japanese Patent Application Laid-Open No. 2008-109041 are exemplified.
  • the first electrode 2 is separated by the first separation groove 15 filled with the first photovoltaic element portion 3, and the photovoltaic element portion 20 is separated by the second separation groove 17.
  • the photovoltaic element portion 20 and the second electrode 6 on the back surface are separated by the third separation groove 18.
  • the second separation groove 17 and the third separation groove 18 are contact lines formed by removing the photovoltaic element portion 20 using, for example, a laser scribe method.
  • adjacent photovoltaic elements that exist between the two third separation grooves 18 and are divided by the second separation grooves 17 are electrically connected in series to form an integrated unit 21 of cells.
  • electrodes for taking out current are respectively formed on the surface of the second electrode 6 on the back surface at both ends of the third separation groove 18 (not shown).
  • an intermediate layer separation groove 16 may be provided in the intermediate layer 7 as shown in FIG. 2B.
  • the stacked photovoltaic element 100 includes a first electrode 2, a first photovoltaic element unit 3, an intermediate layer 7, a buffer layer 8, and a second photovoltaic element on the substrate 1 in order from the light incident side. It can be manufactured by forming the part 5 and the second electrode 6.
  • the first electrode 2 is formed on the substrate 1.
  • the substrate 1 is composed of a light-transmitting glass, a resin such as polyimide as described above, etc., and a first electrode made of a transparent conductive film on one surface of the substrate 1 by a known method such as CVD, sputtering, vapor deposition or the like. 2 is formed.
  • the 1st photovoltaic element part 3 is formed on the 1st electrode 2 by plasma CVD method, for example.
  • plasma CVD method for example.
  • the formation method of the 1st photovoltaic element part 3 using a multi-chamber plasma CVD apparatus is demonstrated as an example of the formation method.
  • FIG. 3A is a schematic cross-sectional view of a multi-chamber plasma CVD apparatus.
  • a multi-chamber plasma CVD apparatus 200 shown in FIG. 3A includes three film formation chambers, that is, a first film formation chamber 220, a second film formation chamber 230, and a third film formation chamber 240.
  • a gate valve 201 that communicates or shields between the film forming chambers is provided between the film forming chambers, and the substrate 1 can move between the film forming chambers via the gate valve 201.
  • Each film formation chamber is provided with a pair of electrodes.
  • the first film formation chamber 220 has a cathode electrode 222 and an anode electrode 223
  • the second film formation chamber 230 has a cathode electrode 232 and an anode electrode 233
  • the third film formation chamber 240 has a cathode electrode 242 and an anode.
  • An electrode 243 is provided.
  • FIG. 3B is a schematic cross-sectional view showing the configuration of the first film formation chamber of FIG. 3A.
  • the second film formation chamber 230 and the third film formation chamber 240 can have the same configuration as the first film formation chamber 220.
  • the sealable first film formation chamber 220 for forming the semiconductor layer therein includes a gas introduction part 211 for introducing the replacement gas 212 into the first film formation chamber 220, and the first And a gas exhaust unit 206 for exhausting the replacement gas from the film forming chamber 220.
  • the first film formation chamber 220 can have a size of about 1 m 3 , for example.
  • the cathode electrode 222 and the anode electrode 223 have a parallel plate type electrode structure.
  • the distance between the cathode electrode 222 and the anode electrode 223 is determined according to desired processing conditions, and is generally about several mm to several tens mm.
  • a power supply unit 208 that supplies power to the cathode electrode 222
  • an impedance matching circuit 205 that performs impedance matching between the power supply unit 208 and the cathode electrode 222 and the anode electrode 223. is set up.
  • the power supply unit 208 is connected to one end of the power introduction line 208a.
  • the other end of the power introduction line 208a is connected to the impedance matching circuit 205.
  • One end of the power introduction line 208 b is connected to the impedance matching circuit 205, and the other end of the power introduction line 208 b is connected to the cathode electrode 222.
  • the power supply unit 208 uses a pulse-modulated (on / off controlled) AC output or a unit capable of CW (continuous waveform) AC output by switching.
  • the anode electrode 223 is electrically grounded, and the substrate 1 is placed on the anode electrode 223. Substrate 1 is placed in a state where for example the first electrode 2 is formed.
  • the substrate 1 may be installed on the cathode electrode 222, but is generally installed on the anode electrode 223 in order to reduce film quality deterioration due to ion damage in plasma.
  • the first film formation chamber 220 is provided with a gas introduction part 211.
  • a gas 212 such as a dilution gas, a material gas, or a doping gas is introduced from the gas introduction unit 211.
  • the diluent gas include a gas containing hydrogen gas
  • examples of the material gas include silane-based gas, methane gas, and germane gas.
  • the doping gas include a p-type impurity doping gas such as diborane gas and an n-type impurity doping gas such as phosphine gas.
  • a gas exhaust unit 206 and a pressure adjusting valve 207 are connected in series, and the gas pressure in the first film forming chamber 220 is kept substantially constant. If the gas pressure is measured in the vicinity of the gas inlet 211 and the gas exhaust port 209 in the film forming chamber, a slight error occurs. Therefore, it is desirable to measure the gas pressure at a position away from the gas inlet 211 and the gas exhaust port 209.
  • plasma is generated between the cathode electrode 222 and the anode electrode 223. The plasma decomposes the gas 212 introduced into the first film formation chamber 220, whereby a semiconductor layer can be formed on the substrate 1.
  • the gas exhaust unit 206 can exhaust the gas pressure in the first film formation chamber 220 to a high vacuum of about 1.0 ⁇ 10 ⁇ 4 Pa.
  • Examples of the gas exhaust unit 206 include a rotary pump, a mechanical booster pump, a sorption pump, a turbo molecular pump, and the like, and these are preferably used alone or in combination of two or more.
  • a mechanical booster pump and a rotary pump connected in series can be used as a typical gas exhaust unit 206.
  • the configurations shown in FIGS. 3A and 3B are examples, and the semiconductor layer may be formed using an apparatus having another configuration.
  • a method other than plasma CVD may include a step of forming a semiconductor layer.
  • a p-type layer 3 a made of amorphous silicon hydride is formed in the first film formation chamber 220.
  • the inside of the first film formation chamber 220 is evacuated to 0.001 Pa, and the temperature of the substrate 1 provided with the first electrode 2 installed on the anode electrode 223 is set to 200 ° C. or lower.
  • a mixed gas is introduced into the first film formation chamber 220, and the pressure in the first film formation chamber 220 is kept substantially constant, for example, 200 Pa or more and 3000 Pa or less by a valve 207 provided in the exhaust system.
  • a mixed gas containing silane gas, hydrogen gas, and diborane gas can be used as the mixed gas introduced into the first film forming chamber 220.
  • a gas containing carbon atoms for example, methane gas
  • a SiC-based semiconductor can be formed.
  • the flow rate of the hydrogen gas relative to the silane gas is preferably several times (2 to 3 times) to several tens of times (20 to 30 times).
  • the power density per unit area of cathode electrode 222 is, for example, 0.01 W / cm 2 or more 0.3 W / cm 2 or less. Such a power density may be adjusted by a known method from the viewpoint of film formation characteristics and film formation speed.
  • the power density is maintained, and the power supply is stopped when the p-type layer 3a reaches a desired thickness. Thereafter, the inside of the first film formation chamber 220 is evacuated.
  • the thickness of the p-type layer 3a can be increased in proportion to the total amount of power input (power density ⁇ time).
  • the thickness of the p-type layer 3a is preferably 2 nm or more, and more preferably 5 nm or more in terms of giving a sufficient internal electric field to the i-type layer 3b. Further, the thickness of the p-type layer 3a is preferably 50 nm or less, and more preferably 30 nm or less, from the viewpoint that it is necessary to suppress the amount of light absorption on the incident side of the inactive layer.
  • the intervening layer is formed in the first film forming chamber 220 following the p-type layer 3a.
  • the intervening layer is the above p except that a mixed gas of silane gas and hydrogen gas, or a gas containing hydrocarbon such as methane gas is further mixed with the mixed gas to be introduced into the first film forming chamber 220. It can be formed by a method similar to the method for forming the mold layer 3a.
  • the thickness thereof is not particularly limited, but is preferably 2 nm or more in order to suppress diffusion of p-type impurities such as boron atoms from the p-type layer 3a to the i-type layer 3b.
  • the thickness of the intervening layer is usually 50 nm or less.
  • the concentration of impurity atoms such as boron in the atmosphere in the first film formation chamber 220 is lowered, and the impurity atoms in the i-type layer 3b to be formed next Can be reduced.
  • an i-type layer 3b made of amorphous silicon hydride (a-Si: H) is formed.
  • i-type layer 3b is formed in the second film forming chamber 230, for example. Therefore, the substrate 1 on which the p-type layer 3a or the p-type layer 3a and the intervening layer are formed is transferred from the first film formation chamber 230 to the second film formation chamber 230 via the gate valve 201.
  • the i-type layer is formed by the same method as the p-type layer 3a except that a different film forming chamber is used and a mixed gas containing, for example, silane gas and hydrogen gas is used as the mixed gas introduced into the film forming chamber 230. 3b can be formed.
  • the flow rate of the hydrogen gas with respect to the silane gas in the mixed gas is preferably several times to several tens of times, for example, 5 times to 30 times, and satisfies such a flow rate relationship. As a result, the i-type layer 3b having good film quality can be formed.
  • the thickness of the i-type layer 3b is preferably set to 0.05 ⁇ m to 0.25 ⁇ m in consideration of light absorption and a decrease in photoelectric conversion characteristics due to light deterioration.
  • n-type layer 3c made of amorphous silicon hydride (a-Si: H) is formed in the third film forming chamber 240, for example. Therefore, the substrate 1 on which the i-type layer 3 b is formed is transferred from the second film formation chamber 240 to the third film formation chamber 250 through the gate valve 201.
  • the n-type layer 3c can be formed.
  • the flow rate of the hydrogen gas with respect to the silane gas in the mixed gas is preferably 5 times or more and 300 times or less, and more preferably 30 times or more and 300 times or less.
  • the thickness of the n-type layer 3c is preferably 2 nm or more in order to give a sufficient internal electric field to the i-type layer 3b.
  • it is preferably as thin as possible, and is usually set to 50 nm or less.
  • the first photovoltaic element portion 3 including the i-type layer 3b which is a photoelectric conversion layer can be formed.
  • the step of laminating the intermediate layer 7 is performed, for example, in a state where a substrate on which the first photovoltaic element unit 3 is formed is placed in a known sputtering apparatus and a mixed gas of argon gas and oxygen gas is introduced.
  • sputtering can be performed using a target mainly composed of an undoped metal oxide.
  • the flow rate ratio O 2 / Ar of oxygen gas to argon gas is preferably 1% or more and 8% or less.
  • a metal oxide such as zinc oxide alone may be used, or a target containing 80% or more of the target constituent atoms as a metal oxide such as zinc oxide and the remainder containing magnesium or calcium. Also good.
  • the temperature is 70 ° C. to 150 ° C.
  • the pressure is 0.05 Pa to 0.75 Pa
  • the power density is 1 W / cm 2 to 5 W / cm 2 .
  • the thickness of the intermediate layer 7 may be adjusted by the time during which the current is applied.
  • the buffer layer forming step is the same as the method for forming the i-type layer 3b in the first photovoltaic element 3 except that the hydrogen dilution rate and the power density are adjusted to make the buffer layer 8 amorphous. It can be done by the method. For example, it can be formed under the following formation conditions. It is desirable that the substrate 1 provided with the first photovoltaic conversion element portion 3 and the intermediate layer 7 is disposed in the film formation chamber of the plasma CVD apparatus 200 so that the temperature of the substrate is 200 ° C. or lower. The pressure in the film formation chamber at the time of formation is preferably 240 Pa or more and 3600 Pa or less. The power density per unit area of the cathode electrode is preferably 0.01 W / cm 2 or more and 0.2 W / cm 2 or less.
  • the flow rate of hydrogen gas relative to silane gas is preferably several times to several hundred times, and more preferably about 10 times to 100 times.
  • the buffer layer 8 made of amorphous silicon hydride can be formed.
  • the method for manufacturing a stacked photovoltaic element of the present invention includes a step of exposing the buffer layer 8 to plasma containing hydrogen. In this step, the buffer layer is exposed to plasma containing hydrogen under the condition that no layer is formed, and the conductive characteristics of the intermediate layer 7 thereunder are adjusted. This step can also be performed in the step of forming the conductive layer of the second photovoltaic element portion 5.
  • This step can be performed using, for example, a mixed gas of hydrogen gas and impurity doping gas obtained by removing silane gas from a film forming gas for forming the p-type layer 5a to be formed next.
  • a plasma treatment containing hydrogen is preferably performed before the conductive layer 5a is stacked on the buffer layer 8.
  • the treatment exposed to plasma containing hydrogen may also serve as a step of forming the conductive layer 5a.
  • the substrate 1 on which the intermediate layer 7 is formed is disposed in a film formation chamber of a plasma CVD apparatus, and the pressure in the film formation chamber is set to 240 Pa.
  • the gas is adjusted to 3600 Pa or less, and a gas serving as a plasma source containing hydrogen is introduced.
  • a gas serving as a plasma source containing hydrogen a mixed gas containing hydrogen gas and a gas such as SiH 4 , CH 4 , CO 2 , or a dopant component such as B 2 H 6 , PH 3 can be used. Relative to the gas mixture, by applying a power of 0.01W / cm 2 ⁇ 0.5W / cm 2, it is possible to generate plasma.
  • Step of laminating the second photovoltaic element portion The step of laminating the second photovoltaic element portion including at least one photovoltaic element can be formed in the same manner as the method for forming the first photovoltaic element portion. In order to make the forbidden bandwidth narrower in the i-type layer 5b of the second photovoltaic element unit 5 than in the i-type layer 3b in the first photovoltaic element unit, it is formed under the following conditions. It is preferable.
  • the second photovoltaic element unit 5 can be, for example, a photovoltaic element including a pin structure composed of a p-type layer 5a, an i-type layer 5b, and an n-type layer 5c each composed of a microcrystalline layer.
  • the second photovoltaic element unit 5 includes aspects such as an aspect in which an intervening layer is provided between the p-type layer 5a and the i-type layer 5b, and an aspect in which the i-type layer 5b is amorphous. .
  • the p-type layer 5a made of a microcrystalline layer formed on the buffer layer 8 can be formed, for example, under the following formation conditions. It is desirable that the substrate 1 provided with the first photovoltaic conversion element section 3, the intermediate layer 7 and the buffer layer 8 is disposed in the film formation chamber of the plasma CVD apparatus 200, and the temperature of the substrate is 200 ° C. or lower.
  • the pressure in the film formation chamber at the time of formation is preferably 240 Pa or more and 3600 Pa or less.
  • the power density per unit area of the cathode electrode is preferably 0.01 W / cm 2 or more and 0.5 W / cm 2 or less.
  • a gas containing silane gas, hydrogen gas, and diborane gas can be used as the mixed gas introduced into the film formation chamber.
  • the flow rate of the hydrogen gas with respect to the silane gas is preferably about 100 to 400 times, more preferably 200 to 400 times.
  • the intermediate layer 8 is exposed to plasma containing hydrogen, and hydrogen diffuses into the p-type layer 5a, whereby the p-type layer 5a becomes a film having an appropriate resistance.
  • the resistance of the p-type layer 5a becomes an appropriate resistance in the in-plane direction of the intermediate layer 8, and the intermediate layer 8 having a small series resistance at the junction interface with the photovoltaic element can be formed.
  • the p-type layer 5a made of microcrystals having a crystallization rate of 10 or more can be formed.
  • the thickness of the p-type layer 5a is preferably 2 nm or more in order to give a sufficient internal electric field to the i-type layer 5b.
  • the thickness of the p-type layer 5a is as thin as possible, usually 50 nm or less. It is said. From the viewpoint of improving the adhesion with the buffer layer, the thickness of the p-type layer 5a is preferably 5 nm or more and 40 nm or less.
  • the i-type layer 5b is formed.
  • the i-type layer 5b can be formed, for example, under the following formation conditions.
  • the substrate temperature is desirably 200 ° C. or lower.
  • the pressure in the film formation chamber at the time of formation is preferably 240 Pa or more and 3600 Pa or less.
  • the power density per unit area of the cathode electrode is desirably set to 0.02 W / cm 2 or more 0.5 W / cm 2 or less.
  • a gas containing silane gas and hydrogen gas can be used as the mixed gas introduced into the film forming chamber.
  • the flow rate of the hydrogen gas relative to the silane gas is preferably about 30 to several hundred times, and more preferably about 30 to 300 times.
  • the thickness of the i-type layer 5b is preferably 0.5 ⁇ m or more and more preferably 1 ⁇ m or more in order to ensure a sufficient amount of light absorption. On the other hand, the thickness of the i-type layer 5b is preferably 20 ⁇ m or less, and more preferably 15 ⁇ m or less in terms of ensuring good productivity.
  • the n-type layer 5c is formed.
  • the n-type layer 5c can be formed, for example, under the following formation conditions.
  • the substrate temperature is desirably 200 ° C. or lower.
  • the pressure in the film formation chamber at the time of formation is preferably 240 Pa or more and 3600 Pa or less.
  • the power density per unit area of the cathode electrode is desirably set to 0.02 W / cm 2 or more 0.5 W / cm 2 or less.
  • a gas containing silane gas, hydrogen gas, and phosphine gas can be used as the mixed gas introduced into the film formation chamber.
  • the flow rate of the hydrogen gas with respect to the silane gas is preferably about several tens to several hundred times, and more preferably about 30 to 300 times.
  • the thickness of the n-type layer 5c is preferably 2 nm or more in order to give a sufficient internal electric field to the i-type layer 5b.
  • the thickness of the n-type layer 5c is preferably as thin as possible, and is usually 50 nm or less, but is not limited to this range.
  • the second electrode 6 is formed on the second photovoltaic element portion 5.
  • the second electrode 6 includes a transparent conductive film 6a and a metal film 6b, which can be sequentially formed.
  • a transparent conductive film 6a a film made of SnO 2 , ITO, ZnO or the like can be used.
  • a metal film 6b a film made of a metal such as silver or aluminum can be used.
  • the transparent conductive film 6a and the metal film 6b are formed by a method such as CVD, sputtering, or vapor deposition. The metal film 6b can be omitted.
  • the stacked photovoltaic element 100 of the first embodiment is manufactured. Since the stacked photovoltaic element 100 manufactured in this way includes the specific intermediate layer 7 and the buffer layer 8, the conversion efficiency can be improved.
  • the p-type layer and the intervening layer are separately formed using an apparatus provided with a plurality of four or more film forming chambers without being limited to the above-described form. It is good also as an aspect of forming in a chamber.
  • the second embodiment relates to a stacked photovoltaic element in which the first photovoltaic element unit includes two photovoltaic elements.
  • the structure other than including two photovoltaic elements in the first photovoltaic element section is the same as that of the first embodiment.
  • FIG. 4 is a cross-sectional view showing an example of the structure of the stacked photovoltaic element according to the second embodiment.
  • the stacked photovoltaic element 300 includes a first light in which a substrate 1, a first electrode 2, a first pin structure 31, and a second pin structure 32 are stacked in order from the light incident side.
  • the photovoltaic element unit 3, the intermediate layer 7, the buffer layer 8, the second photovoltaic element unit 5 having one pin structure, and the second electrode 6 are provided.
  • the first pin structure 31 in the first photovoltaic element unit 3 has the same configuration as the first photovoltaic element unit 3 in the first embodiment.
  • the second photovoltaic element unit 5 may have a configuration similar to that of the first embodiment.
  • a first photovoltaic element portion 3 is formed on the first electrode 2 formed on the substrate 1.
  • the first photovoltaic element section 3 includes a first pin structure 31 including a p-type layer 3a, an i-type layer 3b, and an n-type layer 3c, a p-type layer 4a, an i-type layer 4b, and an n-type layer 4c.
  • Each semiconductor layer is sequentially formed as follows.
  • a photovoltaic element including the first pin structure 31 is stacked on the first electrode 2.
  • the first pin structure 31 including the p-type layer 3a, the i-type layer 3b, and the n-type layer 3c is formed by a method similar to the method for manufacturing the first photovoltaic element portion 3 in the first embodiment.
  • a photovoltaic element including the second pin structure 32 in the first photovoltaic element section 3 is laminated.
  • the i-type layer 4b in the photovoltaic device is made of amorphous silicon hydride (a-Si: H) so that the forbidden band width is narrower than the forbidden band width of the i-type layer 3b, and the others
  • a-Si: H amorphous silicon hydride
  • the p-type layer and the n-type layer can be formed by the same formation method as that for the first pin structure 31.
  • the thickness and formation conditions of the semiconductor layers other than the i-type layer 4b may be the same as or different from those of the first pin structure 31.
  • the p-type layer 4a is formed by the same method as the p-type layer 3a of the first pin structure 31.
  • an i-type layer 4b made of amorphous silicon hydride is formed.
  • the thickness of the i-type layer 4b is preferably set to a value of 50 nm to 500 nm in consideration of light absorption and a decrease in photoelectric conversion characteristics due to light deterioration.
  • the forbidden band width of the i-type layer 4b in the second pin structure 32 is preferably narrower than the forbidden band width of the i-type layer 3b in the first pin structure 31. By setting such a forbidden band width, light in a wavelength band that could not be absorbed by the photoelectric conversion layer on the substrate side can be absorbed by the photoelectric conversion layer in the second pin structure 32, and incident light can be effectively used. This is because it can be used.
  • the background pressure in the deposition chamber is evacuated to about 0.001 Pa, and the substrate 1 temperature is set to 150 ° C. or higher and 250 ° C. or lower.
  • a mixed gas is introduced into the film formation chamber, and the pressure in the film formation chamber is kept substantially constant by a pressure adjusting valve.
  • the pressure in the film formation chamber is, for example, 10 Pa or more and 3000 Pa or less.
  • a gas containing silane gas and hydrogen gas can be used as the mixed gas introduced into the deposition chamber.
  • the flow rate of hydrogen gas relative to silane gas is preferably 1 or more times, and more preferably 5 to 30 times.
  • AC power having a frequency of 13.56 MHz, for example is applied to the cathode electrode, and plasma is generated between the cathode electrode and the anode electrode to form the i-type layer 3b.
  • the power density per unit area of the cathode electrode can be 0.01 W / cm 2 or more 0.3 W / cm 2 or less.
  • a frequency of several kHz to VHF band, and further a microwave band may be used.
  • the input of AC power is stopped, and then the film formation chamber is evacuated.
  • the n-type layer 4 c is formed by the same method as that for the n-type layer 3 c of the first pin structure 31. In this way, the first photovoltaic element unit in which the second pin structure 32 is stacked on the first pin structure 31 is formed.
  • the forbidden band width of the i-type layer 3b of the first pin structure 31 may be the same as or smaller than the forbidden band width of the i-type layer 4b of the second pin structure 32. Even in this case, the i-type layer 4b of the second pin structure 32 contributes to absorbing light that the i-type layer 3b of the first pin structure 31 could not absorb.
  • each i-type layer included in the first photovoltaic element section is made relatively thin.
  • the influence of deterioration of the i-type layer included in the first photovoltaic element portion on the photoelectric conversion efficiency can be suppressed.
  • an intervening layer may be provided between the p-type layer and the i-type layer. It can be formed similarly.
  • the stacked photovoltaic element 300 according to the second embodiment includes the specific intermediate layer 7 and the buffer layer 8, the reflection function is improved as compared with the conventional element, and the conversion efficiency of the entire element is improved. To do.
  • an amorphous silicon hydride (Si: H) pin type photovoltaic element whose intrinsic i-type layer is used as the first photovoltaic element, and an i-type layer is used as the second photovoltaic element.
  • a glass substrate having a width of 560 mm and a length of 925 mm on which a transparent conductive layer made of SnO 2 was formed was used as the substrate on which the electrodes were formed.
  • a first photovoltaic element portion was formed on the glass substrate using the multi-chamber plasma CVD apparatus according to the first embodiment.
  • the first film formation chamber was evacuated to 0.001 Pa, and the substrate temperature of the substrate provided with the transparent conductive layer as the first electrode was set to 200 ° C. or lower.
  • a mixed gas was introduced into the first film formation chamber, and the pressure in the first film formation chamber was maintained at 400 Pa by a valve provided in the exhaust system.
  • a mixed gas containing silane gas, hydrogen gas, and diborane gas was used as a mixed gas introduced into the first film formation chamber. In the mixed gas, the flow rate of hydrogen gas with respect to silane gas was 10 times.
  • the power density per unit area of the cathode electrode was 0.05 W / cm 2 .
  • the power supply was stopped while the power density was maintained. Thereafter, the first film formation chamber was evacuated.
  • a-Si: H amorphous silicon hydride
  • an i-type layer made of amorphous silicon hydride (a-Si: H) was formed.
  • the i-type layer was formed by the same method as the p-type layer except that the second film formation chamber was used and a mixed gas of silane gas and hydrogen gas was used as the mixed gas introduced into the film formation chamber.
  • the flow rate of hydrogen gas with respect to silane gas was 10 times.
  • the thickness of the i-type layer reached 250 nm, power supply was stopped and the second film formation chamber was evacuated.
  • an n-type layer made of amorphous silicon hydride (a-Si: H) was formed in the third deposition chamber.
  • the n-type layer is formed by the same method as the p-type layer except that the third film forming chamber is used and a mixed gas containing silane gas, hydrogen gas and phosphine gas is used as the mixed gas introduced into the film forming chamber. Formed.
  • the flow rate of the hydrogen gas with respect to the silane gas in the mixed gas was set to 10 times.
  • the thickness of the n-type layer reached 25 nm, power supply was stopped, and then the film formation chamber was evacuated.
  • a pin-type first photovoltaic element portion including an i-type layer made of amorphous silicon hydride as a photoelectric conversion layer was formed.
  • the substrate manufactured up to the first photovoltaic element was placed in a DC magnetron sputtering apparatus in order to form an intermediate layer. Then, the inside of the apparatus was evacuated until the pressure became 10 ⁇ 4 Pa or less. Next, after the substrate was heated so that the substrate temperature became 150 ° C., 150 sccm of argon gas and 3 sccm of oxygen gas were supplied into the apparatus.
  • a DC power of 11.7 kW is applied from a DC sputtering power supply to a target made of zinc oxide doped with Al (ZnO), and sputtering is carried out while transporting the substrate, and the film thickness is about 20 nm (Example 1), 40 nm (Example 1)
  • a transparent intermediate layer made of zinc oxide (ZnO) of Example 2), 50 nm (Example 3) and 70 nm (Example 4) was deposited.
  • ⁇ Buffer layer> A buffer layer made of amorphous silicon was formed on the intermediate layer.
  • the thickness of the buffer layer was 3 nm.
  • the formation conditions are the same as those of the i-type layer formation method except that the H 2 gas flow rate is about 100 times the SiH 4 gas flow rate.
  • the crystallization rate indicated by Ic / Ia described later was 1.12.
  • a 25 nm p-type layer was formed under the condition that the flow rate of SiH 4 gas was set to 200 to 400 times the hydrogen gas flow rate and the film formation pressure was 1000 Pa. Under these conditions, a p-type layer having a crystallization rate of 23.23 described later was formed.
  • the conditions for the i-type layer and the n-type layer in the second photovoltaic element unit were the same as those in the first photovoltaic element unit. However, for the i-type layer, a microcrystalline layer having a thickness of 1.6 ⁇ m was formed along the first embodiment.
  • a second electrode is formed on the second photovoltaic element portion by forming a transparent electrode made of 0.1 ⁇ m ZnO and a metal film made of 0.2 ⁇ m Ag to form a stacked photovoltaic device.
  • a power device was manufactured.
  • the produced stacked photovoltaic element was formed into an integrated structure as shown in FIGS. 2A and 2B by a laser scribing method. Specifically, it has an integrated structure which is a 50-stage integrated cell. Specifically, such an integrated structure is an integrated structure of the first separation groove 15 structure / second separation groove 17 structure / third separation groove 18 structure and intermediate layer separation groove 16.
  • the conversion efficiency of the obtained stacked photovoltaic element was evaluated.
  • the evaluation conditions were AM 1.5, 100 mW / cm 2 , and a temperature of 25 ° C. The results are shown in Table 1.
  • EFF MB in Table 1 indicates the conversion efficiency of the stacked photovoltaic element manufactured in each example, and EFF M does not include a buffer layer under the conditions of each example, and the stacked photovoltaic device provided with an intermediate layer. It represents the conversion efficiency of the element.
  • the conversion efficiency was evaluated based on the value of EFF MB (EFF MB / EFF M ) relative to EFF M.
  • EFF MB EFF MB / EFF M
  • the stacked photovoltaic element of the present invention including the intermediate layer and the buffer layer improves the conversion efficiency as compared with the case of including only the intermediate layer.
  • the film surface state is a visual observation of the surface of the obtained stacked photovoltaic element. When the appearance of the film surface is good over the entire surface of the substrate, the appearance abnormality of the film surface cannot be recognized visually.
  • the amorphous layer is made of ZnO compared to the microcrystalline layer. Since it is easy to form a uniform film on the upper surface of the intermediate layer, the influence of the plasma containing hydrogen on the intermediate layer made of ZnO is affected in the in-plane direction of the substrate as compared with the case where the second photovoltaic element portion is provided directly on the intermediate layer. It can be said that it can be made more uniform. In addition, it was shown that the nucleation of the microcrystalline layer is easier on the amorphous buffer layer than on the intermediate layer made of ZnO, and a uniform microcrystalline layer can be formed.
  • Examples 5 to 9, Comparative Example 1 A stacked photovoltaic device was produced in the same manner as in Example 1 except that the thickness of the buffer layer was variously set in the range of 0 nm to 15 nm and the thickness of the intermediate layer was 100 nm. The case where the thickness of the buffer layer is 0 nm, that is, the case where no buffer layer is provided corresponds to Comparative Example 1.
  • the conversion efficiency is improved by providing a buffer layer as in Examples 1 to 4.
  • the conversion efficiency was particularly good when the thickness of the buffer layer was 10 nm or less. This is considered to be because, when the film thickness of the buffer layer is 10 nm or less, the in-plane adhesion to the intermediate layer is improved because the layer subsequently formed on the buffer layer is under the microcrystalline condition.
  • the conductivity of the conductive layer made of an amorphous silicon layer is 5 ⁇ 10 ⁇ 3 S / cm or more and 5 ⁇ 10 ⁇ 1 S / cm or less is a range in which the contact at the ZnO interface is not deteriorated.
  • Example 10 to 15 With respect to the formation conditions of the microcrystalline silicon layer that is the conductive layer of the second photovoltaic element portion in contact with the buffer layer, the H 2 gas flow rate is the same as in Example 1, and the H 2 gas flow rate is 10 times the SiH 4 gas flow rate.
  • Six types of stacked photovoltaic elements with different crystallization ratios were manufactured in the range of about 350 times or less. Note that the deposition time was adjusted so that the thickness of the conductive layer was constant.
  • a photovoltaic element was manufactured under the same conditions as in Example 1 except for the formation of such a conductive layer.
  • the crystallization rate was measured using a film deposited on glass at a thickness of 100 nm under the same conditions as those for forming the conductive layer. Crystallization ratio in the Raman scattering spectrum of the semiconductor layer alone, to the peak height Ia of the amorphous silicon of 480 cm -1, silicon - the ratio of the peak height Ic of the crystalline silicon 520 cm -1 attributed to silicon bond, i.e. Ic / Ia. Further, the conversion efficiency was measured in the same manner as in Example 1. Table 3 shows the relationship between the crystallization rate and the conversion efficiency.
  • Example 13 Example 14 and Example 15 where the crystallization rate was 10 or more, the conversion efficiency (EFF) was improved as compared with the case where the crystallization rate was less than 10.
  • Substrate 2. First electrode, 3. First photovoltaic element part, 3a p-type layer, 3b i-type layer, 3 type cn layer, 5. Second photovoltaic element part, 5a p-type layer, 5b i-type layer, 5c n-type layer, 6 second electrode, 6a transparent conductive film, 6b metal film, 7 intermediate layer, 8 buffer layer, 100 stacked photovoltaic element.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

　基板（１）上に積層された、少なくとも１つの光起電力素子を含む第１の光起電力素子部（３）と、第１の光起電力素子部（３）上に積層された金属酸化物からなる中間層（７）と、中間層（７）上に積層されたアモルファス状態のバッファ層（８）と、バッファ層（８）上に積層された、少なくとも１つの光起電力素子を含む第２の光起電力素子部（５）とを備え、上記第２の光起電力素子部（５）の上記バッファ層（８）と接する導電層（５ａ）は微結晶層である、積層型光起電子力素子である。

Description

積層型光起電力素子および積層型光起電力素子の製造方法
　本発明は、積層型光起電力素子およびその製造方法に関する。
　複数の光起電力素子を積層してなる積層型光起電力素子において、光起電力素子の間に透明導電膜を設けて反射層として機能させる方法が知られている。例えば、特開２００４－３１１９７０号公報（特許文献１）には、酸化インジウム、酸化錫、酸化インジウム錫、酸化亜鉛などの金属酸化膜からなる反射層（特許文献１段落［００２７］）上に形成される光起電力素子の導電層（ｐ型層、ｎ型層）が微結晶層である構成が開示されている（特許文献１段落［００３３］最終行）。
特開２００４－３１１９７０号公報
　しかしながら、積層型太陽電池においては、下地の導電層の結晶化率が高いほど、結晶性を引き継いで、その後に製膜するｉ型層の結晶化率が高くなるので、下地の導電層の結晶化率を高くすることが行なわれるが、反射層上に微結晶層からなる導電層を形成する場合、成膜初期において、結晶核が面内に部分的に形成され、膜が形成される部分とされない部分が生じる。
　微結晶層は、高水素希釈された原料ガスを用いたプラズマＣＶＤ法にて成膜されることが一般的であるため、反射層上に微結晶層が形成されていない部分は相対的に長い時間水素プラズマに晒される。特に、反射層が金属酸化膜からなる場合、金属酸化膜は、水素プラズマに晒されることにより還元されて黒化する。金属酸化膜が黒化することにより、透過光量が低下したり、導電率が増大したりするため、水素プラズマに長い時間晒された部分とそうでない部分の光起電力素子の発電効率に差が生じる。
　このように、微結晶層の成膜初期段階で、水素プラズマが下地の金属酸化膜に与える影響が膜面方向において不均一になるといった問題がある。また、導電層の微結晶層が形成されていない部分は、その後に製膜されるｉ型層の成膜条件の違いから、ｉ型層の結晶化率が不十分となり変換効率の低下を招くという問題もある。結晶化率が不十分なｉ型層は、外観上白濁しており、内部応力により大気中に放置すると剥離するといった問題もある。
　この問題は、成膜するエリア面積が大きくなった場合、つまり基板サイズが大きくなった場合に特に問題となる。
　本発明は上記の課題に鑑みなされたものであり、変換効率の改善された光起電力素子を提供することを目的とする。
　本発明の積層型光起電力素子は、基板上に積層された、少なくとも１つの光起電力素子を含む第１の光起電力素子部と、第１の光起電力素子部上に積層された金属酸化物からなる中間層と、中間層上に積層されたアモルファス状態のバッファ層と、バッファ層上に積層された、少なくとも１つの光起電力素子を含む第２の光起電力素子部とを備え、上記第２の光起電力素子部の上記バッファ層と接する導電層は微結晶層であることを特徴とする。
　上記バッファ層および上記微結晶層はシリコン系半導体からなる層であることが好ましい。また、上記中間層は実質的にアンドープの金属酸化物により構成されることが好ましい。
　上記バッファ層の厚さは好ましくは１０ｎｍ以下である。また、上記バッファ層は、導電率が、５×１０-3Ｓ／ｃｍ以上１×１０-1Ｓ／ｃｍ以下であることが好ましい。
　上記微結晶層は、結晶化率が１０以上のシリコン系半導体からなることが好ましい。
　上記中間層は、単膜での導電率が２×１０-12Ｓ／ｃｍ以上１×１０-6Ｓ／ｃｍ以下である金属酸化物からなることが好ましい。また、上記中間層は酸化亜鉛からなることが好ましい。
　本発明の積層型光起電力素子は、集積構造を有する場合に本発明の効果がより顕著に現れる。
　また、本発明の積層型光起電力素子において、上記第１の光起電力素子部が少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合に含まれるｉ型層は非晶質のシリコン系半導体により構成されることが好ましい。
　上記第２の光起電力素子部が少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合に含まれるｉ型層は結晶質を含むシリコン系半導体により構成されることが好ましい。
　また、本発明の積層型光起電力素子は、光の入射側から順に、第１の光起電力素子部、第２の光起電力素子部を備え、第１の光起電力素子部は、第１のｐｉｎ構造体と第２のｐｉｎ構造体を含み、第１のｐｉｎ構造体に含まれるｉ型層が非晶質シリコン、または非晶質ＳｉＣ、または非晶質ＳｉＯにより構成されることが好ましい。
　本発明はまた、積層型光起電力素子を製造する方法に関し、基板上に少なくとも１つの光起電力素子を含む第１の光起電力素子部を積層する工程と、第１の光起電力素子部の上に金属酸化物からなる中間層を積層する工程と、中間層上にアモルファス状態のバッファ層を積層する工程と、バッファ層を水素を含むプラズマにさらす工程と、バッファ層上に少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程とを備え、上記バッファ層と接する第２の光起電力素子部の導電層は微結晶層であることを特徴とする。
　本発明の積層型光起電力素子は、第１の光起電力素子部と第２の光起電力素子部との間に中間層およびバッファ層を備え、該バッファ層がアモルファス状態であり、バッファ層と接する第２の光起電力素子部の導電層が微結晶層であるので、反射機能が向上し、光起電力素子全体の変換効率を改善することができる。
本実施の形態１における積層型光起電力素子の構造の一例を示す断面図である。 本実施の形態１における積層型光起電力素子の集積構造の一例を示す断面図である。 本実施の形態１における積層型光起電力素子の集積構造の一例を示す断面図である。 マルチチャンバ方式のプラズマＣＶＤ装置の概略的な断面図である。 図３Ａの第１成膜室の構成を示す概略図な断面図である。 本実施の形態２における積層型光起電力素子の構造の一例を示す断面図である。
　以下、本発明の実施の形態を図面に基づいて説明するが、本発明は本実施形態に限定されるものではない。なお、以下の実施の形態の説明では、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。
　以下の説明において、スーパーストレート型構造の積層型光起電力素子を例に挙げて説明するが、以下の説明は、サブストレート型構造についても該当するものである。また、本発明において、非晶質の半導体からなる半導体膜を「非晶質層」といい、微結晶の半導体からなる半導体膜を「微結晶層」といい、非晶質または微結晶の半導体からなる膜を「半導体層」ということがある。本発明において、微結晶とは、結晶粒径が小さい（２０Å～千Å程度）結晶質成分と、非晶質成分との混合相を形成している状態を意味する。
　また、積層型光起電力素子において、光入射側に位置する光起電力素子をトップセル、光入射と反対側に位置する光起電力素子をボトムセルということがあり、トップセルとボトムセルとの間にさらに光起電力素子が設けられる場合、該光起電力素子をミドルセルという。
　＜実施の形態１＞
　本実施の形態１では、図１に示す構成からなる２つの光起電力素子部を含む積層型光起電力素子について説明する。
　（積層型光起電力素子）
　図１に本実施の形態１における積層型光起電力素子の断面の模式図を示す。図１に示すように、本実施の形態１における積層型光起電力素子１００は、基板１上に設けられた第１の光起電力素子部３と第２の光起電力素子部５とを含む積層型構造を有する。本発明において、第１の光起電力素子部３と第２の光起電力素子部５との間には、金属酸化物からなる中間層７が設けられる。上記積層型光起電力素子１００においては、基板１側から光を入射させるものとする。
　上記基板１上には、第１電極２が備えられる。基板１および第１電極２は透光性を有する材料により構成される。具体的には、例えば上記基板１はガラスやポリイミド等の樹脂などにより構成され、プラズマＣＶＤ形成プロセスに対して耐熱性を有し、使用可能であることが好ましい。第１電極２は、ＳｎＯ2、酸化インジウム錫（ＩＴＯ）などにより構成することができる。基板１および第１電極２の厚さは特に限定されず、所望の形状を有する。また、本発明は、大面積の基板を用いた積層型光起電力素子において、その変換効率の効果が十分に奏されるものであり、１０００ｃｍ2程度の基板から１０００００ｃｍ2程度の大面積の基板にまで十分にその効果が見られる。また、これより小さい面積の基板であっても本発明の効果は奏される。
　上記第１電極２上に第１光起電力素子部３が設けられ、その最表面上に中間層７が設けられる。そして該中間層７の上に、バッファ層８と第２の光起電力素子部５とがこの順に設けられる。さらに光起電力素子部５の上面には、図１に示すように、透明導電膜６ａと金属膜６ｂとからなる第２電極６が設けられる。透明導電膜６ａは例えばＺｎＯからなり、金属膜６ｂは例えばＡｇからなる膜を用いることができる。金属膜６ｂは任意で設ければよい。
　（第１の光起電力素子部）
　上記第１の光起電力素子部３は、少なくとも１つの光起電力素子を含む。なお、１つの光起電力素子は、１つのｐｉｎ型接合を有する。このような第１の光起電力素子部３は、例えば、非晶質水素化シリコン（ａ－Ｓｉ：Ｈ）からなるｉ型層３ｂの両表面に、非晶質水素化シリコンからなるｐ型層３ａと、非晶質水素化シリコンからなるｎ型層３ｃとを含むｐｉｎ型接合を有する。ｐ型層３ａとｉ型層３ｂとの間には、例えば、非晶質水素化シリコンにより構成されるｉ型非晶質層などの介在層を任意で設けることができる。
　上記第１の光起電力素子部３において、上記ｐ型層３ａは、ボロン、アルミニウム等のｐ型不純物原子がドープされた半導体膜である。また、上記ｎ型層３ｃは、リン等のｎ型不純物原子がドープされた半導体膜である。
　また、ｉ型層３ｂを構成する半導体膜は、完全にアンドープの半導体膜であってもよく、微量の不純物を含むｐ型または微量の不純物を含むｎ型であるものの、実質的に真性であって光電変換機能を十分に備えている半導体膜であってもよい。
　ここで、積層型光起電力素子１００において、第１の光起電力素子部３のｉ型層３ｂは、後述する第２の光起電力素子部５のｉ型層５ｂよりも禁制帯幅が大きい。第１の光起電力素子部３のｉ型層３ｂの禁制帯幅を第２の光起電力素子部５のｉ型層５ｂの禁制帯幅よりも大きくする、すなわち、入射側に禁制帯幅の大きい光起電力素子を備えることで、基板１側から入射する光を広い波長帯域にわたり光電変換に寄与させることになる。
　本発明において、光起電力素子を構成する各半導体膜は、上記例示に限定されず、シリコン系半導体であればよい。例えば上述のようなシリコン（Ｓｉ）系化合物の他に、シリコンカーバイド（ＳｉＣ）系化合物、シリコンモノオキシド（ＳｉＯ）系化合物などの非晶質膜または微結晶膜を含む。非晶質膜または微結晶膜を構成するこれらの化合物は、水素化、フッ素化、または水素化およびフッ素化された化合物が含まれる。
　なお、第１の光起電力素子部３は、全て同種のシリコン系（Ｓｉ系、ＳｉＣ系またはＳｉＯ系）の半導体からなってもよく、互いに異なる種類のシリコン系の半導体からなってもよい。また、ｐ型、ｉ型およびｎ型の各半導体層は、１層構造であっても複数層が積層された構造であってもよい。複数層が積層された構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
　（中間層）
　積層型光起電力素子１００は、第１の光起電力素子部３上、すなわち第１の光起電力素子部３の両表面のうち基板１と反対側の表面に金属酸化物からなる中間層７を有する。
　中間層７は、第１の光起電力素子部３との界面での光学的反射によって、第１の光起電力素子部３の光吸収の効率を向上させるために、透過率が高く、かつ第１の光起電力素子部３に用いられる材料との屈折率差が大きい材料が好適である。
　中間層７は、金属酸化物からなる。具体的には酸化インジウム（Ｉｎ2Ｏ3）、酸化錫（ＳｎＯ2）、酸化インジウム錫（ＩＴＯ）、酸化チタン（ＴｉＯ2）、酸化亜鉛（ＺｎＯ）等の金属酸化物の１種または２種以上の混合物、また、これら金属酸化物の少なくとも１種と酸化マグネシウム（ＭｇＯ）などとの混合物が好適に用いられる。
　上記金属酸化物のなかでも、特に好適なものとしては酸化亜鉛（ＺｎＯ）を主成分とする材料が挙げられる。酸化亜鉛を用いる場合は、導電率やシート抵抗などの導電特性を所望の範囲に調整し易い点から好ましい。上記主成分とは、中間層を構成する全成分に対して原子比で５０％以上の成分をいう。特に、原子比で９０％以上が酸化亜鉛により構成された中間層７が好ましい。また、これらの金属酸化物において、酸素原子濃度／金属原子濃度比率（原子比）が０．９６０以上０．９７５以下であることが好ましく、０．９６４以上０．９７４以下であることがより好ましい。
　さらに、好適には、中間層７は、単膜での導電率が２×１０-12Ｓ／ｃｍ以上１×１０-6Ｓ／ｃｍ以下を満たすことが望ましい。中間層７の単膜が上記のような導電率である場合には、電気的欠陥による積層型光起電力素子１００の起電力の低下を防ぐことができるので好ましい。
　ここで、中間層の単膜での導電率とは、ガラス上に中間層の形成と同条件で堆積させた堆積膜を形成し、この堆積膜の表面に平行電極を形成して、平行電極間に電圧を印加した際の電流を測定し、それらをプロットした電圧－電流特性より求めた導電率である。測定条件は、大気圧下、室温条件で行なうものとする。なお、図１に示すような積層状態において、光起電力素子部３，５の間に形成された中間層７のみの導電率を測定することはできないため、上記単膜での導電率を用いる。
　金属酸化物の単膜での導電率を２×１０-12Ｓ／ｃｍ以上１×１０-6Ｓ／ｃｍ以下とすることによって、導電率の変化が許容できる範囲に収まり、変換効率が高く、使用時の変換効率の変化が小さい光起電力素子部３が得られることを見出した。
　さらに、酸素を多く含み導電率が低い金属酸化物は、後述の水素を含むプラズマに晒された場合でも、透過光量が低下せず、光起電力素子の特性低下を招き難いため望ましいことがわかった。これは、このような金属酸化物において、水素を含むプラズマによる還元に起因する黒化が生じ難いためと考えられる。具体的には、これらの金属酸化物において、酸素原子濃度／金属原子濃度比率（原子比）が０．９６０以上０．９７５以下であることが好ましく、０．９６４以上０．９７４以下であることがより好ましい。
　中間層７は、実質的にアンドープの金属酸化物により構成されることが好ましい。ここで、実質的にアンドープの金属酸化物とは、ｉ型層がいわゆる真性半導体として光電変換機能を発揮しうる程度に、ドーパント成分が混入している金属酸化物をいう。金属酸化物の種類によるが、たとえば、原料である金属酸化物に対するドーパント成分の混入が原子比で０．０１％以下であることが好ましい。また、中間層７は、水素原子濃度が２．５×１０20原子／ｃｍ3以上４．９×１０21原子／ｃｍ3以下の金属酸化物であることが好ましい。中間層における各原子濃度は例えば公知のＸＰＳ測定、ＳＩＭＳ測定により決定することができる。
　また、中間層７はその膜厚が２０ｎｍ以上２００ｎｍ以下であることが好ましい。中間層７の膜厚が２０ｎｍ未満であっても中間層７を設けることにより第１の光起電力素子部３の光吸収の効率を向上させることができるが、中間層７の膜厚が２０ｎｍ以上２００ｎｍ以下の場合は、中間層７による光反射効率が向上し、後述のバッファ層８を組み合わせて用いた場合の光反射効率がより改善される。上記中間層７は、バッファ層８の付着性の点から、その膜厚が５０ｎｍ以上であることがより好ましく、１５０ｎｍ以下であることがより好ましい。
　（バッファ層）
　積層型光起電力素子１００において、バッファ層８は、上記中間層７と後述の第２の光起電力素子部５との間に設けられる層であり、アモルファス状態の層（アモルファス層ということがある）からなる。このようなバッファ層８はシリコン系半導体層であることが好ましく、なかでもアモルファスシリコン層であることが望ましい。バッファ層８がシリコン系半導体層である場合は、上記中間層７の面内に対するバッファ層８の付着が良好であり、特にアモルファスシリコン層の場合は中間層７の面内に対する付着性が優れる。
　上記バッファ層８の厚さは好ましくは１０ｎｍ以下である。バッファ層８の厚さが１０ｎｍ以下の場合は、該バッファ層８上に引き続いて形成される第２の光起電力素子部５の導電層の面内に対する付着状況を改善することができるためと考えられる。バッファ層８が存在することにより、バッファ層８のない中間層７だけを備える積層型光起電力素子に比べて変換効率を向上させることができる。したがって、バッファ層８の厚さの下限値は特に限定されないが、中間層７上全体をバッファ層８で安定的に覆うためには、例えば１ｎｍ以上または２ｎｍ以上とすることが好ましい。
　また、中間層７とバッファ層８とは、その厚みの比（中間層厚さ／バッファ層厚さ）が５以上２００以下であることが好ましく、１０以上１５０以下であることがより好ましい。このような厚みの比を満たす場合は、中間層７およびバッファ層８を設けることによる反射機能を向上させる効果がより高くなる。
　また、バッファ層８は、導電率が５×１０-3Ｓ／ｃｍ以上５×１０-1Ｓ／ｃｍ以下であることが好ましい。バッファ層８の導電率が上記範囲にある場合は、中間層７との組み合わせにおいて光反射効率がより改善され、積層型光起電力素子１００の変換効率がより向上したものとなる。バッファ層８の導電率は８×１０-3Ｓ／ｃｍ以上８×１０-2Ｓ／ｃｍ以下であることがさらに好ましい。なお、バッファ層８の導電率は、上記中間層７の導電率と同様に平行電極を用いて測定することができる。
　（第２の光起電力素子部）
　積層型光起電力素子１００において、第２の光起電力素子部５は、少なくとも１つの光起電力素子を含む。このような光起電力素子は、ｐｉｎ型接合を有するものが挙げられる。
　本発明において、第２の光起電力素子部のバッファ層と接する導電層（本実施の形態１においてはｐ型層５ａ）は微結晶からなる層である。このようにバッファ層と接する導電層が微結晶からなる層の場合は、バッファ層と導電層との面内付着状況の改善が著しい。その結果中間層およびバッファ層を設けることによる反射機能の改善効果がより優れたものとなり、積層型光起電力素子の変換効率が向上する。この理由は、バッファ層を堆積後に、微結晶の導電層を形成することによって、バッファ層中に適度に水素が浸透することによって、金属酸化物中に導電現象が発現し、光起電力素子間の接続がより効率よく行われるようになると考えられる。
　第２の光起電力素子部５は、例えば、微結晶の水素化シリコンからなるｉ型層５ｂの両表面に、微結晶の水素化シリコンからなるｐ型層５ａと、非晶質水素化シリコンからなるｎ型層５ｃとを含むｐｉｎ型接合を有する構成である。ｐ型層５ａとｉ型層５ｂとの間には、例えば、非晶質水素化シリコンにより構成されるｉ型非晶質層などの介在層を任意で設けることができる。
　第２の光起電力素子部５において、ｐ型層５ａは、ボロン、アルミニウム等のｐ型不純物原子がドープされた半導体膜である。また、ｎ型層は、リン等のｎ型不純物原子がドープされた半導体膜である。
　また、ｉ型層５ｂを構成する半導体膜は、完全にアンドープの半導体膜であってもよく、微量の不純物を含むｐ型または微量の不純物を含むｎ型であるものの、実質的に真性であって光電変換機能を十分に備えている半導体膜であってもよい。
　第２の光起電力素子部５を構成する各半導体膜は、第１の光起電力素子部３と同様、上記例示に限定されず、シリコン系半導体であればよい。例えば上述のようなシリコン（Ｓｉ）系化合物の他に、シリコンカーバイド（ＳｉＣ）系化合物、シリコンモノオキシド（ＳｉＯ）系化合物などからなる膜を含む。ｐ型層はこれらの化合物の微結晶膜からなり、ｐ型層以外の層は、これらの化合物の非晶質膜または微結晶膜を含む。非晶質膜または微結晶膜を構成するこれらの化合物には、水素化、フッ素化、または水素化およびフッ素化された化合物が含まれる。
　なお、第２の光起電力素子部５は、全て同種のシリコン系（Ｓｉ系、ＳｉＣ系またはＳｉＯ系）の半導体からなってもよく、互いに異なる種類のシリコン系の半導体からなってもよい。また、ｐ型、ｉ型およびｎ型の各半導体層は、１層構造であっても複数層が積層された構造であってもよい。複数層が積層された構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
　上記バッファ層８と接する微結晶からなるｐ型層５ａにおいて、結晶化率が１０以上であることが好ましい。結晶化率が１０以上の場合は、上記付着性の改善効果がより高まる。また、結晶化率は３０以下が好ましい。結晶化率が大きすぎる場合は、微結晶構造を維持できないためである。これらの結晶化率の値は、微結晶層を形成するシリコン系化合物の結晶状態により変動する。
　ここで、結晶化率は、導電層単層のラマン散乱スペクトルにおいて、４８０ｃｍ-1のアモルファスシリコンのピーク高さＩａに対する、シリコン－シリコン結合に帰属される５２０ｃｍ-1の結晶シリコンのピーク高さＩｃの比、すなわちＩｃ／Ｉａと定義される。これは、結晶体積分率の絶対値を表す値ではないが、上記Ｉｃ／Ｉａは結晶体積分率をよく反映するため、当該分野では膜中の結晶化成分の割合を示す指標として公知の一般的な評価値である。
　（集積構造）
　本発明における中間層は、リークポイントの多い場合により効果が奏されるので、積層型光起電力変換素子が集積構造である場合に好適である。図２Ａおよび図２Ｂに、本実施の形態１における積層型光起電力素子の集積構造の一例をそれぞれ示す。すなわち、集積構造とは、図２Ａおよび図２Ｂに示されるようなセル集積部２１を含む構造をいい、特開２００８－１０９０４１号公報に開示される種々の形態が例示される。
　図２Ａに示すように、第１電極２は、第１の光起電力素子部３で埋められた第１分離溝１５によって分離されており、光起電力素子部２０は第２分離溝１７によって、光起電力素子部２０および裏面の第２電極６は第３分離溝１８によって分離されている。第２分離溝１７および第３分離溝１８は、たとえば、レーザスクライブ法を用いて光起電力素子部２０を除去することによって形成されたコンタクトラインである。
　また、２つの第３分離溝１８の間に存在し、第２分離溝１７によって分割された、隣り合う光起電力素子が電気的に直列に接続され、セルの集積部２１が構成されている。また、第３分離溝１８の両端の裏面の第２電極６の表面上に電流取り出し用の電極がそれぞれ形成される（不図示）。中間層７にＡｌドープＺｎＯなどの導電率の高い導電性の材料を用いる場合は、図２Ｂに示すように、中間層７に中間層分離溝１６を設けた態様とすることもできる。
　（積層型光電変換装置の製造方法）
　以下、実施の形態１における上記積層型光起電力素子、すなわち図１に示す構成の積層型光起電力素子１００の製造方法について説明する。積層型光起電力素子１００は、光入射側から順に、基板１上に、第１電極２、第１の光起電力素子部３、中間層７、バッファ層８、第２の光起電力素子部５および第２電極６を形成することによって製造することができる。
　（第１電極を形成する工程）
　まず、基板１上に第１電極２を形成する。基板１は、上記のように透光性を有するガラス、ポリイミド等の樹脂などにより構成され、ＣＶＤ、スパッタ、蒸着等の公知の方法により、基板１の片側表面に透明導電膜からなる第１電極２が形成される。
　（第１の光起電力素子部を積層する工程）
　次に、第１電極２上に、例えばプラズマＣＶＤ法により第１の光起電力素子部３が形成される。以下に、形成方法の一例として、マルチチャンバプラズマＣＶＤ装置を用いた第１の光起電力素子部３の形成方法を説明する。
　図３Ａは、マルチチャンバ方式のプラズマＣＶＤ装置の概略的な断面図である。図３Ａに示すマルチチャンバ方式のプラズマＣＶＤ装置２００は、３つの成膜室、すなわち第１成膜室２２０と、第２成膜室２３０と、第３成膜室２４０とを備える。各成膜室間には成膜室間を連通または遮蔽するゲートバルブ２０１が設けられ、ゲートバルブ２０１を介して各成膜室間を基板１が移動できる構成となっている。各成膜室には、それぞれ一対の電極が設けられている。具体的には、第１成膜室２２０にはカソード電極２２２とアノード電極２２３、第２成膜室２３０にはカソード電極２３２とアノード電極２３３、第３成膜室２４０にはカソード電極２４２とアノード電極２４３が設けられている。
　各成膜室のより詳細な構成について、図３Ｂを用いて、第１成膜室２２０を例に説明する。図３Ｂは、図３Ａの第１成膜室の構成を示す概略的な断面図である。第２成膜室２３０および第３成膜室２４０は、第１成膜室２２０と同様な構成とすることができる。
　図３Ｂに示すように、半導体層を内部で形成するための密閉可能な第１成膜室２２０は、第１成膜室２２０に置換ガス２１２を導入するためのガス導入部２１１と、第１成膜室２２０から置換ガスを排気するためのガス排気部２０６とを備える。第１成膜室２２０は例えば約１ｍ3のサイズとすることができる。
　上記第１成膜室２２０内において、カソード電極２２２およびアノード電極２２３とは平行平板型の電極構造を有する。カソード電極２２２とアノード電極２２３との電極間距離は、所望の処理条件に従って決定され、数ｍｍから数十ｍｍ程度とするのが一般的である。第１成膜室２２０の外部には、カソード電極２２２に電力を供給する電力供給部２０８と、電力供給部２０８とカソード電極２２２およびアノード電極２２３との間のインピーダンス整合を行なうインピーダンス整合回路２０５が設置されている。
　電力供給部２０８は、電力導入線２０８ａの一端に接続される。電力導入線２０８ａの他端は、インピーダンス整合回路２０５に接続されている。インピーダンス整合回路２０５には電力導入線２０８ｂの一端が接続され、該電力導入線２０８ｂ他端は、カソード電極２２２に接続されている。電力供給部２０８は、パルス変調（オンオフ制御）された交流出力や、切り替えによりＣＷ（連続波形）交流出力が可能なものを用いる。
　上記アノード電極２２３は電気的に接地されており、アノード電極２２３上には、基板１が設置される。基板１は、例えば第１電極２が形成された状態で配置される。基板１は、カソード電極２２２上に設置されても良いが、プラズマ中のイオンダメージによる膜質低下を低減するためアノード電極２２３上に設置されることが一般的である。
　また、上記第１成膜室２２０には、ガス導入部２１１が設けられている。ガス導入部２１１からは、希釈ガス、材料ガス、ドーピングガス等のガス２１２が導入される。希釈ガスとしては、水素ガスを含むガス、材料ガスとしてはシラン系ガス、メタンガス、ゲルマンガス等が挙げられる。ドーピングガスとしては、ジボランガス等のｐ型不純物ドーピングガス、ホスフィンガス等のｎ型不純物ドーピングガスが挙げられる。
　上記第１成膜室２２０には、ガス排気部２０６と圧力調整のためのバルブ２０７とが直列に接続され、第１成膜室２２０内のガス圧力が略一定に保たれる。ガス圧力は、成膜室内のガス導入部２１１およびガス排気口２０９の近傍で測定すると若干の誤差を生じるため、ガス導入部２１１およびガス排気口２０９から離れた位置で測定することが望ましい。この状態でカソード電極２２２に電力を供給することにより、カソード電極２２２とアノード電極２２３との間にプラズマが発生する。このプラズマが第１成膜室２２０内に導入されたガス２１２を分解することにより、基板１上に半導体層を形成することができる。
　ガス排気部２０６は、第１成膜室２２０内のガス圧力を１．０×１０-4Ｐａ程度の高真空に排気できるものとすることができる。ガス排気部２０６としては、例えばロータリーポンプ、メカニカルブースターポンプ、ソープションポンプ、ターボ分子ポンプ等が挙げられ、これらを単独または２以上の組合せで用いることが好ましい。典型的なガス排気部２０６としては、メカニカルブースターポンプとロータリーポンプとを直列に接続したものを使用することができる。
　図３Ａおよび図３Ｂに示す構成は、例示であり、別の構成の装置を用いて半導体層を形成してもよい。プラズマＣＶＤ以外の方法により半導体層を形成する工程が含まれてもよい。
　ここでは、上記構成のプラズマＣＶＤ装置２００を用いて第１の光起電力素子部３を形成する方法を説明する。
　まず、第１成膜室２２０において非晶質水素化シリコンからなるｐ型層３ａを形成する。具体的には、第１成膜室２２０内を０．００１Ｐａまで排気し、アノード電極２２３上に設置された第１電極２を設けた基板１の温度を２００℃以下に設定する。次に、第１成膜室２２０内に混合ガスを導入し、排気系に設けられたバルブ２０７により第１成膜室２２０内の圧力を略一定に、例えば２００Ｐａ以上３０００Ｐａ以下に保つ。
　第１成膜室２２０内に導入される混合ガスとしては、例えばシランガス、水素ガスおよびジボランガスを含む混合ガスを使用できる。さらに光吸収量を低減するために、上記混合ガスに炭素原子を含むガス（例えばメタンガス）を含ませてもよい。この場合、ＳｉＣ系半導体を形成することができる。上記混合ガスにおいて、シランガスに対する水素ガスの流量は、数倍（２～３倍）から数十倍（２０～３０倍）程度が望ましい。
　上記混合ガスを導入して第１成膜室２２０内の圧力が安定した後、カソード電極２２２に数ｋＨｚ～８０ＭＨｚの交流電力を投入し、カソード電極２２２とアノード電極２２３との間にプラズマを発生させる。このプラズマによってｐ型層３ａが形成される。カソード電極２２２の単位面積あたりの電力密度は、例えば、０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とする。このような電力密度は、成膜特性および成膜速度の点から公知の方法により調整すればよい。
　上記電力密度を維持し、ｐ型層３ａが所望の厚みになったところで電力の投入を停止する。その後、第１成膜室２２０内を真空排気する。ｐ型層３ａの厚さは投入された総電力量（電力密度×時間）に比例して大きくすることができる。ｐ型層３ａの厚さは、ｉ型層３ｂに十分な内部電界を与える点で、２ｎｍ以上が好ましく、５ｎｍ以上がより好ましい。また、ｐ型層３ａの厚さは、非活性層の入射側の光吸収量を抑えることが必要である点で、５０ｎｍ以下が好ましく、３０ｎｍ以下がより好ましい。
　第１の光電変換素子部３が介在層を含む場合は、第１成膜室２２０内で上記ｐ型層３ａに引き続き、介在層を成膜する。介在層は、第１成膜室２２０に導入する混合ガスとして、シランガスと水素ガスの混合ガス、またはこれらの混合ガスにメタンガスなどの炭化水素を含むガスをさらに混合して用いる以外は、上記ｐ型層３ａの形成方法と同様の方法で形成することができる。
　また、介在層を設ける場合、その厚みは特に限定されないが、ｐ型層３ａからｉ型層３ｂへのボロン原子などのｐ型不純物の拡散を抑えるために２ｎｍ以上が望ましい。一方、光吸収量を抑えｉ型層３ｂへ到達する光を増大させるためにはできる限り薄いことが望まく、介在層の厚さは、通常５０ｎｍ以下とされる。
　介在層であるｉ型非晶質層を形成することにより、第１成膜室２２０内の雰囲気中のボロンなどの不純物原子濃度が低下し、次に形成されるｉ型層３ｂへの不純物原子の混入を低減することができる。
　次に、非晶質の水素化シリコン（ａ－Ｓｉ：Ｈ）からなるｉ型層３ｂを形成する。ｉ型層３ｂは例えば第２成膜室２３０で形成する。したがって、ｐ型層３ａまたはｐ型層３ａおよび介在層が形成された基板１は、第１成膜室２３０から、ゲートバルブ２０１を介して、第２成膜室２３０に搬送される。
　異なる成膜室を用いること、成膜室２３０内に導入される混合ガスとして、例えばシランガスおよび水素ガスを含む混合ガスを使用すること以外は、上記ｐ型層３ａと同様の方法によりｉ型層３ｂを形成することができる。なお、ｉ型層３ｂを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量は、数倍から数十倍程度、例えば、５倍以上３０倍以下が好ましく、このような流量関係を満たすことによって、良好な膜質のｉ型層３ｂを形成することができる。
　ｉ型層３ｂの厚さは、光吸収量、光劣化による光電変換特性の低下を考慮して、０．０５μｍから０．２５μｍとすることが好ましい。
　次に、非晶質の水素化シリコン（ａ－Ｓｉ：Ｈ）からなるｎ型層３ｃを形成する。ｎ型層３ｃは例えば第３成膜室２４０で形成する。したがって、ｉ型層３ｂが形成された基板１は、第２成膜室２４０から、ゲートバルブ２０１を介して、第３成膜室２５０に搬送される。
　異なる成膜室を用いること、および成膜室２４０内に導入される混合ガスとして、例えばシランガス、水素ガスおよびホスフィンガスを含む混合ガスを使用すること以外は、上記ｐ型層３ａと同様の方法によりｎ型層３ｃを形成することができる。なお、ｎ型層３ｃを形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量を、５倍以上３００倍以下とすることが好ましく、３０倍以上３００倍以下の範囲とすることが好ましい。
　ｎ型層３ｃの厚さは、ｉ型層３ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型層３ｃの光吸収量を抑えるためにはできる限り薄いことが好ましく、通常５０ｎｍ以下とする。
　以上の工程により、光電変換層であるｉ型層３ｂを備える第１の光起電力素子部３を形成することができる。
　（中間層を積層する工程）
　中間層７を積層する工程は、例えば、公知のスパッタ装置内に第１の光起電力素子部３が形成された基板を配置し、アルゴンガスおよび酸素ガスの混合ガスを導入した状態で、実質的にアンドープの金属酸化物を主成分とするターゲットを用いたスパッタリング法により行なうことができる。アルゴンガスに対する酸素ガスの流量比Ｏ2／Ａｒは１％以上８％以下とすることが好ましい。アルゴンガスと酸素ガスの流量比を上記範囲内とする場合は、中間層７の導電率およびシート抵抗を本発明の範囲とすることが容易となる。
　ターゲットとしては、例えば酸化亜鉛などの金属酸化物単独を用いてもよいし、ターゲットの構成原子の８０％以上を酸化亜鉛などの金属酸化物とし、残部にマグネシウムやカルシウムなどを含むものを用いてもよい。
　スパッタリング条件としては、上記流量比を満たすものであれば、その他の温度、圧力、電力密度などは、成膜速度により適宜変更すればよい。例えば、温度７０℃以上１５０℃以下、圧力０．０５Ｐａ以上０．７５Ｐａ以下、電力密度１Ｗ／ｃｍ2以上５Ｗ／ｃｍ2以下の条件とすることが望ましい。また、中間層７の厚みは、電流を印加する時間により調整すればよい。
　（バッファ層を積層する工程）
　バッファ層形成工程は、バッファ層８をアモルファスとするために、水素希釈率、および、電力密度を調整する以外は、上記第１の光起電力素子３におけるｉ型層３ｂの形成方法と同様の方法により行なうことができる。例えば以下の形成条件において形成することができる。第１の光起電力変換素子部３および中間層７を設けた基板１をプラズマＣＶＤ装置２００の成膜室内に配置して、基板の温度を２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．２Ｗ／ｃｍ2以下とすることが望ましい。
　シランガスに対する水素ガスの流量は、数倍から数百倍程度が望ましく、１０倍から１００倍程度がさらに望ましい。このようにして、アモルファス状態の水素化シリコンからなるバッファ層８を形成できる。
　（水素を含むプラズマにさらす工程）
　本発明の積層型光起電力素子の製造方法は、バッファ層８を、水素を含むプラズマにさらす工程を備える。該工程は、層が形成されない条件においてバッファ層を水素を含むプラズマにさらして、その下層の中間層７の導電特性を調整する工程である。本工程は、第２の光起電力素子部５の導電層を形成する工程にて行うこともできる。
　本発明者らの鋭意検討により、金属酸化膜上のバッファ層を、水素を含むプラズマにさらすことにより、バッファ層を介して、水素を含むプラズマに含有される水素ラジカルが酸化亜鉛（ＺｎＯ）などの金属酸化物からなる膜中に浸透し、金属酸化物を低抵抗化することが分かった。また、水素ラジカルにさらされる条件が重要であることがわかった。なお、本工程も図３ＡのプラズマＣＶＤ装置を用いて行うことができる。
　本工程は、例えば、次いで形成するｐ型層５ａ形成用の成膜ガスからシランガスを除いた、水素ガスと不純物ドーピングガスとの混合ガスを用いて行なうことができる。
　バッファ層８上に導電層５ａを積層する前に水素を含むプラズマ処理を行なうと良い。水素を含むプラズマにさらす処理（プラズマ処理）は、導電層５ａを形成する工程を兼ねていても良い。このように導電層５ａを形成する工程を兼ねる場合の条件も、中間層７が上記導電特性の範囲を満たすように調整することが好ましい。
　バッファ層８を水素を含むプラズマにさらす工程の具体的な方法としては、たとえば、プラズマＣＶＤ装置の成膜室内に中間層７が形成された基板１を配置し、該成膜室内の圧力を２４０Ｐａ以上３６００Ｐａ以下に調整し、水素を含むプラズマ源となるガスを導入する。水素を含むプラズマ源となるガスとして、水素ガスとＳｉＨ4、ＣＨ4、ＣＯ2などや、Ｂ2Ｈ6、ＰＨ3などのドーパント成分などのガスを含む混合ガスを用いることができる。該混合ガスに対して、０．０１Ｗ／ｃｍ2～０．５Ｗ／ｃｍ2の電力を印加することによって、プラズマを発生させることができる。
　バッファ層８を水素を含むプラズマにさらす時間を長くすると、中間層７の導電率が増加する傾向があり、成膜室内の圧力を高めると、ある導電率を達成するための時間は短くなる傾向がある。基板１の大きさや、バッファ層８および中間層７の厚みによりこれらの条件を変更するが、基板１が大きくまたはバッファ層８および中間層７の厚みが大きくなるにつれて反応時間を長くするまたは成膜室内の圧力を高めることによって、処理効率を向上させることができる。
　（第２の光起電力素子部を積層する工程）
　少なくとも１つの光起電力素子を含む第２の光起電力素子部を積層する工程は、上記第１の光起電力素子部の形成方法と同様に形成することができる。なお、第２の光起電力素子部５のｉ型層５ｂにおいて、上記第１の光起電力素子部におけるｉ型層３ｂよりも禁制帯幅を狭くするためには、以下の条件で形成させることが好ましい。
　第２の光起電力素子部５は、例えば、いずれも微結晶層からなるｐ型層５ａ、ｉ型層５ｂおよびｎ型層５ｃからなるｐｉｎ構造を含む光起電力素子とすることができる。その他、第２の光起電力素子部５には、ｐ型層５ａとｉ型層５ｂとの間に介在層を設ける態様、ｉ型層５ｂが非晶質である態様などの態様が含まれる。
　上記バッファ層８上に形成される微結晶層からなるｐ型層５ａは、例えば以下の形成条件において形成することができる。第１の光起電力変換素子部３、中間層７およびバッファ層８を設けた基板１をプラズマＣＶＤ装置２００の成膜室内に配置して、基板の温度を２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
　成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ジボランガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、１００倍から４００倍程度が望ましく、より望ましくは２００倍以上４００倍以下である。このような条件で形成した場合、中間層８が水素を含むプラズマにさらされ、水素がｐ型層５ａ中に拡散することによってｐ型層５ａが適度な抵抗を有する膜となる。ｐ型層５ａの抵抗が、中間層８の面内方向に対する適度な抵抗となり、光起電力素子との接合界面におけるシリーズ抵抗の小さな中間層８を形成することが可能となる。このようにして、例えば、結晶化率が１０以上である微結晶からなるｐ型層５ａを形成できる。
　ｐ型層５ａの厚さは、ｉ型層５ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｐ型層５ａの光吸収量を抑えｉ型層５ｂへ到達する光を増大させるためには、ｐ型層５ａの厚さはできる限り薄いことが望ましく、通常５０ｎｍ以下とされる。また、バッファ層との密着性の向上の点からは、ｐ型層５ａの厚さは５ｎｍ以上４０ｎｍ以下とすることが好ましい。
　次に、ｉ型層５ｂを形成する。ｉ型層５ｂは、例えば以下の形成条件によって形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
　成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、３０倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
　ｉ型層５ｂの厚さは、十分な光吸収量を確保するため０．５μｍ以上が好ましく、１μｍ以上がより好ましい。一方、ｉ型層５ｂの厚さは、良好な生産性を確保する点で２０μｍ以下が好ましく１５μｍ以下がより好ましい。
　次に、ｎ型層５ｃを形成する。ｎ型層５ｃは、例えば以下の形成条件によって形成することができる。基板温度は２００℃以下とすることが望ましい。形成時の成膜室内の圧力は、２４０Ｐａ以上３６００Ｐａ以下であることが望ましい。また、カソード電極の単位面積あたりの電力密度は０．０２Ｗ／ｃｍ2以上０．５Ｗ／ｃｍ2以下とすることが望ましい。
　成膜室内に導入される混合ガスとしては、例えば、シランガス、水素ガス、ホスフィンガスを含むガスを使用できる。シランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、３０倍から３００倍程度がさらに望ましい。
　ｎ型層５ｃの厚さは、ｉ型層５ｂに十分な内部電界を与えるため２ｎｍ以上が好ましい。一方、非活性層であるｎ型層５ｃの光吸収量を抑えるためにはｎ型層５ｃの厚さができる限り薄いことが好ましく、通常５０ｎｍ以下とするが、この範囲に限られない。
　（第２電極を形成する工程）
　次に、第２の光起電力素子部５上に第２電極６を形成する。第２電極６は、透明導電膜６ａと金属膜６ｂとからなり、これらはを順次形成することができる。透明導電膜６ａは、ＳｎＯ2、ＩＴＯ、ＺｎＯなどからなる膜を用いることができる。金属膜６ｂは、銀、アルミニウム等の金属からなる膜を用いることができる。透明導電膜６ａと金属膜６ｂとは、ＣＶＤ、スパッタ、蒸着等の方法により形成される。金属膜６ｂは、省略することもできる。
　以上により、本実施の形態１の積層型光起電力素子１００が製造される。このようにして製造された積層型光起電力素子１００は、特定の中間層７およびバッファ層８を含むので、変換効率を向上させることができる。
　なお、上記の説明においては、図３Ａに示すような成膜室の数が複数あるマルチチャンバ方式のプラズマＣＶＤ装置を用いて半導体層を形成する場合を例示したが、シングルチャンバのプラズマＣＶＤ装置を用いても同様に行なうことができる。この場合は、ｐ型、ｉ型およびｎ型の半導体層を１個の成膜室内で形成するので、各工程間に公知のガス置換工程を設けることが好ましい。
　マルチチャンバ方式のプラズマＣＶＤ装置を用いる場合、上記のような形態に限定されず、さらに複数の４以上の成膜室を設けた装置を用いて、ｐ型層と介在層とを別々の成膜室で形成するなどの態様としてもよい。
　＜実施の形態２＞
　本実施の形態２は、第１の光起電力素子部が２つの光起電力素子を含む積層型光起電力素子に関する。第１の光起電力素子部に２つの光起電力素子を含む以外の構造は、上記実施の形態１と同様である。
　図４は、本実施の形態２における積層型光起電力素子の構造の一例を示す断面図である。図４において、積層型光起電力素子３００は、光入射側から順に、基板１、第１電極２、第１のｐｉｎ構造体３１と第２のｐｉｎ構造体３２とを積層した第１の光起電力素子部３、中間層７、バッファ層８、１つのｐｉｎ構造体を有する第２の光起電力素子部５、第２電極６を備える。積層型光起電力素子３００において、第１の光起電力素子部３における第１のｐｉｎ構造体３１は、実施の形態１における第１の光起電力素子部３と同様の構成とすることができ、第２の光起電力素子部５は実施の形態１と同様の構成とすればよい。
　以下に、図４に示す構成の積層型光起電力素子３００の第１の光起電力素子部３の製造方法について説明する。なお、他の構成の製造方法は、実施の形態１と同様であるため、その説明は繰り返さない。
　（第１の光起電力素子部を積層する工程）
　基板１上に形成された第１電極２上に第１の光起電力素子部３を形成する。第１の光起電力素子部３は、ｐ型層３ａ、ｉ型層３ｂおよびｎ型層３ｃからなる第１のｐｉｎ構造体３１と、ｐ型層４ａ、ｉ型層４ｂおよびｎ型層４ｃからなる第２のｐｉｎ構造体３２とを有し、各半導体層は、以下のように順次形成される。
　まず、第１電極２上に第１のｐｉｎ構造体３１を含む光起電力素子を積層する。ｐ型層３ａ、ｉ型層３ｂおよびｎ型層３ｃからなる第１のｐｉｎ構造体３１は、上記実施の形態１における第１の光起電力素子部３の製造方法と同様の方法により形成される。
　次に、第１の光起電力素子部３における第２のｐｉｎ構造体３２を含む光起電力素子を積層する。該光起電力素子におけるｉ型層４ｂを、禁制帯幅がｉ型層３ｂの禁制帯幅よりも狭くなるように、非晶質水素化シリコン（ａ－Ｓｉ：Ｈ）により構成し、それ以外のｐ型層およびｎ型層については上記第１のｐｉｎ構造体３１と同様の形成方法により形成することができる。ｉ型層４ｂ以外の半導体層の厚みおよび形成条件は上記第１のｐｉｎ構造体３１と同じであっても異なっていてもよい。
　まず、第１のｐｉｎ構造体３１のｐ型層３ａと同様の方法により、ｐ型層４ａを形成する。
　次に、非晶質水素化シリコンからなるｉ型層４ｂを形成する。ｉ型層４ｂの厚みは、光吸収量、光劣化による光電変換特性の低下を考慮して、５０ｎｍから５００ｎｍの値に設定されることが好ましい。また、第２のｐｉｎ構造体３２におけるのｉ型層４ｂの禁制帯幅は、第１のｐｉｎ構造体３１におけるｉ型層３ｂの禁制帯幅よりも狭いことが望ましい。このような禁制帯幅とすることにより、基板側の光電変換層で吸収できなかった波長帯の光を第２のｐｉｎ構造体３２における光電変換層で吸収することができ、入射光を有効に利用することができるからである。
　ｉ型層４ｂの禁制帯幅を上記第１のｐｉｎ構造体３１におけるｉ型層３ｂの禁制帯幅よりも狭くするためには下記の条件で製造することが例示される。
　まず、成膜室内のバックグラウンド圧力を０．００１Ｐａ程度に真空排気して、基板１温度を１５０℃以上２５０℃以下とする。次に、成膜室内に混合ガスを導入し、圧力調整用バルブにより成膜室内の圧力を略一定に保つ。成膜室内の圧力は、例えば１０Ｐａ以上３０００Ｐａ以下とする。成膜室内に導入される上記混合ガスとしては、例えばシランガスおよび水素ガスを含むガスを使用することができる。シランガスに対する水素ガスの流量（Ｈ2／ＳｉＨ4）は、１倍以上が望ましく、５倍以上３０倍以下がより好ましい。
　成膜室内の圧力が安定した後、カソード電極に、たとえば周波数１３．５６ＭＨｚの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させ、ｉ型層３ｂを形成する。カソード電極の単位面積あたりの電力密度は０．０１Ｗ／ｃｍ2以上０．３Ｗ／ｃｍ2以下とすることができる。上記周波数としては、数ｋＨｚからＶＨＦ帯、さらにマイクロ波帯の周波数を使用してもよい。
　上記のようにして所望の厚さのｉ型層４ｂを形成した後、交流電力の投入を停止して、その後成膜室内を真空排気する。
　次に、第１のｐｉｎ構造体３１のｎ型層３ｃと同様の方法により、ｎ型層４ｃを形成する。このようにして、第２のｐｉｎ構造体３２が、第１のｐｉｎ構造体３１上に積層された第１の光起電力素子部が形成される。
　なお、上記第１のｐｉｎ構造体３１のｉ型層３ｂの禁制帯幅は、第２のｐｉｎ構造体３２のｉ型層４ｂの禁制帯幅と同じかこれより小さくてもよい。この場合でも、第２のｐｉｎ構造体３２のｉ型層４ｂは、第１のｐｉｎ構造体３１のｉ型層３ｂが吸収しきれなかった光を吸収するのに寄与する。
　また、一般に、ｉ型層が厚くなるほどｉ型層の光劣化が光電変換効率に与える影響が大きくなり、ｉ型層の単位膜厚あたりの光劣化特性が同じであっても光電変換効率をより大きく低下させるようになる。これに対し、本実施の形態２によれば、ｉ型層を有する光起電力素子を２つ形成することによって第１の光起電力素子部に含まれる各ｉ型層を比較的薄くすることができ、これによって第１の光起電力素子部に含まれるｉ型層の劣化が光電変換効率に与える影響を抑えることができる。
　また、第１のｐｉｎ構造体３１または第２のｐｉｎ構造体３２において、ｐ型層とｉ型層との間に介在層を設けてもよく、このような介在層は上記実施の形態１と同様に形成することができる。
　本実施の形態２における積層型光起電力素子３００は、特定の中間層７およびバッファ層８を備えるので、従来の素子に比べて反射機能が改善されたものとなり、素子全体の変換効率が向上する。
　以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
　（実施例１～４）
　本実施例は、第１の光起電力素子としてｉ型層が真性の非晶質水素化シリコン（Ｓｉ：Ｈ）のｐｉｎ型光起電力素子、第２の光起電力素子としてｉ型層が真性の微結晶Ｓｉ：Ｈのｐｉｎ型光起電力素子、中間層としてＡｌドーパントを３％以下含有する酸化亜鉛（ＺｎＯ）からなる層を形成して、図１に示したような積層型光起電力素子を作製した。以下に、具体的に説明する。
　＜第１電極＞
　電極が形成された基板として、ＳｎＯ2からなる透明導電層が形成された幅５６０ｍｍ×長さ９２５ｍｍのガラス基板を用いた。
　＜第１の光起電力素子部＞
　上記ガラス基板に上記実施の形態１に沿って、マルチチャンバ方式のプラズマＣＶＤ装置を用いて第１の光起電力素子部を形成した。まず、第１成膜室内を０．００１Ｐａまで排気し、第１電極としての上記透明導電層を設けた基板の基板温度を２００℃以下に設定した。第１成膜室内に混合ガスを導入し、排気系に設けられたバルブにより第１成膜室内の圧力を４００Ｐａに保った。次に、第１成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびジボランガスを含む混合ガスを用いた。上記混合ガスにおいて、シランガスに対する水素ガスの流量は１０倍とした。
　上記混合ガスを導入して第１成膜室内の圧力が安定した後、カソード電極に１３．５６Ｈｚの交流電力を投入し、カソード電極とアノード電極との間にプラズマを発生させた。このプラズマによってｐ型層を形成した。カソード電極の単位面積あたりの電力密度は、０．０５Ｗ／ｃｍ2とした。
　上記電力密度を維持したままで放置し、非晶質の水素化シリコン（ａ－Ｓｉ：Ｈ）からなるｐ型層が２５ｎｍの厚みになったところで電力の投入を停止した。その後、第１成膜室内を真空排気した。
　次に、非晶質の水素化シリコン（ａ－Ｓｉ：Ｈ）からなるｉ型層を形成した。第２成膜室を用いること、成膜室内に導入する混合ガスとして、シランガスおよび水素ガスの混合ガスを使用すること以外は、上記ｐ型層と同様の方法によりｉ型層を形成した。ｉ型層を形成する場合は、シランガスに対する水素ガスの流量は１０倍とした。ｉ型層の厚みが２５０ｎｍとなったところで電力の供給を停止し、第２成膜室内を排気した。
　次に、非晶質の水素化シリコン（ａ－Ｓｉ：Ｈ）からなるｎ型層を第３成膜室で形成した。第３成膜室を用いることおよび成膜室内に導入する混合ガスとして、シランガス、水素ガスおよびホスフィンガスを含む混合ガスを使用すること以外は、上記ｐ型層と同様の方法によりｎ型層を形成した。ｎ型層を形成する場合は、上記混合ガスにおけるシランガスに対する水素ガスの流量を１０倍とした。ｎ型層の厚みが２５ｎｍとなったところで、電力の供給を停止し、その後成膜室内を排気した。
　以上の工程により、光電変換層である非晶質水素化シリコンからなるｉ型層を備えるｐｉｎ型の第１の光起電力素子部を形成した。
　＜中間層＞
　上記実施の形態１に沿って、第１の光起電力素子まで作製した基板を、中間層を形成するためにＤＣマグネトロンスパッタ装置に設置した。そして該装置内を、圧力が１０-4Ｐａ以下になるまで排気した。次に、基板温度を１５０℃となるように、基板を加熱した後、アルゴンガスを１５０ｓｃｃｍおよび酸素ガス３ｓｃｃｍを装置内に供給した。Ａｌがドープされた酸化亜鉛（ＺｎＯ）からなるターゲットにＤＣスッパタ電源から１１．７ｋＷの直流電力を印加して、基板を搬送しながらスパッタリングを行ない、膜厚約２０ｎｍ（実施例１）、４０ｎｍ（実施例２）、５０ｎｍ（実施例３）、７０ｎｍ（実施例４）である酸化亜鉛（ＺｎＯ）からなる透明な中間層を堆積させた。
　＜バッファ層＞
　中間層上にアモルファスシリコンからなるバッファ層を形成した。バッファ層の厚みは、３ｎｍとした。形成条件は、Ｈ2ガス流量がＳｉＨ4ガス流量の１００倍程度となる条件とした以外は、上記ｉ型層の形成方法と同様である。なお、後述のＩｃ／Ｉａで示される結晶化率は１．１２であった。
　＜第２の光起電力素子部＞
　次に、公知の成膜装置を用いて、上記バッファ層上に、第２の光起電力素子としてｉ型層が微結晶のＳｉ：Ｈからなるｐｉｎ型光起電力素子を作製した。
　バッファ層と接するｐ型層においては、ＳｉＨ4ガスの流量を水素ガス流量の２００～４００倍となるように設定し、成膜圧力を１０００Ｐａとした条件で２５ｎｍのｐ型層を形成させた。この条件では、後述の結晶化率が２３．２３のｐ型層が形成された。
　第２の光起電力素子部におけるｉ型層およびｎ型層は、第１の光起電力素子部と同様の条件とした。ただし、ｉ型層については、上記実施の形態１に沿って１．６μｍの微結晶層を形成させた。
　＜第２電極＞
　上記第２の光起電力素子部上に、０．１μｍのＺｎＯからなる透明電極と０．２μｍのＡｇからなる金属膜とを形成することによって、第２電極を形成して、積層型光起電力素子を製造した。
　作製した積層型光起電力素子をレーザスクライブ法により、図２Ａおよび図２Ｂに示すような集積構造とした。具体的には、５０段集積セルである集積構造を有するものとした。このような集積構造は、具体的には、第１分離溝１５構造／第２分離溝１７構造／第３分離溝１８構造、および中間層分離溝１６の集積したものである。
　得られた積層型光起電力素子について、変換効率を評価した。評価条件としては、ＡＭ１．５、１００ｍＷ／ｃｍ2、温度２５℃とした。結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１におけるＥＦＦMBは各実施例において製造された積層型光起電力素子の変換効率を示し、ＥＦＦMは各実施例の条件でバッファ層を含まず、中間層を備えた積層型光起電力素子の変換効率を表わす。表１においては、ＥＦＦMに対するＥＦＦMB（ＥＦＦMB／ＥＦＦM）の値により変換効率を評価した。いずれの実施例においても中間層およびバッファ層を備える本発明の積層型光起電力素子では、中間層だけを備える場合に比べて変換効率を向上することが分かった。また、膜面状況とは、得られた積層型光起電力素子の表面を目視により観測したものである。基板全面にわたって、膜面の外観が良好である場合、目視によって、膜面の外観異常は認知できない。
　一方、ｉ型層の結晶化率が不十分な場合、堆積膜の光学的な特性の違いから結晶化率が不十分な部分は、結晶化率が十分な部分に比べて、光が散乱し、白濁として認識される。白濁なしとは、ｉ型層の結晶化率が基板面内にわたって、良好な微結晶が堆積された状態であることを示している。
　このようにアモルファスであるバッファ層をＺｎＯからなる中間層と第２の光起電力素子部のｐ型微結晶層の間に挟んだ構造とすると、微結晶層に比べてアモルファス層はＺｎＯからなる中間層上面に均一に成膜され易いため、中間層上に直接第２の光起電力素子部を設ける場合に比べて、ＺｎＯからなる中間層に与える水素を含むプラズマの影響を基板面内方向により均一にすることができるといえる。また、ＺｎＯからなる中間層上に比べて、アモルファスであるバッファ層上へは微結晶層の核発生が容易になり、均一な微結晶層の形成ができることが示された。
　（実施例５～９、比較例１）
　バッファ層の厚さを０ｎｍ～１５ｎｍの範囲で種々に設定し、中間層の厚みを１００ｎｍとした以外は実施例１と同様に積層型光起電力素子を作製した。バッファ層の厚みが０ｎｍの場合、すなわちバッファ層を設けない場合が比較例１に該当する。
　得られた各積層型光起電力素子について、実施例１と同様に変換効率を評価した。結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２の結果から、実施例１～４と同様に、バッファ層を設けることにより変換効率が向上することがわかる。また、バッファ層の厚さが１０ｎｍ以下において特に変換効率の結果が良好であった。これは、バッファ層の膜厚１０ｎｍ以下の場合には、該バッファ層に引き続き形成される層が微結晶条件であることにより、中間層に対する面内付着状況が改善されるためと考えられる。
　アモルファスシリコン層からなる導電層の導電率が５×１０-3Ｓ／ｃｍ以上５×１０-1Ｓ／ｃｍ以下であるのは、ＺｎＯ界面でのコンタクトを悪化させない範囲であるといえる。
　（実施例１０～１５）
　バッファ層に接する第２の光起電力素子部の導電層である微結晶シリコン層の形成条件について、Ｈ2ガス流量を実施例１と同様にし、Ｈ2ガス流量がＳｉＨ4ガス流量の１０倍以上３５０倍以下程度の範囲で変えて、結晶化率を変更した６種類の積層型光起電力素子を製造した。なお、導電層の膜厚が一定になるように堆積時間を調整した。このような導電層の形成以外は、実施例１と同様の条件により光起電力素子を製造した。
　得られた光起電力素子に対応する導電層に関し、ガラス上に上記導電層形成と同条件で１００ｎｍ堆積した膜を用いて結晶化率を測定した。結晶化率は半導体層単層のラマン散乱スペクトルにおいて、４８０ｃｍ-1のアモルファスシリコンのピーク高さＩａに対する、シリコン－シリコン結合に帰属される５２０ｃｍ-1の結晶シリコンのピーク高さＩｃの比、すなわちＩｃ／Ｉａである。また、変換効率を実施例１と同様に測定した。結晶化率と変換効率の関係を表３に示す。
Figure JPOXMLDOC01-appb-T000003
　表３の結果から結晶化率が１０以上の実施例１３、実施例１４および実施例１５においては、結晶化率が１０未満の場合よりも変換効率（ＥＦＦ）が向上することが示された。
　以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　基板、２　第１電極、３　第１の光起電力素子部、３ａ　ｐ型層、３ｂ　ｉ型層、３型ｃ　ｎ層、５　第２の光起電力素子部、５ａ　ｐ型層、５ｂ　ｉ型層、５ｃ　ｎ型層、６　第２電極、６ａ　透明導電膜、６ｂ　金属膜、７　中間層、８　バッファ層、１００　積層型光起電力素子。

Claims (13)

  1. 　基板（１）上に積層された、少なくとも１つの光起電力素子を含む第１の光起電力素子部（３）と、
    　前記第１の光起電力素子部（３）上に積層された金属酸化物からなる中間層（７）と、
    　前記中間層（７）上に積層されたアモルファス状態のバッファ層（８）と、
    　前記バッファ層（８）上に積層された、少なくとも１つの光起電力素子を含む第２の光起電力素子部（５）と、を備え、
    　前記第２の光起電力素子部（５）の前記バッファ層（８）と接する導電層（５ａ）は微結晶層である積層型光起電力素子（１００）。
  2. 　前記バッファ層（８）および前記微結晶層はシリコン系半導体からなる層である請求の範囲第１項に記載の積層型光起電力素子（１００）。
  3. 　前記中間層（７）は実質的にアンドープの金属酸化物により構成される請求の範囲第１項または第２項に記載の積層型光起電力素子（１００）。
  4. 　前記バッファ層（８）の厚みは１０ｎｍ以下である請求の範囲第１項から第３項のいずれかに記載の積層型光起電力素子（１００）。
  5. 　前記バッファ層（８）は、導電率が５×１０-3Ｓ／ｃｍ以上５×１０-1Ｓ／ｃｍ以下である請求の範囲第１項から第４項のいずれかに記載の積層型光起電力素子（１００）。
  6. 　前記微結晶層は結晶化率が１０以上のシリコン系半導体からなる請求の範囲第１項から第５項のいずれかに記載の積層型光起電力素子（１００）。
  7. 　前記中間層（７）は、単膜での導電率が２×１０-12Ｓ／ｃｍ以上１×１０-6Ｓ／ｃｍ以下である金属酸化物からなる請求の範囲第１項から第６項のいずれかに記載の積層型光起電力素子（１００）。
  8. 　前記中間層（７）は酸化亜鉛からなる請求の範囲第１項から第７項のいずれかに記載の積層型光起電力素子（１００）。
  9. 　集積構造を有する請求の範囲第１項から第８項のいずれかに記載の積層型光起電力素子（１００）。
  10. 　前記第１の光起電力素子部（３）は少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合に含まれるｉ型層（３ｂ）は非晶質のシリコン系半導体により構成される請求の範囲第１項から第９項のいずれかに記載の積層型光起電力素子（１００）。
  11. 　前記第２の光起電力素子部（５）が少なくともｐｉｎ型接合を有し、該ｐｉｎ型接合に含まれるｉ型層（５ｂ）は結晶質を含むシリコン系半導体により構成される請求の範囲第１項から第１０項のいずれかに記載の積層型光起電力素子（１００）。
  12. 　光の入射側から順に、前記第１の光起電力素子部（３）、前記第２の光起電力素子部（５）を備え、
    　前記第１の光起電力素子部（３）は、第１のｐｉｎ構造体（３１）と第２のｐｉｎ構造体（３２）を含み、
    　前記第１のｐｉｎ構造体（３１）に含まれるｉ型層（３ｂ）が非晶質シリコン、または非晶質ＳｉＣ、または非晶質ＳｉＯにより構成される請求の範囲第１項から第１１項のいずれかに記載の積層型光起電力素子（３００）。
  13. 　基板（１）上に少なくとも１つの光起電力素子を含む第１の光起電力素子部（３）を積層する工程と、
    　第１の光起電力素子部（３）の上に金属酸化物からなる中間層（７）を積層する工程と、
    　中間層（７）上にアモルファス状態のバッファ層（８）を積層する工程と、
    　バッファ層（８）を水素を含むプラズマにさらす工程と、
    　バッファ層（８）上に少なくとも１つの光起電力素子を含む第２の光起電力素子部（５）を積層する工程と、を備え、
    　前記バッファ層（８）と接する前記第２の光起電力素子部（５）の導電層（５ａ）は微結晶層である積層型光起電力素子の製造方法。
PCT/JP2010/063200 2009-08-05 2010-08-04 積層型光起電力素子および積層型光起電力素子の製造方法 Ceased WO2011016490A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/388,615 US20120125406A1 (en) 2009-08-05 2010-08-04 Stacked photovoltaic element and method of manufacturing stacked photovoltaic element
EP10806489A EP2463916A1 (en) 2009-08-05 2010-08-04 Stacked photovoltaic element and method for producing stacked photovoltaic element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-182411 2009-08-05
JP2009182411A JP4642126B2 (ja) 2009-08-05 2009-08-05 積層型光起電力素子および積層型光起電力素子の製造方法

Publications (1)

Publication Number Publication Date
WO2011016490A1 true WO2011016490A1 (ja) 2011-02-10

Family

ID=43544385

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/063200 Ceased WO2011016490A1 (ja) 2009-08-05 2010-08-04 積層型光起電力素子および積層型光起電力素子の製造方法

Country Status (4)

Country Link
US (1) US20120125406A1 (ja)
EP (1) EP2463916A1 (ja)
JP (1) JP4642126B2 (ja)
WO (1) WO2011016490A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012110157A1 (de) * 2011-02-15 2012-08-23 Robert Bosch Gmbh Verfahren zur herstellung einer solarzelle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307790A (ja) * 1998-04-22 1999-11-05 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置
JP2004311970A (ja) 2003-03-26 2004-11-04 Canon Inc 積層型光起電力素子
JP2005057251A (ja) * 2003-07-24 2005-03-03 Kyocera Corp 多接合型半導体素子及びこれを用いた太陽電池素子
JP2008109041A (ja) 2006-10-27 2008-05-08 Sharp Corp 薄膜太陽電池および薄膜太陽電池の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JP2006310348A (ja) * 2005-04-26 2006-11-09 Sanyo Electric Co Ltd 積層型光起電力装置
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20090183774A1 (en) * 2007-07-13 2009-07-23 Translucent, Inc. Thin Film Semiconductor-on-Sapphire Solar Cell Devices
US20110203630A1 (en) * 2007-08-14 2011-08-25 Mitsubishi Heavy Industries, Ltd. Photovoltaic device and process for producing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307790A (ja) * 1998-04-22 1999-11-05 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置
JP2004311970A (ja) 2003-03-26 2004-11-04 Canon Inc 積層型光起電力素子
JP2005057251A (ja) * 2003-07-24 2005-03-03 Kyocera Corp 多接合型半導体素子及びこれを用いた太陽電池素子
JP2008109041A (ja) 2006-10-27 2008-05-08 Sharp Corp 薄膜太陽電池および薄膜太陽電池の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012110157A1 (de) * 2011-02-15 2012-08-23 Robert Bosch Gmbh Verfahren zur herstellung einer solarzelle

Also Published As

Publication number Publication date
JP2011035297A (ja) 2011-02-17
EP2463916A1 (en) 2012-06-13
JP4642126B2 (ja) 2011-03-02
US20120125406A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5069791B2 (ja) 薄膜光電変換装置とその製造方法
CN101395721B (zh) 光电转换装置及其制造方法
KR100976010B1 (ko) 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법
JP4940290B2 (ja) 光電変換装置及びその製造方法
AU2008233856B2 (en) Photovoltaic device and process for producing same.
JP4902779B2 (ja) 光電変換装置及びその製造方法
JP2010283161A (ja) 太陽電池及びその製造方法
WO2011024867A1 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2011192896A (ja) 薄膜太陽電池およびその製造方法
JP4565912B2 (ja) 多接合型半導体素子及びこれを用いた太陽電池素子
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2011014618A (ja) 太陽電池及びその製造方法
JP5763411B2 (ja) 積層型光電変換装置
JP2010283162A (ja) 太陽電池及びその製造方法
JP5525298B2 (ja) 導電性窒化シリコン膜の製造方法
JP5373045B2 (ja) 光電変換装置
JP2011049304A (ja) 積層型光起電力素子
JP2011049305A (ja) 積層型光起電力素子の製造方法および積層型光起電力素子
JP2013165232A (ja) 薄膜太陽電池の製造方法および薄膜太陽電池
WO2013125251A1 (ja) 薄膜太陽電池
JP2014055111A (ja) 導電性窒化シリコン膜、導電性窒化シリコン膜積層体、および光電変換装置
JP2010283159A (ja) 太陽電池及びその製造方法
JP2010283160A (ja) 太陽電池及びその製造方法
WO2013065538A1 (ja) 光電変換装置
JP2013157515A (ja) 薄膜太陽電池およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10806489

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13388615

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010806489

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE