[go: up one dir, main page]

WO2011048843A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2011048843A1
WO2011048843A1 PCT/JP2010/059535 JP2010059535W WO2011048843A1 WO 2011048843 A1 WO2011048843 A1 WO 2011048843A1 JP 2010059535 W JP2010059535 W JP 2010059535W WO 2011048843 A1 WO2011048843 A1 WO 2011048843A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixels
rows
storage capacitor
pixel
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/059535
Other languages
English (en)
French (fr)
Inventor
伊奈恵一
海瀬泰佳
吉田圭介
前田和宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to US13/498,587 priority Critical patent/US20120188212A1/en
Priority to EP10824695.0A priority patent/EP2492741A4/en
Priority to CN2010800469885A priority patent/CN102576162A/zh
Priority to JP2011537163A priority patent/JP5330535B2/ja
Publication of WO2011048843A1 publication Critical patent/WO2011048843A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Definitions

  • the present invention relates to a display device. More specifically, the present invention relates to an active matrix drive type display device in which a storage capacitor is formed in a pixel.
  • This liquid crystal display device includes a display panel such as a liquid crystal display panel in which a liquid crystal layer is disposed between two insulating substrates facing each other. On one substrate of the display panel, gate lines (scanning signal lines) and source lines (video signal lines) are provided in a grid pattern, and pixel electrodes for forming an image are arranged in a matrix pattern.
  • a TFT is provided near the intersection of the gate line and the source line, and application of voltage to the pixel electrode is controlled.
  • a common electrode for applying a voltage is provided between the other substrate of the display panel and the pixel electrode, and a capacitance is formed by the pixel electrode and the common electrode.
  • the storage capacitor is generally formed by a pixel electrode or a counter electrode electrically connected to the pixel electrode and a storage capacitor wiring.
  • capacitive coupling driving for raising the pixel potential of the pixel electrode can be performed.
  • the amplitude of the voltage of the source signal can be reduced, and a sufficient contrast can be obtained.
  • capacitive coupling drive for example, in a liquid crystal display device using an active matrix substrate, an original scanning signal (source signal) composed of an ON potential (Vgt) and an OFF potential (Vgb) of a switching element, and a parasitic capacitance
  • the maximum amplitude of the scanning signal applied to the switching element is reduced by supplying it separately to two bias potentials (Ve (+), Ve (-)) that compensate for the potential drop due to the liquid crystal and the threshold voltage of the liquid crystal
  • a liquid crystal display device see, for example, Patent Document 1 that can increase the reliability and reduce the cost.
  • the output of the common electrode line driving circuit is binary, the configuration of the output circuit is simplified, and a liquid crystal display device capable of realizing bright adjustment by making one of these potentials variable (for example,
  • the display device is driven by alternating current in order to suppress the deterioration of the liquid crystal and maintain the display quality, and usually inverts the polarity of the potential of the pixel electrode for each pixel in one row (1H [Horizontal] line inversion). Also called). Note that the direction parallel to the gate line is horizontal.
  • a display device in particular, a photosensor-equipped model or the like, the above-described 1H line inversion is performed, and in order to obtain a pixel structure having a space for arranging an additional circuit such as a photosensor circuit, Therefore, the storage capacitor wiring shared by each other is provided.
  • a display device see, for example, Patent Document 3 in which the storage capacitor wiring is shared between the pixels in the odd rows and the pixels in the even rows is disclosed.
  • the pixels directly above and below are different in polarity from their own pixels. For this reason, the influence of the potential fluctuation of the upper and lower pixels does not change, and streaks due to the influence do not occur even though a uniform display signal is input. Therefore, it is not necessary to design in consideration of the influence.
  • the raising and lowering of the potential of the pixel electrode by capacitive coupling is performed for each pixel in one row. For this reason, in the display device that performs the 1H line inversion described above, capacitive coupling driving cannot be performed using the storage capacitor wiring shared by the pixels in two rows.
  • FIG. 6 is a plan view schematically showing circuit configurations of pixels on the active matrix substrate with circuit symbols in the display device shown in FIG.
  • FIG. 7 is a conceptual diagram showing 1H line inversion in a conventional display device. In FIG. 7, one + or ⁇ corresponds to one pixel, and represents the polarity of the potential of the pixel electrode in the pixel.
  • the inventors of the present invention have various display devices that can perform capacitive coupling driving after the storage capacitor wiring is shared by two rows of pixels in the storage capacitor portion and the aperture ratio and yield are sufficiently prevented.
  • capacitive coupling driving for changing the potential of the pixel electrode of the pixels in the two rows by inverting the polarity of the potential of the pixel electrode for every two rows of pixels sharing the storage capacitor line. I found that I can do it. Therefore, in addition to the advantage of performing capacitive coupling driving, the storage capacitor wiring is shared by two rows of pixels, and it is found that the area occupied by the storage capacitor wiring can be reduced and the aperture ratio can be improved. It has also been found that the product yield can be improved by simplifying the pattern of the capacitor wiring, and the inventors have arrived at the present invention by conceiving that the above problems can be solved brilliantly.
  • pixels arranged in a matrix of n rows and m columns (n and m each represent an integer of 2 or more), m source lines and n lines arranged in a lattice shape.
  • a display device including a gate line wherein the display device includes a storage capacitor portion in a boundary region between pixels of odd-numbered rows and pixels of even-numbered rows, and the storage capacitor portion includes pixels of odd-numbered rows and even-numbered rows.
  • a storage capacitor wiring, an insulating film, a counter electrode for odd-numbered pixels, and a counter electrode for even-numbered pixels, and the odd-numbered pixels are opposed to the odd-numbered pixels.
  • a pixel electrode electrically connected to the electrode is provided, and the pixel in the even row is provided with a pixel electrode electrically connected to the counter electrode for the pixel in the even row, and the storage capacitor wiring is shared For each two rows of pixels, the polarity of the potential of the pixel electrode is inverted, and By changing the potential of the serial storage capacitor wiring, a display device for a capacitive coupling drive for changing the potential of the pixel electrode of the pixel of the second row.
  • the pixels arranged in a matrix form may be pixels arranged in the row direction and the column direction, and include pixels in a delta arrangement.
  • the polarity of the potential of the pixel electrode is inverted (also referred to as 2H line inversion) for each of the two rows of pixels sharing the storage capacitor line. Since the pixels in the row can be driven with the same polarity voltage, the potentials of the pixel electrodes of the pixels in the two rows can be changed by changing the potential of the storage capacitor wiring. In other words, capacitive coupling driving can be performed without dividing the storage capacitor wiring. Therefore, it is possible to sufficiently prevent the aperture ratio from being lowered. In addition, it is possible to sufficiently prevent a decrease in yield due to a short circuit between the divided storage capacitor wires. Furthermore, it is possible to obtain the advantage of performing capacitive coupling driving.
  • V pix V sl + C cs / C pix ⁇ ⁇ V cs
  • V pix is a pixel potential.
  • V sl is a source signal voltage.
  • V cs is a storage capacitor wiring voltage.
  • C cs is a storage capacity.
  • the display device of the present invention can make the V sl amplitude smaller than that of the conventional driving by performing capacitive coupling driving. Further, since the amplitude of V sl is limited due to the limitation of the driver, a high voltage can be applied by performing capacitive coupling driving.
  • the application of high voltage makes it possible to improve the transmittance of the liquid crystal panel and thus the luminance (display performance) of the liquid crystal panel. Furthermore, since it is not necessary to divide the storage capacitor wiring into two, it is possible to avoid a decrease in yield caused by this leakage between the storage capacitor wires, and it is possible to reduce costs by improving the yield.
  • the storage capacitor section includes a storage capacitor wiring shared by pixels in odd and even rows, an insulating film, a counter electrode for pixels in odd rows, and a counter electrode for pixels in even rows.
  • a single storage capacitor line forms a storage capacitor for two rows of pixels, and a storage capacitor wire that is conventionally provided for each pixel of one row is provided for each pixel of two rows. Therefore, every other storage capacitor line is arranged in parallel with respect to the boundary region between the pixels in the odd rows and the pixels in the even rows that exist in parallel. Therefore, compared to a display device in which a storage capacitor line is arranged for each pixel, an installation area of the storage capacitor line can be reduced and an aperture ratio can be improved.
  • the electrical resistance can be reduced by widening the wiring width per storage capacitor wiring.
  • the yield can be improved by simplifying the pattern of the storage capacitor wiring.
  • the present invention has achieved the advantage of using the storage capacitor wiring shared by the pixels of the odd and even rows in addition to the advantage of performing capacitive coupling driving.
  • at least one of the storage capacitor wiring and the counter electrode is preferably formed of a light-shielding conductive material such as metal.
  • the storage capacitor wiring preferably opposes the counter electrode for odd-numbered pixels and the counter electrode for even-numbered pixels with an insulating film interposed therebetween.
  • the counter electrode is a storage capacitor electrode facing the storage capacitor wiring.
  • the display device of the present invention includes a mode in which odd-numbered rows of pixels and even-numbered rows of pixels are inverted from each other.
  • the counter electrode of the odd-numbered row pixel and the counter electrode of the even-numbered row pixel are close to each other, and the storage capacitor wiring shared by the odd-numbered and even-numbered row pixels is arranged. It becomes easy. For this reason, the effect of this invention can be exhibited more fully.
  • a common additional circuit is provided between an odd-numbered row pixel and an even-numbered row pixel in which no storage capacitor wiring is arranged.
  • capacitive coupling driving can be performed in the display device having the above-described pixel structure and a storage capacitor line can be provided for every two rows of pixels, an odd-numbered pixel and an even-numbered pixel in which no storage capacitor line is arranged thereby. It is possible to utilize the area between the pixels in the row. For example, by arranging the common additional circuit in this region, the aperture ratio can be increased as compared with the case where an additional circuit independent for each pixel is formed in another region.
  • the type of the additional circuit include an optical sensor circuit and a memory circuit.
  • the additional circuit is preferably a photosensor circuit.
  • the present invention in the display device in which the storage capacitor line is shared by the odd-numbered pixels and the even-numbered pixels, capacitive coupling driving can be performed, the installation area of the storage capacitor wiring is reduced, and the aperture ratio is improved. Can be achieved. In addition, the yield can be improved by simplifying the pattern of the storage capacitor wiring.
  • FIG. 3 is a schematic plan view illustrating a circuit configuration of a pixel on an active matrix substrate in the display device of Embodiment 1.
  • FIG. 2 is a schematic cross-sectional view showing a configuration of a cut surface along the line AB in FIG. 1.
  • 3 is a plan view schematically showing circuit configurations of pixels on an active matrix substrate by circuit symbols in the display device of Embodiment 1.
  • FIG. 3 is a conceptual diagram illustrating 2H line inversion in the display device of Embodiment 1.
  • FIG. It is a plane schematic diagram which shows the circuit structure of the pixel on an active matrix substrate in the conventional display apparatus. It is a top view which shows typically the circuit structure of the pixel on an active-matrix board
  • the present invention will be described in more detail with reference to embodiments, but the present invention is not limited only to these embodiments.
  • the following embodiments relate to a liquid crystal display device, but the display device of the present invention is not limited thereto.
  • Embodiment 1 The liquid crystal display device according to the present embodiment includes pixels arranged in a matrix of n rows and m columns (n and m each represent an integer of 2 or more), m source lines provided in a grid pattern, A display device having n gate lines. Pixel drive control in the liquid crystal display device of the present embodiment is performed on an active matrix substrate in which thin film transistors (TFTs) and pixel electrodes are arranged in a matrix for each pixel.
  • FIG. 1 is a schematic plan view illustrating a circuit configuration of a pixel on an active matrix substrate in the display device according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view showing a configuration of a cut surface along the line AB in FIG.
  • the TFT and the pixel electrode 18 are arranged for each pixel.
  • the TFT is provided with a portion connected to the source line 16 by the first contact hole 31 on one side of the portion where the TFT semiconductor layer 12 made of silicon and the gate line 14 overlap with each other with the gate insulating film interposed therebetween.
  • the other side is provided with a portion connected to the pixel electrode 18 by the second and third contact holes 32 and 33.
  • the boundary line between the odd-numbered row pixels and the even-numbered row pixels is in a line-symmetric relationship with respect to the central axis. Therefore, in the boundary region between the pixels, the counter electrodes 22a of the odd-numbered pixels and the counter electrodes 22b of the even-numbered pixels are close to each other, and the storage capacitor wiring 24 shared by the odd-numbered and even-numbered pixels can be easily arranged. It becomes.
  • the counter electrode 22a is provided so as to overlap the lower end portion of the pixel electrode 18 in the odd-numbered pixels
  • the counter electrode 22b is provided so as to overlap the upper end portion of the pixel electrode 18 in the even-numbered pixels.
  • the storage capacitor line 24 is formed in a region overlapping with the opposing electrodes 22a and 22b and a region between the opposing electrodes 22a and 22b. Further, in the present embodiment, in order to prevent the value of the storage capacitor from varying due to the disposition of the counter electrode 22 for each pixel, the storage capacitor wiring is provided by a margin corresponding to the disposition accuracy of the counter electrode 22. 24 is formed thick.
  • the active matrix substrate of the present embodiment includes a TFT semiconductor layer 12, a gate insulating film 13, a gate line 14, a first interlayer insulating film 15, a source line 16,
  • the second interlayer insulating film 17, the pixel electrode 18, and the alignment film 19 are sequentially stacked.
  • the counter electrode 22 is formed of the same material as the TFT semiconductor layer 12 in the same layer as the TFT semiconductor layer 12
  • the storage capacitor wiring 24 is formed of the same material as the gate line 14 in the same layer as the gate line 14,
  • the counter electrode 22 and the storage capacitor wiring 24 face each other with the gate insulating film 13 interposed therebetween.
  • the TFT semiconductor layer 12 and the counter electrode 22 can be simultaneously formed by photolithography.
  • the gate line 14 and the storage capacitor wiring 24 can be simultaneously formed by photolithography.
  • the pixel electrode 18 is formed in a rectangular shape.
  • a region in the substrate surface on which the pixel electrode 18 is disposed is referred to as a pixel, and a direction along the long side is referred to as a vertical direction.
  • a direction along the short side is referred to as a horizontal direction.
  • the gate line 14 extends in the horizontal direction at the center of the pixel, and the source line 16 extends in the vertical direction between the pixels, which are orthogonal to each other.
  • the gate line 14 has a branch portion 14 a branched near a portion orthogonal to the source line 16, and the branch portion 14 a also overlaps the TFT semiconductor layer 12 with the gate insulating film 13 interposed therebetween.
  • the gate line 14 and the TFT semiconductor layer 12 overlap each other at two positions including the branch part 14a of the gate line, and have a dual gate structure.
  • the source line 16 is electrically connected to the TFT semiconductor layer 12 through a first contact hole 31 that is located in the upper right of the pixel and penetrates the first interlayer insulating film 15 and the gate insulating film 13. It is connected to the.
  • the TFT semiconductor layer 12 extends linearly along the source line 16 and forms an overlapping portion (channel) with the gate line 14 and its branching portion 14a in the vicinity of the center of the right end of the pixel. Bend toward the center of the pixel at the position.
  • the TFT semiconductor layer 12 is provided on the same level as the source line 16 by the second contact hole 32 that is located near the lower end of the pixel and on the right side and penetrates the gate insulating film 13 and the first interlayer insulating film 15.
  • the island-shaped conductive portion 26 is electrically connected.
  • the island-shaped conductive portion 26 is electrically connected to the pixel electrode 18 through a third contact hole 33 that penetrates the second interlayer insulating film 17.
  • the TFT semiconductor layers of the odd-numbered pixels and the TFT semiconductor layers of the even-numbered pixels are integrated.
  • the TFT semiconductor layers 12 of the pixels in the same column are connected to the common source line 16
  • the TFT semiconductor layers of the odd-numbered pixels and the TFT semiconductor layers of the even-numbered pixels are integrated. Is possible.
  • the TFT semiconductor layer 12 integrated with the middle pixel and the lower pixel in FIG. 1 extends upward from the first contact hole 31 and is an even number shown in the middle in FIG. 1.
  • the storage capacitor wiring 24 is provided in the boundary region between the pixels in the odd rows shown in the upper stage in FIG. 1 and the pixels in the even rows shown in the middle stage in FIG.
  • the first contact holes 31 are provided between even-numbered rows of pixels shown in the middle of FIG. 1 and odd-numbered rows of pixels shown in FIG. 1, thereby improving the aperture ratio. It has been.
  • the counter electrodes 22a of the odd-numbered pixels and the counter electrodes 22b of the even-numbered pixels are arranged in parallel to each other along the extending direction of the storage capacitor wiring 24.
  • both the counter electrodes may be arranged side by side in the extending direction of the storage capacitor wiring.
  • the margin between the counter electrodes does not affect the wiring width of the storage capacitor line.
  • the first contact hole 31 that penetrates the first interlayer insulating film 15 and the gate insulating film 13 and electrically connects the source line 16 and the TFT semiconductor layer 12 is one TFT.
  • One semiconductor layer 12 is provided, but a plurality of TFT semiconductor layers may be provided. Thereby, the reliability of the electrical connection between the source line and each TFT semiconductor layer can be increased efficiently.
  • FIG. 3 is a plan view schematically showing circuit configurations of pixels on the active matrix substrate by circuit symbols in the display device according to the first embodiment.
  • the first embodiment will be described with reference to FIG. 3.
  • the present embodiment relates to a configuration in which a storage capacitor wiring is provided in a boundary region between an odd-numbered row (Nth row) pixel and an even-numbered row (N + 1th row) pixel. Is.
  • Nth row odd-numbered row
  • N + 1th row even-numbered row
  • G S L (N, N + 1) represents a storage capacitor line used for driving the pixels in the Nth and (N + 1) th rows
  • GL (N) and GL (N + 1) are Nth
  • SL (M), SL (M + 1) and SL (M + 2) are the Mth column, the (M + 1) th column, and the (M + 2) th column, respectively 2 represents a source line used for driving the pixel.
  • FIG. 4 is a conceptual diagram illustrating 2H line inversion in the display device according to the first embodiment. Each + or ⁇ in FIG. 4 corresponds to one pixel and represents the polarity of the potential of the pixel electrode in the pixel.
  • two rows of pixels sharing the storage capacitor line 24 are obtained by inverting the polarity of the potential of the pixel electrode for every two rows of pixels sharing the storage capacitor line 24. Since the voltages can be driven with the same polarity, the potential of the pixel electrodes 18 of the pixels in the two rows can be changed by changing the potential of the storage capacitor wiring 24. Therefore, capacitive coupling driving can be performed, the installation area of the storage capacitor wiring 24 can be reduced, and the aperture ratio can be improved. Further, the yield can be improved by simplifying the pattern of the storage capacitor wiring 24.
  • a storage capacitor wiring is provided in the boundary region between the odd-numbered pixels and even-numbered pixels shown in FIG. 1, and the even-numbered (N + 1th) pixel and the next odd-numbered pixels
  • a part of the optical sensor circuit may be formed as an additional circuit between the pixels in the row (N + 2nd row).
  • the optical sensor circuit periodically repeats the cycle of (1) initialization, (2) sensing, and (3) reading.
  • an additional circuit is provided in a space generated by changing the configuration in which one storage capacitor wiring is conventionally provided for two rows of pixels to one pixel for one row of pixels.
  • the common additional circuit is arranged between the odd-numbered row pixels and the even-numbered row pixels where the storage capacitor wiring is not arranged, the aperture ratio is reduced by providing the additional circuit. It is suppressed.
  • the counter electrode is positioned below the storage capacitor line, but may be positioned above the storage capacitor line.
  • the counter electrode may be formed integrally with the pixel electrode. That is, by opening an interlayer insulating film in a region where a counter electrode is to be formed and forming a conductive film over the entire surface of the substrate, a pixel electrode on the interlayer insulating film and a counter electrode under the opening of the interlayer insulating film are formed.
  • the conductive film can be integrally formed.
  • the display mode may be a mode in which the pixel electrode and the common electrode are arranged on different substrates, such as a twisted nematic (TN) mode, a vertical alignment (VA) mode, and the like.
  • the pixel electrode and the common electrode may be arranged on one substrate as in an in-plane-switching (IPS) mode.
  • IPS in-plane-switching
  • the liquid crystal display device may be any of a transmissive liquid crystal display device, a reflective liquid crystal display device, and a transflective liquid crystal display device.
  • Substrate 12 TFT Semiconductor Layer 13 Gate Insulating Film 14 Gate Line 14a Branch 15 First Interlayer Insulating Film 16 Source Line 17 Second Interlayer Insulating Film 18 Pixel Electrode 19 Orientation Film 22 Counter Electrode 22a Counter Electrode of Pixels in Odd Row 22b Counter electrode 24 of pixels in even-numbered row 24 Retention capacitance wiring 26 Conductive portion 31 First contact hole 32 Second contact hole 33 Third contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本発明は、保持容量配線を２行の画素で共用させて開口率の低下を防止したうえで容量結合駆動を行うことが可能な表示装置の提供を目的とする。本発明の表示装置は、ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す）のマトリクス状に配列された画素と、格子状に設けられたｍ本のソースライン及びｎ本のゲートラインと、奇数行の画素と偶数行の画素との境界領域に保持容量部を有し、保持容量部は奇数行及び偶数行の画素で共用される保持容量配線、絶縁膜、奇数行の画素用の対向電極、及び、偶数行の画素用の対向電極を有し、奇数行の画素には奇数行の画素用の対向電極に電気的に接続された画素電極、偶数行の画素には偶数行の画素用の対向電極に電気的に接続された画素電極が設けられ、保持容量配線を共用する２行の画素ごとに画素電極の電位の極性を反転させ、かつ、保持容量配線の電位を変化さて２行の画素の画素電極の電位を変化させる容量結合駆動を行う。

Description

表示装置
本発明は、表示装置に関する。より詳しくは、画素に保持容量が形成されるアクティブマトリクス駆動型の表示装置に関するものである。
近年、スイッチング素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ： 薄膜トランジスタ）を備えるアクティブマトリクス型表示装置が知られている。この液晶表示装置は、互いに対向する２枚の絶縁性の基板の間に液晶層が配置されてなる液晶表示パネル等の表示パネルを備える。表示パネルの一方の基板には、ゲートライン（走査信号線）とソースライン（映像信号線）とが格子状に設けられ、画像を形成するための画素電極がマトリクス状に配置されている。ゲートラインとソースラインとの交点近傍にはＴＦＴが設けられ、画素電極への電圧の印加が制御される。また、表示パネルの他方の基板には、画素電極との間に電圧を印加するための共通電極が設けられており、画素電極と共通電極とによって容量が形成されている。
このような表示装置では、各ゲートラインを１水平走査期間ずつ順次に選択するために、各ゲートラインへの走査信号の印加が１垂直走査期間を周期として繰り返される。このため、画素電極と共通電極とによって形成される各々の液晶容量等の容量に蓄積された電荷は、ほぼ１垂直走査期間保持されなければならない。ところが、当該容量だけではその蓄積された電荷が保持されない場合には、当該容量と並列に保持容量が設けられる。保持容量は、一般的に、画素電極又は画素電極と電気的に接続された対向電極と、保持容量配線とによって形成される。
上記保持容量配線を利用して、画素電極の画素の電位を突き上げる容量結合駆動を行うことができる。これにより、ソース信号の電圧の振幅を小さくすることができ、充分なコントラストを得ることが可能となる。このような容量結合駆動としては、例えば、アクティブマトリクス基板を用いた液晶表示装置において、スイッチング素子のオン電位（Ｖｇｔ）およびオフ電位（Ｖｇｂ）からなる本来の走査信号（ソース信号）と、寄生容量による電位降下と液晶のしきい値電圧を補償する２つのバイアス電位（Ｖｅ（＋），Ｖｅ（－））とに分けて供給することにより、スイッチング素子に印加される走査信号の最大振幅を低減することができ、信頼性を高めると共にコストの削減を図った液晶表示装置（例えば、特許文献１参照。）が開示されている。また、共通電極線駆動回路の出力が２値ですむので、その出力回路の構成が簡単になり、このうち片方の電位を可変とすることでブライト調整を実現できる液晶表示装置（例えば、特許文献２参照。）が開示されている。
ところで、表示装置は、液晶の劣化を抑えて表示品位を維持するために交流化駆動が行われ、通常、１行の画素ごとに画素電極の電位の極性を反転させる（１Ｈ〔Ｈｏｒｉｚｏｎｔａｌ〕ライン反転ともいう）。なお、ゲートラインと平行な方向を水平（Ｈｏｒｉｚｏｎｔａｌ）としている。
表示装置、特に光センサー搭載機種等においては、上述した１Ｈライン反転を行うと共に、光センサー回路等の付加回路を配置するスペースがある画素構造とするために奇数行の画素と偶数行の画素とで共用される保持容量配線を有することになる。このような奇数行の画素と偶数行の画素とで保持容量配線を共用させた表示装置（例えば、特許文献３参照。）が開示されている。
特開平１０－３９２７７号公報 特開２００１－８３９４３号公報 国際公開第２００９－０４１１１２号パンフレット
１Ｈライン反転を行う表示装置においては、直上下画素が自画素と異極性となる。このため、上下画素の電位変動の影響の受け方が変わることがなく、均一表示の信号を入れているのにもかかわらず当該影響によるスジ等が発生してしまうことがない。したがって、当該影響を考慮した設計をしなくてもよいものである。一方で、容量結合での画素電極の電位の突き上げ・突き下げは、１行の画素ごとに行うことになる。このため、上述した１Ｈライン反転を行う表示装置においては、２行の画素で共用される保持容量配線を利用して容量結合駆動を行うことができなかった。そして、光センサー回路等の付加回路を配置するスペースがある画素構造としたうえで、容量結合駆動を行うためには、図５に示すように、保持容量配線２４を分割して配置することとなった。なお、図６は、図５に示した表示装置においてアクティブマトリクス基板上の画素の回路構成を回路記号により模式的に示す平面図である。図７は、従来の表示装置における１Ｈライン反転を示す概念図である。図７中、１つの＋又は－は、それぞれ１つの画素に対応し、当該画素における画素電極の電位の極性を表す。
上述した保持容量配線を２行の画素で共用する表示装置において、容量結合駆動を適用し、ソース信号の電圧の振幅を小さくしてコントラスト比を向上させるための工夫の余地があった。また、図５に示した保持容量配線２４を分割する表示装置においては、画素の開口率及び歩留まりを充分に優れたものとする点で工夫の余地があった。すなわち、表示装置において、保持容量配線を２行の画素で共用するものとして画素の開口率の低下及び歩留まりの低下を充分に防止したうえで、容量結合駆動を行うことを可能にすることが望まれるところであった。
本発明は、上記現状に鑑みてなされたものであり、保持容量配線を２行の画素で共用させて開口率の低下及び歩留まりの低下を充分に防止したうえで、容量結合駆動を行うことが可能な表示装置を提供することを目的とするものである。
本発明者らは、保持容量部において保持容量配線を２行の画素で共用し、開口率の低下及び歩留まりの低下を充分に防止したうえで容量結合駆動を行うことが可能な表示装置について種々検討したところ、表示装置における画素電極の電位の極性に着目した。そして、上記表示装置において、保持容量配線を共用している２行の画素ごとに、画素電極の電位の極性を反転させることにより、該２行の画素の画素電極の電位を変化させる容量結合駆動を行うことができることを見いだした。したがって、容量結合駆動を行うことの利点と共に、保持容量配線が２行の画素で共用されて、保持容量配線が占める面積を削減して開口率を向上させる効果が得られることを見いだすとともに、保持容量配線のパターンの簡素化によって製品歩留まりを向上させることができることをも見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素と、格子状に設けられたｍ本のソースライン及びｎ本のゲートラインとを有する表示装置であって、上記表示装置は、奇数行の画素と偶数行の画素との境界領域に保持容量部を有し、上記保持容量部は、奇数行及び偶数行の画素で共用される保持容量配線、絶縁膜、奇数行の画素用の対向電極、及び、偶数行の画素用の対向電極を有し、上記奇数行の画素には、該奇数行の画素用の対向電極に電気的に接続された画素電極が設けられ、上記偶数行の画素には、該偶数行の画素用の対向電極に電気的に接続された画素電極が設けられ、上記保持容量配線を共用している２行の画素ごとに、画素電極の電位の極性を反転させ、かつ、上記保持容量配線の電位を変化させることにより、該２行の画素の画素電極の電位を変化させる容量結合駆動を行う表示装置である。なお、マトリクス状に配列された画素とは、行方向及び列方向に複数配置された画素であればよく、デルタ配列の画素も含まれる。
本発明の表示装置は、上記保持容量配線を共用している２行の画素ごとに、画素電極の電位の極性を反転させること（２Ｈライン反転ともいう。）で、保持容量配線を共用する２行の画素を同じ極性の電圧で駆動することができるため、保持容量配線の電位を変化させることにより、該２行の画素の画素電極の電位を変化させることができる。言い換えれば、保持容量配線を分割しないで容量結合駆動を行うことができる。したがって、開口率低下を充分に防止することができる。また、分割した保持容量配線間の短絡による歩留まり低下を充分に防止することができる。更に、容量結合駆動を行うことの利点を得ることが可能となる。
上記容量結合駆動での画素電位は、下記式で表される。
Ｖｐｉｘ＝　Ｖｓｌ＋Ｃｃｓ／Ｃｐｉｘ×ΔＶｃｓ　　　　
上記式中、Ｖｐｉｘは、画素電位である。Ｖｓｌは、ソース信号電圧である。Ｖｃｓは、保持容量配線電圧である。Ｃｃｓは、保持容量である。Ｃｐｉｘは、画素容量（＝保持容量＋液晶容量＋寄生容量）である。
本発明の表示装置は、容量結合駆動を行うことにより、従来駆動よりもＶｓｌ振幅を小さくすることができる。また、ドライバの制限からＶｓｌ振幅には限界があるため、容量結合駆動を行うことにより高電圧印加が可能となる。高電圧印加が可能となることで液晶パネルの透過率ひいては液晶パネルの輝度（表示性能）を向上させることができる。更に、保持容量配線の２本分割が必要なくなるため、この保持容量配線間リークで生じる歩留り低下を避けられることができ、このような歩留り向上によってコスト低減が可能となる。
上記保持容量部は、奇数行及び偶数行の画素で共用される保持容量配線、絶縁膜、奇数行の画素用の対向電極、及び、偶数行の画素用の対向電極を有する。
言い換えれば、上記保持容量配線は、１本で２行の画素の保持容量を形成するといえ、従来１行の画素ごとに設けられていた保持容量配線を２行の画素ごとに設けることになる。したがって、上記保持容量配線は、平行に複数存在する奇数行の画素と偶数行の画素との境界領域に対し、１つおきに配置されることになる。したがって、保持容量配線が画素ごとに配置される表示装置と比較して、保持容量配線の設置面積を減らし、開口率の向上を図ることができる。また、保持容量配線の設置面積を減らすことに代えて、又は、保持容量配線の設置面積を減らすことに加えて、保持容量配線１本あたりの配線幅を広げれば電気抵抗を低減させることができ、クロストークの抑制等を図ることができる。更に、保持容量配線のパターンの簡素化による歩留り向上も可能となる。本発明は、容量結合駆動を行うことの利点に加えて、このような奇数行及び偶数行の画素で共用される保持容量配線を用いることの利点をも達成したものであるといえる。なお、本発明において、保持容量配線及び対向電極の少なくとも一方は、金属等の遮光性の導電材料から形成されるものであることが好ましい。また、上記保持容量配線は、奇数行の画素用の対向電極と、偶数行の画素用の対向電極とそれぞれ絶縁膜を挟んで対向することが好ましい。上記対向電極は、保持容量配線と対向する保持容量用電極をいう。
本発明の表示装置の好ましい形態としては、本発明の表示装置は、奇数行の画素と偶数行の画素とが互いに反転した構成を有する形態が挙げられる。この形態によれば、画素同士の境界領域において、奇数行の画素の対向電極と偶数行の画素の対向電極とが近接し、奇数行及び偶数行の画素において共用される保持容量配線の配置が容易となる。このため、本発明の効果を更に充分に発揮することができる。
本発明の表示装置の好ましい形態としては、保持容量配線が配置されていない奇数行の画素と偶数行の画素との間に共通の付加回路を有する形態が挙げられる。本発明においては、上記画素構造を有する表示装置において容量結合駆動を行うとともに保持容量配線を２行の画素ごとに設けることができるので、それにより保持容量配線が配置されなくなる奇数行の画素と偶数行の画素との間の領域を活用することが可能となる。例えば、この領域に上記共通の付加回路を配置することにより、画素ごとに独立した付加回路を他の領域に形成する場合に比べて開口率を高めることが可能となる。上記付加回路の種類としては、例えば、光センサー用回路、メモリー回路が挙げられる。中でも、上記付加回路は、光センサー用回路である形態が好適である。
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本発明によれば、保持容量配線が奇数行の画素及び偶数行の画素で共用される表示装置において、容量結合駆動を行うことができるとともに、保持容量配線の設置面積を減らし、開口率の向上を図ることができる。また、保持容量配線のパターンの簡素化による歩留り向上も可能となる。
実施形態１の表示装置においてアクティブマトリクス基板上の画素の回路構成を示す平面模式図である。 図１のＡ－Ｂ線に沿った切断面の構成を示す断面模式図である。 実施形態１の表示装置においてアクティブマトリクス基板上の画素の回路構成を回路記号により模式的に示す平面図である。 実施形態１の表示装置における２Ｈライン反転を示す概念図である。 従来の表示装置においてアクティブマトリクス基板上の画素の回路構成を示す平面模式図である。 従来の表示装置においてアクティブマトリクス基板上の画素の回路構成を回路記号により模式的に示す平面図である。 従来の表示装置における１Ｈライン反転を示す概念図である。
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。例えば、以下の実施形態は、液晶表示装置に関するものであるが、本発明の表示装置はそれに限定されるものではない。
実施形態１
本実施形態の液晶表示装置は、ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素と、格子状に設けられたｍ本のソースライン及びｎ本のゲートラインとを有する表示装置である。
本実施形態の液晶表示装置における画素の駆動制御は、薄膜トランジスタ（ＴＦＴ）、画素電極が画素ごとにマトリクス状に配置されたアクティブマトリクス基板において行われる。図１は、実施形態１の表示装置においてアクティブマトリクス基板上の画素の回路構成を示す平面模式図である。図２は、図１のＡ－Ｂ線に沿った切断面の構成を示す断面模式図である。
図１に示すように、アクティブマトリクス基板においては、ＴＦＴ及び画素電極１８は画素ごとに配置されている。ＴＦＴは、シリコンで形成されたＴＦＴ半導体層１２とゲートライン１４とがゲート絶縁膜を挟んで重なり合う部分の一方の側に、第一のコンタクトホール３１によってソースライン１６に接続される部分が設けられ、他方の側に、第二及び第三のコンタクトホール３２、３３によって画素電極１８に接続される部分が設けられた構成を有する。ゲートライン１４を通じて走査信号が供給されると、ＴＦＴ半導体層１２が導通し、ソースライン１６を通じて供給される画像信号が画素電極１８に供給されることになる。
本実施形態においては、図１に示すように、図１中の上段に示された奇数行の画素と、図１中の中段に示された偶数行の画素とは、互いに反転した構成を有しており、奇数行の画素と偶数行の画素との境界線を中心軸として線対称の関係にある。このため、画素同士の境界領域において、奇数行の画素の対向電極２２ａと偶数行の画素の対向電極２２ｂが近接し、奇数行及び偶数行の画素において共用される保持容量配線２４の配置が容易となる。本実施形態では、奇数行の画素において画素電極１８の下端部と重なり合うように対向電極２２ａが設けられ、偶数行の画素において画素電極１８の上端部と重なり合うように対向電極２２ｂが設けられており、保持容量配線２４は、両対向電極２２ａ、２２ｂと重なり合う領域及び両対向電極２２ａ、２２ｂ間の領域に形成されている。また、本実施形態では、画素ごとに対向電極２２の配置がずれることによって保持容量の値がばらつくのを防止するために、対向電極２２の配置精度に対応した余裕分（マージン）だけ保持容量配線２４が太く形成されている。
また、本実施形態のアクティブマトリクス基板は、図２に示すように、基板１１側から順にＴＦＴ半導体層１２、ゲート絶縁膜１３、ゲートライン１４、第一の層間絶縁膜１５、ソースライン１６、第二の層間絶縁膜１７、画素電極１８、配向膜１９が順次積層して形成された構造を有する。また、ＴＦＴ半導体層１２と同じ階層には、対向電極２２がＴＦＴ半導体層１２と同じ材料により形成され、ゲートライン１４と同じ階層には保持容量配線２４がゲートライン１４と同じ材料により形成され、対向電極２２と保持容量配線２４とがゲート絶縁膜１３を挟んで対向する。ＴＦＴ半導体層１２と対向電極２２とは、フォトリソグラフィーにより同時に形成することができる。同様に、ゲートライン１４と保持容量配線２４とは、フォトリソグラフィーにより同時に形成することができる。
本実施形態において、画素電極１８は長方形で形成されており、説明の便宜上、画素電極１８が配置される基板面内の領域を画素と称し、その長辺に沿った方向を縦方向と称し、その短辺に沿った方向を横方向と称する。ゲートライン１４は、画素の中央を横方向に延び、ソースライン１６は画素同士の間を縦方向に延び、これらは直交している。ゲートライン１４は、ソースライン１６と直交する部分の近傍で枝分かれした分岐部１４ａを有しており、分岐部１４ａもゲート絶縁膜１３を挟んでＴＦＴ半導体層１２と重なり合っている。このように、ゲートライン１４とＴＦＴ半導体層１２とは、ゲートラインの分岐部１４ａを含めて画素ごとに２ヶ所で重なり合っており、デュアルゲート構造を有している。
図１及び図２において、ソースライン１６は、画素の右上に位置し、かつ第一の層間絶縁膜１５及びゲート絶縁膜１３を貫通する第一のコンタクトホール３１により、ＴＦＴ半導体層１２と電気的に接続されている。ＴＦＴ半導体層１２は、ソースライン１６に沿って線状に延び、画素の右端の中央付近においてゲートライン１４及びその分岐部１４ａとの重なり部（チャネル）を形成し、画素の右端の下寄りの位置で画素中央側に屈曲する。そして、ＴＦＴ半導体層１２は、画素の下端近傍、右寄りに位置し、かつゲート絶縁膜１３及び第一の層間絶縁膜１５を貫通する第二のコンタクトホール３２により、ソースライン１６と同じ階層に設けられた島状の導電部２６と電気的に接続されている。島状の導電部２６は、第二の層間絶縁膜１７を貫通する第三のコンタクトホール３３により、画素電極１８と電気的に接続されている。
また、本実施形態においては、図１に示すように、奇数行の画素のＴＦＴ半導体層と偶数行の画素のＴＦＴ半導体層とは一体化されている。本実施形態においては同一列の画素のＴＦＴ半導体層１２は、それぞれ共通のソースライン１６に接続されることから、奇数行の画素のＴＦＴ半導体層と偶数行の画素のＴＦＴ半導体層との一体化が可能である。例えば、図１において、図１中の中段の画素と下段の画素とで一体化されたＴＦＴ半導体層１２は、第一のコンタクトホール３１から上方に延び、図１中の中段に示された偶数行の画素の画素電極１８との接続に用いられる部分と、第一のコンタクトホール３１から下方に延び、図１中の下段に示された奇数行の画素の画素電極１８との接続に用いられる部分とを有している。このように、第一のコンタクトホール３１を奇数行の画素と偶数行の画素とで共用することにより、コンタクトホールの数を減らし、開口率を向上させることができる。また、本実施形態においては、図１中の上段に示された奇数行の画素と、図１中の中段に示された偶数行の画素との境界領域に保持容量配線２４が設けられ、かつ図１中の中段に示された偶数行の画素と、図１中の下段に示された奇数行の画素との間に第一のコンタクトホール３１が設けられることにより、開口率の向上が図られている。
本実施形態においては、奇数行の画素の対向電極２２ａと偶数行の画素の対向電極２２ｂとは、保持容量配線２４の延伸方向に沿って互いに平行に配置されているが、保持容量配線を細くする場合や画素電極の長辺側に位置させる場合には、両対向電極を保持容量配線の延伸方向に並んで配置させてもよい。保持容量配線の延伸方向に沿って互いに平行な配置では、両対向電極間に電極の配置精度に応じたマージンを確保する必要があり、保持容量配線の細線化が困難な場合がある。これに対し、両対向電極を保持容量配線の延伸方向に並んで配置させた形態では、両対向電極間のマージンは保持容量配線の配線幅に影響しない。
また、本実施形態においては、第一の層間絶縁膜１５及びゲート絶縁膜１３を貫通し、ソースライン１６とＴＦＴ半導体層１２とを電気的に接続する第一のコンタクトホール３１は、１つのＴＦＴ半導体層１２につき１つ設けられているが、１つのＴＦＴ半導体層につき複数設ける形態としてもよい。これにより、ソースラインと各ＴＦＴ半導体層との電気的接続の信頼性を効率よく高めることができる。
図３は、実施形態１の表示装置においてアクティブマトリクス基板上の画素の回路構成を回路記号により模式的に示す平面図である。
図３を用いて実施形態１を説明すると、本実施形態は、奇数行（Ｎ行目）の画素と偶数行 （Ｎ＋１行目）の画素との境界領域に保持容量配線が設けられた形態に関するものである。図３中、ＧＳＬ（Ｎ，Ｎ＋１）は、第Ｎ行及び第（Ｎ＋１）行の画素の駆動に用いられる保持容量配線を表し、ＧＬ（Ｎ）、 ＧＬ（Ｎ＋１）は、それぞれ第Ｎ行、第（Ｎ＋１）行の画素の駆動に用いられるゲートラインを表し、ＳＬ（Ｍ）、ＳＬ（Ｍ＋１）、ＳＬ（Ｍ＋２）はそれぞれ 第Ｍ列、第（Ｍ＋１）列、第（Ｍ＋２）列の画素の駆動に用いられるソースラインを表している。
図４は、実施形態１の表示装置における２Ｈライン反転を示す概念図である。図４中の１つの＋又は－は、それぞれ１つの画素に対応し、当該画素における画素電極の電位の極性を表す。
実施形態１の液晶表示装置においては、保持容量配線２４を共用している２行の画素ごとに、画素電極の電位の極性を反転させることで、保持容量配線２４を共用する２行の画素を同じ極性の電圧で駆動することができるため、保持容量配線２４の電位を変化させることにより、該２行の画素の画素電極１８の電位を変化させることができる。したがって、容量結合駆動を行うことができるとともに、保持容量配線２４の設置面積を減らし、開口率の向上を図ることができる。また、保持容量配線２４のパターンの簡素化による歩留り向上も可能となる。
実施形態１の変形例としては、図１に示した奇数行の画素と偶数行の画素との境界領域に保持容量配線が設けられ、かつ該偶数行（Ｎ＋１行目）の画素と次の奇数行の画素（Ｎ＋２行目）との間に、付加回路として光センサー用回路の一部が形成されている形態であってもよい。当該光センサー用回路は、（１）初期化、（２）センシング、（３）読み出しのサイクルを周期的に繰り返す。このような光センサー用回路を設けることにより、本発明の表示装置にタッチパネル機能等を付与することが可能である。
実施形態１の変形例においては、従来１行の画素に対して１本設けられていた保持容量配線を２行の画素に対して１本設ける構成に変更することで生じたスペースに付加回路を配置し、言い換えれば、保持容量配線が配置されていない奇数行の画素と偶数行の画素との間に共通の付加回路を配置していることから、付加回路を設けることによる開口率の低下が抑制されている。
なお、本実施形態に係る液晶表示装置は、本発明の技術的範囲及び趣旨から乖離しなければ、各種の変更や修正が行われてもよい。例えば、実施形態１では、対向電極は、保持容量配線よりも下層に位置するが、保持容量配線よりも上層に位置してもよい。この場合、対向電極は、画素電極と一体的に形成されていてもよい。すなわち、対向電極を形成しようとする領域の層間絶縁膜を開口しておき、基板全面に導電膜を形成することにより、層間絶縁膜上の画素電極と層間絶縁膜の開口部下の対向電極とを該導電膜によって一体的に形成することができる。
また、表示モードは、ねじれネマチック（ＴＮ；Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、垂直配向（ＶＡ；Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード等のように、画素電極と共通電極とが異なる基板に配置するものであってもよく、面内スイッチング（ＩＰＳ；Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モードのように、画素電極と共通電極とを一方の基板に配置するものであってもよい。
実施形態１に係る液晶表示装置は、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置のいずれであってもよい。
上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
なお、本願は、２００９年１０月２０日に出願された日本国特許出願２００９－２４１３２０号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
１１　基板
１２　ＴＦＴ半導体層
１３　ゲート絶縁膜
１４　ゲートライン
１４ａ　分岐部
１５　第一の層間絶縁膜
１６　ソースライン
１７　第二の層間絶縁膜
１８　画素電極
１９　配向膜
２２　対向電極
２２ａ　奇数行の画素の対向電極
２２ｂ　偶数行の画素の対向電極
２４　保持容量配線
２６　導電部
３１　第一のコンタクトホール
３２　第二のコンタクトホール
３３　第三のコンタクトホール

Claims (4)

  1. ｎ行ｍ列（ｎ及びｍは、それぞれ２以上の整数を表す。）のマトリクス状に配列された画素と、格子状に設けられたｍ本のソースライン及びｎ本のゲートラインとを有する表示装置であって、
    該表示装置は、奇数行の画素と偶数行の画素との境界領域に保持容量部を有し、
    該保持容量部は、奇数行及び偶数行の画素で共用される保持容量配線、絶縁膜、奇数行の画素用の対向電極、及び、偶数行の画素用の対向電極を有し、
    該奇数行の画素には、該奇数行の画素用の対向電極に電気的に接続された画素電極が設けられ、
    該偶数行の画素には、該偶数行の画素用の対向電極に電気的に接続された画素電極が設けられ、
    該保持容量配線を共用している２行の画素ごとに、画素電極の電位の極性を反転させ、かつ、
    該保持容量配線の電位を変化させることにより、該２行の画素の画素電極の電位を変化させる容量結合駆動を行うことを特徴とする表示装置。
  2. 前記表示装置は、奇数行の画素と偶数行の画素とが互いに反転した構成を有することを特徴とする請求項１に記載の表示装置。
  3. 前記表示装置は、保持容量配線が配置されていない奇数行の画素と偶数行の画素との間に共通の付加回路を有することを特徴とする請求項１又は２に記載の表示装置。
  4. 前記付加回路は、光センサー用回路であることを特徴とする請求項３に記載の表示装置。
PCT/JP2010/059535 2009-10-20 2010-06-04 表示装置 Ceased WO2011048843A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/498,587 US20120188212A1 (en) 2009-10-20 2010-06-04 Display apparatus
EP10824695.0A EP2492741A4 (en) 2009-10-20 2010-06-04 DISPLAY DEVICE
CN2010800469885A CN102576162A (zh) 2009-10-20 2010-06-04 显示装置
JP2011537163A JP5330535B2 (ja) 2009-10-20 2010-06-04 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-241320 2009-10-20
JP2009241320 2009-10-20

Publications (1)

Publication Number Publication Date
WO2011048843A1 true WO2011048843A1 (ja) 2011-04-28

Family

ID=43900085

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/059535 Ceased WO2011048843A1 (ja) 2009-10-20 2010-06-04 表示装置

Country Status (5)

Country Link
US (1) US20120188212A1 (ja)
EP (1) EP2492741A4 (ja)
JP (1) JP5330535B2 (ja)
CN (1) CN102576162A (ja)
WO (1) WO2011048843A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049292A (ja) * 2017-12-01 2018-03-29 株式会社ジャパンディスプレイ 表示装置
US10268088B2 (en) 2013-10-18 2019-04-23 Japan Display Inc. Display device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2669214B1 (en) 2009-07-09 2016-01-20 Advanced Technology Materials, Inc. Storage system with a blow molded collapsible liner
EP2643094A4 (en) 2010-11-23 2017-05-24 Advanced Technology Materials, Inc. Liner-based dispenser
US9211993B2 (en) 2011-03-01 2015-12-15 Advanced Technology Materials, Inc. Nested blow molded liner and overpack and methods of making same
CN103886826B (zh) * 2012-12-21 2018-08-07 上海天马微电子有限公司 一种有机发光二极管显示阵列
CN104103646A (zh) * 2014-06-30 2014-10-15 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN104766588B (zh) * 2015-05-08 2017-07-28 京东方科技集团股份有限公司 一种显示面板的驱动方法、显示装置
CN115708011B (zh) 2021-08-19 2024-06-11 北京京东方技术开发有限公司 一种显示基板及其制备方法、显示装置
WO2024050687A1 (zh) 2022-09-06 2024-03-14 京东方科技集团股份有限公司 显示基板、显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876086A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 液晶表示装置
JPH1039277A (ja) 1996-07-26 1998-02-13 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP2001083943A (ja) 1999-09-09 2001-03-30 Matsushita Electric Ind Co Ltd 液晶表示装置及び駆動方法
JP2004354742A (ja) * 2003-05-29 2004-12-16 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、液晶表示装置の駆動方法および製造方法
WO2009041112A1 (ja) 2007-09-27 2009-04-02 Sharp Kabushiki Kaisha 表示装置
JP2009241320A (ja) 2008-03-29 2009-10-22 Brother Ind Ltd 着脱体の認識装置及び着脱体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342200B2 (ja) * 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
JP4050100B2 (ja) * 2002-06-19 2008-02-20 シャープ株式会社 アクティブマトリクス基板および表示装置
CN1300753C (zh) * 2003-02-10 2007-02-14 三洋电机株式会社 动态矩阵型显示装置
JP4217196B2 (ja) * 2003-11-06 2009-01-28 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ駆動装置、画像表示システム、および表示方法
TWI336805B (en) * 2006-12-07 2011-02-01 Chimei Innolux Corp Liquid crystal display device and driving method thereof
JP5391519B2 (ja) * 2007-02-06 2014-01-15 三菱電機株式会社 画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876086A (ja) * 1994-08-31 1996-03-22 Toshiba Corp 液晶表示装置
JPH1039277A (ja) 1996-07-26 1998-02-13 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP2001083943A (ja) 1999-09-09 2001-03-30 Matsushita Electric Ind Co Ltd 液晶表示装置及び駆動方法
JP2004354742A (ja) * 2003-05-29 2004-12-16 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、液晶表示装置の駆動方法および製造方法
WO2009041112A1 (ja) 2007-09-27 2009-04-02 Sharp Kabushiki Kaisha 表示装置
JP2009241320A (ja) 2008-03-29 2009-10-22 Brother Ind Ltd 着脱体の認識装置及び着脱体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2492741A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10268088B2 (en) 2013-10-18 2019-04-23 Japan Display Inc. Display device
JP2018049292A (ja) * 2017-12-01 2018-03-29 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US20120188212A1 (en) 2012-07-26
CN102576162A (zh) 2012-07-11
EP2492741A4 (en) 2013-09-04
EP2492741A1 (en) 2012-08-29
JPWO2011048843A1 (ja) 2013-03-07
JP5330535B2 (ja) 2013-10-30

Similar Documents

Publication Publication Date Title
JP5330535B2 (ja) 表示装置
US10921670B1 (en) Array substrate and vehicle-mounted display device
JP3688786B2 (ja) トランジスタマトリクス装置
KR100277182B1 (ko) 액정표시소자
US10627688B2 (en) Active matrix substrate and display panel
JP5102848B2 (ja) アクティブマトリクス基板及び液晶表示装置
US10809581B2 (en) Active matrix substrate, and display panel
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
US8947472B2 (en) Pixel array
US20110156993A1 (en) Pixel array, polymer stabilized alignment liquid crystal display panel, and electro-optical apparatus
JPWO2007105700A1 (ja) アクティブマトリクス基板およびそれを用いた表示装置
JP5384633B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US10698273B2 (en) Image display device
WO2006098176A1 (ja) アクティブマトリクス基板およびそれを備えた表示装置
JP2012008224A (ja) 液晶表示装置
CN101796455B (zh) 显示装置
JP2011227225A (ja) 表示装置
JP5589018B2 (ja) 液晶表示装置
JP2017146767A (ja) 表示装置
CN108873531B (zh) 阵列基板及其驱动方法、液晶显示装置
JP6602136B2 (ja) 表示装置
JP4870215B2 (ja) 表示装置
KR20080053644A (ko) 액정 표시 장치
TWI391766B (zh) 畫素結構及其驅動方法、以及顯示器的驅動方法
JP4763004B2 (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080046988.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10824695

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011537163

Country of ref document: JP

Ref document number: 2010824695

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13498587

Country of ref document: US