[go: up one dir, main page]

WO2010125800A1 - 接合構造体と接合構造体の接合方法 - Google Patents

接合構造体と接合構造体の接合方法 Download PDF

Info

Publication number
WO2010125800A1
WO2010125800A1 PCT/JP2010/002999 JP2010002999W WO2010125800A1 WO 2010125800 A1 WO2010125800 A1 WO 2010125800A1 JP 2010002999 W JP2010002999 W JP 2010002999W WO 2010125800 A1 WO2010125800 A1 WO 2010125800A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
bonding material
semiconductor element
bonding
crystal lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/002999
Other languages
English (en)
French (fr)
Inventor
古澤彰男
酒谷茂昭
北浦秀敏
中村太一
松尾隆広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to US12/935,381 priority Critical patent/US20110042817A1/en
Priority to CN201080001751.5A priority patent/CN102047398B/zh
Priority to JP2010538241A priority patent/JP5355586B2/ja
Publication of WO2010125800A1 publication Critical patent/WO2010125800A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10W70/417—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/32—Selection of soldering or welding materials proper with the principal constituent melting at more than 1550 degrees C
    • B23K35/325—Ti as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C12/00—Alloys based on antimony or bismuth
    • H10W72/07336—
    • H10W72/322—
    • H10W72/352—
    • H10W72/884—
    • H10W74/00—
    • H10W90/736—
    • H10W90/756—

Definitions

  • the present invention relates to a bonded structure including a bonding material that does not contain lead, and more particularly to a bonded structure of a semiconductor component in which a semiconductor element such as Si, GaN, or SiC and an electrode are bonded. .
  • solder material that joins a semiconductor component such as an IGBT (Insulated Gate Bipolar Transistor) and a substrate generally has a melting point of Sn-3 wt% Ag-0.5 wt. % Cu is used.
  • FIG. 5 is a schematic diagram in which a semiconductor component is mounted on a substrate.
  • the semiconductor component 1 When the semiconductor component 1 is mounted on the substrate 2, for example, Sn-3 wt% Ag-0.5 wt% Cu, which is the solder material 3 having a melting point of 220 ° C., is used with a solder dipping type dip device. 1 external electrode 4 is soldered to the substrate electrode 5. At this time, since the solder material 3 is heated to 250 to 260 ° C. by the dipping device, the internal temperature of the semiconductor component 1 may reach 250 to 260 ° C. In the semiconductor component 1, the semiconductor element 6 and the electrode 7 are bonded to each other with the bonding material 8. When the bonding material 8 melts in the semiconductor component 1, a short circuit, disconnection, or a change in electrical characteristics occurs. This can cause defects in the final product. Therefore, the bonding material 8 used inside the semiconductor component 1 is required to have a melting temperature higher than the maximum temperature inside the semiconductor component 1 reached when soldering with a dipping device.
  • FIG. 6 is a cross-sectional view of a conventional bonded structure described in Patent Document 1.
  • the power semiconductor module 9 has a joint 12 between the power semiconductor element 10 and the conductive layer 11.
  • the bonding portion 12 uses a bonding material containing Bi as a main component, and a bonding material containing Bi as a main component and the power semiconductor element 10 on the surface of the bonding portion 12 side of the power semiconductor element 10 that is a bonded surface.
  • a Cu layer 13 having a thickness of 0.1 ⁇ m to 10 ⁇ m is formed by a vapor deposition method in order to bond Si constituting Si.
  • the power semiconductor element 10 is made of Si and Cu in the Cu layer 13 disposed on the surface of the power semiconductor element 10 is likely to diffuse into Si, Cu inside the power semiconductor element 10 may be diffused. There is a problem that diffusion occurs and a failure occurs that causes the power semiconductor element 10 to not function properly, resulting in a decrease in product yield and unstable quality.
  • the present invention solves the above-described conventional problems, and provides a bonding structure and a bonding method of a bonding structure that have stable quality even when a semiconductor element and an electrode are bonded by a bonding material containing Bi as a main component.
  • the purpose is to provide.
  • the bonded structure of the present invention is a bonded structure in which a semiconductor element is bonded to an electrode via a bonding material containing Bi as a main component, and a crystal lattice is formed on the surface of the semiconductor element facing the electrode.
  • a metal layer different from the bonding material is disposed, and a compound is formed with the bonding material between the metal layer different from the bonding material and a surface of the semiconductor element facing the electrode.
  • a layer of an element having a positive heat value is arranged.
  • the bonding structure of the present invention is a bonding structure in which a semiconductor element is bonded to an electrode via a bonding material containing Bi as a main component, and a crystal is formed on the surface of the semiconductor element facing the electrode.
  • a layer of a metal having a lattice different from that of the bonding material is disposed, and the bonding material is disposed between the layer of a metal having a crystal lattice different from that of the bonding material and a surface of the semiconductor element facing the electrode.
  • a layer of an element having a positive value of heat of compound formation is arranged, and the layer of the metal whose crystal lattice is different from the bonding material between the layer of the metal whose crystal lattice is different from the bonding material and the bonding material A metal layer having a smaller contact angle with the bonding material as compared with the above is arranged.
  • a crystal lattice is bonded to the surface of the semiconductor element facing the electrode.
  • a metal layer different from the material is formed through a layer of an element having a positive compound formation heat value with the bonding material, and the metal layer having a crystal lattice different from the bonding material is formed on the bonding material.
  • the electrode is heated in contact with the electrode via the bonding material, a metal layer having a crystal lattice different from that of the bonding material, and a layer having a positive compound formation heat value with the bonding material.
  • the semiconductor element is bonded.
  • a crystal lattice is formed on the surface side of the semiconductor element facing the electrode.
  • a metal layer different from the bonding material is formed through a layer of an element having a positive compound formation heat value with the bonding material, and the crystal lattice of the electrode of the metal layer different from the bonding material.
  • a layer of metal having a smaller contact angle with the bonding material than the layer of metal having a crystal lattice different from that of the bonding material is formed on the side surface, and the layer of metal having a crystal lattice different from that of the bonding material.
  • the metal layer having a smaller contact angle with the bonding material is heated in contact with the bonding material to the electrode, the bonding material, and a metal having a crystal lattice different from that of the bonding material. Small contact angle with the bonding material compared to the layer
  • the semiconductor element is bonded via the layer of a metal that has a crystal lattice different from that of the bonding material, and the layer of an element having a positive compound formation heat value with the bonding material.
  • the semiconductor element and the electrode can be bonded with high quality by the bonding material containing Bi as a main component.
  • Sectional drawing of the joining structure in Embodiment 1 of this invention Relationship diagram between the thickness of the diffusion prevention layer and the incidence of semiconductor element defects in the same embodiment
  • Sectional drawing of the joining structure in Embodiment 2 of this invention The figure which showed the wetting spread rate of Bi with respect to each surface material of the embodiment
  • Embodiment 1 and 2 show Embodiment 1 of the present invention.
  • FIG. 1A shows a bonded structure in which a semiconductor component 100 is mounted on a substrate 101.
  • FIG.1 (b) shows the enlarged view of the area
  • the inside of the semiconductor component 100 is bonded to the electrode 103 to the semiconductor element 102 via a bonding material 106 containing Bi as a main component.
  • the bonding material 106 is Bi-2.5 wt% Ag (melting point 262 ° C.).
  • a Cu layer 105 is disposed as a metal layer having a crystal lattice different from that of the bonding material 106.
  • the thickness of the Cu layer 105 is 0.5 ⁇ m.
  • a diffusion prevention layer 104 is disposed as a layer of an element having a positive compound generation heat value with the bonding material 106.
  • Ta which is a metal that has a melting temperature exceeding 260 ° C. and reduces the solid-phase diffusion of Cu in the Cu layer 105 into the semiconductor element 102, is used for the diffusion prevention layer 104.
  • the thickness of the diffusion preventing layer 104 is 0.5 ⁇ m.
  • the semiconductor element 102 is made of Si, and is cut out in a size of 4.5 mm ⁇ 3.55 mm from a wafer having a diameter of 6 inches and a thickness of 0.3 mm.
  • the semiconductor element 102 is not limited to Si but may be composed of Ge, and may be composed of compound semiconductors such as GaN, GaAs, InP, ZnS, ZnSe, SiC, and SiGe.
  • the size of the semiconductor element 102 may be as large as 6 mm ⁇ 5 mm, or as small as 3 mm ⁇ 2.5 mm, 2 mm ⁇ 1.6 mm, depending on the function of the semiconductor element.
  • the thickness of the semiconductor element 102 may vary depending on the size of the semiconductor element, and is not limited to 0.3 mm, but may be 0.4 mm, 0.2 mm, 0.15 mm, or the like.
  • a circuit pattern (not shown) is formed on the surface 102 a opposite to the surface 102 b facing the electrode 103 of the semiconductor element 102.
  • a Ta layer having a thickness of 0.5 ⁇ m is formed by an evaporation method. The diffusion prevention layer 104 prevents Cu in the Cu layer 105 from diffusing into the semiconductor element 102 and degrading the function of the semiconductor element 102.
  • the diffusion preventing layer 104 may be a metal whose melting temperature exceeds 260 ° C. and Cu does not undergo solid phase diffusion, and is not limited to Ta, and Ti, Cr, TaN, TaC, TiN, and TiC can be selected. Further, a plurality of layers selected from these layers may be stacked. In the case where a plurality of layers are stacked, any combination of Ta layer + TaN layer, Ta layer + TaC layer, Ti layer + TiN layer, Cr layer + Ta layer + TaC layer, etc. can be used.
  • the diffusion prevention layer 104 is formed on the surface of the semiconductor element 102 facing the electrode 103, it needs to have a conductivity for stable conduction.
  • the conductivity of TaN and TiN is Ta, Ti, Cr, Since it is lower than TaC and TiC, it is not desirable to use a combination of TaN and TiN.
  • FIG. 2 is a diagram showing the relationship between the thickness of the diffusion preventing layer and the incidence of semiconductor element defects.
  • the thicknesses of the Cu layer 105 and the bonding material 106 are constant, and only the thickness of the diffusion prevention layer 104 is changed.
  • the horizontal axis represents the thickness of the diffusion prevention layer, and the diffusion prevention layer is Ta formed by a vapor deposition method.
  • the vertical axis represents the defect occurrence rate of the semiconductor element.
  • the N number is determined by the operation test after the high temperature test is performed at 150 ° C. for 500 hours. 10, the defect occurrence rate is calculated.
  • the thickness of the diffusion prevention layer 104 using Ta is 0.3 to 0.9 ⁇ m, the defect occurrence rate is 0%, and the diffusion prevention effect is sufficiently obtained. Yes.
  • the thickness of the diffusion prevention layer 104 is 0.1 to 0.2 ⁇ m, a defect of 10% occurs. However, compared with the defect rate of 80% when the thickness is 0.05 ⁇ m, a relatively effective effect is obtained. I can say that.
  • the defect occurrence rate is 60%, which is not preferable. This is because, as shown in the first formula, when the thickness increases, the heat dissipation performance decreases. Further, when the thickness of the diffusion preventing layer 104 is 1.2 ⁇ m, a defect of 10% occurs, but it can be said that the effect is relatively obtained as compared with a defect rate of 60% of 1.5 ⁇ m.
  • Ti can also be used as the diffusion preventing layer 104.
  • the thermal conductivity of Ti is 21.9 W / m ⁇ K, which is small, about 38%, compared with 57.5 W / m ⁇ K of Ta.
  • the thickness In order to obtain the same heat dissipation as Ta, the thickness must be reduced to about 38% of Ta by the first equation.
  • the Ta diffusion prevention layer 104 has a defect occurrence rate of 10% when the thickness is 1.2 ⁇ m. However, when Ti is used for the diffusion prevention layer 104, it should be 0.46 ⁇ m, which is 38% of 1.2 ⁇ m. Since the same heat dissipation as Ta can be obtained, the defect occurrence rate at that time is about 10%.
  • the thermal conductivity of Cr is 93.9 W / m ⁇ k, which is about 160% larger than Ta, so Cr is used as the diffusion preventing layer 104. In such a case, the thickness may be increased to about 160% of Ta.
  • TaC and TiC can also be used as the diffusion preventing layer 104.
  • the thermal conductivity of C is 129 W / m ⁇ k and is larger than Ta or Ti
  • the thermal conductivity of TaC is higher than that of Ta.
  • the thermal conductivity of TiC is larger than that of Ti.
  • the thermal conductivity of Ta-50% C is about 90 W / m ⁇ K, which is about 150% larger than Ta's 57.5 W / m ⁇ K. Therefore, when TaC is used as the diffusion preventing layer 104, The thickness may be increased to about 150% of Ta.
  • TiC may be used with a thick diffusion preventing layer 104.
  • TaN and TiN can also be used as the diffusion preventing layer 104.
  • the thermal conductivity of N is 0.03 W / m ⁇ k, which is smaller than that of Ta or Ti
  • the thermal conductivity of TaN is Ta.
  • the thermal conductivity of TiN is smaller than that of Ti.
  • the thermal conductivity of Ta-50% N is about 28 W / m ⁇ K, which is about 48% smaller than that of Ta of 57.5 W / m ⁇ K. Therefore, when TaN is used as the diffusion prevention layer 104, The thickness may be reduced to about 48% of Ta.
  • TiN may be used by making the diffusion preventing layer 104 thin.
  • the defect rate increases because Cu diffuses from the Cu layer 105 disposed in contact with the diffusion prevention layer 104 into the semiconductor element 102. This is because Cu does not enter the semiconductor element 102 without serving as the diffusion preventing layer 104 that prevents the function of the semiconductor element 102 from deteriorating.
  • the thickness of the diffusion prevention layer 104 made of Ta may be between 0.1 ⁇ m and 1.2 ⁇ m.
  • the thickness of the diffusion prevention layer 104 with a defect occurrence rate of 0% is between 0.3 ⁇ m and 0.9 ⁇ m.
  • the thickness of the diffusion prevention layer 104 is increased, heat generated during the operation of the semiconductor element 102 cannot be released to the electrode 103, and the temperature of the semiconductor element 102 exceeds the heat resistance temperature and is not preferable. Therefore, the upper limit value of the thickness of Cr, TaC, and TiC is suitably equivalent to the upper limit value of Ta.
  • the Cu layer 105 having a thickness of 0.5 ⁇ m formed on the diffusion preventing layer 104 by a vapor deposition method is formed to ensure the bonding with the bonding material 106 containing Bi as a main component.
  • the formation method of the Cu layer 105 is not limited to the vapor deposition method, and a sputtering method, an electrolytic plating method, a chemical plating method, or a deposition method may be used.
  • the Cu layer 105 Since the Cu layer 105 is in contact with the bonding material 106 containing Bi as a main component, the Cu layer 105 is dissolved in the bonding material 106 containing Bi as a main component. Therefore, when a large amount of the melting occurs, the Cu layer 105 disappears and the diffusion prevention layer 104 is exposed. In this case, the reaction between the diffusion preventing layer 104 and Bi proceeds rapidly, the diffusion preventing layer 104 disappears, and Si of the semiconductor element 102 is exposed. Since Si and Bi are not bonded, a peeling failure occurs when the diffusion prevention layer 104 is exposed. Therefore, the Cu layer 105 needs to have a thickness that does not disappear even when heated to 320 ° C. while being in contact with the bonding material 106 containing Bi as a main component.
  • Table 1 below is a table showing the relationship between the thickness of the Cu layer 105 before and after bonding, and shows the amount of Cu layer dissolved in Bi.
  • a Cu layer is formed by vapor deposition on a Si piece having a length and width of 5 mm each and a thickness of 0.3 mm, and this thickness is defined as the thickness of the Cu layer before bonding.
  • the thickness is measured at 10 locations and the average value is obtained.
  • a sample in which a Bi layer having a thickness of 0.03 mm was formed on a Cu layer by vapor deposition was heated to 320 ° C. in a hydrogen atmosphere, held for 60 seconds, cooled to room temperature, and bonded Cu The layer thickness was measured.
  • the numerical value obtained by subtracting the thickness of the Cu layer after bonding from the thickness of the Cu layer before bonding indicates the amount of reduction of the Cu layer due to the dissolution into Bi.
  • the thickness of the Cu layer 105 before bonding is 0.2 ⁇ m
  • the Cu layer remains 0.08 ⁇ m after bonding, but when the thickness of the Cu layer before bonding is 0.1 ⁇ m, the Cu layer after bonding Disappeared.
  • the thickness of the Cu layer before joining in which the Cu layer 105 after joining does not disappear exceeds 0.1 ⁇ m and needs to be 0.2 ⁇ m.
  • the thickness of the Cu layer before bonding is 0.2 ⁇ m, the thickness of the Cu layer after bonding is reduced to 0.1 ⁇ m or less, and if the variation in thickness accuracy (about 0.1 ⁇ m) is taken into consideration,
  • the thickness of the Cu layer 105 is preferably 0.3 ⁇ m or more.
  • the thickness of the Cu layer 105 before bonding exceeds 2 ⁇ m, chipping and peeling of the Cu vapor deposition film occur due to dicing when cutting out from the wafer. Therefore, the thickness of the Cu layer 105 before bonding is 2 ⁇ m or less. It is desirable. Accordingly, the thickness of the Cu layer 105 may be between 0.2 ⁇ m and 2 ⁇ m, but is preferably between 0.3 ⁇ m and 2 ⁇ m.
  • the Cu layer semiconductor element 102 is used to prevent Ni from reacting with Bi to form a compound. It is preferable to arrange on the side.
  • the bonding material 106 contains 2.5% by weight of Ag, and the remainder is made of Bi except for inevitable impurities, but the composition of the bonding material 106 is not limited to this.
  • the upper limit of the heating temperature of a general die bonding apparatus for bonding the semiconductor element 102 to the electrode 103 is 350 to 400 ° C., and the bonding material 106 is required to melt at 350 ° C. or less.
  • the melting temperature of Bi is 271 ° C.
  • the liquidus temperature decreases, and the eutectic temperature is 262 ° C at 2.5% by weight.
  • the eutectic temperature becomes 350 ° C. at 9% by weight and reaches the upper limit of the heating temperature.
  • the eutectic temperature reaches 270 ° C. at 0.5% by weight, and when Cu is further added, it reaches 350 ° C. at 1% by weight, reaching the upper limit of the heating temperature.
  • the lower limit of Ag and Cu is preferably 0.1% by weight with respect to Bi.
  • Table 2 is a diagram showing the composition of other bonding materials of the present embodiment.
  • the compositions 1 to 13 have a melting temperature of 350 ° C. or less, one or more selected from 0.1 to 1% by weight of Cu and 0.1 to 9% by weight of Ag.
  • This is a bonding material containing the above elements with the balance being Bi.
  • the bonding material 106 may have any composition within a range where the melting temperature is 350 ° C. or lower.
  • the diffusion preventing layer 104 can prevent Cu from diffusing into the semiconductor element 102, the semiconductor element 102 and the electrode 103 are bonded with high quality by the bonding material 106 containing Bi as a main component. it can.
  • FIG. 3A shows a bonded structure in which the semiconductor component 200 is mounted on the substrate 101.
  • FIG. 3B shows an enlarged view of a region B surrounded by a broken line in FIG.
  • the bonding structure in the second embodiment includes a Cu layer 105 as a metal layer different from the bonding material 106 between the bonding material 106 and the Cu layer 105 facing the electrode from the bonding structure in the first embodiment. 3 in that an Ag layer 107 as a metal layer having a small contact angle with the bonding material 106 is included.
  • a diffusion prevention layer 104 with a thickness of 0.5 ⁇ m, a Cu layer 105 with a thickness of 0.5 ⁇ m, and an Ag layer 107 with a thickness of 0.7 ⁇ m are arranged in order.
  • the semiconductor element 102 in which the diffusion preventing layer 104, the Cu layer 105, and the Ag layer 107 are arranged in this order is bonded to the electrode 103 by a bonding material 106 made of Bi-2.5 wt% Ag (melting point 262 ° C.).
  • the diffusion preventing layer 104 and the Cu layer 105 of the bonded structure in Embodiment 2 of the present invention have the same configuration as the diffusion preventing layer 104 and the Cu layer 105 of the bonded structure in Embodiment 1.
  • An Ag layer 107 having a thickness of 0.7 ⁇ m is formed on the surface of the Cu layer 105 facing the electrode 103 by a vapor deposition method in order to maintain the bonding property with a bonding material containing Bi as a main component.
  • the formation method of the Ag layer 107 is not limited to the vapor deposition method, and a sputtering method, an electrolytic plating method, a chemical plating method, or a deposition method may be used.
  • FIG. 4 is a view showing the wet spread rate of Bi for each surface material.
  • Bi ball with a diameter of 0.9 mm is cut by 0.1 mm to make a flat surface.
  • each surface material having a thickness of 10 mm ⁇ 10 mm and a thickness of 0.5 mm is prepared, and the Bi ball is placed on the surface material so as to be in contact with the surface material.
  • This sample was heated to 320 ° C. in a hydrogen atmosphere, held for 60 seconds, then cooled to room temperature, and the thickness of Bi was measured.
  • the wet spread rate is calculated by ((Bi ball height) ⁇ (Bi thickness)) ⁇ (Bi ball height).
  • Cu is described for comparison, materials having better wet spreading rate than Cu are Sn, Au, and Ag.
  • Sn generates Sn-58% Bi having a melting point of 138 ° C. with Bi, and is therefore unsuitable because it melts when used inside a semiconductor component heated to 250 ° C. when mounted on a substrate.
  • the unit price per gram of Ag is 1, the unit price of Au is as high as 74, which is not suitable for commercial use. Therefore, it is preferable to use Ag that has a higher wetting and spreading rate than Cu and is cheaper than Au.
  • Table 3 is a table showing the relationship between the thickness of the Ag layer 107 before and after bonding.
  • an Ag layer 107 is formed by vapor deposition on a Si piece having a length and width of 5 mm each and a thickness of 0.3 mm, and this thickness is defined as the thickness of the Ag layer before bonding.
  • a sample obtained by forming a Bi layer having a thickness of 0.03 mm on the Ag layer by vapor deposition was heated to 320 ° C. in a hydrogen atmosphere, held for 60 seconds, cooled to room temperature, and Ag after bonding. The thickness of the layer 107 was measured.
  • the thickness of the Ag layer 107 before bonding is greater than 0.5 ⁇ m, the Ag layer 107 remains after bonding, but when the thickness of the Ag layer 107 before bonding is 0.2 ⁇ m or less, The Ag layer 107 has disappeared. Since the thickness of the Ag layer 107 before joining, in which the Ag layer 107 after joining does not disappear, is in the range of more than 0.2 ⁇ m and 0.5 ⁇ m or less, the thickness of the Ag layer before joining is 0.5 ⁇ m or more. It is desirable.
  • the purpose of arranging the Ag layer is to ensure the wettability with Bi, and even when the thickness of the Ag layer before bonding is 0.2 ⁇ m or less, the wettability with Bi was ensured.
  • the thickness of the previous Ag layer may be 0.2 ⁇ m.
  • the thickness of the Ag layer before bonding is 0.1 ⁇ m, since three pinholes per 10 ⁇ m 2 are confirmed in the surface of the Ag layer, the Cu layer may be exposed, which is not desirable.
  • Table 4 is a table showing wafer warpage and cut burrs when the thickness of the Ag layer 107 is changed.
  • the wafer is Si with a diameter of 6 inches and a thickness of 0.3 mm.
  • An Ag layer 107 is formed on one surface of the wafer by vapor deposition.
  • a film is formed with a material having a different linear expansion coefficient on one surface of a wafer in a high temperature environment, and thus warping of the wafer occurs when the temperature is returned to room temperature.
  • the wafer warps, it becomes a problem because it cannot be processed by a dicing apparatus in a later process.
  • the deposited film becomes thick, when the wafer is cut out by the dicing apparatus, burrs of the deposited film are generated on the cut surface. Since this burr remains after joining with the electrode and becomes a stress concentration part, the product reliability may be lowered.
  • the thickness of the Ag layer before bonding is 6 ⁇ m, the wafer warps and cannot be processed in a subsequent process, so the thickness of the Ag layer before bonding is 4.5 ⁇ m or less. Further, when the thickness of the Ag layer before joining is 3 ⁇ m, cut burrs are generated and reliability may be lowered. Therefore, the thickness of the Ag layer before joining is desirably 1.5 ⁇ m or less.
  • the thickness of the Ag layer 107 may be between 0.2 ⁇ m and 4.5 ⁇ m, but is preferably between 0.5 ⁇ m and 1.5 ⁇ m.
  • the thickness of the Ag layer 107 before bonding is 0.2 ⁇ m or more and less than 0.5 ⁇ m, there is a portion where the Ag layer 107 disappears after bonding, so that the bonding structure is a semiconductor element / diffusion prevention layer. / Cu layer / joining material part is generated.
  • the Ag layer 107 is dissolved in a bonding material containing Bi as a main component, energy dispersive X-ray spectroscopy (EDX), electron probe microanalyzer (EPMA), When elemental analysis such as X-ray photoelectron spectroscopy is performed, Ag may be detected from the bonding material.
  • EDX energy dispersive X-ray spectroscopy
  • EPMA electron probe microanalyzer
  • Table 5 is a table showing configurations and product yields of examples and comparative examples of the present invention.
  • the product yield is an N number of 20 IGBTs assembled from bonded structures bonded according to each configuration, and the defect occurrence rate is calculated by an operation test after a high temperature test at 150 ° C. for 500 hours.
  • Examples 1 to 7 have a semiconductor element, an electrode disposed opposite to the semiconductor element, and a bonding material mainly composed of Bi for connecting the semiconductor element and the electrode.
  • the junction structure is characterized in that a diffusion prevention layer, a Cu layer, and an Ag layer are arranged in this order on the surface facing the electrode of the semiconductor element, and the product yield is high and the quality is stable. Yes.
  • the destruction of the semiconductor element 102 due to the diffusion of the Cu layer 105 into the semiconductor element 102 can be prevented by the diffusion prevention layer 104, and the wettability with the bonding material 106 by the Ag layer 107. Even when the Ag layer 107 is ensured and melts and disappears in the bonding material 106 due to the heat of 320 ° C. in the die bonding process, it can be bonded to the bonding material 106 by the Cu layer 105.
  • junction structure of the present invention contributes to the improvement of the reliability of semiconductor packages such as power semiconductors and small power transistors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)

Abstract

　半導体素子（１０２）の表面（１０２ｂ）に、結晶格子がＢｉを主成分とする接合材料（１０６）とは異なる金属の層（１０５）を配置すると共に、結晶格子が接合材料（１０６）とは異なる金属の前記層（１０５）と半導体素子（１０２）の表面（１０２ｂ）との間に、接合材料（１０６）との化合物生成熱の値が正の元素の層（１０４）を配置することにより、半導体素子１０２に、結晶格子が接合材料（１０６）とは異なる金属の前記層（１０５）の成分が拡散されることを防止する。

Description

接合構造体と接合構造体の接合方法
　本発明は、鉛を含まない接合材料を含む接合構造体に関するものであり、より詳細には、Ｓｉ、ＧａＮ、ＳｉＣ等の半導体素子と電極とを接合した半導体部品の接合構造体に関するものである。
　半導体部品は、はんだ材料を用いて基板に実装される。例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor，絶縁ゲート型バイポーラトランジスタ）のような半導体部品と基板とを接合するはんだ材料には、一般的に融点が２２０℃のＳｎ－３重量％Ａｇ－０．５重量％Ｃｕが用いられている。
　図５は、半導体部品が基板に実装された模式図である。
　半導体部品１を基板２に実装する際には、はんだ浸漬方式のディップ装置により、例えば、融点が２２０℃のはんだ材料３であるＳｎ－３重量％Ａｇ－０．５重量％Ｃｕで、半導体部品１の外部電極４を基板電極５にはんだ付けする。このとき、はんだ材料３は、ディップ装置により２５０～２６０℃に加熱されているため、半導体部品１の内部温度は２５０～２６０℃に達することがある。半導体部品１はその内部に半導体素子６と電極７とが接合材料８で接合されているが、半導体部品１の内部で、接合材料８が溶融すると、短絡、断線、あるいは電気特性の変化が生じて最終製品に不良が生じる可能性がある。よって、半導体部品１の内部に用いる接合材料８は、ディップ装置ではんだ付けする際に到達する半導体部品１の内部の最高温度よりも高い溶融温度を有することが要求される。
　そこで、溶融温度が２６０℃を超え、鉛を含まない接合材料として、Ｂｉを９０重量％以上含む接合材料（以降「Ｂｉを主成分とする接合材料」とする。例えばＢｉ―２．５Ａｇ　融点２６２℃、Ｂｉ－０．５Ｃｕ　融点２７０℃）が適していると考えられている。他の接合材料としてＺｎも検討されているが、濡れ性や接合のしやすさなどを考慮すれば、現在では、前記のＢｉを主成分とする接合材料が適している。そこで、Ｂｉを主成分とする接合材料を用いたパワー半導体モジュールが提案されている（特許文献１参照）。図６は、特許文献１に記載された従来の接合構造体の断面図である。
　図６において、パワー半導体モジュール９は、パワー半導体素子１０と導電層１１との間には接合部１２がある。この接合部１２は、Ｂｉを主成分とする接合材料を用いて、被接合面であるパワー半導体素子１０の接合部１２の側の表面に、Ｂｉを主成分とする接合材料とパワー半導体素子１０を構成するＳｉとを接合させるために蒸着法で厚みが０．１μｍ～１０μｍのＣｕ層１３を形成している。
特開２００７－２８１４１２号公報
　しかしながら、パワー半導体素子１０がＳｉで構成され、パワー半導体素子１０の表面に配置されているＣｕ層１３のＣｕがＳｉに対して拡散し易いと理由から、パワー半導体素子１０の内部へのＣｕの拡散が発生し、パワー半導体素子１０が正常に機能しなくなる不良の発生が起こって製品歩留まりが低下し、品質が安定しないという課題を有している。
　本発明は、前記従来の課題を解決するもので、半導体素子と電極とをＢｉを主成分とする接合材料により接合した場合にも、品質が安定した接合構造体と接合構造体の接合方法を提供することを目的とする。
　本発明の接合構造体は、半導体素子を電極にＢｉを主成分とする接合材料を介して接合した接合構造体であって、前記半導体素子の前記電極に対向する表面の側に、結晶格子が前記接合材料とは異なる金属の層を配置すると共に、結晶格子が前記接合材料とは異なる金属の前記層と前記半導体素子の前記電極に対向する表面との間に、前記接合材料との化合物生成熱の値が正の元素の層を配置したことを特徴とする。
　また、本発明の接合構造体は、半導体素子を電極にＢｉを主成分とする接合材料を介して接合した接合構造体であって、前記半導体素子の前記電極に対向する表面の側に、結晶格子が前記接合材料とは異なる金属の層を配置すると共に、結晶格子が前記接合材料とは異なる金属の前記層と前記半導体素子の前記電極に対向する表面との間に、前記接合材料との化合物生成熱の値が正の元素の層を配置し、結晶格子が前記接合材料とは異なる金属の前記層と前記接合材料との間に、結晶格子が前記接合材料とは異なる金属の前記層に比べて前記接合材料との接触角が小さい金属の層を配置したことを特徴とする。
　本発明の接合構造体の接合方法は、半導体素子を電極にＢｉを主成分とする接合材料を介して接合するに際し、前記半導体素子の前記電極に対向する表面の側に、結晶格子が前記接合材料とは異なる金属の層を、前記接合材料との化合物生成熱の値が正の元素の層を介して形成し、結晶格子が前記接合材料とは異なる金属の前記層を、前記接合材料に接触させた状態で加熱して前記電極に、前記接合材料と、結晶格子が前記接合材料とは異なる金属の層、および前記接合材料との化合物生成熱の値が正の元素の層を介して前記半導体素子を接合することを特徴とする。
　また、本発明の接合構造体の接合方法は、半導体素子を電極にＢｉを主成分とする接合材料を介して接合するに際し、前記半導体素子の前記電極に対向する表面の側に、結晶格子が前記接合材料とは異なる金属の層を、前記接合材料との化合物生成熱の値が正の元素の層を介して形成し、結晶格子が前記接合材料とは異なる金属の前記層の前記電極の側の面に、結晶格子が前記接合材料とは異なる金属の前記層に比べて前記接合材料との接触角が小さい金属の層を形成し、結晶格子が前記接合材料とは異なる金属の前記層に比べて前記接合材料との接触角が小さい金属の前記層を前記接合材料に接触させた状態で加熱して前記電極に、前記接合材料と、結晶格子が前記接合材料とは異なる金属の前記層に比べて前記接合材料との接触角が小さい金属の前記層と、結晶格子が前記接合材料とは異なる金属の前記層、および前記接合材料との化合物生成熱の値が正の元素の前記層を介して前記半導体素子を接合することを特徴とする。
　この構成によれば、Ｂｉを主成分とする接合材料により、半導体素子と電極とを品質良く接合できる。
本発明の実施の形態１における接合構造体の断面図 同実施の形態の拡散防止層の厚みと半導体素子不良発生率との関係図 本発明の実施の形態２における接合構造体の断面図 同実施の形態の各表面材料に対するＢｉの濡れ広がり率を示した図 半導体素子が基板に実装された模式図 従来の接合構造体の断面図
　以下、本発明の接合構造体の接合方法を具体的な各実施の形態に基づいて説明する。
　　（実施の形態１）
　図１と図２は本発明の実施の形態１を示す。
　図１（ａ）は半導体部品１００が基板１０１に実装された接合構造体を示す。図１（ｂ）は図１（ａ）において破線で囲まれた領域Ａの拡大図を示す。
　半導体部品１００の内部は、電極１０３に半導体素子１０２に、Ｂｉを主成分とする接合材料１０６を介して接合されている。接合材料１０６は、ここではＢｉ－２．５重量％Ａｇ（融点２６２℃）である。
　半導体素子１０２の電極１０３に対向する表面１０２ｂの側には、結晶格子が接合材料１０６とは異なる金属の層としてのＣｕ層１０５が配置されている。Ｃｕ層１０５の厚みは、ここでは厚さ０．５μｍである。
　Ｃｕ層１０５と半導体素子１０２の表面１０２ｂとの間には、接合材料１０６との化合物生成熱の値が正の元素の層としての拡散防止層１０４が配置されている。拡散防止層１０４は、ここでは溶融温度が２６０℃を超え、かつＣｕ層１０５のＣｕが半導体素子１０２に固相拡散することを低減する金属であるＴａを使用した。拡散防止層１０４の厚みは厚さ０．５μｍである。
　更に具体的に説明する。
　半導体素子１０２はＳｉで構成され、直径が６インチで厚みが０．３ｍｍのウエハから、４．５ｍｍ×３．５５ｍｍの大きさで切り出されている。この半導体素子１０２は、Ｓｉに限らずＧｅで構成されていても良く、さらに化合物半導体のＧａＮ、ＧａＡｓ、ＩｎＰ、ＺｎＳ、ＺｎＳｅ、ＳｉＣ、ＳｉＧｅ等で構成されていても良い。
　また、半導体素子１０２の大きさは、半導体素子の機能により、６ｍｍ×５ｍｍと大きいもの、あるいは３ｍｍ×２．５ｍｍ、２ｍｍ×１．６ｍｍ等の小さいものを用いても良い。半導体素子１０２の厚みは、半導体素子の大きさにより異なる場合もあり、０．３ｍｍに限らず、０．４ｍｍ、０．２ｍｍ、０．１５ｍｍ等のものを用いても良い。
　さらに、半導体素子１０２の電極１０３に対向した面１０２ｂと反対側の面１０２ａには、回路パターン（図示せず）が形成されている。半導体素子１０２の面１０２ｂに形成された拡散防止層１０４は、厚みが０．５μｍのＴａ層が蒸着法により形成されている。この拡散防止層１０４は、Ｃｕ層１０５のＣｕが、半導体素子１０２の内部に拡散して半導体素子１０２の機能が劣化することを防いでいる。
　拡散防止層１０４は、溶融温度が２６０℃を超え、かつＣｕが固相拡散しない金属であれば良く、Ｔａに限らず、Ｔｉ、Ｃｒ、ＴａＮ、ＴａＣ、ＴｉＮ、ＴｉＣを選ぶことができる。また、これらから選ばれた複数の層を重ねて形成しても良い。複数の層を重ねて形成する場合は、Ｔａ層＋ＴａＮ層、Ｔａ層＋ＴａＣ層、Ｔｉ層＋ＴｉＮ層、Ｃｒ層＋Ｔａ層＋ＴａＣ層等の任意の組み合わせを用いることができる。
　しかしながら拡散防止層１０４は、半導体素子１０２の電極１０３に対向した面に形成するため、安定した導通をさせるための導電率が必要であり、ＴａＮとＴｉＮの導電率は、Ｔａ、Ｔｉ、Ｃｒ、ＴａＣ、ＴｉＣと比較して低いため、ＴａＮとＴｉＮとの組み合わせて用いることは望ましくない。
　次に、拡散防止層１０４の厚みについて説明する。
　図２は、拡散防止層の厚みと半導体素子不良発生率との関係を示した図である。
　ここではＣｕ層１０５と接合材料１０６の各々の厚みは一定として、拡散防止層１０４の厚みのみ変化させている。
　図２において、横軸は拡散防止層の厚みであり、拡散防止層は蒸着法により形成されたＴａである。縦軸は半導体素子の不良発生率であり、本実施の形態１により接合された接合構造体により組み立てたＩＧＢＴで、１５０℃で５００時間の高温試験を実施した後の動作試験により、Ｎ数各１０で不良発生率を算出している。
　拡散防止層１０４の厚みが薄くなると、Ｃｕが半導体素子１０２に侵入することを防ぐことができなくなるため、半導体素子１０２が破壊されてしまい好ましくない。また、拡散防止層１０４の厚みが厚くなると、半導体素子１０２の作動時に発生した熱を電極１０３に逃がすことができなくなり、半導体素子１０２の温度が耐熱温度を超えてしまい動作しなくなるので好ましくない。半導体素子１０２で発生した熱を電極に逃がす放熱性は、
　　（ 放熱性 ） ＝ （ 熱伝導率 ） ÷ （ 拡散防止層の厚み ）　第１式
で得ることができる。
　この図２の結果からわかるように、Ｔａを用いた拡散防止層１０４の厚みが０．３～０．９μｍであれば不良発生率は０％であり、拡散防止の効果が十分に得られている。
　また、拡散防止層１０４の厚みが、０．１～０．２μｍの場合は１０％の不良が発生するが、０．０５μｍの場合の不良率８０％と比べると、比較的効果が得られていると言える。
　一方、拡散防止層１０４の厚みが１．５μｍの厚さになると、不良発生率が６０％となり好ましくない。これは、第１式に示すように厚みが増すと放熱性が低下するためである。また、拡散防止層１０４の厚みが１．２μｍの場合は１０％の不良が発生するが、１．５μｍの不良率６０％と比べると、比較的効果が得られていると言える。
　また、Ｔｉも拡散防止層１０４として用いることができるが、Ｔｉの熱伝導率は２１．９Ｗ／ｍ・Ｋであり、Ｔａの５７．５Ｗ／ｍ・Ｋと比較して約３８％と小さいため、Ｔａと同程度の放熱性を得るためには、第１式により、厚みをＴａの３８％程度に薄くしなければならない。Ｔａの拡散防止層１０４は厚みが１．２μｍの時に不良発生率が１０％であるが、Ｔｉを拡散防止層１０４に用いた場合は、１．２μｍの３８％である０．４６μｍにすれば、Ｔａと同程度の放熱性が得られるため、そのときの不良発生率は１０％程度になる。
　またＣｒも拡散防止層１０４として用いることができるが、Ｃｒの熱伝導率は９３．９Ｗ／ｍ・ｋであり、Ｔａと比較して約１６０％と大きいため、Ｃｒを拡散防止層１０４として用いた場合は、厚みをＴａの１６０％程度に厚くして用いれば良い。
　また、ＴａＣ、ＴｉＣも拡散防止層１０４として用いることができるが、Ｃの熱伝導率は１２９Ｗ／ｍ・ｋであり、ＴａあるいはＴｉと比較して大きいため、ＴａＣの熱伝導率はＴａよりも大きく、ＴｉＣの熱伝導率はＴｉよりも大きくなる。Ｔａ－５０％Ｃの熱伝導率は約９０Ｗ／ｍ・Ｋであり、Ｔａの５７．５Ｗ／ｍ・Ｋと比較して約１５０％と大きいため、ＴａＣを拡散防止層１０４として用いる場合は、厚みをＴａの１５０％程度に厚くして用いれば良い。ＴｉＣについても同様に拡散防止層１０４を厚くして用いれば良い。
　さらに、ＴａＮ、ＴｉＮも拡散防止層１０４として用いることができるが、Ｎの熱伝導率は０．０３Ｗ／ｍ・ｋであり、ＴａあるいはＴｉと比較して小さいため、ＴａＮの熱伝導率はＴａよりも小さく、ＴｉＮの熱伝導率はＴｉよりも小さくなる。Ｔａ－５０％Ｎの熱伝導率は約２８Ｗ／ｍ・Ｋであり、Ｔａの５７．５Ｗ／ｍ・Ｋと比較して約４８％と小さいため、ＴａＮを拡散防止層１０４として用いる場合は、厚みをＴａの４８％程度に薄くして用いれば良い。ＴｉＮについても同様に拡散防止層１０４を薄くして用いれば良い。
　また、図２において、拡散防止層１０４が薄くなった場合に不良率が高くなるのは、拡散防止層１０４に接して配置されるＣｕ層１０５からＣｕが半導体素子１０２の内部に拡散して、半導体素子１０２の機能が劣化することを防ぐ拡散防止層１０４としての役割を果たせず、Ｃｕが半導体素子１０２の内部に侵入しているためである。
　これらのことからＴａで構成された拡散防止層１０４の厚みは、０．１μｍから１．２μｍの間であれば良い。望ましくは不良発生率０％である拡散防止層１０４の厚み０．３μｍ～０．９μｍの間が良い。
　なお、Ｔａ層＋ＴａＮ層のように複数の層を拡散防止層１０４として形成する場合は、放熱性の観点から、複数の層の厚みの合計を拡散防止層の厚みとすることが好ましい。
　なお、拡散防止層１０４の厚みが厚くなると、半導体素子１０２の作動時に発生した熱を電極１０３に逃がすことができなくなり、半導体素子１０２の温度が耐熱温度を超えてしまい動作しなくなるので好ましくないことから、Ｃｒ、ＴａＣ、ＴｉＣの厚さの上限値は、Ｔａの上限値相当が適している。
　次に、Ｃｕ層１０５について説明する。
　拡散防止層１０４に蒸着法により形成された厚みが０．５μｍのＣｕ層１０５は、Ｂｉを主成分とする接合材料１０６との接合を確実なものとするために形成されている。Ｃｕ層１０５の形成方法は、蒸着法に限らず、スパッタリング法、電解めっき法、化学めっき法、析出法を用いても良い。
　Ｃｕ層１０５は、Ｂｉを主成分とする接合材料１０６と接することから、Ｃｕ層１０５がＢｉを主成分とする接合材料１０６に溶け込んでしまう。そのため、その溶け込みが多量に発生するとＣｕ層１０５が無くなって拡散防止層１０４が露出する。この場合には、拡散防止層１０４とＢｉとの反応が急激に進み、拡散防止層１０４が消失して半導体素子１０２のＳｉが露出する。ＳｉとＢｉとは接合しないため、拡散防止層１０４が露出すると剥離不良が発生する。そのため、Ｃｕ層１０５はＢｉを主成分とする接合材料１０６と接した状態で３２０℃に加熱されても、消失することのない厚みにする必要がある。
　下記の表１は、接合前と接合後のＣｕ層１０５の厚みの関係を示した表であり、Ｃｕ層のＢｉへの溶け込み量を示している。
Figure JPOXMLDOC01-appb-T000001
　表１は、縦と横が各５ｍｍで厚さが０．３ｍｍのＳｉ片の上に、蒸着法によりＣｕ層を形成して、この厚みを接合前のＣｕ層の厚みとする。ここで、厚みは、１０ヶ所を測定して、その平均値としている。Ｃｕ層の上に、蒸着法により厚さが０．０３ｍｍのＢｉ層を形成したものを試料とし、水素雰囲気中で３２０℃まで加熱し６０秒間保持した後に室温まで冷却して、接合後のＣｕ層の厚みを測定した。接合前のＣｕ層の厚みから、接合後のＣｕ層の厚みを減算した数値が、Ｂｉへの溶け込みによるＣｕ層の減少量を示している。
　接合前のＣｕ層１０５の厚みが０．２μｍの場合には、接合後にＣｕ層が０．０８μｍ残っているが、接合前のＣｕ層の厚みが０．１μｍの場合には、接合後にＣｕ層が消失している。このことから、接合後のＣｕ層１０５が消失しない接合前のＣｕ層の厚みは、０．１μｍを超え、０．２μｍ必要である。しかし、接合前のＣｕ層の厚みが０．２μｍの場合は、接合後のＣｕ層の厚みが０．１μｍ以下まで減少し、また厚みの精度ばらつき（約０．１μｍ）を考慮すれば接合前のＣｕ層１０５の厚みは０．３μｍ以上とすることが望ましい。
　また、接合前のＣｕ層１０５の厚みが２μｍを超えると、ウエハから切り出す際のダイシングによって、チップ欠けおよびＣｕ蒸着膜の剥離が発生するため、接合前のＣｕ層１０５の厚みは２μｍ以下であることが望ましい。これらからＣｕ層１０５の厚みは、０．２μｍから２μｍの間であれば良いが、望ましくは０．３μｍから２μｍの間である。
　なお、Ｃｕの拡散防止層として、一般的に用いられているＮｉ層を形成する必要がある場合は、ＮｉとＢｉとが反応して化合物を生成することを防ぐために、Ｃｕ層の半導体素子１０２の側に配置することが好ましい。
　次に接合材料１０６について説明する。
　接合材料１０６は、２．５重量％のＡｇを含み、不可避的な不純物を除き、残部がＢｉからなるが、接合材料１０６の組成はこれに限らない。ただし、半導体素子１０２を電極１０３に接合するための、一般的なダイボンド装置の加熱温度の上限は３５０～４００℃であり、接合材料１０６は３５０℃以下で溶融することが求められる。
　Ｂｉの溶融温度は２７１℃であり、ＢｉにＡｇを加えていくと液相温度が下がり、２．５重量％で共晶温度の２６２℃になる。さらにＡｇを加えていくと９重量％で３５０℃となり、加熱温度の上限に達する。また、ＢｉにＣｕを加えていくと、０．５重量％で共晶温度の２７０℃になり、さらにＣｕを加えていくと１重量％で３５０℃となり、加熱温度の上限に達する。Ｂｉに対して、ＡｇおよびＣｕの下限値は０．１重量％であることが望ましい。表２は、本実施の形態の他の接合材料の組成を示す図である。
Figure JPOXMLDOC01-appb-T000002
　表２からもわかるように、組成１～組成１３は、溶融温度が３５０℃以下であり、０．１～１重量％のＣｕ、０．１～９重量％のＡｇから選ばれた１種類以上の元素を含み、残部がＢｉからなる接合材料である。また接合材料１０６は、溶融温度が３５０℃以下となる範囲で任意の組成を用いて良い。
　かかる構成によれば、拡散防止層１０４によりＣｕの半導体素子１０２の内部への拡散を防ぐことができるため、Ｂｉを主成分とする接合材料１０６により、半導体素子１０２と電極１０３とを品質良く接合できる。
　　（実施の形態２）
　図３と図４は本発明の実施の形態２を示す。
　なお、実施の形態１における接合構造体と同様の構成には、同じ符号を付けて説明する。
　図３（ａ）は半導体部品２００が基板１０１に実装された接合構造体を示す。図３（ｂ）は図３（ａ）において破線で囲まれた領域Ｂの拡大図を示す。
　この実施の形態２における接合構造体は、実施の形態１における接合構造体からさらに電極に対向するＣｕ層１０５と接合材料１０６の間に、接合材料１０６とは異なる金属の層としてのＣｕ層１０５に比べて、接合材料１０６との接触角が小さい金属の層としてのＡｇ層１０７が入った点で異なっている。
　図３（ｂ）において、半導体素子１０２が電極１０３と対向する側には、厚さ０．５μｍの拡散防止層１０４、厚さ０．５μｍのＣｕ層１０５、厚さ０．７μｍのＡｇ層１０７が順に配置されている。
　拡散防止層１０４、Ｃｕ層１０５、Ａｇ層１０７が順に配置された半導体素子１０２は、Ｂｉ－２．５重量％Ａｇ（融点２６２℃）からなる接合材料１０６により、電極１０３に接合されている。
　本発明の実施に形態２における接合構造体の拡散防止層１０４とＣｕ層１０５は、実施の形態１における接合構造体の拡散防止層１０４とＣｕ層１０５と同様の構成である。
　次に、Ａｇ層１０７について説明する。
　Ｃｕ層１０５が電極１０３と対向する側の面には、Ｂｉを主成分とする接合材料との接合性を保つために、厚みが０．７μｍのＡｇ層１０７が蒸着法により形成されている。Ａｇ層１０７の形成方法は、蒸着法に限らず、スパッタリング法、電解めっき法、化学めっき法、析出法を用いても良い。
　Ａｇ層１０７を配置する理由について説明する。
　ＣｕとＢｉとは濡れ性が良くないため、接合させるためには加圧や擦動等の物理的な補助が必要である。そこで、ＣｕがＢｉを主成分とする接合材料と接合する側には、Ｂｉとの濡れ性が良い表面材料を配置することが望ましい。これにより物理的な補助を加えることなく、ＣｕとＢｉとを接合させることができる。蒸着法で形成することのできる表面材料として、Ａｇ、Ａｕ、Ｐｄ、Ｓｎが考えられる。
　図４は、各表面材料に対するＢｉの濡れ広がり率を示した図である。
　直径０．９ｍｍのＢｉボールの一部分を０．１ｍｍ削って平面を作る。次に、１０ｍｍ×１０ｍｍで厚さ０．５ｍｍの各表面材料を準備し、その上に前記Ｂｉボールの平面が表面材料に接するように載せる。この試料を、水素雰囲気中で３２０℃まで加熱し、６０秒間保持した後に室温まで冷却して、Ｂｉの厚みを測定した。
　濡れ広がり率は、（（Ｂｉボールの高さ）－（Ｂｉの厚み））÷（Ｂｉボールの高さ）で計算している。Ｃｕは比較のために記載しているが、このＣｕよりも濡れ広がり率が良い材料は、Ｓｎ、Ａｕ、Ａｇである。しかしながらＳｎは、Ｂｉとの間で融点１３８℃のＳｎ－５８％Ｂｉを生成するため、基板実装時に２５０℃まで加熱される半導体部品内部に使用すると溶融してしまうため不向きである。また、Ａｇのグラム当たりの単価を１とした場合、Ａｕの単価は７４と高価であり、商業上の使用は不向きである。そこで、Ｃｕよりも濡れ広がり率が高く、Ａｕよりも安価なＡｇを用いることが好ましい。
　表３は、接合前と接合後のＡｇ層１０７の厚みとの関係を示した表である。
Figure JPOXMLDOC01-appb-T000003
　この表３は、縦と横が各５ｍｍで厚さが０．３ｍｍのＳｉ片の上に蒸着法によりＡｇ層１０７を形成して、この厚みを接合前のＡｇ層の厚みとする。Ａｇ層の上に、蒸着法により厚さが０．０３ｍｍのＢｉ層を形成したものを試料とし、水素雰囲気中で３２０℃まで加熱し６０秒間保持した後に室温まで冷却して、接合後のＡｇ層１０７の厚みを測定した。
　接合前のＡｇ層１０７の厚みが０．５μｍよりも厚い場合には、接合後にＡｇ層１０７が残っているが、接合前のＡｇ層１０７の厚みが０．２μｍ以下の場合には、接合後にＡｇ層１０７が消失している。接合後のＡｇ層１０７が消失しない、接合前のＡｇ層１０７の厚みは、０．２μｍを超え、０．５μｍ以下の範囲であるため、接合前のＡｇ層の厚みは０．５μｍ以上であることが望ましい。
　ただし、Ａｇ層を配置している目的は、Ｂｉとの濡れ性の確保であり、接合前のＡｇ層の厚みが０．２μｍ以下の場合でも、Ｂｉとの濡れ性は確保されていたため、接合前のＡｇ層の厚みは０．２μｍであっても構わない。しかし、接合前のＡｇ層の厚みが０．１μｍの場合には、Ａｇ層の面内に１０μｍ２当たり３個のピンホールが確認されたため、Ｃｕ層が露出する可能性があり望ましくない。
　Ａｇ層１０７の厚みが厚くなると、半導体素子１０２に反りが発生するなどの問題が考えられることから、次に、Ａｇ層１０７の厚みを変化させウエハの反りとカットバリとの関係を調べた。表４は、Ａｇ層１０７の厚みを変化させた場合のウエハの反りとカットバリを示した表である。
Figure JPOXMLDOC01-appb-T000004
　ウエハは直径６インチで、厚みが０．３ｍｍのＳｉである。ウエハの一方の面に蒸着法によりＡｇ層１０７を形成している。蒸着法は、高温環境下でウエハの片面に線膨張係数の異なる材料で成膜するため、室温に戻した際にウエハの反りが発生する。ウエハの反りが発生すると、後工程のダイシング装置で加工することができなくなるため問題になる。また、蒸着膜が厚くなるとウエハをダイシング装置で切り出す際に、カット面に蒸着膜のバリが発生する。このバリは、電極との接合後も残って、応力集中部となるため、製品信頼性が低下することがある。
　接合前のＡｇ層の厚みが６μｍの場合は、ウエハ反りが発生し、後工程で加工することができないため、接合前のＡｇ層の厚みは４．５μｍ以下である。また、接合前のＡｇ層の厚みが３μｍの場合は、カットバリが発生し、信頼性が低下することがあるため、接合前のＡｇ層の厚みは、望ましくは１．５μｍ以下である。
　これらから、Ａｇ層１０７の厚みは、０．２μｍから４．５μｍの間であれば良いが、望ましくは０．５μｍから１．５μｍの間である。なお、接合前のＡｇ層１０７の厚みが０．２μｍ以上で０．５μｍ未満の場合は、接合後にＡｇ層１０７が消失している部分があるため、接合構造体は、半導体素子／拡散防止層／Ｃｕ層／接合材料となる部分が生じる。また、Ａｇ層１０７は、Ｂｉを主成分とする接合材料に溶け込んでいるため、エネルギー分散X線分光法（ＥＤＸ：energy dispersive X-ray spectrometry）、電子プローブマイクロアナライザ（ＥＰＭＡ：electron probe microanalyzer）、Ｘ線光電子分光法（X-ray photoelectron spectroscopy）等の元素分析を行うと、接合材料からはＡｇが検出されることがある。
　表５は、本発明の実施例および比較例の構成と製品歩留まりを示す表である。
Figure JPOXMLDOC01-appb-T000005
　製品歩留まりは、各構成により接合された接合構造体を組み立てたＮ数２０のＩＧＢＴで、１５０℃で５００時間の高温試験を実施した後の動作試験により、不良発生率を算出している。この表５からわかるように、実施例１～７は、半導体素子と、半導体素子に対向して配置される電極と、半導体素子と電極とを接続するＢｉを主成分とする接合材料とを有し、半導体素子の電極に対向する表面に拡散防止層と、Ｃｕ層と、Ａｇ層とを順に配置していることを特徴とする接合構造体であり、製品歩留まりも高く、品質が安定している。
　かかる構成によれば、Ｃｕ層１０５の半導体素子１０２への拡散による、半導体素子１０２の破壊は、拡散防止層１０４により防ぐことができることに加えて、Ａｇ層１０７により接合材料１０６との濡れ性が確保され、Ａｇ層１０７がダイボンド工程の３２０℃の熱により、接合材料１０６に溶け出して消失した場合でも、Ｃｕ層１０５により接合材料１０６と接合させることができる。
　本発明の接合構造体は、パワー半導体、小電力トランジスタ等の半導体パッケージの信頼性の向上に寄与する。

Claims (6)

  1. 　半導体素子を電極にＢｉを主成分とする接合材料を介して接合した接合構造体であって、
    　前記半導体素子の前記電極に対向する表面の側に、結晶格子が前記接合材料とは異なる金属の層を配置すると共に、
    　結晶格子が前記接合材料とは異なる金属の前記層と前記半導体素子の前記電極に対向する表面との間に、前記接合材料との化合物生成熱の値が正の元素の層を配置した
    接合構造体。
  2. 　半導体素子を電極にＢｉを主成分とする接合材料を介して接合した接合構造体であって、
    　前記半導体素子の前記電極に対向する表面の側に、結晶格子が前記接合材料とは異なる金属の層を配置すると共に、
    　結晶格子が前記接合材料とは異なる金属の前記層と前記半導体素子の前記電極に対向する表面との間に、前記接合材料との化合物生成熱の値が正の元素の層を配置し、
    　結晶格子が前記接合材料とは異なる金属の前記層と前記接合材料との間に、結晶格子が前記接合材料とは異なる金属の前記層に比べて前記接合材料との接触角が小さい金属の層を配置した
    接合構造体。
  3. 　結晶格子が前記接合材料とは異なる金属の前記層をＣｕとした場合に、前記接合材料との化合物生成熱の値が正の元素の前記層は、
    　Ｔａ、Ｔｉ、Ｃｒ、ＴａＮ、ＴａＣ、ＴｉＮ、ＴｉＣから選ばれた１種類以上の材料であることを特徴とする
    請求項１または請求項２記載の接合構造体。
  4. 　前記接合材料は、
    　０．１～１重量％のＣｕ、０．１～９重量％のＡｇから選ばれた１種類以上の元素を含み、不可避的不純物を除き、残部がＢｉからなることを特徴とする
    請求項１～請求項３の何れかに記載の接合構造体。
  5. 　半導体素子を電極にＢｉを主成分とする接合材料を介して接合するに際し、
    　前記半導体素子の前記電極に対向する表面の側に、
    結晶格子が前記接合材料とは異なる金属の層を、前記接合材料との化合物生成熱の値が正の元素の層を介して形成し、
    　結晶格子が前記接合材料とは異なる金属の前記層を、前記接合材料に接触させた状態で加熱して前記電極に、前記接合材料と、結晶格子が前記接合材料とは異なる金属の層、および前記接合材料との化合物生成熱の値が正の元素の層を介して前記半導体素子を接合する
    接合構造体の接合方法。
  6. 　半導体素子を電極にＢｉを主成分とする接合材料を介して接合するに際し、
    　前記半導体素子の前記電極に対向する表面の側に、結晶格子が前記接合材料とは異なる金属の層を、前記接合材料との化合物生成熱の値が正の元素の層を介して形成し、
    　結晶格子が前記接合材料とは異なる金属の前記層の前記電極の側の面に、結晶格子が前記接合材料とは異なる金属の前記層に比べて前記接合材料との接触角が小さい金属の層を形成し、
    結晶格子が前記接合材料とは異なる金属の前記層に比べて前記接合材料との接触角が小さい金属の前記層を前記接合材料に接触させた状態で加熱して前記電極に、前記接合材料と、結晶格子が前記接合材料とは異なる金属の前記層に比べて前記接合材料との接触角が小さい金属の前記層と、結晶格子が前記接合材料とは異なる金属の前記層、および前記接合材料との化合物生成熱の値が正の元素の前記層を介して前記半導体素子を接合する
    接合構造体の接合方法。
PCT/JP2010/002999 2009-04-30 2010-04-27 接合構造体と接合構造体の接合方法 Ceased WO2010125800A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/935,381 US20110042817A1 (en) 2009-04-30 2010-04-27 Solder joint structure, and joining method of the same
CN201080001751.5A CN102047398B (zh) 2009-04-30 2010-04-27 接合结构体
JP2010538241A JP5355586B2 (ja) 2009-04-30 2010-04-27 接合構造体の接合方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-110524 2009-04-30
JP2009110524 2009-04-30

Publications (1)

Publication Number Publication Date
WO2010125800A1 true WO2010125800A1 (ja) 2010-11-04

Family

ID=43031958

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/002999 Ceased WO2010125800A1 (ja) 2009-04-30 2010-04-27 接合構造体と接合構造体の接合方法

Country Status (4)

Country Link
US (1) US20110042817A1 (ja)
JP (1) JP5355586B2 (ja)
CN (1) CN102047398B (ja)
WO (1) WO2010125800A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11453958B2 (en) 2018-04-26 2022-09-27 Showa Denko K.K. Heat-insulating shield member and single crystal manufacturing apparatus having the same
JP2024505357A (ja) * 2021-01-11 2024-02-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 不揮発性メモリ・セルを含む半導体論理回路
JP7811070B2 (ja) 2021-01-11 2026-02-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 不揮発性メモリ・セルを含む半導体論理回路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723225B2 (ja) * 2011-06-03 2015-05-27 パナソニック株式会社 接合構造体
CN103084750B (zh) * 2013-02-25 2016-07-06 重庆科技学院 一种电子封装用高熔点无铅钎料的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001353590A (ja) * 2000-06-12 2001-12-25 Murata Mfg Co Ltd はんだ組成物およびはんだ付け物品
JP2005026612A (ja) * 2003-07-02 2005-01-27 Denso Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084095B2 (ja) * 1985-03-26 1996-01-17 日本電気株式会社 半導体装置の製造方法
JPH01209730A (ja) * 1988-02-18 1989-08-23 Sanyo Electric Co Ltd 半導体装置の電極構造
JPH07176547A (ja) * 1993-12-17 1995-07-14 Hitachi Ltd 半導体チップとその製法
JP2005286274A (ja) * 2004-03-31 2005-10-13 Uchihashi Estec Co Ltd はんだ付け方法
JP2006028242A (ja) * 2004-07-13 2006-02-02 Tomoegawa Paper Co Ltd 電子部品用接着テープおよび電子部品
JP5224430B2 (ja) * 2006-03-17 2013-07-03 株式会社豊田中央研究所 パワー半導体モジュール
JP4692480B2 (ja) * 2006-12-27 2011-06-01 パナソニック株式会社 接合構造体および電子機器
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001353590A (ja) * 2000-06-12 2001-12-25 Murata Mfg Co Ltd はんだ組成物およびはんだ付け物品
JP2005026612A (ja) * 2003-07-02 2005-01-27 Denso Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11453958B2 (en) 2018-04-26 2022-09-27 Showa Denko K.K. Heat-insulating shield member and single crystal manufacturing apparatus having the same
DE102019109551B4 (de) 2018-04-26 2024-05-02 Resonac Corporation Wärmeisolierendes abschirmungselement und einkristall-herstellungsvorrichtung, welche dieses aufweist
JP2024505357A (ja) * 2021-01-11 2024-02-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 不揮発性メモリ・セルを含む半導体論理回路
JP7811070B2 (ja) 2021-01-11 2026-02-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 不揮発性メモリ・セルを含む半導体論理回路

Also Published As

Publication number Publication date
JP5355586B2 (ja) 2013-11-27
JPWO2010125800A1 (ja) 2012-10-25
CN102047398A (zh) 2011-05-04
US20110042817A1 (en) 2011-02-24
CN102047398B (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
US20210167034A1 (en) Chip arrangements
CN101916746B (zh) 副安装座及其制造方法
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
EP2393630A1 (en) Junction body, semiconductor module, and manufacturing method for junction body
WO2017217145A1 (ja) はんだ接合部
WO2010047139A1 (ja) はんだ合金および半導体装置
CN102017107B (zh) 接合结构以及电子器件
CN1855462A (zh) 电子部件搭载用基板和电子部件
CN101194359B (zh) 副安装座及其制造方法
WO1994014190A1 (fr) Structure superficielle pour le brasage et procede de brasage sans flux faisant appel a cette structure
JP6810915B2 (ja) はんだ材
JP2011023631A (ja) 接合構造体
US20060081995A1 (en) Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device
JP5355586B2 (ja) 接合構造体の接合方法
JP5227427B2 (ja) 接合構造体、及び接合材料
JP4844393B2 (ja) ダイボンディング接合方法と電子部品
WO2011036829A1 (ja) 半導体装置及びその製造方法
JP2006278463A (ja) サブマウント
JP7310482B2 (ja) 接合構造及び液相拡散接合方法
WO2021117327A1 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP2011009331A (ja) 層を有した半導体素子およびその半導体素子を用いた接合構造体
JP5655714B2 (ja) Ｂｉ系はんだを用いた半導体装置
WO2025206049A1 (ja) 導電性接着フィルム、異種材料の接合方法、半導体デバイス構造体、及びダイシングダイボンドフィルム
WO2025206050A1 (ja) 導電性接着フィルム、異種材料の接合方法、半導体デバイス構造体、及びダイシングダイボンドフィルム
WO2025206051A1 (ja) 導電性接着フィルム、異種材料の接合方法、半導体デバイス構造体、及びダイシングダイボンドフィルム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080001751.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2010538241

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12935381

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10769500

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10769500

Country of ref document: EP

Kind code of ref document: A1