[go: up one dir, main page]

WO2010116443A1 - 映像表示装置 - Google Patents

映像表示装置 Download PDF

Info

Publication number
WO2010116443A1
WO2010116443A1 PCT/JP2009/056465 JP2009056465W WO2010116443A1 WO 2010116443 A1 WO2010116443 A1 WO 2010116443A1 JP 2009056465 W JP2009056465 W JP 2009056465W WO 2010116443 A1 WO2010116443 A1 WO 2010116443A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
video
circuit
video signal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/056465
Other languages
English (en)
French (fr)
Inventor
亨 片岡
俊幸 川名
英風 根津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp NEC Display Solutions Ltd
Original Assignee
NEC Display Solutions Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Display Solutions Ltd filed Critical NEC Display Solutions Ltd
Priority to JP2011508086A priority Critical patent/JP5077727B2/ja
Priority to PCT/JP2009/056465 priority patent/WO2010116443A1/ja
Publication of WO2010116443A1 publication Critical patent/WO2010116443A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/641Multi-purpose receivers, e.g. for auxiliary information

Definitions

  • the present invention relates to a video display device capable of receiving a plurality of types of video signals.
  • a video display device for example, a projector
  • a plurality of types of video signals RGB signals, YCbCr signals, or video signals having different resolutions
  • the type and resolution of the input video signal are determined, and the determination result is determined accordingly. Switch to the optimal image processing and display the video.
  • a method for discriminating the type and resolution of a video signal is described in, for example, Patent Document 1.
  • the RGB signal has color signals of three primary colors of R (red), G (green), and B (blue) and a plurality of types of synchronization signals
  • the YCbCr signal has a Y (luminance) signal and a Cr ( ( (RY) color difference signal, Cb (BY) color difference signal, and a plurality of types of synchronization signals.
  • FIG. 1 is a block diagram showing the configuration of a background art video display device. Note that the video display apparatus shown in FIG. 1 has the configuration described in Patent Document 1.
  • the video display device of the background art includes an A / D converter 1, a signal discrimination monitoring circuit 2, a scaler circuit 3, a CPU 4, a panel drive circuit 5, and a display panel 6. Yes.
  • the A / D converter 1 converts a video signal including a synchronization signal input from a computer or various video playback devices into a digital signal.
  • the signal discrimination monitoring circuit 2 separates a horizontal synchronization signal and a vertical synchronization signal from an input video signal (hereinafter referred to as an input video signal), and determines the type and resolution of the input video signal from the horizontal synchronization signal and the vertical synchronization signal. Various types of information necessary for discrimination are detected, and the detected information is output to the CPU. Note that the video display device has a configuration in which a horizontal synchronization signal and a vertical synchronization signal are separated from a video signal by a synchronization separation unit (not shown) and supplied to the signal discrimination monitoring circuit 2.
  • Information detected by the signal discrimination monitoring circuit 2 includes horizontal synchronization frequency, vertical synchronization frequency, total number of lines, synchronization polarity (Nega or Posi), synchronization type (Sep (horizontal and vertical frequency), CS (composite sync: composite synchronization) ) Or Sync on G (green signal synchronization), Tri Sync (ternary synchronization)), scan type (Interlaced: Interlaced, or Non-Interlaced: Non-interlace), vertical synchronization width, number of effective video lines, and the like.
  • synchronization polarity Nega or Posi
  • synchronization type Sep (horizontal and vertical frequency)
  • CS composite sync: composite synchronization
  • Sync on G green signal synchronization
  • Tri Sync ternary synchronization
  • scan type Interlaced: Interlaced, or Non-Interlaced: Non-interlace
  • vertical synchronization width number of effective video lines, and the like.
  • the CPU 4 determines whether or not the input video signal has been changed and the type and resolution of the input video signal after the change using the information detected by the signal discrimination monitoring circuit 2, and an image corresponding to the input video signal based on the discrimination result.
  • Various setting processes necessary for the process are performed. Parameters set by the CPU 4 include, for example, a frequency division ratio and phase of a PLL circuit (not shown) for generating a clock used in the A / D converter 1, resolution conversion data used in the scaler circuit 3, and an aspect ratio of the display video And color system.
  • the scaler circuit 3 converts the resolution of the input video signal into the resolution of the display panel 6 according to the parameters set by the CPU 4, generates a video display signal for displaying the video on the display panel 6, and sends it to the panel drive circuit 5. Output.
  • the signal discrimination monitoring circuit 2 and the scaler circuit 3 can be realized by a memory, an LSI composed of various logic circuits, a CPU that executes processing according to a program, and the like.
  • the panel drive circuit 5 forms an image on the display panel 6 in accordance with the image display signal output from the scaler circuit 3.
  • the image formed on the display panel 6 is projected onto a screen or the like by a projection optical system (not shown) including a light source, for example.
  • an LCD Liquid Crystal Display
  • DMD Digital Mirror Device
  • the scaler circuit 3 includes a frame memory 31, a video input unit 32, a resolution conversion unit 33, a video output unit 34, a synchronization changeover switch 35, and a synchronization signal generation circuit 36.
  • the frame memory 31 temporarily stores sequentially inputted video signal data (hereinafter referred to as video data) in units of one frame.
  • the frame memory 31 has a memory capacity capable of storing video data of, for example, 3 frames or more.
  • Video data is stored in the frame memory 31 in units of frames by the video input unit 32, the resolution is converted by the resolution conversion unit 33, and then output to the panel drive unit 5 as a video display signal by the video output unit 34.
  • the synchronization changeover switch 35 is a vertical synchronization signal separated from the input video signal in accordance with an instruction from the CPU 4 or a panel vertical synchronization signal (asynchronized with the input video signal generated by the synchronization signal generation circuit 36). 60 Hz) is supplied to the video output unit 34.
  • the video output unit 34 outputs the vertical synchronization signal supplied from the synchronization changeover switch 35 to the panel drive circuit 5 together with the video display signal.
  • the vertical synchronization frequency that can be displayed on the display panel 6 is 60 Hz or less
  • the frequency of the vertical synchronization signal separated from the input video signal is higher than 60 Hz
  • an image is displayed on the display panel 6 in synchronization with the vertical synchronization signal.
  • the frequency of the vertical synchronizing signal obtained from the input video signal is 60 Hz or less
  • the video is displayed on the display panel 6 using this vertical synchronizing signal, and the frequency is higher than 60 Hz. Displays video on the display panel 6 using a panel vertical synchronization signal (60 Hz) asynchronous to the input video signal.
  • a signal discrimination process for discriminating the type and resolution of the input video signal, an image processing setting for setting an image process corresponding to the discriminated input video signal By sequentially executing the signal monitoring process for monitoring changes, the type and resolution of the input video signal are determined without error, and appropriate image processing corresponding to the video signal is performed to display the video.
  • a computer is used as the video playback device, and a video signal (RGB signal) output from the external video output terminal of the computer is input to the video display device, and the resolution of the video signal is switched from WSXGA + to WUXGA.
  • the operation of the background art video display device will be described as an example.
  • the signal specifications of WSXGA + are as shown in Table 1, and the signal specifications of WUXGA are as shown in Table 2.
  • the video display device When a WSXGA + video signal is input, the video display device first counts the interval between the horizontal synchronization signal and the vertical synchronization signal by the signal discrimination monitoring circuit 2 using a predetermined reference clock as a signal discrimination process, (64.674 KHz: error ⁇ 1% accuracy) and vertical synchronization frequency (59.883 Hz: error ⁇ 0.5% accuracy) are measured.
  • a predetermined reference clock 64.674 KHz: error ⁇ 1% accuracy
  • vertical synchronization frequency 59.883 Hz: error ⁇ 0.5% accuracy
  • the signal discrimination monitoring circuit 2 calculates the total number of video signal lines (1080 Line: error ⁇ 1% accuracy) from the count values obtained when measuring the horizontal synchronization frequency and the vertical synchronization frequency, and calculates the calculated total number of lines. Based on this, the number of effective video lines of the input video signal is determined (1050 Line).
  • the signal discrimination monitoring circuit 2 determines the synchronization polarity (H: Posi, V: Nega), synchronization type (Sep), scan type (Non-Interlaced), and vertical synchronization signal width from the horizontal synchronization signal and the vertical synchronization signal. (6 Line) is detected, and these pieces of information are output to the CPU 4.
  • the CPU 4 determines the type (RGB signal) and resolution (WSXGA +) of the input video signal from various information detected by the signal discrimination monitoring circuit 2, and determines the aspect ratio of the display video 16:10.
  • the CPU 4 receives information (for example, five times) from the signal discrimination monitoring circuit 2 a plurality of times (for example, five times) every processing cycle (for example, 25 msec) of the CPU 4 in order to avoid an erroneous determination as to whether or not there is a change in the input video signal.
  • the horizontal synchronization frequency For example, the horizontal synchronization frequency
  • information is acquired a plurality of times (for example, three times) from the signal discrimination monitoring circuit 2 to determine the type and resolution of the input video signal after the change.
  • the CPU 4 shifts to image processing settings, and parameter values (for the A / D converter 1) corresponding to the determined type (RGB signal) and resolution (WSXGA +) of the input video signal.
  • a division ratio and phase, resolution conversion data for the scaler circuit 3, aspect ratio, color system) are supplied to the A / D converter 1 and the scaler circuit 3.
  • the video display device shifts to the signal monitoring process of the input video signal.
  • the measurement accuracy is set in a narrower range than the signal discrimination process, and the signal discrimination monitoring circuit 2 uses the horizontal synchronization frequency (64.7 KHz: error ⁇ 0) of the input video signal in the same manner as the signal discrimination process.
  • the total number of lines of the input video signal 1080Line (error ⁇ 0.5% accuracy) is calculated from the count value obtained by measurement of .5% accuracy) and vertical synchronization frequency (60 Hz: error ⁇ 0.25% accuracy).
  • the CPU 4 determines the synchronization polarity (H: Posi, V: Nega), synchronization type (Sep), scan type (Non-Interlaced), and vertical synchronization width detected by the signal discrimination monitoring circuit 2 for each processing cycle. Acquire and monitor changes in input video signal type and resolution.
  • the video display device detects that the signal has been changed by the signal discrimination monitoring circuit 2, mutes the display video, and proceeds to the signal discrimination process. To do.
  • a blue video or a logo may be displayed.
  • the interval between the horizontal sync signal and the vertical sync signal is counted by the signal discrimination monitoring circuit 2 using a predetermined reference clock, and the horizontal sync frequency (74.038 KHz: error ⁇ 1% accuracy). And the vertical synchronization frequency (59.95 Hz: error ⁇ 0.5% accuracy), respectively.
  • the signal discrimination monitoring circuit 2 calculates the total number of lines (1235 Line: error ⁇ 1% accuracy) of the video signal from the count values of the horizontal synchronization frequency and the vertical synchronization frequency, and based on the calculated total number of lines, the input video The number of effective video lines of the signal is determined (1200 lines).
  • the signal discrimination monitoring circuit 2 determines the synchronization polarity (H: Posi, V: Nega), synchronization type (Sep), scan type (Non-Interlaced), and vertical synchronization signal width from the horizontal synchronization signal and the vertical synchronization signal. (6 Line) is detected, and these pieces of information are output to the CPU 4.
  • the CPU 4 determines the type (RGB signal) and resolution (WUXGA) of the input video signal from various information detected by the signal discrimination monitoring circuit 2, and determines the aspect ratio 16:10.
  • the CPU 4 receives information (for example, five times) from the signal discrimination monitoring circuit 2 a plurality of times (for example, five times) every processing cycle (for example, 25 msec) of the CPU 4 in order to avoid an erroneous determination as to whether or not there is a change in the input video signal.
  • the horizontal synchronization frequency For example, the horizontal synchronization frequency
  • information is acquired a plurality of times (for example, three times) from the signal discrimination monitoring circuit 2 to determine the type and resolution of the input video signal after the change.
  • the CPU 4 shifts to image processing setting, and parameter values (for the A / D converter 1) corresponding to the determined type (RGB signal) and resolution (WUXGA) of the input video signal.
  • a division ratio and phase, resolution conversion data for the scaler circuit 3, aspect ratio, color system) are supplied to the A / D converter 1 and the scaler circuit 3.
  • the video display apparatus shifts to the video signal monitoring process and repeats the same process as described above.
  • the time required for determining whether or not the input video signal has been changed uses the detection results of the signal discrimination monitoring circuit 2 a plurality of times in order to avoid erroneous determination as described above, the stability of the input video signal is determined. Depends on. Therefore, in the background art video display device, it takes about 1 second to 2 seconds to determine whether or not the input video signal is changed. In addition, since it takes time to determine whether or not the input video signal is changed, it takes 2 to 4 seconds after the input video signal is changed until the image processing according to the type and resolution of the input video signal after the change is determined. It takes some time. Therefore, there is a problem that a distorted image is displayed during these processes.
  • an object of the present invention is to provide a video display device that can determine the type of input video signal and whether or not the resolution is changed in a shorter time and that does not disturb the display image at the time of the change.
  • a video display device of the present invention is a video display device that generates a video display signal for displaying a video based on an input video signal and displays the video according to the video display signal.
  • An all-black detection circuit that detects an all-black signal that is input when the image signal is changed is included in the next-input video signal when the all-black detection circuit detects all-black in the image signal.
  • a signal discrimination monitoring circuit for outputting a change detection signal indicating the detection result; Upon receiving the change detection signal, a scaler circuit that outputs the video display signal at a fixed value in order to make the display video stationary.
  • FIG. 1 is a block diagram showing a configuration of a video display device of the background art.
  • FIG. 2 is a schematic diagram illustrating an operation example of the video reproduction device when switching a video signal to be output to the outside.
  • FIG. 3 is a block diagram showing a configuration example of the video display device of the present invention.
  • FIG. 4 is a block diagram showing an example of the configuration of the all black detection circuit shown in FIG.
  • FIG. 5 is a schematic diagram showing an operation example when the input video signal of the video display device shown in FIG. 3 is changed.
  • the video signal when changing the type or resolution of a video signal output to an external video display device, the video signal is once set to all black (0 V), and then Outputs video signals with different types and resolutions.
  • FIG. 2 is a schematic diagram showing an example of the operation of the video playback device when switching the video signal to be output to the outside.
  • FIG. 2 shows an operation example of the video reproduction device (computer) when the resolution of the video signal is changed from WSXGA + to WUXGA.
  • the computer when the resolution of the video signal is changed from WSXGA + to WUXGA, the computer first mutes the video while maintaining the WSXGA + signal specifications (all black).
  • the computer changes the signal specification to WUXGA while muting the image (all black).
  • the input video signal type and resolution are determined by detecting all black (0 V) of the input video, and the display video is disturbed when the input video signal type and resolution are changed.
  • FIG. 3 is a block diagram showing a configuration example of the video display device of the present invention.
  • the video display device of the present invention determines whether or not the input video signal is all black (0 V) in the signal discrimination monitoring circuit 2 provided in the background video display device shown in FIG. In this configuration, an all black detection circuit 21 for detection is added.
  • the other configuration of the video display device is the same as that of the background art video display device shown in FIG.
  • FIG. 4 is a block diagram showing an example of the configuration of the all black detection circuit shown in FIG.
  • the all black detection circuit 21 includes a comparator 53, an AND circuit 54, a first latch circuit 56, and a second latch circuit 58.
  • the comparator 53 compares the signal level for each color of the input video signal (RGB signal) with a preset black level value, and outputs the comparison result. For example, when the signal level of each color of the input video signal is smaller than the black level value, the comparator 53 outputs a value “1” (black level) as a comparison result. When the signal level for each color of the video signal is larger than the black level value even for one color, the value “0” (non-black level) is output as the comparison result.
  • the AND circuit 54 outputs the logical product (1 bit) of the output value of the comparator 53 and the output value of the first latch circuit 56 to the first latch circuit 56 and the second latch circuit 58, respectively.
  • the first latch circuit 56 performs AND operation in synchronization with the rising or falling edge of the dot clock signal (DotCLK) generated from the horizontal synchronizing signal and the vertical synchronizing signal by the PLL circuit (not shown) and synchronized with these synchronizing signals.
  • DotCLK dot clock signal
  • the logical product result output from the circuit 54 is latched (stored), and the latched value is fed back to the input of the AND circuit 54.
  • the value latched (stored) in the first latch circuit 56 is reset to the initial value (in this case, “1”) at the timing of the vertical synchronization signal.
  • the AND circuit 54 sets the value “1” if the signal level of each color of the input video signal is smaller than the black level value between the output of the pulse-shaped vertical synchronization signal and the output of the next vertical synchronization signal. (Black Level) continues to be output, and when the signal level of each color of the input video signal becomes even higher than the black level value, the value “0” (non-black Level) is continuously output.
  • the output value of the AND circuit 54 is latched (stored) by the second latch circuit 58 at the timing of the vertical synchronization signal, and is output as a black detection signal.
  • the black detection signal output from the second latch circuit 58 is updated at the timing of the vertical synchronization signal.
  • FIG. 5 is a schematic diagram showing an operation example when the input video signal of the video display device shown in FIG. 3 is changed.
  • FIG. 5 shows a state in which the input image corresponding to each component of the video display device arranged in the horizontal axis direction changes with time (vertical axis direction).
  • FIG. 5 shows a state when the resolution of the input video signal is switched from WSXGA + to WUXGA. It is assumed that the resolution of the display panel included in the video display device corresponds to WUXGA.
  • the video display device of the present embodiment detects that the video signal is all black (0 V) by the all black detection circuit 21 of the signal discrimination monitoring circuit 2, the video display device shifts to a signal discrimination process and the signal discrimination monitoring circuit 2 A black detection signal indicating the detection result of black (0 V) is output to the scaler circuit 3 without passing through the CPU 4.
  • the scaler circuit 3 receives the black detection signal from the signal discrimination monitoring circuit 2, it generates a panel vertical synchronization signal (60 Hz) asynchronous with the input video signal generated by the synchronization signal generation circuit 36 by the synchronization switch 35.
  • the video output unit 34 outputs the panel vertical synchronization signal (60 Hz) to the panel drive circuit 5 together with the video display signal (FIG. 5B).
  • the signal discrimination monitoring circuit 2 When shifting to the signal discrimination process, the signal discrimination monitoring circuit 2 first counts the interval between the horizontal sync signal and the vertical sync signal included in the switched video signal using a predetermined reference clock, and the horizontal sync frequency (74.038 KHz). : Error ⁇ 1% accuracy) and vertical synchronization frequency (59.95 Hz: error ⁇ 0.5% accuracy), respectively.
  • the signal discrimination monitoring circuit 2 detects the horizontal synchronization signal included in the video signal of the next input frame (after 16.67 msec). It is determined whether or not the resolution of the input video signal has been changed by determining whether or not the frequency has changed by a predetermined value (for example, ⁇ 0.5%) or more.
  • a predetermined value for example, ⁇ 0.5%) or more.
  • the signal discrimination monitoring circuit 2 outputs a change detection signal indicating the detection result to the scaler circuit 3 without passing through the CPU 4 (FIG. 5C).
  • the scaler circuit 3 receives the change detection signal from the signal discrimination monitoring circuit 2, the scaler circuit 3 sets the video display signal output from the video output unit 34 to a fixed value, and freezes the video displayed on the display panel 6.
  • the signal discrimination monitoring circuit 2 calculates the total number of lines (1235 Line: error ⁇ 1% accuracy) of the video signal from the count values of the horizontal synchronization frequency and the vertical synchronization frequency, and based on the calculated total number of lines, the input video The number of effective video lines of the signal is determined (1200 Line).
  • the signal discrimination monitoring circuit 2 determines the synchronization polarity (H: Posi, V: Nega), synchronization type (Sep), scan type (Non-Interlaced), and vertical synchronization signal width from the horizontal synchronization signal and the vertical synchronization signal. (6 Line) is detected, and these pieces of information are output to the CPU 4.
  • the CPU 4 determines the type (RGB signal) and resolution (WUXGA) of the input video signal from various information acquired by the signal discrimination monitoring circuit 2, and determines the aspect ratio 16:10.
  • the CPU 4 shifts to the image processing setting, and parameter values (the frequency division ratio for the A / D converter 1 and the resolution corresponding to the determined type and resolution (WUXGA) of the input video signal).
  • Phase, resolution conversion data for the scaler circuit 3, aspect ratio, color system is supplied to the A / D converter 1 and the scaler circuit 3.
  • the signal discrimination monitoring circuit 2 causes the video output unit 34 of the scaler circuit 3 to maintain the display video in a stationary state (freeze) (FIG. 5D).
  • the signal discrimination monitoring circuit 2 When the image processing setting by the CPU 4 is completed, the signal discrimination monitoring circuit 2 outputs a setting completion signal indicating completion of the image processing setting to the scaler circuit 3.
  • the scaler circuit 3 When the scaler circuit 3 receives the setting completion signal from the signal discrimination monitoring circuit 2, the scaler circuit 3 releases the static state of the display video by the video output unit 34, and the vertical synchronization signal separated from the input video signal by the synchronization switch 35 is output to the video output unit. 34, and the video output unit 34 outputs the video display signal generated from the vertical synchronization signal and the changed video signal to the panel drive circuit 5 (FIG. 5E).
  • both vertical synchronization frequencies are 60 Hz or less. Therefore, after the image processing is set, the WSXGA + video signal and the WUXGA video signal are displayed on the display panel 6 in synchronization with the vertical synchronization signal of the input video signal. Therefore, it may be considered that it is not necessary to use the panel vertical synchronization signal (60 Hz) at the time of signal determination processing and image processing setting.
  • the vertical synchronization frequency of WSXGA + is 59.883 Hz
  • the vertical synchronization frequency of WUXGA is 59.95 Hz, which is slightly different. Therefore, if a vertical synchronization signal separated from the input video signal is used at the time of signal discrimination processing and image processing setting, there is a possibility that the display video finely moves in the vertical direction at the moment when the static state (Freeze) of the display video is released.
  • the display when all black of the input video signal is detected, the display is switched to video display using the asynchronous panel vertical synchronization signal (60 Hz), and the signal determination processing and the image processing setting are completed. Thereafter, the display is switched to the video display using the vertical synchronization signal separated from the changed input video signal (FIG. 5 (f)).
  • the video display device shifts to signal monitoring processing.
  • the signal discrimination monitoring circuit 2 is not in the processing cycle of the CPU 4 (for example, 25 msec) but every cycle of the vertical synchronizing signal separated from the input video signal (16.67 msec when the vertical synchronizing frequency is 60 Hz). Changes in the type and resolution of the input video signal are monitored in the same procedure as in the signal discrimination process.
  • the video display device of the present invention it is determined that there is a change in the input video signal at the time when all black of the input video signal is detected, and the video signal of the next input frame includes, for example, the horizontal synchronization frequency. Since the change in the resolution of the input video signal is detected based on whether or not there is a change, it is not necessary to determine whether or not the input video signal has been changed by using a plurality of detection results by the signal discrimination monitoring circuit 2 as in the background art. Therefore, the time required for determining whether or not the input video signal is changed can be shortened.
  • the display video when a change in the resolution of the input video signal is detected due to a change in the horizontal synchronization frequency, the display video is stopped and image processing settings corresponding to the changed input video signal are completed. Since the display video is released from a static state, the video corresponding to the type and resolution of the input video signal after the change can be displayed without being disturbed and seamless.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Synchronizing For Television (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

 信号判別監視回路は、映像信号の変更時に入力される全黒信号を検出する全黒検出回路を備え、全黒検出回路により映像信号の全黒を検出すると、次に入力されるフレームの映像信号に含まれる水平同期信号の周波数が予め設定された所定値以上変化したか否かを判定することで入力された映像信号の解像度が変更されたか否かを検出し、該映像信号の解像度の変更を検出すると、該検出結果を示す変更検出信号を出力する信号判別監視回路と、変更検出信号を受信すると、表示映像を静止状態にするために映像表示信号を固定値で出力するスケーラー回路とを有する。

Description

映像表示装置
 本発明は複数種類の映像信号を受け付け可能な映像表示装置に関する。
 複数種類の映像信号(RGB信号、YCbCr信号、あるいは異なる解像度の映像信号)を受け付ける映像表示装置(例えば、プロジェクター)では、入力された映像信号の種類や解像度を判別し、その判別結果に応じて最適な画像処理に切り替えて映像を表示する。映像信号の種類や解像度を判別する方法については、例えば特許文献1に記載されている。
 なお、RGB信号は、R(赤)、G(緑)、B(青)の3原色の色信号と複数種類の同期信号とを有し、YCbCr信号は、Y(輝度)信号と、Cr(R-Y)の色差信号と、Cb(B-Y)の色差信号と、複数種類の同期信号とを有する。
 また、映像信号の解像度には、多数のモードが知られており、例えばVGA,SVGA,XGA,WXGA,SXGA,SXGA+,WSXGA,+UXGA,WUXGA,QXGA等がある。
 図1は、背景技術の映像表示装置の構成を示すブロック図である。なお、図1に示す映像表示装置は、上記特許文献1に記載された構成である。
 図1に示すように、背景技術の映像表示装置は、A/Dコンバータ1、信号判別監視回路2、スケーラー(Scaler)回路3、CPU4、パネル(Panel)駆動回路5及び表示パネル6を備えている。
 A/Dコンバータ1は、コンピュータや種々の映像再生装置から入力された、同期信号を含む映像信号をデジタル信号に変換する。
 信号判別監視回路2は、入力された映像信号(以下、入力映像信号と称す)から水平同期信号及び垂直同期信号を分離し、該水平同期信号及び垂直同期信号から入力映像信号の種類や解像度の判別に必要な各種の情報を検出し、検出した情報をCPUへ出力する。なお、映像表示装置には、不図示の同期分離部によって映像信号から水平同期信号及び垂直同期信号が分離されて信号判別監視回路2に供給される構成もある。
 信号判別監視回路2で検出する情報としては、水平同期周波数、垂直同期周波数、総ライン数、同期極性(NegaまたはPosi)、同期タイプ(Sep(水平、垂直周波数)、CS(コンポジットシンク:複合同期)またはSync on G(緑信号同期)、Tri Sync(三値同期))、スキャンタイプ(Interlaced:インターレース、またはNon-Interlaced:ノンインターレース)、垂直同期幅、有効映像ライン数等がある。
 CPU4は、信号判別監視回路2で検出された情報を用いて入力映像信号の変更有無並びに変更後の入力映像信号の種類や解像度を判別し、該判別結果に基づいて入力映像信号に対応した画像処理で必要な各種の設定処理を行う。CPU4が設定するパラメータとしては、例えばA/Dコンバータ1で用いるクロックを生成するためのPLL回路(不図示)の分周比や位相、スケーラー回路3で用いる解像度変換用データ、表示映像のアスペクト比、カラーシステム等がある。
 スケーラー回路3は、CPU4によって設定されたパラメータにしたがって入力映像信号の解像度を表示パネル6の解像度に変換し、表示パネル6に映像を表示させるための映像表示信号を生成してパネル駆動回路5へ出力する。
 信号判別監視回路2及びスケーラー回路3は、メモリ、各種の論理回路から成るLSI、プログラムにしたがって処理を実行するCPU等によって実現できる。
 パネル駆動回路5は、スケーラー回路3から出力された映像表示信号にしたがって表示パネル6に映像を形成する。表示パネル6に形成された映像は、例えば光源を含む不図示の投射用光学系によってスクリーン等へ投影される。
 表示パネル6には、映像表示装置が直視型の表示装置の場合は、例えばLCD(Liquid Crystal Display)が用いられ、映像表示装置が投射型の表示装置の場合は、例えばDMD(Digital Mirror Device)が用いられる。
 図1に示すように、スケーラー回路3は、フレームメモリ31、映像入力部32、解像度変換部33、映像出力部34、同期切替えスイッチ35及び同期信号生成回路36を備えている。
 フレームメモリ31は、順次入力される映像信号のデータ(以下、映像データと称す)を1フレーム単位で一時的に保存する。フレームメモリ31は、例えば3フレーム以上の映像データが格納可能なメモリ容量を備えている。フレームメモリ31には映像入力部32によって映像データが1フレーム単位で保存され、解像度変換部33によって解像度が変換された後、映像出力部34により映像表示信号としてパネル駆動部5へ出力される。
 このとき、同期切替えスイッチ35は、CPU4からの指示にしたがって入力映像信号から分離された垂直同期信号、または同期信号生成回路36で生成した、入力映像信号に対して非同期なパネル用垂直同期信号(60Hz)のいずれか一方を映像出力部34へ供給する。映像出力部34は、同期切替えスイッチ35から供給された垂直同期信号を映像表示信号と共にパネル駆動回路5へ出力する。
 例えば表示パネル6で表示可能な垂直同期周波数が60Hz以下の場合、入力映像信号から分離した垂直同期信号の周波数が60Hzよりも高いと、該垂直同期信号に同期して表示パネル6に映像を表示できないことがある。そこで、背景技術の映像表示装置では、入力映像信号から得られる垂直同期信号の周波数が60Hz以下の場合は、この垂直同期信号を用いて表示パネル6に映像を表示し、60Hzより高い周波数の場合は入力映像信号に対して非同期なパネル用垂直同期信号(60Hz)を用いて表示パネル6に映像を表示している。
 このような構成において、図1に示した映像表示装置では、入力映像信号の種類や解像度を判別する信号判別処理、判別した入力映像信号に対応した画像処理を設定する画像処理設定、映像信号の変化を監視する信号監視処理を順次実行することで、入力映像信号の種類や解像度を誤りなく判定し、該映像信号に対応した適切な画像処理を実施して映像を表示している。
 次に、図1に示した背景技術の映像表示装置で実行する信号判別処理、画像処理設定及び信号監視処理について具体的に説明する。
 以下では、映像再生装置としてコンピュータが用いられ、該コンピュータの外部映像出力端子から出力された映像信号(RGB信号)が映像表示装置へ入力され、該映像信号の解像度がWSXGA+からWUXGAへ切り替わる場合を例にして背景技術の映像表示装置の動作について説明する。なお、WSXGA+の信号仕様は表1に示すとおりであり、WUXGAの信号仕様は表2に示すとおりである。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
 映像表示装置は、WSXGA+の映像信号が入力されると、まず信号判別処理として、信号判別監視回路2により水平同期信号及び垂直同期信号の間隔を所定の基準クロックを用いてカウントし、水平同期周波数(64.674KHz:誤差±1%精度)及び垂直同期周波数(59.883Hz:誤差±0.5%精度)をそれぞれ測定する。
 また、信号判別監視回路2は、水平同期周波数及び垂直同期周波数の測定時に得られたカウント値より映像信号の総ライン数(1080Line:誤差±1%精度)を算出し、算出した総ライン数を基に、入力映像信号の有効映像ライン数を決定する(1050Line)。
 さらに、信号判別監視回路2は、水平同期信号及び垂直同期信号から映像信号の同期極性(H:Posi、V:Nega)、同期タイプ(Sep)、スキャンタイプ(Non-Interlaced)及び垂直同期信号幅(6Line)を検出し、これらの情報をCPU4へ出力する。
 CPU4は、信号判別監視回路2で検出した各種の情報から入力映像信号の種類(RGB信号)及び解像度(WSXGA+)を確定し、表示映像のアスペクト比16:10を決定する。
 このとき、CPU4は、入力映像信号に変更があるか否かの誤判定を避けるため、CPU4の処理周期(例えば、25msec)毎に信号判別監視回路2から複数回(例えば、5回)情報(例えば、水平同期周波数)を取得し、その情報を基に入力映像信号の変更を検出する。また、入力映像信号の変更を検出すると、信号判別監視回路2から複数回(例えば、3回)情報を取得し、変更後の入力映像信号の種類や解像度を判定する。
 CPU4は、入力映像信号の種類や解像度が確定すると、画像処理設定に移行し、確定した入力映像信号の種類(RGB信号)や解像度(WSXGA+)に対応したパラメータ値(A/Dコンバータ1用の分周比及び位相、スケーラー回路3用の解像度変換データ、アスペクト比、カラーシステム)をA/Dコンバータ1及びスケーラー回路3に供給する。
 その後、映像表示装置は、入力映像信号の信号監視処理へ移行する。
 信号監視処理では、測定精度を信号判別処理よりも狭い範囲に設定して、信号判別監視回路2により、上記信号判別処理と同様に、入力映像信号の水平同期周波数(64.7KHz:誤差±0.5%精度)および垂直同期周波数(60Hz:誤差±0.25%精度)の測定で得られたカウント値より入力映像信号の総ライン数1080Line(誤差±0.5%精度)を算出する。
 また、CPU4は、その処理周期毎に、信号判別監視回路2で検出された同期極性(H:Posi、V:Nega)、同期タイプ(Sep)、スキャンタイプ(Non-Interlaced)、垂直同期幅を取得し、入力映像信号の種類や解像度の変化を監視する。
 そして、映像表示装置は、入力映像信号がWSXGA+からWUXGAに変更された場合は、信号判別監視回路2で信号が変わったことを検出し、表示映像をミュート(Mute)し、信号判別処理に移行する。なお、このとき背景技術の映像表示装置では、入力映像信号が変更されると、ブルー映像やロゴ(Logo)を表示する場合もある。
 信号判別処理では、上記と同様に、信号判別監視回路2により水平同期信号及び垂直同期信号の間隔を所定の基準クロックを用いてカウントし、水平同期周波数(74.038KHz:誤差±1%精度)及び垂直同期周波数(59.95Hz:誤差±0.5%精度)をそれぞれ測定する。
 また、信号判別監視回路2は、水平同期周波数及び垂直同期周波数のカウント値より映像信号の総ライン数(1235Line:誤差±1%精度)を算出し、算出した総ライン数を基に、入力映像信号の有効映像ライン数を決定する(1200Line)。
 さらに、信号判別監視回路2は、水平同期信号及び垂直同期信号から映像信号の同期極性(H:Posi、V:Nega)、同期タイプ(Sep)、スキャンタイプ(Non-Interlaced)及び垂直同期信号幅(6Line)を検出し、これらの情報をCPU4へ出力する。
 CPU4は、信号判別監視回路2で検出した各種の情報から入力映像信号の種類(RGB信号)及び解像度(WUXGA)を確定し、アスペクト比16:10を決定する。
 このとき、CPU4は、入力映像信号に変更があるか否かの誤判定を避けるため、CPU4の処理周期(例えば、25msec)毎に信号判別監視回路2から複数回(例えば、5回)情報(例えば、水平同期周波数)を取得し、その情報を基に入力映像信号の変更を検出する。また、入力映像信号の変更を検出すると、信号判別監視回路2から複数回(例えば、3回)情報を取得し、変更後の入力映像信号の種類や解像度を判定する。
 CPU4は、入力映像信号の種類や解像度が確定すると、画像処理設定に移行し、確定した入力映像信号の種類(RGB信号)や解像度(WUXGA)に対応したパラメータ値(A/Dコンバータ1用の分周比及び位相、スケーラー回路3用の解像度変換データ、アスペクト比、カラーシステム)をA/Dコンバータ1及びスケーラー回路3に供給する。
 以降、映像表示装置は、映像信号の信号監視処理へ移行し、上記と同様の処理を繰り返す。
 ここで、入力映像信号が変更されたか否かの判定に要する時間は、上述したように誤判定を避けるために信号判別監視回路2による複数回の検出結果を用いるため、入力映像信号の安定度に依存する。そのため、背景技術の映像表示装置では、入力映像信号の変更有無を判定するまでに1秒から2秒程度要する。また、入力映像信号の変更有無の判定に時間を要することで、入力映像信号が変更されてから変更後の入力映像信号の種類や解像度に応じた画像処理が確定するまでに2秒から4秒程度の時間を要する。そのため、これらの処理の間に乱れた映像が表示されてしまう問題もある。
先行技術文献
特開2007-96875号公報
 そこで、本発明は、入力される映像信号の種類や解像度の変更有無をより短い時間で判定できると共に変更時の表示画像の乱れがない映像表示装置を提供することを目的とする。
 上記目的を達成するため本発明の映像表示装置は、入力された映像信号に基づいて映像を表示するための映像表示信号を生成し、前記映像表示信号にしたがって映像を表示する映像表示装置であって、
 前記映像信号の変更時に入力される全黒信号を検出する全黒検出回路を備え、前記全黒検出回路により前記映像信号の全黒を検出すると、次に入力されるフレームの映像信号に含まれる水平同期信号の周波数が予め設定された所定値以上変化したか否かを判定することで入力された映像信号の解像度が変更されたか否かを検出し、該映像信号の解像度の変更を検出すると、該検出結果を示す変更検出信号を出力する信号判別監視回路と、
 前記変更検出信号を受信すると、表示映像を静止状態にするために前記映像表示信号を固定値で出力するスケーラー回路と、
を有する。
図1は、背景技術の映像表示装置の構成を示すブロック図である。 図2は、外部へ出力する映像信号を切替えるときの映像再生装置の動作例を示す模式図である。 図3は、本発明の映像表示装置の一構成例を示すブロック図である。 図4は、図3に示した全黒検出回路の一構成例を示すブロック図である。 図5は、図3に示した映像表示装置の入力映像信号の変更時の動作例を示す模式図である。
 次に本発明について図面を参照して説明する。
 一般に、コンピュータや種々の映像再生装置では、外部の映像表示装置に対して出力する映像信号の種類や解像度を変更する場合、該映像信号を、一旦、全黒(0V)に設定し、その後、種類や解像度を変更した映像信号を出力する。
 図2は外部へ出力する映像信号を切替えるときの映像再生装置の動作例を示す模式図である。図2は映像信号の解像度をWSXGA+からWUXGAへ変更する場合の、映像再生装置(コンピュータ)の動作例を示している。
 図2に示すように、映像信号の解像度をWSXGA+からWUXGAへ変更する場合、コンピュータは、まずWSXGA+の信号仕様を維持しつつ映像をミュート(全黒)する。
 次に、コンピュータは、映像をミュート(全黒)しつつ信号仕様をWUXGAへ変更する。
 最後に、コンピュータは、映像のミュート(全黒)を解除する。
 本発明の映像表示装置では、入力映像の全黒(0V)を検出することで入力映像信号の種類や解像度の変更有無を判定すると共に、入力映像信号の種類や解像度の変更時に表示映像の乱れを抑制するための手法を提案する。
 図3は本発明の映像表示装置の一構成例を示すブロック図である。
 図3に示すように、本発明の映像表示装置は、図1に示した背景技術の映像表示装置が備える信号判別監視回路2に、入力映像信号が全黒(0V)であるか否かを検出する全黒検出回路21を追加した構成である。映像表示装置のその他の構成は図1に示した背景技術の映像表示装置と同様であるため、その説明は省略する。
 図4は、図3に示した全黒検出回路の一構成例を示すブロック図である。
 図4に示すように、全黒検出回路21は、比較器53、AND回路54、第1のラッチ回路56及び第2のラッチ回路58を備えている。
 比較器53は、入力映像信号(RGB信号)の色毎の信号レベルと予め設定された黒レベル値とを比較し、その比較結果を出力する。比較器53は、例えば、入力映像信号の各色の信号レベルがそれぞれ黒レベル値よりも小さい場合、比較結果として値「1」(黒Level)を出力する。映像信号の色毎の信号レベルが1色でも黒レベル値より大きい場合、比較結果として値「0」(非黒Level)を出力する。
 AND回路54は、比較器53の出力値と第1のラッチ回路56の出力値の論理積結果(1Bit)を、第1のラッチ回路56及び第2のラッチ回路58にそれぞれ出力する。
 第1のラッチ回路56は、水平同期信号及び垂直同期信号からPLL回路(不図示)によって生成された、これらの同期信号に同期したドットクロック信号(DotCLK)の立ち上りまたは立ち下りに同期してAND回路54から出力された論理積結果をラッチ(記憶)し、ラッチした値をAND回路54の入力に帰還する。第1のラッチ回路56でラッチ(記憶)している値は、垂直同期信号のタイミングで初期値(この場合は「1」)にリセットされる。
 すなわち、AND回路54は、パルス状の垂直同期信号が出力されてから次の垂直同期信号が出力されるまでに、入力映像信号の各色の信号レベルが黒レベル値よりも小さければ値「1」(黒Level)を出力し続け、入力映像信号の各色の信号レベルが黒レベル値よりも一瞬でも大きくなると値「0」(非黒Level)を出力し続ける。
 AND回路54の出力値は、垂直同期信号のタイミングで第2のラッチ回路58でラッチ(記憶)され、黒検出信号として出力される。第2のラッチ回路58から出力される黒検出信号は、垂直同期信号のタイミングで更新される。
 図5は、図3に示した映像表示装置の入力映像信号の変更時の動作例を示す模式図である。
 なお、図5は、横軸方向に配置された映像表示装置の各構成要素に対応する入力画像が時間の推移(縦軸方向)と共に変化していく様子を示している。また、図5は、入力映像信号の解像度がWSXGA+からWUXGAに切り替わるときの様子を示している。映像表示装置が備える表示パネルの解像度はWUXGAに対応しているものとする。
 図5に示すように、映像信号の解像度をWSXGA+からWUXGAへ変更するため、本実施形態の映像表示装置に全黒(0V)の映像信号が入力されると(図5(a))、信号判別監視回路2が備える全黒検出回路21により入力映像信号の全黒(0V)が検出される。
 本実施形態の映像表示装置は、信号判別監視回路2の全黒検出回路21により映像信号が全黒(0V)であることを検出すると、信号判別処理に移行し、信号判別監視回路2から全黒(0V)の検出結果を示す黒検出信号を、CPU4を介すことなくスケーラー回路3に出力する。スケーラー回路3は、信号判別監視回路2から黒検出信号を受信すると、同期切替えスイッチ35により同期信号生成回路36で生成した、入力映像信号に対して非同期なパネル用垂直同期信号(60Hz)を映像出力部34に供給し、映像出力部34により映像表示信号と共にパネル用垂直同期信号(60Hz)をパネル駆動回路5へ出力する(図5(b))。
 信号判別監視回路2は、信号判別処理に移行すると、まず切替え後の映像信号に含まれる水平同期信号及び垂直同期信号の間隔を所定の基準クロックを用いてカウントし、水平同期周波数(74.038KHz:誤差±1%精度)及び垂直同期周波数(59.95Hz:誤差±0.5%精度)をそれぞれ測定する。
 また、信号判別監視回路2は、全黒検出回路21により入力映像信号の全黒(0V)を検出すると、次に入力されるフレーム(16.67msec後)の映像信号に含まれる水平同期信号の周波数が予め設定された所定値(例えば、±0.5%)以上変化したか否かを判定することで、入力映像信号の解像度が変更されたか否かを検出する。信号判別監視回路2は、水平同期信号の周波数が所定値以上変化している場合、該検出結果を示す変更検出信号を、CPU4を介すことなくスケーラー回路3へ出力する(図5(c))。スケーラー回路3は、信号判別監視回路2から変更検出信号を受信すると、映像出力部34から出力する映像表示信号を固定値に設定し、表示パネル6で表示する映像を静止(Freeze)させる。
 また、信号判別監視回路2は、水平同期周波数及び垂直同期周波数のカウント値より映像信号の総ライン数(1235Line:誤差±1%精度)を算出し、算出した総ライン数を基に、入力映像信号の有効映像ライン数を決定する(1200Line)。
 さらに、信号判別監視回路2は、水平同期信号及び垂直同期信号から映像信号の同期極性(H:Posi、V:Nega)、同期タイプ(Sep)、スキャンタイプ(Non-Interlaced)及び垂直同期信号幅(6Line)を検出し、これらの情報をCPU4へ出力する。
 CPU4は、信号判別監視回路2で取得した各種の情報から入力映像信号の種類(RGB信号)及び解像度(WUXGA)を判定し、アスペクト比16:10を確定する。
 CPU4は、入力映像信号の種類や解像度が確定すると、画像処理設定に移行し、確定した入力映像信号の種類や解像度(WUXGA)に対応したパラメータ値(A/Dコンバータ1用の分周比及び位相、スケーラー回路3用の解像度変換データ、アスペクト比、カラーシステム)をA/Dコンバータ1及びスケーラー回路3に供給する。このとき、信号判別監視回路2は、スケーラー回路3の映像出力部34に表示映像の静止状態(freeze)を維持させる(図5(d))。
 CPU4による画像処理設定が完了すると、信号判別監視回路2は、画像処理設定完了を示す設定完了信号をスケーラー回路3に出力する。
 スケーラー回路3は、信号判別監視回路2から設定完了信号を受信すると、映像出力部34による表示映像の静止状態を解除し、同期切替えスイッチ35により入力映像信号から分離した垂直同期信号を映像出力部34に供給し、映像出力部34により該垂直同期信号及び変更後の映像信号から生成した映像表示信号をパネル駆動回路5へ出力する(図5(e))。
 ここで、図5に示す動作例では、入力映像信号の解像度をWSXGA+からWUXGAへ切替えているため、垂直同期周波数は共に60Hz以下である。したがって、画像処理設定後、WSXGA+の映像信号及びWUXGAの映像信号は、入力映像信号の垂直同期信号に同期して表示パネル6に映像が表示される。そのため、信号判別処理及び画像処理設定時にパネル用垂直同期信号(60Hz)を用いる必要がないようにも考えられる。
 しかしながら、表1及び表2で示したように、WSXGA+の垂直同期周波数は59.883Hzであり、WUXGAの垂直同期周波数は59.95Hzであるため、わずかに異なっている。そのため、信号判別処理及び画像処理設定時に入力映像信号から分離した垂直同期信号を用いると、表示映像の静止状態(Freeze)を解除した瞬間に表示映像が垂直方向に微動する可能性がある。
 そのため、本実施形態の映像表示装置では、入力映像信号の全黒を検出した時点で、非同期のパネル用垂直同期信号(60Hz)を用いた映像表示に切替え、信号判別処理及び画像処理設定の完了後、変更後の入力映像信号から分離した垂直同期信号を用いた映像表示に切替える(図5(f))。
 最後に、映像表示装置は、信号監視処理に移行する。信号判別監視回路2は、信号監視処理において、CPU4の処理周期(例えば、25msec)ではなく、入力映像信号から分離した垂直同期信号の周期毎(垂直同期周波数が60Hzの場合は16.67msec)に、入力映像信号の種類及び解像度の変化を上記信号判別処理と同様の手順で監視する。
 本発明の映像表示装置によれば、入力映像信号の全黒を検出した時点で入力映像信号に変更があると判定し、次に入力されるフレームの映像信号に含まれる、例えば水平同期周波数の変化の有無により入力映像信号の解像度の変更を検出するため、背景技術のように信号判別監視回路2による複数回の検出結果を用いて入力映像信号の変更有無を判定する必要がない。そのため、入力映像信号の変更有無の判定に要する時間を短縮できる。
 また、本実施形態の映像表示装置では、水平同期周波数の変化により入力映像信号の解像度の変更を検出すると、表示映像を静止させ、変更後の入力映像信号に対応した画像処理設定が完了した後、表示映像の静止状態を解除するため、表示映像が乱れることなく、かつ継ぎ目なく、変更後の入力映像信号の種類や解像度に応じた映像を表示できる。
 以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細は本願発明のスコープ内で当業者が理解し得る様々な変更が可能である。

Claims (4)

  1.  入力された映像信号に基づいて映像を表示するための映像表示信号を生成し、前記映像表示信号にしたがって映像を表示する映像表示装置であって、
     前記映像信号の変更時に入力される全黒信号を検出する全黒検出回路を備え、前記全黒検出回路により前記映像信号の全黒を検出すると、次に入力されるフレームの映像信号に含まれる水平同期信号の周波数が予め設定された所定値以上変化したか否かを判定することで入力された映像信号の解像度が変更されたか否かを検出し、該映像信号の解像度の変更を検出すると、該検出結果を示す変更検出信号を出力する信号判別監視回路と、
     前記変更検出信号を受信すると、表示映像を静止状態にするために前記映像表示信号を固定値で出力するスケーラー回路と、
    を有する映像表示装置。
  2.  前記信号判別監視回路は、
     変更後の映像信号に対応した画像処理の設定が完了すると、該画像処理の設定完了を示す設定完了信号を出力し、
     前記スケーラー回路は、
     前記設定完了信号を受信すると、前記表示映像の静止状態を解除する請求項1記載の映像表示装置。
  3.  前記信号判別監視回路は、
     前記全黒検出回路により前記映像信号の全黒を検出すると、該検出結果を示す黒検出信号を出力し、
     前記スケーラー回路は、
     前記映像信号に対して非同期な垂直同期信号であるパネル用垂直同期信号を生成する同期信号生成回路を備え、前記黒検出信号を受信すると、前記パネル用垂直同期信号と共に、生成した前記映像表示信号を出力する請求項1記載の映像表示装置。
  4.  前記信号判別監視回路は、
     変更後の映像信号に対応した画像処理の設定が完了すると、該画像処理の設定完了を示す設定完了信号を出力し、
     前記スケーラー回路は、
     前記設定完了信号を受信すると、前記変更後の映像信号から分離した垂直同期信号と共に、生成した前記映像表示信号を出力する請求項3記載の映像表示装置。
PCT/JP2009/056465 2009-03-30 2009-03-30 映像表示装置 Ceased WO2010116443A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011508086A JP5077727B2 (ja) 2009-03-30 2009-03-30 映像表示装置
PCT/JP2009/056465 WO2010116443A1 (ja) 2009-03-30 2009-03-30 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/056465 WO2010116443A1 (ja) 2009-03-30 2009-03-30 映像表示装置

Publications (1)

Publication Number Publication Date
WO2010116443A1 true WO2010116443A1 (ja) 2010-10-14

Family

ID=42935754

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/056465 Ceased WO2010116443A1 (ja) 2009-03-30 2009-03-30 映像表示装置

Country Status (2)

Country Link
JP (1) JP5077727B2 (ja)
WO (1) WO2010116443A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115225797B (zh) * 2022-07-19 2024-04-16 卡莱特云科技股份有限公司 一种基于接收卡的快门同步拍摄方法、系统及接收卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153989A (ja) * 1996-11-22 1998-06-09 Nec Home Electron Ltd ドットクロック回路
JP2004219726A (ja) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 画像表示装置
JP2007096875A (ja) * 2005-09-29 2007-04-12 Nec Viewtechnology Ltd 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法
JP2008180830A (ja) * 2007-01-24 2008-08-07 Hitachi Displays Ltd 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10153989A (ja) * 1996-11-22 1998-06-09 Nec Home Electron Ltd ドットクロック回路
JP2004219726A (ja) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd 画像表示装置
JP2007096875A (ja) * 2005-09-29 2007-04-12 Nec Viewtechnology Ltd 映像信号判定装置、映像表示装置、映像信号判定方法および映像表示方法
JP2008180830A (ja) * 2007-01-24 2008-08-07 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
JPWO2010116443A1 (ja) 2012-10-11
JP5077727B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
US20080316361A1 (en) Picture signal processing device and picture signal processing method
JP5187790B2 (ja) 映像表示装置
WO1998020476A1 (en) Picture reproducing device, projector, picture reproducing system, and information storing medium
US7812888B2 (en) Video signal determination device, a video display device, a video signal determination method, and a video display method for determining the type of a video signal that contains a synchronizing signal
US6563484B1 (en) Apparatus and method for processing synchronizing signal of monitor
KR100696600B1 (ko) 영상 신호 판별 장치 및 영상 신호 판별 방법
JP5077727B2 (ja) 映像表示装置
JP4669854B2 (ja) 映像処理プロセッサおよび映像遅延測定方法
JP5213081B2 (ja) 映像表示装置
KR101101812B1 (ko) 디스플레이장치 및 그 제어방법
EP0978819A1 (en) Image display apparatus
CN107295407B (zh) 用于确定vbo信号的故障来源的装置
JP2013156612A (ja) 表示装置
JP3891151B2 (ja) 画像表示装置および画像表示方法
US10863058B2 (en) Image processing device, display device, and image processing method
US7548233B1 (en) Method and system for image scaling output timing calculation and remapping
US12002430B2 (en) Display device and display control method
KR100705835B1 (ko) 해상도 판단 장치 및 해상도 판단 방법
JP2016163334A (ja) 同期信号生成装置、同期信号生成方法、映像処理装置、およびプログラム
JP2001086428A (ja) 映像表示装置及びマルチ画面表示装置
KR100609058B1 (ko) 디스플레이장치 및 그 제어방법
EP1734495A2 (en) Picture signal processing device
JP2011141320A (ja) 表示装置
JP2007293360A (ja) 表示装置および表示方法
KR20050022886A (ko) 동기신호 분리장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09842953

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011508086

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09842953

Country of ref document: EP

Kind code of ref document: A1