[go: up one dir, main page]

WO2010021278A1 - 熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板 - Google Patents

熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板 Download PDF

Info

Publication number
WO2010021278A1
WO2010021278A1 PCT/JP2009/064230 JP2009064230W WO2010021278A1 WO 2010021278 A1 WO2010021278 A1 WO 2010021278A1 JP 2009064230 W JP2009064230 W JP 2009064230W WO 2010021278 A1 WO2010021278 A1 WO 2010021278A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin film
layer
circuit
circuit board
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/064230
Other languages
English (en)
French (fr)
Inventor
茂紀 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FCM Co Ltd
Original Assignee
FCM Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FCM Co Ltd filed Critical FCM Co Ltd
Publication of WO2010021278A1 publication Critical patent/WO2010021278A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Definitions

  • the present invention relates to a multilayer laminated circuit board, and more particularly to a multilayer laminated circuit board in which disconnection of a metal circuit is unlikely to occur.
  • Products around us such as electrical products, electronic products, semiconductor products, antenna circuit boards, IC cards, robots, etc., are all popular in small products that do not take up space, and the appearance of smaller products Is expected.
  • technological development of product miniaturization has been advanced from both the approach of downsizing the outer shape of the product and the approach of downsizing the inside of the product.
  • the miniaturization of the product by the approach of miniaturizing the outer shape of the product is already close to the limit, and the miniaturization inside the product has come to be expected.
  • a conventional circuit board uses a single board and forms a metal circuit on one or both sides of the board. Then, miniaturization of the metal circuit has realized miniaturization of the circuit board.
  • a multilayer laminated circuit board in which a plurality of circuit boards are superposed has been developed as a method that can be made much smaller than when a single board is used. By superposing a plurality of circuit boards in this way to form a three-dimensional metal circuit structure, it is possible to design a circuit that is more complex than a planar metal circuit structure using a single board.
  • Such a multilayer laminated circuit board is generally manufactured by a method called a build-up method.
  • a build-up method In order to manufacture a multilayer laminated circuit board by this method, first, an insulating resin film is prepared. And a conductive layer is formed in the front and back of this resin film. Next, unnecessary portions of the conductive layer formed on the front and back surfaces of the resin film are removed by etching, and the conductive layer left without being removed becomes a metal circuit. And an adhesive agent is apply
  • the multilayer laminated circuit board formed by this build-up method has a problem that the metal circuit is disconnected when heat is applied to itself.
  • Patent Document 1 Japanese Patent Laid-Open No. 2005-243911
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2007-266481
  • a multilayer laminated circuit board in which a conductive resin or conductive paste is filled in a conductive via of the multilayer laminated circuit board to prevent disconnection of a metal circuit (for example, Japanese Patent Application Laid-Open No. 2007-2007).
  • a metal circuit for example, Japanese Patent Application Laid-Open No. 2007-2007.
  • Patent Document 4 Patent Document 4
  • JP-A-2005-223010 Patent Document 5
  • the metal circuit may be disconnected due to heat generated when conducting for a long period of time.
  • Patent Document 7 discloses that a resin film located in an inner layer out of a plurality of resin films included in a multilayer laminated circuit board is changed to an outer layer.
  • JP 2005-243911 A Japanese Patent Laid-Open No. 2007-266481 JP 2008-060582 A JP 2007-335631 A JP 2005-223010 A JP 2008-091439 A JP 2005-191244 A
  • the present invention has been made in view of such a current situation, and an object of the present invention is to provide a multilayer laminated circuit board in which disconnection of a metal circuit is less likely to occur.
  • the multilayer laminated circuit board of the present invention has a laminated structure in which resin films and circuit layers are alternately laminated.
  • the resin film is formed by processing a long one, and the front and back sides of the resin film are formed.
  • One or more conductive vias penetrating therethrough, the circuit layer includes a metal circuit, the metal circuit is formed in the resin film and the conductive via, and the base layer and the plating formed on the base layer by electroplating
  • the underlayer includes an antioxidant layer and an underlayer metal layer, and the antioxidation layer includes at least one metal selected from the group consisting of Ni, Ti, Co, and Si or at least one of the metal.
  • the alloy including seeds or an alloy including Cr, and the underlying metal layer includes at least one metal selected from the group consisting of Cu, Au, Ag, Sn, Ni, Bi, and Zn, or at least the metal
  • the thermal expansion coefficient of any one of the resin films is different from the thermal expansion coefficient of at least one other resin film, and is the resin film having the maximum thermal expansion coefficient.
  • the thermal expansion coefficient is E and the thermal expansion coefficient of the resin film having the minimum thermal expansion coefficient is F, 0.015 ⁇ F / E ⁇ 0.4, and any one layer of the resin films
  • the thickness of the film is A and the thickness of the circuit layer adjacent to the resin film is B, 0.015 ⁇ B / A ⁇ 8.75, and one of the resin films of one of the resin films
  • the area of the surface is C and the area occupied by the metal circuit formed on the surface of the resin film is D, 0.2 ⁇ D / C ⁇ 0.7.
  • the thermal expansion coefficient of the resin film is preferably 1 ppm / ° C. or more and 300 ppm / ° C. or less.
  • the circuit layer is in contact with one or more conductive connection portions, and the cross-sectional area of at least one conductive connection portion of the conductive connection portions is preferably 0.2 mm 2 or less.
  • the present invention is a component or product using a multilayer laminated circuit board.
  • the product is preferably an electric product, an electronic product, a semiconductor product, an antenna circuit board, an IC card, a solar cell, an automobile, or a robot.
  • the multilayer laminated circuit board of the present invention has an effect that the disconnection of the metal circuit hardly occurs by having each of the above-described configurations.
  • sectional drawing which shows an example of the multilayer laminated circuit board of this invention. It is typical sectional drawing which shows an example of the usage condition of the multilayer laminated circuit board of this invention. It is typical sectional drawing which shows the resin film after forming a conduction
  • FIG. 1 is a schematic cross-sectional view showing an example of a multilayer laminated circuit board of the present invention.
  • the same reference numerals represent the same or corresponding parts.
  • the multilayer laminated circuit board 1 of the present invention includes a laminated structure in which resin films 100 and circuit layers 200 are alternately laminated, as shown in FIG. 1 shows a structure in which three layers of resin films 100 are laminated, the minimum number of layers in the laminated structure in the present invention is that in which two layers of resin films 100 are laminated. In this case, the number of stacked circuit layers 200 can be two or three.
  • the maximum number of laminated structures in the present invention is not particularly limited, and can be laminated according to the use, but generally, about 2 to 30 layers of resin film 100 are generally laminated. Each configuration included in the multilayer laminated circuit board of the present invention will be described below.
  • the multilayer laminated circuit board of the present invention includes two or more resin films.
  • This resin film is made of an insulating material, and any conventionally known resin film used for this type of application can be used.
  • a resin film such as polyimide (PI), acrylic, liquid crystal polymer (LCP), polyethylene terephthalate (PET), polyethylene naphthalate (PEN) can be used as such a resin film.
  • the thickness of the resin film 100 is preferably 4 ⁇ m or more and 200 ⁇ m or less, and more preferably 4 ⁇ m or more and 50 ⁇ m or less.
  • the thickness of the resin film is less than 4 ⁇ m, the workability may be deteriorated.
  • the thickness is more than 200 ⁇ m, the thickness of the multilayer laminated circuit board is increased, which is contrary to the intended purpose.
  • the circuit layer 200 formed on one or both of the front and back surfaces of the resin film 100 of the present invention includes a metal circuit 50. Further, the portion other than the metal circuit 50 of the circuit layer 200 may be filled with an insulating adhesive resin 70. When this adhesive resin is filled, the resin film 100 is placed via the adhesive resin 70. Can be pasted together. As described above, the circuit layer 200 of the present invention may be constituted only by the metal circuit 50 or may be constituted by the metal circuit 50 and the adhesive resin 70.
  • the thickness of the circuit layer 200 is preferably 2 ⁇ m or more and 200 ⁇ m or less, more preferably 3 ⁇ m or more and 35 ⁇ m or less, and further preferably 3 ⁇ m or more and 20 ⁇ m or less.
  • the thickness of the circuit layer 200 is less than 3 ⁇ m, the workability is deteriorated, which is not preferable.
  • the thickness is greater than 35 ⁇ m, the adhesion between the resin films attached to both surfaces of the circuit layer is deteriorated.
  • the metal circuit 50 includes a plating layer 140, and may further include a base layer 130 between the plating layer 140 and the resin film 100.
  • the base layer 130 and the plating layer 140 formed in the conductive via 120 may also be referred to as the metal circuit 50 for convenience.
  • the underlayer 130 functions to improve the adhesion between the plating layer 140 and the resin film 100, and may be formed of one layer or two or more layers.
  • the underlayer 130 is formed of two or more layers, it is preferable to include an antioxidant layer and an underlayer metal layer.
  • Such a base layer may be formed by any method, but can be formed by, for example, electroless plating, vapor deposition, sputtering, or the like. In particular, it is preferable to form by sputtering from the viewpoint of accurately controlling the film thickness.
  • This antioxidant layer is preferably composed of at least one metal selected from the group consisting of Ni, Cr, Ti, Co and Si or an alloy containing at least one of the metals, and the layer thickness is 2 to 20 nm is preferable.
  • the base metal layer is preferably formed on the antioxidant layer, and at least one metal selected from the group consisting of Cu, Au, Ag, Sn, Ni, Bi and Zn or at least one of the metals is used. It is preferable to use a seed-containing alloy.
  • the layer thickness of the base metal layer is preferably about 50 to 500 nm.
  • the plating layer 140 is a layer formed by electroplating, and is at least one metal selected from the group consisting of Cu, Au, Ag, Sn, Ni, Bi, and Zn, or at least one of the metals. It is preferable to comprise by the alloy containing, and it is more preferable to comprise by Cu or the alloy containing Cu.
  • the thickness of the plating layer 140 is preferably 2.5 ⁇ m or more and 300 ⁇ m or less, preferably 3 ⁇ m or more and 35 ⁇ m or less, and more preferably 0.5 ⁇ m or more and 20 ⁇ m or less.
  • Any adhesive resin 70 may be used as long as the resin films 100 used for the multilayer laminated circuit board can be attached to each other.
  • an epoxy resin or an acrylic resin can be used.
  • Resin, polyimide resin, or the like can be used.
  • Each resin film 100 constituting the multilayer laminated circuit board 1 of the present invention has one or more conductive portions, and one or more conductive vias 120 are provided in the conductive portions.
  • the conduction part is formed in a portion where the conduction of the metal circuit 50 on both sides of the resin film 100 is desired due to the configuration of the metal circuit 50, and penetrates the front and back of the resin film 100.
  • By forming one or more conducting vias the conduction between the front and back sides is ensured.
  • electrical_connection part contains all the several conduction
  • the cross-sectional area preferably occupies a region having a diameter of 5 ⁇ m or more and 3000 ⁇ m or less on the resin film. If the diameter of the conductive part is less than 5 ⁇ m, the conduction of the metal circuit formed on the front and back of the resin film may not be sufficiently ensured, and if it exceeds 3000 ⁇ m, the area occupied by the metal circuit itself becomes excessive and the intended purpose is It will be contrary to.
  • the conductive via 120 included in the conductive portion of the present invention is a hole provided so as to penetrate the front and back of the resin film 100, and is formed on the front and back of the resin film 100 by forming a metal circuit in the conductive via.
  • a metal circuit can be conducted.
  • forming a metal circuit in a conductive via means forming a metal circuit on the inner wall surface of the conductive via, and the metal circuit formed in this way is formed so as to fill the entire conductive via.
  • it may be formed in a through hole shape so that a cavity remains in the conductive via.
  • the inner diameter of the conductive via it is preferable to increase the inner diameter of the conductive via from the viewpoint of ensuring the conduction of the metal circuit on the front and back sides of the resin film.
  • the conductive via is more heated when heat is applied as described above. Since the compressive or tensile stress applied to the inner metal circuit is concentrated, disconnection of the metal circuit is likely to occur.
  • the inner diameter of the conductive via is preferably 5 ⁇ m or more and 300 ⁇ m or less, more preferably 10 ⁇ m or more and 50 ⁇ m or less, and further preferably 15 ⁇ m or more and 20 ⁇ m or less. If the inner diameter of the conductive via is larger than 300 ⁇ m, the metal circuit in the conductive via is likely to be disconnected for the reasons described above, which is not preferable. Further, if the inner diameter of the conductive via is smaller than 5 ⁇ m, it is not preferable because the processing of the conductive via becomes difficult, and it is difficult for the plating solution to enter the conductive via when electroplating to form a plating layer. .
  • the number of conductive vias 120 to be formed is preferably about 1 to 7 and more preferably about 3 to 5 with respect to one conductive portion.
  • the inner diameter of the conductive via is 5 ⁇ m or more and less than 50 ⁇ m, it is preferable to form 1 to 7 conductive vias. In the case of 50 ⁇ m or more and 300 ⁇ m or less, it is preferable to form 1 to 3 conductive vias.
  • the multilayer laminated circuit board of the present invention has three features in particular. That is, the first feature is that the thermal expansion coefficient of any one of the two or more resin films included in the multilayer laminated circuit board is the thermal expansion of at least one other resin film. It is different from the coefficient.
  • the second feature is that, when the thickness of any one of the resin films included in the multilayer laminated circuit board is A and the thickness of the circuit layer adjacent to the resin film is B, 0 .015 ⁇ B / A ⁇ 8.75.
  • the third feature is that the area of one surface of any one of the resin films included in the multilayer laminated circuit board is C, and the area occupied by the metal circuit formed on the surface is C.
  • the multilayer laminated circuit board of the present invention can make it difficult to drastically cause disconnection of the metal circuit in the conductive via due to the thermal expansion difference of the resin film due to the synergistic effect of the effects obtained by these three characteristics. .
  • the thermal expansion coefficient of any one of the resin films is different from the thermal expansion coefficient of at least one other resin film.
  • the present invention can further prevent disconnection of the metal circuit than before by providing the following structural restrictions on the multilayer laminated circuit board. it can.
  • the multilayer laminated circuit board of the present invention has a structure in which resin films and circuit layers are alternately laminated, and the thickness of any one of the resin films is A, and the thickness of the circuit layer adjacent to the resin film is B. Then, 0.015 ⁇ B / A ⁇ 8.75 is satisfied.
  • B / A the thickness of the metal circuit due to the difference in thermal expansion between the resin film and the metal circuit included in the circuit layer can be prevented, and lighter and thinner. It has an excellent effect that a short multilayer laminated circuit board can be produced.
  • the majority of the resin films included in the multilayer laminated circuit board preferably satisfy the above relationship of 0.015 ⁇ B / A ⁇ 8.75, and are included in the multilayer laminated circuit board.
  • the “circuit layer adjacent to the resin film” refers to a circuit layer in contact with one or both surfaces of the resin film.
  • the thickness of the circuit layer is B
  • the thickness of the circuit layer adjacent to the resin film is two layers, the thicker of the two circuit layers is selected. Let B be the thickness. Note that when there are two adjacent circuit layers and the thicknesses of the two circuit layers are equal, the thickness of any of the circuit layers may be B.
  • the thickness of the multilayer laminated circuit board is increased due to the thickness of the resin film with respect to the circuit layer, which is contrary to the intended purpose.
  • the thickness of the circuit layer relative to the resin film causes the resin film to bend without being able to withstand the weight of the circuit layer, particularly the metal circuit, There is a risk of hindering continuous processing.
  • the multilayer laminated circuit board of the present invention has particularly excellent effects in the range near the upper limit and the range near the lower limit in the range of the above B / A values.
  • the multilayer laminated circuit board in the range near the upper limit in the above range of B / A has a structure in which the thickness of the resin film is relatively thin with respect to the thickness of the circuit layer. With such a structure, the metal circuit is less likely to be disconnected with respect to the thermal expansion of the resin film when heat is applied, and a conductive via can be formed in the resin film in a short time, so that there is an advantage that the production efficiency is improved.
  • the range near the upper limit of the B / A value range for obtaining such an effect is preferably 0.7 ⁇ B / A ⁇ 8.75, and 1.0 ⁇ B / A ⁇ 8.75. It is more preferable that
  • the multilayer laminated circuit board in the range near the lower limit of the above B / A value range has a multilayer laminated circuit board structure in which the thickness of the circuit layer is extremely thin relative to the thickness of the resin film.
  • the range near the lower limit of the B / A value for obtaining such an effect is preferably 0.015 ⁇ B / A ⁇ 0.45, and 0.015 ⁇ B / A ⁇ 0.3. It is more preferable.
  • the multilayer laminated circuit board of the present invention if the area of one surface of the resin film is C and the area occupied by the metal circuit formed on the surface is D, 0.02 ⁇ D / C ⁇ 0.8 It is characterized by satisfying.
  • the range of the value of D / C is preferably 0.2 ⁇ D / C ⁇ 0.7, and more preferably 0.4 ⁇ D / C ⁇ 0.6.
  • the value of C is a value calculated from the dimension of the outer shape of the surface perpendicular to the thickness direction of the multilayer laminated circuit board
  • the value of D is a value calculated from the design drawing of the metal circuit.
  • the resin film is prevented from being disconnected due to a difference in thermal expansion between the resin film and the metal circuit included in the circuit layer.
  • the metal circuit occupying one surface can be arranged as densely as possible.
  • This effect can be obtained by satisfying the relationship of 0.02 ⁇ D / C ⁇ 0.8 on one surface of any one of the resin films included in the multilayer laminated circuit board. . Furthermore, it is preferable that the relationship 0.02 ⁇ D / C ⁇ 0.8 is satisfied on both surfaces of any one layer of the resin film. Moreover, it is more preferable that 0.02 ⁇ D / C ⁇ 0.8 is satisfied on both sides of each of the majority of the resin films included in the multilayer multilayer circuit board, and the multilayer multilayer circuit board includes It is more preferable that the relationship of 0.02 ⁇ D / C ⁇ 0.8 is satisfied on each side of all the resin films.
  • the value of D / C is smaller than 0.02, the area occupied by the metal circuit with respect to one surface of the resin film is small, so that the structure of the metal circuit is wasteful.
  • the value of D / C is larger than 0.8, the area occupied by the metal circuit on one surface of the resin film is large, so that the metal circuit formed on the resin film cannot follow the thermal expansion of the resin film. There is a possibility that a portion is generated and the metal circuit is disconnected.
  • the multilayer laminated circuit board of the present invention preferably has the following features A to E in addition to the features described above.
  • the thermal expansion coefficient of the resin film having the maximum thermal expansion coefficient is E
  • the thermal expansion of the resin film having the minimum thermal expansion coefficient When the coefficient is F, 0.01 ⁇ F / E ⁇ 0.5 is preferably satisfied, 0.015 ⁇ F / E ⁇ 0.4 is more preferable, and 0.018 ⁇ F / E ⁇ 0. More preferably, .35.
  • the thermal expansion coefficient in the stretching direction and the direction perpendicular to the stretching direction may be different from each other.
  • the disconnection of the metal circuit in the conduction via is considered to be caused by the combination of the thermal expansion coefficients in these three directions, it is important to balance these thermal expansion coefficients.
  • the thermal expansion coefficient of the resin film refers to the thermal expansion coefficient in the stretching direction of the resin film.
  • the thermal expansion coefficient of the resin film of the multilayer laminated circuit board of the present invention is preferably 1 ppm / ° C. or more and 300 ppm / ° C. or less, more preferably 2 ppm / ° C. or more and 200 ppm / ° C. or less, more preferably 3 ppm / ° C. or more and 150 ppm. / ° C. or less is more preferable.
  • the thermal expansion coefficient of the resin film is less than 1 ppm / ° C., the resin film itself becomes brittle.
  • the thermal expansion coefficient exceeds 300 ppm / ° C. the thermal expansion in the stretching direction of the resin film when heat is applied is too large. The circuit board is distorted, and disconnection is likely to occur in the metal circuit.
  • thermal expansion coefficient in the thickness direction of the resin film of the multilayer laminated circuit board of the present invention varies depending on the value of the thermal expansion coefficient of the material of the metal circuit filled in the conductive via, but is usually 5 ppm. / Ppm or more and 50 ppm / ° C or less is preferable, 10 ppm / ° C or more and 30 ppm / ° C or less is more preferable, and 15 ppm / ° C or more and 20 ppm / ° C or less is more preferable.
  • the thermal expansion coefficient in the direction perpendicular to the stretching direction of the resin film of the multilayer laminated circuit board of the present invention is preferably 1 ppm / ° C. or more and 300 ppm / ° C. or less, preferably 2 ppm / ° C. or more and 200 ppm. / ° C. or less is more preferable, and 3 ppm / ° C. or more and 150 ppm / ° C. or less is more preferable.
  • the resin films included in the multilayer laminated circuit board of the present invention are preferably laminated such that the values of thermal expansion coefficients are in ascending order or descending order according to the order of lamination.
  • the resin films are laminated so that the resin film closer to the heat source has a smaller coefficient of thermal expansion and the coefficient of thermal expansion of the resin film increases as the distance from the heat source increases. can do.
  • the thermal expansion coefficients of the resin films included in the multilayer laminated circuit board different in the order of lamination, the difference in expansion caused by the distance from the heat source can be effectively reduced between these resin films, Thus, disconnection of the metal circuit in the conductive via can be made difficult to occur.
  • a resin film having a large coefficient of thermal expansion is preferably used for the easily distorted portion of the multilayer laminated circuit board in order to reduce the distortion of the multilayer laminated circuit board, and the thickness of the resin film is preferably increased.
  • the resin film 100 is preferably processed and used in a long shape.
  • a long resin film for example, one having a length of about 1 to 10,000 m is preferable, and one having a length of about 100 to 3000 m is more preferable.
  • a multilayer laminated circuit board can be processed continuously and production efficiency can be improved. If the length of the long resin film is less than 1 m, it is difficult to use it in the form of a roll, and the production efficiency decreases. There is a risk that processing may be hindered.
  • the “long film” of the resin film has a length as described above and is suitable for use as a roll wound shape. Even if it is less than that, it is intended to include those that can be handled as a long one by bonding a plurality of single-layer resin films.
  • the thickness of the resin film 100 is preferably 3 ⁇ m or more and 200 ⁇ m or less.
  • the thickness of the resin film 100 is less than 3 ⁇ m, the workability is deteriorated, which is not preferable.
  • the thickness is more than 200 ⁇ m, the conductive via 120 is difficult to process, which is not preferable.
  • the multilayer laminated circuit board 1 of the present invention has a metal circuit 50 on the bottom surface of the multilayer laminated circuit board and a rigid board 301 bonded to each other with an adhesive metal 401.
  • the uppermost metal circuit 50 and the Si substrate 302 can be used as a configuration in which the adhesion metal 402 is attached.
  • each configuration in this usage mode will be described.
  • the adhesive metal used in the above-described usage mode is formed by any one of solder, bonding, stat pins, and bumps, whereby electrical connection between the rigid board and the multilayer laminated circuit board can be achieved.
  • the adhesion metal used in the above-described usage mode is formed of solder, and thereby, conduction between the Si substrate and the multilayer laminated circuit board can be achieved.
  • the Si substrate used in the above usage mode is made of a material mainly composed of Si, and is a substrate made of a material having a thermal expansion coefficient of 1 ppm / ° C. or more and 10 ppm or less. Note that a rigid substrate or a copper substrate may be used instead of the Si substrate 302.
  • the rigid substrate used in the above-described usage mode refers to a substrate made of a material having a higher thermal expansion coefficient than that of the Si substrate.
  • it can also be set as the usage aspect which uses a copper substrate instead of the rigid board
  • the uppermost Si substrate 302 has a small thermal expansion coefficient
  • the lowermost rigid substrate 301 has a large thermal expansion coefficient.
  • the resin film is preferably selected so that the resin film on the Si substrate 302 side has a smaller thermal expansion coefficient and the resin film on the rigid substrate 301 side has a larger thermal expansion coefficient.
  • the thermal expansion coefficient of the resin film disposed in the vicinity of the Si substrate 302 is preferably 2 ppm / ° C. or more and 10 ppm / ° C. or less, more preferably 3 ppm / ° C. or more and 5 ppm / ° C. or less.
  • the thermal expansion coefficient is less than 2 ppm / ° C., the multilayer laminated circuit board becomes fragile and difficult to handle, which is not preferable.
  • the thermal expansion coefficient exceeds 10 ppm / ° C., the thermal expansion coefficient of the Si substrate 302 and the heat of the resin film This is not preferable because the difference from the expansion coefficient is increased, the multilayer laminated circuit board is distorted, and the metal circuit in the conductive via is easily disconnected.
  • the thermal expansion coefficient of the resin film disposed in the vicinity of the rigid substrate 301 is a numerical value close to the thermal expansion coefficient of the rigid substrate 301.
  • the thermal expansion coefficient of the resin film disposed close to the copper substrate is the thermal expansion coefficient (16.8 ppm) of the copper substrate.
  • the coefficient of thermal expansion is preferably 10 ppm / ° C. or more and 20 ppm / ° C. or less, and more preferably 15 ppm / ° C. or more and 18 ppm / ° C. or less.
  • Each circuit layer included in the multilayer laminated circuit board of the present invention is in contact with one or more conductive connection portions.
  • the conduction connection portion is provided to ensure conduction in the thickness direction of the multilayer laminated circuit board.
  • the conductive connection portion refers to a conductive via in the case of being formed on a resin film, and in addition to the conductive via in the multilayer laminated circuit board used in the above-described usage mode, The above-mentioned adhesive metal and adhesion metal are also included.
  • the conductive connection portion has a large cross-sectional area.
  • the cross-sectional area is small. In the present invention, these conflicting requirements can be satisfied by adopting the configuration as described above, and at least one of the conductive connection portions has a cross-sectional area of 0.2 mm 2. The following has been included, and it has succeeded in dramatically improving industrial usability.
  • the multilayer laminated circuit board of the present invention is used for general components or products.
  • the product include an electric product, an electronic product, a semiconductor product, an antenna circuit board, an IC card, a solar cell, an automobile, and a robot.
  • ⁇ Manufacturing method of multilayer multilayer circuit board> In the production of the multilayer laminated circuit board of the present invention, first, conductive vias 120 penetrating the front and back are formed in each conductive part of the resin film 100, and then the entire surface of the resin film 100 (including the inner wall surface of the conductive via) is formed. An underlayer 130 is formed, and a plating layer 140 is formed thereon by electroplating. Thereafter, a part of the base layer 130 and the plating layer 140 is removed to form the metal circuit 50, and another resin film 100 is attached with the adhesive resin 70. Subsequently, a conductive via is formed at the position of the conductive portion of the newly attached resin film 100, and then a metal circuit is formed in the same manner as described above.
  • the multilayer laminated circuit board of the present invention is manufactured by continuously repeating the above operation using a long resin film.
  • the metal circuit 50 is formed of a plating layer formed by electroplating as described above, because disconnection is unlikely to occur in the metal circuit in the conductive via, and even if the resin film is multilayered, cost improvement can be suppressed.
  • the metal circuit 50 of the multilayer laminated circuit board 1 of the present invention may be formed by, for example, either an etching method or a semi-additive method.
  • a metal layer is formed by forming a plating layer on the entire surface of the resin film (including the inner wall surface of the conductive via) by electroplating, and then removing the plating layer and the underlayer which become unnecessary portions by etching. It is a method of forming.
  • a portion of the resin film surface (including the inner wall surface of the conductive via) that is not a circuit is masked with a resist, and then a plating layer having a required thickness is formed by electroplating.
  • the metal circuit is formed by peeling the film.
  • a method for manufacturing a multilayer circuit board will be described by taking a semi-additive method as an example of a method for forming a metal circuit.
  • the manufacturing method repeats a conductive via formation process, an underlayer formation process, a resist formation process, an exposure process, a development process, an activation process, a plating layer formation process, a resist peeling process, a soft etching process, and a resin film lamination process in this order.
  • This is a method of manufacturing a multilayer laminated circuit board.
  • conductive vias 120 are formed on the resin film 100 so as to form conductive portions (FIG. 3).
  • any device can be used as long as it can adjust the formation of the conductive via so that the depth of the conductive via is equal to the thickness of the resin film, but from the viewpoint that the conductive via can be formed with a small diameter and at a low cost. It is preferable to use a UV-YAG laser.
  • the surface of the resin film 100 (including the inner wall surface of the conductive via 120) is pretreated with an ion gun, and then an antioxidant layer is formed on the surface of the resin film 100 (including the inner wall surface of the conductive via 120).
  • the underlayer 130 can be formed by further forming a base metal layer on the prevention layer (FIG. 4).
  • the antioxidant layer and the base metal layer included in the base layer 130 can be formed by, for example, electroless plating, vapor deposition, sputtering, or the like. In some cases, either or both of the antioxidant layer and the base metal layer are not formed.
  • ⁇ Resist formation process> the surface of the base layer 130 formed on the resin film 100 is washed with an acid to activate the surface of the base metal layer included in the base layer 130, and then a resist is formed (not shown).
  • This resist may be formed by a method of bonding a dry film obtained by forming a resist film, or by a method of applying a resist ink.
  • the method of laminating a dry film is suitable for low-volume production, so it can handle a wide variety of products, and it is excellent in that the laminating process is not complicated, but the manufacturing cost is high. Have a problem.
  • the method of applying the resist ink is excellent in that the manufacturing cost can be reduced because it is suitable for mass production, but has a problem that the application process becomes complicated.
  • the formation of the resist by the method of bonding a dry film is demonstrated.
  • the resin film 100 on which the base layer 130 shown in FIG. 4 is formed is set on the delivery shaft of the laminate winding device, the tip of the resin film 100 is set on the winding shaft, and then the base layer of the resin film 100 is set. Winding is performed by rotating the winding shaft while attaching a dry film on 130. Thus, a dry film is affixed on the resin film 100, and a resist is formed on the base layer of the resin film (not shown).
  • the laminating temperature is preferably 30 to 150 ° C., more preferably 60 to 110 ° C.
  • the pressure during lamination is preferably 0.3 to 5 kg / cm 2 , more preferably 2 to 3 kg / cm 2 .
  • the line speed at the time of winding the laminated resin film is preferably 0.1 to 10 m / min, and more preferably 0.5 to 3 m / min.
  • a mask corresponding to a desired metal circuit pattern is overlaid on the resin film on which the resist is formed as described above, and then UV exposure is performed to expose a portion not covered with the mask.
  • the portion covered with the mask is removed in the next development step, and a plating layer is formed in a plating layer forming step described later to form a metal circuit.
  • the exposure apparatus used for this exposure may be a parallel light exposure apparatus or a direct exposure apparatus. However, it is preferable to use a parallel light exposure apparatus from the viewpoint of forming a fine circuit, and it is preferable to use a direct exposure apparatus from the viewpoint that the exposure position can be adjusted corresponding to the shrinkage of the resin film. .
  • the portion of the resist 170 covered with the mask in the above exposure process is developed with a weak alkaline solution.
  • a weak alkaline solution It is preferable to use sodium carbonate or an amine-based material for the weak alkaline solution used for development.
  • the pH of the weak alkaline solution is preferably 7 or more and 13 or less, and more preferably 8.5 or more and 10.0 or less. If the pH of the weak alkaline solution is less than 7, the resist is not removed, which is not preferable. If the pH is higher than 13, the resist 170 in the portion not covered with the mask in the exposure process is also all peeled off.
  • the temperature of the weak alkaline solution is preferably 10 to 70 ° C, more preferably 20 to 35 ° C. If the temperature of the weak alkaline solution is lower than 10 ° C., the resist 170 is not removed, which is not preferable. If the temperature of the weak alkaline solution is higher than 70 ° C., the UV-exposed portion of the resist 170 is also peeled off.
  • the development processing time varies depending on the type of resist and cannot be defined uniformly, it is usually preferably about 20 seconds to 300 seconds.
  • the surface of the underlying layer 130 (underlying metal layer) on the developed resin film 100 is activated with an acid-based solution.
  • the acid solution used for the activation may be any acid solution as long as it shows acidity, but HCl, H 2 SO 4 , ammonium persulfate, etc. should be used from the viewpoint of activation at low cost. Is preferred.
  • the concentration of the acid contained in the acid-based solution is preferably 0.5 to 20% by mass, and more preferably 3 to 10% by mass.
  • the concentration of the acid-based solution is lower than 0.5% by mass, it is not preferable because the surface of the underlayer (underlying metal layer) is difficult to activate. If the concentration of the acid-based solution is higher than 20% by mass, the underlayer is not preferred. This is not preferable because there is a possibility that an abnormality may occur on the surface of the (underlying metal layer).
  • the temperature of the acid-based solution when activated is preferably 10 to 70 ° C., more preferably 30 to 50 ° C.
  • the temperature of the acid solution is lower than 10 ° C., it is not preferable because it takes too much time to activate the underlayer, and when the temperature of the acid solution is higher than 70 ° C., environmental problems occur, which is not preferable.
  • the treatment time varies depending on the surface state of the underlayer (underlying metal layer) and cannot be defined uniformly, but is usually preferably about 3 seconds to 300 seconds.
  • a plating layer 140 as shown in FIG. 6 is formed by electroplating on the base layer 130 activated as described above.
  • the plating solution used for this electroplating may be any acidic solution containing a metal that forms the plating layer, but from the viewpoint that the plating solution itself is stable and can be plated at low cost. It is preferable to use copper sulfate, copper pyrophosphate or the like.
  • the concentration of copper sulfate is preferably 30 to 300 g / l, and more preferably 70 to 150 g / l.
  • the chlorine ion concentration of this plating solution is preferably 10 to 100 ppm, more preferably 40 to 70 ppm.
  • sulfuric acid As the acidic solution used in the plating solution.
  • the concentration of sulfuric acid is preferably 50 to 300 g / l, more preferably 80 to 200 g / l. .
  • the current density at the time of electroplating is preferably 0.1 ⁇ 10A / dm 2, and more preferably 0.5 ⁇ 4A / dm 2.
  • the temperature of the plating solution when electroplating is preferably 20 to 60 ° C, more preferably 30 to 40 ° C.
  • the plating time varies depending on the thickness of the plating layer, and cannot be defined uniformly, but it is usually preferably about 600 seconds or more and 6000 seconds or less.
  • the resist is peeled off using an alkaline solution.
  • the alkali solution used for resist stripping may be any solution as long as it shows alkalinity, but from the viewpoint of the stability of the alkali solution itself and the cost of the alkali solution, use a sodium hydroxide or alcohol-based solution. Is preferred.
  • the concentration of sodium hydroxide is preferably 0.1 to 50% by mass, and more preferably 1 to 10% by mass.
  • the temperature of the alkali solution used for resist stripping is preferably 30 to 90 ° C, more preferably 50 to 70 ° C. Note that the resist stripping time varies depending on the stripped state of the resist, and cannot be defined uniformly, but it is usually preferably about 20 seconds to 120 seconds.
  • the base layer 130 is soft-etched and removed to obtain a resin film on which the metal circuit 50 as shown in FIG. 7 is formed.
  • Any chemical may be used for the peeling of the base metal layer included in the base layer, but ammonium persulfate is preferably used from the viewpoint of low cost. When this ammonium persulfate is used, the concentration of ammonium persulfate is preferably 1 to 20%, more preferably 5 to 10%.
  • the processing temperature when soft etching the underlying metal layer is preferably 20 to 60 ° C., more preferably 30 to 40 ° C. It should be noted that the time required for the soft etching peeling depends on the thickness of the underlying metal layer, the concentration of the chemical, and the temperature, and thus cannot be defined uniformly, but is usually preferably about 30 seconds to 200 seconds.
  • a chemical used for peeling off the antioxidant layer it is preferable to use a nickel chromium peeling solution (trade name: NC (manufactured by Nippon Chemical Industry Co., Ltd.)).
  • NC manufactured by Nippon Chemical Industry Co., Ltd.
  • the concentration of this chemical is preferably 60 to 100%, more preferably 80 to 90%. If the concentration of this chemical is lower than 60%, it takes a long time for peeling, which is not preferable.
  • the processing temperature when the antioxidant layer is soft-etched is preferably 35 to 55 ° C. It should be noted that since the time required for the soft etching peeling depends on the thickness of the antioxidant layer, the concentration of the chemical and the temperature, it cannot be defined uniformly, but it is usually preferably about 20 seconds to 300 seconds.
  • the temperature when another resin film 100 is laminated on either one or both of the front and back surfaces of the above-mentioned resin film with circuit is preferably 30 to 300 ° C., and the pressure applied to the lamination is 0. 1 to 20 kg / cm 2 is preferable. Moreover, it is preferable that the time taken for lamination
  • the multilayer laminated circuit board of the present invention as shown in FIG. 1 can be manufactured by repeating the above-described steps such that a conductive via forming step is performed thereafter.
  • Example 1 An etching method was employed as a method for forming a metal circuit, and a multilayer laminated circuit board was produced by the following steps.
  • a resin film 100 used for a multilayer laminated circuit board a long polyimide film wound in a roll shape (length 50 m, thickness 38 ⁇ m, coefficient of thermal expansion 16.4 ppm / ° C., trade name: Kapton EN150 (Toray DuPont) ))).
  • This resin film (hereinafter referred to as “first resin film”) was 250 mm wide and slit processed.
  • This resin film 100 (first resin film) is set in a UV-YAG laser device, and a program for the UV-YAG laser device is set to form one conductive via 120 having an inner diameter of 15 ⁇ m for one conductive portion. (FIG. 3).
  • ⁇ Washing process> The resin film 100 (first resin film) on which the conductive via 120 is formed as described above is set in a cleaning device, and the surface of the resin film 100 is cleaned in order to suppress the occurrence of pinholes in the underlayer forming process. did.
  • the vacuum state of the sputtering apparatus was released, the resin film 100 (first resin film) on which the base layer 130 was formed was taken out, and a part of the resin film 100 (first resin film) was sampled. And the cross section was observed by irradiating the sample with a focused ion beam (FIB: Focused Ion Beam).
  • FIB Focused Ion Beam
  • the resin film 100 (first resin film) on which the underlayer was formed was set in a copper plating apparatus, the underlayer was activated with sulfuric acid, and then washed with water. Thereafter, the resin film (first resin film) is dipped in a plating bath filled with a plating solution (containing 200 g / l sulfuric acid, 90 g / l copper sulfate, and a chlorine ion concentration of 50 ppm). Then, copper plating was performed, washed again with water, and dried to form a plating layer 140 on the base layer 130 of the resin film 100 (first resin film) (FIG. 9).
  • a plating solution containing 200 g / l sulfuric acid, 90 g / l copper sulfate, and a chlorine ion concentration of 50 ppm.
  • first resin film a part of the resin film (first resin film) thus obtained is sampled, and FIB is irradiated to the sample, whereby the front and back sides of the resin film 100 (first resin film) are obtained.
  • the thickness of the metal circuit including the plating layer 140 and the base layer 130 on both sides of each was measured at three points. The average of these three measured values was 18.5 ⁇ m on both sides.
  • a 250 mm wide slit-processed dry film (trade name: NIT215 (Nichigo Morton) is formed on both the front and back surfaces of the resin film 100 (first resin film) on which the plating layer 140 is formed as described above. Manufactured) was laminated, and a metal circuit pattern mask was overlaid, and then set on a roll-type exposure apparatus for exposure.
  • the exposed resin film 100 (first resin film) is set in a roll-type etching apparatus capable of continuously performing development, etching, and resist peeling, and etching treatment (plating layer 140 and The metal circuit 50 was formed by performing a process of removing the base layer 130 (FIG. 7).
  • This resin film (first resin film) was sampled, and the metal circuit 50 was inspected for disconnection, short-circuiting, etc., using a microscope with a magnification of 100 times. As a result, defects such as disconnection and short circuit were not observed in the metal circuit 50 shown in FIG.
  • the area D occupied by the metal circuit with respect to the area C of the surface on the side where the second resin film to be described later is bonded, of both the front and back surfaces of the resin film (first resin film) is a design drawing of the metal circuit.
  • the area occupied by the metal circuit (referred to as “metal circuit occupation area” in Table 1) with respect to the surface of the first resin film was 0.55 (see Table 1 below).
  • the resin film (first resin film) is applied to a vacuum laminating apparatus capable of simultaneously laminating both the front and back surfaces of the resin film 100 (first resin film) on which both sides of the metal circuit are formed as described above. I set it. Then, the resin film 100 (the resin film is a polyimide film (thickness 25 ⁇ m, thermal expansion coefficient 3 ppm) coated with the adhesive resin 70 so as to come into contact with one surface of the resin film 100 (first resin film).
  • this resin film is a polyimide film (thickness 25 ⁇ m, thermal expansion coefficient 182 ppm / ° C., trade name: Raytec FR-5700 (Hitachi Chemical Industry Co., Ltd.))
  • third resin film is a polyimide film (thickness 25 ⁇ m, thermal expansion coefficient 182 ppm / ° C., trade name: Raytec FR-5700 (Hitachi Chemical Industry Co., Ltd.)
  • each resin film 100 (2nd resin film and 3rd resin film) is turned on the front and back of the resin film 100 (1st resin film) which operated this vacuum laminating apparatus and formed the metal circuit on both surfaces of the front and back
  • a laminate composed of a three-layer resin film 100 and a two-layer circuit layer 200 as shown in FIG. 8 was obtained.
  • the entire upper and lower resin films 100 (second resin film and third resin film) of the laminate were inspected for wrinkles and air bites. As a result, defects such as wrinkles and air biting were not observed in the upper and lower resin films 100 (second resin film and third resin film) of the laminate.
  • each conductive portion is formed on the upper and lower resin films 100 (second resin film and third resin film) of the laminate obtained above.
  • Conductive vias 120 were formed one by one (FIG. 10). Thereafter, the surfaces of the upper and lower resin films 100 (second resin film and third resin film) of the laminate on which the conductive vias were formed as described above were washed.
  • the antioxidant layer had a thickness of 10 nm and the base metal layer had a thickness of 350 nm.
  • the laminated body on which the base layer obtained above is formed is set in a Cu plating apparatus, and the plating layer 140 is formed on the entire surface of the base layer formed above under the same conditions as in the plating layer formation step described above. (FIG. 12).
  • a part of this laminated body is sampled, and the plated layer on the upper and lower resin films 100 (second resin film and third resin film) of this laminated body is irradiated with FIB.
  • the thickness of the metal circuit including 140 and the base layer 130 was measured at three points. And when the average value of these three points was measured, it was 18.5 ⁇ m on both the front and back sides of the laminate.
  • a dry film (trade name: NIT215 (Nichigo Morton Co., Ltd.) is applied to the upper and lower resin films 100 (second resin film and third resin film) of the laminate formed with the plating layer obtained above. Company)) was laminated, and then it was set in a roll type exposure apparatus and exposed.
  • the multilayer laminated circuit board of the present invention was manufactured by cutting into a size of 2 cm ⁇ 4 cm (FIG. 1).
  • Example 1 the metal mask was formed by removing the resist using the same mask and etching the portion where the resist was peeled off. Thereby, all the patterns of the metal circuit formed on both surfaces of the resin film (the first resin film, the second resin film, and the third resin film) have the same shape. From this, as shown in Table 1 below, the area occupied by the metal circuit is the same for any one surface of all the resin films. Also in the multilayer laminated circuit boards of Examples 2 to 15 and Comparative Examples 1 to 13, all the resin films (first resin film, second resin film, and third resin film) of each multilayer laminated circuit board The area occupied by the metal circuit on one surface is the same value.
  • Examples 2 to 9 The multilayer laminated circuit boards of Examples 2 to 9 are different from the multilayer laminated circuit board of Example 1 in that the inner diameter of the conductive via and the thermal expansion coefficient of the laminated resin film are different as shown in Table 1 below. Except for this, the same method as in Example 1 was used. For example, Example 3 in Table 1 shows that the same resin film as in Example 1 was used in the same stacking order, and a conductive via having an inner diameter of 300 ⁇ m was formed for each conductive part. In Example 4, zero-max having a thermal expansion coefficient of 3 ppm / ° C.
  • Example 10 to 15 The multilayer laminated circuit boards of Examples 10 to 15 differ from the multilayer laminated circuit board of Example 1 in that the thickness of the circuit layer is as shown in Table 2 below, and the metal circuit occupies one surface of the resin film. Except that the areas were different as shown in Table 1, the others were produced in the same manner as in Example 1.
  • Example 10 in Table 1 and Table 2 uses the same resin film as Example 1 in the same lamination order, the thickness of the circuit layer is 3 ⁇ m, and the area occupied by the metal circuit on the surface of the resin film Are different as shown in Table 1 below.
  • Table 2 shows the thickness A of the resin film 100, the thickness B of the circuit layer, and the thickness B / A of the circuit layer relative to the thickness of the resin film, and 0.015 ⁇ B / A ⁇ 8.75.
  • the thicknesses of the four circuit layers included in the multilayer circuit board of Example 1 were all the same. Similarly, in the multilayer laminated circuit boards of Examples 2 to 15 and Comparative Examples 1 to 13, all the four circuit layers in each multilayer laminated circuit board had the same thickness.
  • the circuit layers on both the front and back sides of the first resin film have the same thickness.
  • the thickness of the circuit layer on the second resin film side is used as the value of B.
  • the thickness of the circuit layer on the third resin film side is used as B.
  • the thickness B of the circuit layer with respect to the thickness A of the second resin film was also determined by the same method as described above.
  • the multilayer laminated circuit boards of Comparative Examples 12 and 13 are different from the multilayer laminated circuit board of Example 2 except that the area D occupied by the metal circuit with respect to the area C of the resin film on one surface is different from that of Example 2. It was produced by the same method as 2 (see Table 1). For example, in Comparative Example 12 in Table 1, the area D / C occupied by the metal circuit with respect to the surface of one resin film included in the multilayer laminated circuit board was set to 0.01.
  • the metal circuits of the multilayer laminated circuit boards of Examples 1 to 15 and Comparative Examples 1 to 13 are provided with approximately 200 conductive portions. However, if disconnection occurs at any one of these locations, abnormal conduction may occur. From the measurement, it was clarified that the metal circuit was not disconnected at the stage of producing the multilayer laminated circuit board.
  • ⁇ Temperature change cycle test> Using a cycle tester (model: TSA-41LA (manufactured by ESPEC Co., Ltd.)) for the multilayer laminated circuit boards of Examples 1 to 15 and Comparative Examples 1 to 13, two different set temperatures were set at regular time intervals. A temperature change cycle test was conducted in which the sample was held alternately and repeatedly. Specifically, holding at ⁇ 40 ° C. for 30 minutes and then holding at 120 ° C. for 30 minutes was one cycle, and a continuity test was performed every 500 cycles. The cycle test was terminated when a continuity failure occurred at one location among the plurality of conduction portions included in the circuit, and was repeated up to 3000 cycles.
  • a cycle tester model: TSA-41LA (manufactured by ESPEC Co., Ltd.)
  • the multilayer laminated circuit boards of Examples 1 to 15 are much less susceptible to disconnection of the metal circuit when heat is applied than the multilayer laminated circuit boards of Comparative Examples 1 to 13. became. This is because the resin films having different thermal expansion coefficients are used in the multilayer laminated circuit boards of Examples 1 to 15, and the thickness B / A of the circuit layer with respect to the thickness of the resin film is 0.015 ⁇ B / A ⁇ 8. It is clear that the value D / C of the occupied area of the metal circuit with respect to one surface of the resin film satisfies the condition of 0.02 ⁇ D / C ⁇ 0.8. .
  • 1 multilayer circuit board 50 metal circuit, 70 adhesive resin, 100 resin film, 120 conductive via, 130 underlayer, 140 plating layer, 170 resist, 200 circuit layer, 301 rigid substrate, 302 Si substrate, 401 adhesive metal, 402 Adhesive metal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　樹脂フィルム（１００）と回路層（２００）とを交互に積層させた積層構造を有し、上記の回路層（２００）は、金属回路（５０）を含み、上記の樹脂フィルム（１００）のうち、いずれか１層の樹脂フィルム（１００）の熱膨張係数は、他の少なくとも１層の樹脂フィルム（１００）の熱膨張係数と異なり、上記の樹脂フィルム（１００）のうち、いずれか１層の樹脂フィルム（１００）の厚みをＡとし、上記樹脂フィルム（１００）に隣接する上記回路層（２００）の厚みをＢとすると、０．０１５≦Ｂ／Ａ≦８．７５であり、さらに、上記の樹脂フィルム（１００）のうち、いずれか１層の樹脂フィルム（１００）の一の面の面積をＣとし、上記の樹脂フィルム（１００）の面上に形成される金属回路（５０）が占める面積をＤとすると、０．２≦Ｄ／Ｃ≦０．７である多層積層回路基板（１）である。

Description

熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板
　本発明は、多層積層回路基板に関し、特に金属回路の断線が生じにくい多層積層回路基板に関する。
　我々の身の回りにある製品、たとえば電気製品、電子製品、半導体製品、アンテナ回路基板、ＩＣカード、ロボット等はいずれも場所をとらない小型製品に人気が集中しており、さらに小型化した製品の登場が期待されている。このような製品のニーズに対応するため、製品の外形を小型化するというアプローチと、製品の内部を小型化するというアプローチとの両面から製品の小型化の技術開発が進められてきた。ところが、製品の外形を小型化するというアプローチによる製品の小型化はもはや限界に近いと言われ、製品の内部の小型化に期待が寄せられるようになってきた。
　このような状況下で、製品の内部を小型化するアプローチとして、製品に用いられる回路基板を軽薄短小な回路構造にするという方法が近年特に注目を集めている。従来の回路基板は、１枚の基板を用い、その基板の一方の面もしくは両面に金属回路を形成するものであった。そして、この金属回路を微細化することにより回路基板の小型化を実現していた。ところが、１枚の基板を用いたときよりもはるかに小型化できる方法として、回路基板を複数枚重ね合わせた多層積層回路基板が開発された。このように回路基板を複数枚重ね合わせて立体的な金属回路の構造にすることにより、１枚の基板を用いた平面的な金属回路の構造よりも複雑な回路の設計が可能となる。
　このような多層積層回路基板は、ビルドアップ法と呼ばれる方法で作製されるのが一般的である。この方法による多層積層回路基板の作製の手順は、まず、１枚の絶縁性の樹脂フィルムを準備する。そして、この樹脂フィルムの表裏に導電層を形成する。次に、この樹脂フィルムの表裏に形成された導電層のうち、不要な部分をエッチングすることにより除去し、これにより除去されずに残された導電層が金属回路となる。そして、この金属回路上に接着剤を塗布して、当該接着剤を介してさらに導電層が形成された樹脂フィルムを貼り合わせる。次に、この貼り合わせた樹脂フィルムの導通部に導通ビアと呼ばれる孔を形成する。そして、当該導通ビアの内部にめっきまたはペースト等を充填し、２枚の樹脂フィルム間の導通を保障する。そして、貼り合わせた樹脂フィルムの導電層のうち、上記同様に不要な部分をエッチングすることにより除去して金属回路を形成する。これらの工程により２枚の樹脂フィルムを積層した回路基板を得ることができる。以後、さらに上述と同様の工程を繰り返すことにより、３枚以上の樹脂フィルムが積層した多層積層回路基板を作製することができる。
　しかしながら、このビルドアップ法により形成した多層積層回路基板は、それ自体に熱が加わると、金属回路に断線が生じるという問題があった。
　このような課題を解決すべく、導通ビア内に充填する金属の材料を低融点のはんだに代えることにより、金属回路の断線を防止しようとする試みがなされている（たとえば、特開２００５－２４３９１１号公報（特許文献１）、および特開２００７－２６６４８１号公報（特許文献２））。この方法によれば、樹脂フィルム間の接合強度を高めることができることから、常温での金属回路の断線は生じにくくなる。しかしながら、この多層積層回路基板は、熱が加わると導通ビア内に充填した金属が再融解してしまい、金属回路が断線しやすいという問題があった。
　そこで、導通ビアの代わりにバンプを用いて樹脂フィルム間を接合する試みもなされている（たとえば、特開２００８－０６０５８２号公報（特許文献３））。しかしながら、当該バンプは径を小さくすることが困難であるから、多層積層回路基板の小型化に対応できず、所期の目的に反するものとなってしまう。
　また別の試みとして、多層積層回路基板の導通ビアに導電性樹脂や導電性ペーストを充填することにより、金属回路の断線を防止する多層積層回路基板が示されている（たとえば、特開２００７－３３５６３１号公報（特許文献４）、および特開２００５－２２３０１０号公報（特許文献５））。しかしながら、長期間導通させた際の熱により金属回路に断線が生じるという懸念は残されていた。
　また、樹脂フィルム間の貼り付けに接着強度の高い接着剤を用いることにより、積層した樹脂フィルム間の位置ズレを防止する試みもなされている（たとえば、特開２００８－０９１４３９号公報（特許文献６））。しかしながら、この多層積層回路基板に熱が加わると樹脂フィルム間に位置ズレが生じやすくなり、結果として金属回路に断線が生じていた。
　以上のように、樹脂フィルム間の接着強度を高めることにより、金属回路の断線を防止しようとする試みは従来から種々なされてきたが、いずれの方法による多層積層回路基板も熱の適用時において金属回路の断線が生じやすいという共通の課題を有していた。
　そこで、上記の課題を解決する試みとして、たとえば特開２００５－１９１２４４号公報（特許文献７）には、多層積層回路基板に含まれる複数枚の樹脂フィルムのうち、内層に位置する樹脂フィルムから外層に位置する樹脂フィルムに従って、次第に熱膨張係数の値が大きくなるように、それらの樹脂フィルムを積層する構造の多層積層回路基板が記載されている。このように樹脂フィルムを積層することにより、外部から熱が加わったときに、樹脂フィルム間の熱膨張差をより少なくすることができる。この方法によれば、多層積層回路基板において、樹脂フィルムの熱膨張差に起因する金属回路の断線をある程度抑制することが可能であった。
特開２００５－２４３９１１号公報 特開２００７－２６６４８１号公報 特開２００８－０６０５８２号公報 特開２００７－３３５６３１号公報 特開２００５－２２３０１０号公報 特開２００８－０９１４３９号公報 特開２００５－１９１２４４号公報
　しかしながら、上述のように熱膨張係数の異なる樹脂フィルムを複数積層したとしても、それだけで上述の問題を完全に解決できるというものではなく、依然として多層積層回路基板に熱が加わると、金属回路の断線が生じていた。本発明は、このような現状に鑑みてなされたものであって、その目的とするところは、金属回路の断線がさらに生じにくい多層積層回路基板を提供することである。
　本発明の多層積層回路基板は、樹脂フィルムと回路層とを交互に積層させた積層構造を有し、樹脂フィルムは、長尺状のものを加工してなり、かつ、該樹脂フィルムの表裏を貫通する導通ビアを１以上有し、回路層は、金属回路を含み、金属回路は、樹脂フィルムおよび導通ビア内に形成され、かつ下地層と、該下地層上に電気めっきにより形成されるめっき層とからなり、下地層は、酸化防止層と下地金属層とを含み、酸化防止層は、Ｎｉ、Ｔｉ、ＣｏおよびＳｉからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金、もしくはＣｒを含む合金により構成され、下地金属層は、Ｃｕ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉ、ＢｉおよびＺｎからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成され、樹脂フィルムのうち、いずれか１層の樹脂フィルムの熱膨張係数は、他の少なくとも１層の樹脂フィルムの熱膨張係数と異なり、最大の熱膨張係数を有する樹脂フィルムの熱膨張係数をＥとし、最小の熱膨張係数を有する樹脂フィルムの熱膨張係数をＦとすると、０．０１５≦Ｆ／Ｅ≦０．４であり、樹脂フィルムのうち、いずれか１層の樹脂フィルムの厚みをＡとし、樹脂フィルムに隣接する回路層の厚みをＢとすると、０．０１５≦Ｂ／Ａ≦８．７５であり、樹脂フィルムのうち、いずれか１層の樹脂フィルムの一の面の面積をＣとし、樹脂フィルムの面上に形成される金属回路が占める面積をＤとすると、０．２≦Ｄ／Ｃ≦０．７であることを特徴とする。
　上記の樹脂フィルムの熱膨張係数は、１ｐｐｍ／℃以上３００ｐｐｍ／℃以下であることが好ましい。
　また、上記の回路層は、１つ以上の導通接続部と接し、当該導通接続部のうち、少なくとも１つの導通接続部の断面の面積は、０．２ｍｍ2以下であることが好ましい。
　本発明は、多層積層回路基板を用いる部品または製品である。
　上記の製品は、電気製品、電子製品、半導体製品、アンテナ回路基板、ＩＣカード、太陽電池、自動車またはロボットのいずれかであることが好ましい。
　本発明の多層積層回路基板は、上記の各構成を有することにより、金属回路の断線が生じにくいという効果を有する。
本発明の多層積層回路基板の一例を示す模式的な断面図である。 本発明の多層積層回路基板の使用態様の一例を示す模式的な断面図である。 導通ビアを形成した後の樹脂フィルムを示す模式的な断面図である。 下地層を形成した後の樹脂フィルムを示す模式的な断面図である。 レジストを現像した後の樹脂フィルムを示す模式的な断面図である。 めっき層を形成した後の樹脂フィルムを示す模式的な断面図である。 ソフトエッチングをした後の樹脂フィルムを示す模式的な断面図である。 金属回路を形成した樹脂フィルムの表裏の両面に、さらに樹脂フィルムを積層させた状態を示す模式的な断面図である。 下地層にめっき層を形成した後の樹脂フィルムを示す模式的な断面図である。 樹脂フィルムを３層積層した積層体の上下面に、導通ビアを形成した後の状態を示す模式的な断面図である。 樹脂フィルムを３層積層した積層体の上下面に、下地層を形成した後の状態を示す模式的な断面図である。 樹脂フィルムを３層積層した積層体の上下面に、めっき層を形成した後の状態を示す模式的な断面図である。
　＜多層積層回路基板＞
　以下、本発明の多層積層回路基板について図１を参照しつつ説明する。図１は、本発明の多層積層回路基板の一例を示す模式的断面図である。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　本発明の多層積層回路基板１は、図１に示されるように、樹脂フィルム１００と回路層２００とを交互に積層させた積層構造を含む。なお、図１は樹脂フィルム１００を３層積層させた構造を示しているが、本発明における積層構造の最小積層数は、樹脂フィルム１００を２層積層させたものである。この場合、回路層２００の積層数は２層または３層とすることができる。一方、本発明における積層構造の最多積層数は、特に限定されず、用途に応じて積層させることができるが、通常、樹脂フィルム１００を２～３０層程度積層させたものが一般的である。以下に本発明の多層積層回路基板に含まれる各構成を説明する。
　＜樹脂フィルム＞
　本発明の多層積層回路基板は、２層以上の樹脂フィルムが含まれる。この樹脂フィルムは絶縁性の材料からなり、この種の用途に用いられる従来公知の樹脂フィルムをいずれも用いることができる。たとえばこのような樹脂フィルムとして、ポリイミド（ＰＩ）系、アクリル系、液晶ポリマ（ＬＣＰ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等の樹脂フィルムを用いることができる。
　また、樹脂フィルム１００の厚みは、４μｍ以上２００μｍ以下であることが好ましく、４μｍ以上５０μｍ以下であることがより好ましい。樹脂フィルムの厚みが４μｍよりも薄くなると作業性が悪くなる虞があり、２００μｍよりも厚くなると、多層積層回路基板の厚みが厚くなり所期の目的に反することとなる。
　＜回路層＞
　本発明の樹脂フィルム１００の表裏の一方の面もしくは両面に形成される回路層２００には金属回路５０が含まれる。また、回路層２００の金属回路５０以外の部分は、絶縁性の接着性樹脂７０が充填されていてもよく、この接着性樹脂を充填する場合、該接着性樹脂７０を介して樹脂フィルム１００を相互に貼り付けることができる。このように本発明の回路層２００は、金属回路５０のみにより構成されていてもよいし、金属回路５０と接着性樹脂７０とにより構成されていてもよい。
　また、回路層２００の厚みは、２μｍ以上２００μｍ以下であることが好ましく、３μｍ以上３５μｍ以下であることがより好ましく、３μｍ以上２０μｍ以下であることがさらに好ましい。この回路層２００の厚みが３μｍよりも薄くなると作業性が悪くなるため好ましくなく、３５μｍよりも厚くなると、その回路層の両面に貼り付けられる樹脂フィルム間の密着性が悪くなるため好ましくない。
　＜金属回路＞
　金属回路５０は、めっき層１４０を含み、さらにこのめっき層１４０と樹脂フィルム１００との間に下地層１３０を含むこともできる。なお、本発明においては導通ビア１２０内に形成される下地層１３０およびめっき層１４０も便宜的に金属回路５０と呼ぶ場合がある。
　ここで、下地層１３０はめっき層１４０と樹脂フィルム１００との密着性を向上させる作用をなすものであり、１層で形成してもよいし、２層以上で形成してもよい。下地層１３０が２層以上で形成される場合は、酸化防止層と下地金属層とを含むことが好ましい。このような下地層は、どのような方法で形成してもよいが、たとえば無電解めっき、蒸着、スパッタ等により形成することができる。特に正確に膜厚を制御するという観点からスパッタにより形成することが好ましい。
　この酸化防止層は、Ｎｉ、Ｃｒ、Ｔｉ、ＣｏおよびＳｉからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成することが好ましく、その層厚は、２～２０ｎｍとすることが好ましい。
　また、下地金属層は、酸化防止層上に形成されることが好ましく、Ｃｕ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉ、ＢｉおよびＺｎからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成することが好ましい。また、下地金属層の層厚は、５０～５００ｎｍ程度とすることが好ましい。
　また、上記めっき層１４０は、電気めっきにより形成される層であり、Ｃｕ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉ、ＢｉおよびＺｎからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成することが好ましく、ＣｕまたはＣｕを含む合金により構成することがより好ましい。めっき層１４０の厚みは、２．５μｍ以上３００μｍ以下であることが好ましく、３μｍ以上３５μｍ以下であることが好ましく、０．５μｍ以上２０μｍ以下であることがさらに好ましい。なお、前述の下地金属層を形成する場合、下地金属層とめっき層１４０とは同一の材料を用いることが好ましい。
　＜接着性樹脂＞
　接着性樹脂７０は、多層積層回路基板に用いられる樹脂フィルム１００間を相互に貼り付けることができるものであれば、どのようなものを用いてもよく、たとえば、エポキシ系の樹脂、アクリル系の樹脂、ポリイミド系の樹脂等を用いることができる。
　＜導通部＞
　本発明の多層積層回路基板１を構成する各樹脂フィルム１００は、１つ以上の導通部を有し、この導通部には１つ以上の導通ビア１２０が設けられる。ここで、導通部とは、金属回路５０の構成上、当該樹脂フィルム１００の表裏の両面の金属回路５０の導通が所望される部位に形成されるものであって、樹脂フィルム１００の表裏を貫通する導通ビアが１つ以上形成されることにより表裏の導通を保障するものである。
　そして、当該導通部が２つ以上の導通ビアを含む場合、かかる導通部は、所望の部位に近接連関して形成された複数の導通ビアの全てを含み、その断面積が最小となる円柱状領域を占めることとなる。なお、当該断面積は樹脂フィルム上において直径５μｍ以上３０００μｍ以下の領域を占めることが好ましい。導通部の直径が５μｍ未満では、樹脂フィルムの表裏に形成される金属回路の導通を十分に保障できない場合があり、また、３０００μｍを超えると、金属回路の占める面積そのものが過大となり所期の目的に反することとなる。
　＜導通ビア＞
　本発明の導通部に含まれる導通ビア１２０は、樹脂フィルム１００の表裏を貫通するように設けられる孔であり、この導通ビア内に金属回路を形成することにより樹脂フィルム１００の表裏に形成される金属回路を導通することができる。ここで、導通ビア内に金属回路を形成するとは、導通ビアの内壁面に金属回路を形成することをいい、このように形成される金属回路は、導通ビア内の全体を充填するように形成されていてもよいし、スルホール状に導通ビア内に空洞が残るように形成されていてもよい。
　また、この導通ビアは、樹脂フィルムの表裏の金属回路の導通を保障するという観点からその内径を大きくすることが好ましいが、その内径を大きくするほど前述のように熱が加わったときに導通ビア内の金属回路にかかる圧縮または引張のストレスが集中するため、金属回路の断線が生じやすくなる。
　したがって、導通ビアの内径は、５μｍ以上３００μｍ以下であることが好ましく、１０μｍ以上５０μｍ以下であることがより好ましく、１５μｍ以上２０μｍ以下であることがさらに好ましい。導通ビアの内径が３００μｍよりも大きいと、上述の理由により導通ビア内の金属回路が断線されやすくなるため好ましくない。また、導通ビアの内径が５μｍより小さいと導通ビアの加工が困難となるばかりか、めっき層を形成させるべく電気めっきをする際にめっき液が導通ビア内に浸入しにくくなることからも好ましくない。
　また、導通ビア１２０を形成する個数は、導通部１箇所に対し１～７個程度を形成することが好ましく、３～５個程度を形成することがより好ましい。また、導通ビアを８個以上形成すると、導通部の面積が広くなりすぎるという点で好ましくなく、導通ビアの加工時間が長くなりコストが高くなってしまうという点からも好ましくない。
　導通ビアの内径と導通部に含まれる導通ビアの個数との関係は、たとえば導通ビアの内径が５μｍ以上５０μｍ未満の場合１～７個の導通ビアを形成することが好ましく、導通ビアの内径が５０μｍ以上３００μｍ以下の場合１～３個の導通ビアを形成することが好ましい。ただし、熱のストレスによる金属回路の断線を避けるという観点からすれば、１つの導通部に対し、上述の範囲内で可能な限り多くの導通ビアを設けることが好ましいことは言うまでもない。次に本発明の多層積層回路基板の特徴を説明する。
　＜多層積層回路基板の特徴＞
　本発明の多層積層回路基板は、特に３つの特徴を有する。すなわち、そのうちの１つ目の特徴は、多層積層回路基板に含まれる２以上の樹脂フィルムのうち、いずれか１層の樹脂フィルムの熱膨張係数は、他の少なくとも１層の樹脂フィルムの熱膨張係数と異なることである。そして、２つ目の特徴は、多層積層回路基板に含まれる樹脂フィルムのうち、いずれか１層の樹脂フィルムの厚みをＡとし、当該樹脂フィルムに隣接する回路層の厚みをＢとすると、０．０１５≦Ｂ／Ａ≦８．７５を満たすことである。さらに、３つ目の特徴は、多層積層回路基板に含まれる樹脂フィルムのうち、いずれか１層の樹脂フィルムの一の面の面積をＣとし、当該面上に形成される金属回路が占める面積をＤとすると、０．０２≦Ｄ／Ｃ≦０．８を満たすことである。本発明の多層積層回路基板は、これらの３つの特徴により得られる効果の相乗効果により、樹脂フィルムの熱膨張差に起因する導通ビア内の金属回路の断線を飛躍的に生じにくくすることができる。以下にこれらの各特徴と、その特徴により得られる効果とを説明する。
　＜熱膨張係数の制御＞
　本発明の多層積層回路基板に用いられる樹脂フィルムのうち、いずれか１層の樹脂フィルムの熱膨張係数は、他の少なくとも１層の樹脂フィルムの熱膨張係数と異なることを特徴とする。このように樹脂フィルムを積層することにより、熱の適用時に樹脂フィルム間の熱膨張差による多層積層回路基板の歪みを緩和することができ、以って導通ビア内の金属回路の断線を効果的に防止することができる。
　本発明はこのような樹脂フィルムの熱膨張係数の制御に加えて、さらに以下のような多層積層回路基板の構造上の制限を設けることにより、従来よりも一層金属回路の断線を防止することができる。
　＜各層の厚みの制御＞
　本発明の多層積層回路基板は、樹脂フィルムと回路層とを交互に積層させた構造であり、いずれか１層の樹脂フィルムの厚みをＡとし、当該樹脂フィルムに隣接する回路層の厚みをＢとすると、０．０１５≦Ｂ／Ａ≦８．７５を満たすことを特徴とする。このように、Ｂ／Ａの値を特定の数値範囲内に制御することにより、樹脂フィルムと回路層に含まれる金属回路との熱膨張差に起因する金属回路の断線を防止しつつ、より軽薄短小な多層積層回路基板を作製できるという優れた効果を有する。
　なお、多層積層回路基板に含まれる全ての樹脂フィルムのうち、過半数の樹脂フィルムにおいて、上記の０．０１５≦Ｂ／Ａ≦８．７５という関係を満たすことが好ましく、多層積層回路基板に含まれる全ての樹脂フィルムにおいて、０．０１５≦Ｂ／Ａ≦８．７５という関係を満たすことがより好ましい。すなわち、多層積層回路基板に含まれる全ての樹脂フィルムのうち、可能な限り多くの樹脂フィルムにおいて０．０１５≦Ｂ／Ａ≦８．７５という関係を満たすことにより、本効果をより顕著に得ることができる。
　ここで、「樹脂フィルムに隣接する回路層」とは、樹脂フィルムの表裏の一方の面もしくは両面に接している回路層のことをいう。樹脂フィルムに隣接する回路層が１層の場合、その回路層の厚みをＢとし、樹脂フィルムに隣接する回路層が２層の場合、２層の回路層のうち厚みの厚い方の回路層の厚みをＢとする。なお、隣接する回路層が２層あり、当該２層の回路層の厚みが等しい場合、いずれの回路層の厚みをＢとしてもよい。
　なお、Ｂ／Ａの値が０．０１５よりも小さくなると、回路層に対し樹脂フィルムの厚みが厚いことにより多層積層回路基板の厚みも厚くなるため所期の目的に反する。また、Ｂ／Ａの値が８．７５よりも大きくなると、樹脂フィルムに対して回路層の厚みが厚いことにより、樹脂フィルムが回路層の特に金属回路の重みに耐えきれずに撓んでしまい、連続加工の妨げとなる虞がある。
　また、本発明の多層積層回路基板は、上記のＢ／Ａの値の範囲のうちの上限付近の範囲および下限付近の範囲において、特に優れた効果を有する。
　すなわち、上記のＢ／Ａの値の範囲のうち、上限付近の範囲の多層積層回路基板は、回路層の厚みに対して樹脂フィルムの厚みが比較的薄い構造となる。このような構造により、熱適用時の樹脂フィルムの熱膨張に対して金属回路が断線しにくく、しかも短時間で樹脂フィルムに導通ビアを形成できるため、生産効率が向上するというメリットがある。このような効果を得るためのＢ／Ａの値の範囲の上限付近の範囲は、０．７≦Ｂ／Ａ≦８．７５であることが好ましく、１．０≦Ｂ／Ａ≦８．７５であることがより好ましい。
　一方、上記のＢ／Ａの値の範囲のうちの下限付近の範囲の多層積層回路基板は、樹脂フィルムの厚みに対して回路層の厚みが極端に薄い多層積層回路基板の構造となる。このような構造により、樹脂フィルム間の密着性が高められ、樹脂フィルム間の熱膨張差を僅少なものとできることから、導通ビア内の金属回路の断線を防止することができ、しかもめっき層の形成が短時間でできるため、製造コストを抑えることができる。このような効果を得るためのＢ／Ａの値の下限付近の範囲は、０．０１５≦Ｂ／Ａ≦０．４５であることが好ましく、０．０１５≦Ｂ／Ａ≦０．３であることがより好ましい。
　＜金属回路の占有面積＞
　本発明の多層積層回路基板において、樹脂フィルムの一の面の面積をＣとし、当該面上に形成される金属回路の占める面積をＤとすると、０．０２≦Ｄ／Ｃ≦０．８を満たすことを特徴とする。このＤ／Ｃの値の範囲は、０．２≦Ｄ／Ｃ≦０．７であることが好ましく、０．４≦Ｄ／Ｃ≦０．６であることがより好ましい。ここで、Ｃの値は、多層積層回路基板の厚み方向に対する垂直な面の外形の寸法から算出される値であり、Ｄの値は、金属回路の設計図面から算出される値である。
　このように、Ｄ／Ｃの値を特定の数値範囲内に制御することにより、樹脂フィルムと回路層に含まれる金属回路との熱膨張差に起因する金属回路の断線を防止しつつ、樹脂フィルムの一の面あたりに占める金属回路を可能な限り高密度に配置することができるという効果が得られる。
　多層積層回路基板に含まれる全ての樹脂フィルムのうち、いずれか１層の樹脂フィルムの一の面において、０．０２≦Ｄ／Ｃ≦０．８の関係を満たすことにより、本効果は得られる。さらに、いずれか１層の樹脂フィルムの両面において、０．０２≦Ｄ／Ｃ≦０．８の関係を満たすことが好ましい。また、多層積層回路基板に含まれる全ての樹脂フィルムのうち、過半数の樹脂フィルムの各々の両面において、０．０２≦Ｄ／Ｃ≦０．８を満たすことがより好ましく、多層積層回路基板に含まれる全ての樹脂フィルムの各々の両面において、０．０２≦Ｄ／Ｃ≦０．８の関係を満たすことがさらに好ましい。すなわち、多層積層回路基板に含まれる全ての樹脂フィルムのうち、可能な限り多くの樹脂フィルムの一の面（好ましくは両面）において、０．０２≦Ｄ／Ｃ≦０．８の関係を満たすことにより、本効果をより顕著に得ることができる。
　このＤ／Ｃの値が０．０２よりも小さくなると、樹脂フィルムの一の面に対する金属回路の占める面積が小さいため、金属回路の構成に無駄が多い。Ｄ／Ｃの値が０．８よりも大きくなると、樹脂フィルムの一の面に対する金属回路の占める面積が大きいため、樹脂フィルムの熱膨張に対し、樹脂フィルム上に形成された金属回路が追随できない部分が生じ、金属回路が断線してしまう虞がある。
　＜上記以外の特徴＞
　本発明の多層積層回路基板は、上記で述べた特徴以外にも以下のような特徴Ａ～Ｅを備えることが好ましい。
　Ａ．熱膨張係数の最大差
　本発明の多層積層回路基板に含まれる樹脂フィルムのうち、最大の熱膨張係数を有する樹脂フィルムの熱膨張係数をＥとし、最小の熱膨張係数を有する樹脂フィルムの熱膨張係数をＦとすると、０．０１≦Ｆ／Ｅ≦０．５を満たすことが好ましく、０．０１５≦Ｆ／Ｅ≦０．４であることがより好ましく、０．０１８≦Ｆ／Ｅ≦０．３５であることがさらに好ましい。このようにＦ／Ｅの値を特定の数値範囲内に制御することにより、多層積層回路基板の熱による歪みの発生を抑えつつ、熱適用時にそれ自体の硬さも適度に保つことができるという優れた効果を有する。
　また、Ｆ／Ｅの値が０．０１よりも小さくなると、熱が加わったときの樹脂フィルム間の膨張差が大きくなるため多層積層回路基板が歪み、導通ビア内の金属回路に断線が生じる。また、Ｆ／Ｅの値が０．５よりも大きくなると、樹脂フィルム間の熱膨張の差が小さいため、本発明の効果を十分に得ることができない。
　なお、本発明の多層積層回路基板に一軸延伸により製造された樹脂フィルムを用いる場合、たとえ同一の樹脂フィルムであっても、延伸方向の熱膨張係数と、延伸方向に対する垂直方向（幅方向）の熱膨張係数と、厚み方向の熱膨張係数との３つの方向の熱膨張係数がそれぞれ異なる場合がある。
　導通ビア内の金属回路の断線は、これら３つ方向の熱膨張係数の組み合わせにより生じるものと考えられることから、これらの熱膨張係数のバランスをとることが肝要である。このバランスをとるためには、それぞれの方向に対して、後述のような範囲の熱膨張係数を有する樹脂フィルムを用いることが好ましい。なお、特に断わりがない限り、「樹脂フィルムの熱膨張係数」とは、樹脂フィルムの延伸方向の熱膨張係数のことをいうものとする。
　Ｂ．延伸方向の熱膨張係数
　本発明の多層積層回路基板の樹脂フィルムの熱膨張係数は、１ｐｐｍ／℃以上３００ｐｐｍ／℃以下が好ましく、２ｐｐｍ／℃以上２００ｐｐｍ／℃以下がより好ましく、３ｐｐｍ／℃以上１５０ｐｐｍ／℃以下がさらに好ましい。樹脂フィルムの熱膨張係数が１ｐｐｍ／℃より小さくなると、それ自体がもろくなってしまい、３００ｐｐｍ／℃より大きくなると、熱が加わったときの樹脂フィルムの延伸方向の熱膨張が大きすぎるため、多層積層回路基板が歪み金属回路に断線が生じやすくなる。
　Ｃ．厚み方向の熱膨張係数
　また、本発明の多層積層回路基板の樹脂フィルムの厚み方向の熱膨張係数は、導通ビア内に充填される金属回路の材料の熱膨張係数の値により異なるが、通常５ｐｐｍ／℃以上５０ｐｐｍ／℃以下が好ましく、１０ｐｐｍ／℃以上３０ｐｐｍ／℃以下がより好ましく、１５ｐｐｍ／℃以上２０ｐｐｍ／℃以下がさらに好ましい。
　Ｄ．幅方向の熱膨張係数
　また、本発明の多層積層回路基板の樹脂フィルムの延伸方向に対する垂直方向（幅方向）の熱膨張係数は、１ｐｐｍ／℃以上３００ｐｐｍ／℃以下が好ましく、２ｐｐｍ／℃以上２００ｐｐｍ／℃以下がより好ましく、３ｐｐｍ／℃以上１５０ｐｐｍ／℃以下がさらに好ましい。
　Ｅ．樹脂フィルムの積層順序
　また、本発明の多層積層回路基板に含まれる樹脂フィルムは、その積層の順に応じて熱膨張係数の値が昇順または降順となるように各樹脂フィルムを積層することが好ましい。たとえば、多層積層回路基板に積層される複数の樹脂フィルムにおいて、熱源に近くなる側の樹脂フィルムほど熱膨張係数が小さく、熱源から遠ざかるに従い樹脂フィルムの熱膨張係数が大きくなるように樹脂フィルムを積層することができる。このように多層積層回路基板に含まれる樹脂フィルムの熱膨張係数を積層順に異ならしめることにより、これらの樹脂フィルム間において熱源からの距離に応じて生じる膨張差を効果的に緩和することができ、以って導通ビア内の金属回路の断線を生じにくくすることができる。
　また、多層積層回路基板の歪みやすい部分は、その多層積層回路基板の歪みを緩和するために熱膨張係数が大きい樹脂フィルムを用いることが好ましく、樹脂フィルムの厚みは厚くすることが好ましい。
　＜樹脂フィルムの形状＞
　樹脂フィルム１００は、長尺状のものを加工して用いることが好ましい。そのような長尺状の樹脂フィルムとしては、たとえば、１～１００００ｍ程度の長さを有するものが好ましく、１００～３０００ｍ程度のものがより好ましい。このように長尺状のものを用いることにより、多層積層回路基板を連続加工することができ生産効率を向上させることができる。長尺状の樹脂フィルムの長さが１ｍ未満では、ロール状に巻いた形状のものとして用いることが困難であり生産効率が低下してしまい、１００００ｍを超えると、後述の下地層の形成において連続加工を妨げられる虞がある。
　なお、樹脂フィルムが「長尺状のもの」とは上記のような長さを有し、ロール状に巻いた形状のものとして用いるのに適したものをいうが、上記のような長さに満たないものであっても、複数の枚葉の樹脂フィルムを貼り合わせることにより、長尺状のものとして取り扱えるようにしたものも含むものとする。
　また、樹脂フィルム１００の厚みは、３μｍ以上２００μｍ以下であることが好ましい。樹脂フィルム１００の厚みが３μｍよりも薄いと作業性が悪くなるため好ましくなく、２００μｍよりも厚くなると、導通ビア１２０が加工しにくくなるため好ましくない。
　＜多層積層回路基板の使用態様＞
　本発明の多層積層回路基板１は、たとえば図２に示されるように、多層積層回路基板の最下面の金属回路５０とリジッド基板３０１とが、接着金属４０１により貼り付けられ、多層積層回路基板の最上面の金属回路５０とＳｉ基板３０２とが、密着金属４０２により貼り付けられる構成として用いることができる。以下、この使用態様における各構成について説明する。
　＜接着金属＞
　上記の使用態様で用いられる接着金属は、はんだ、ボンディング、スタットピンおよびバンプのいずれかによって形成されるものであり、これによりリジッド基板と多層積層回路基板との導通を図ることができる。
　＜密着金属＞
　上記の使用態様で用いられる密着金属は、はんだにより形成されるものであり、これによりＳｉ基板と多層積層回路基板との導通を図ることができる。
　＜Ｓｉ基板＞
　上記の使用態様で用いられるＳｉ基板は、Ｓｉを主体とする材料からなるものであって、１ｐｐｍ／℃以上１０ｐｐｍ以下の熱膨張係数を有する材料からなる基板である。なお、Ｓｉ基板３０２の代わりにリジッド基板または銅基板を用いる使用態様とすることもできる。
　＜リジッド基板＞
　上記の使用態様で用いられるリジッド基板は、Ｓｉ基板の熱膨張係数よりも熱膨張係数の高い材料の基板をいう。なお、リジッド基板３０１の代わりに銅基板を用いる使用態様とすることもできる。次に、上記の使用態様における各構成の熱膨張係数の関係を説明する。
　＜熱膨張係数の選択等＞
　たとえば、図２に示されるような使用態様の場合、最上層のＳｉ基板３０２は熱膨張係数が小さく、最下層のリジッド基板３０１は熱膨張係数が大きいので、これらの間に積層される樹脂フィルムの熱膨張係数は、Ｓｉ基板３０２側の樹脂フィルムほど熱膨張係数が小さく、リジッド基板３０１側の樹脂フィルムほど熱膨張係数が大きくなるように、樹脂フィルムを選択することが好ましい。
　より具体的には、Ｓｉ基板３０２の近傍に配置される樹脂フィルムの熱膨張係数は、２ｐｐｍ／℃以上１０ｐｐｍ／℃以下が好ましく、３ｐｐｍ／℃以上５ｐｐｍ／℃以下がより好ましい。熱膨張係数が２ｐｐｍ／℃よりも小さいと、多層積層回路基板がもろくなり扱いにくくなるため好ましくなく、熱膨張係数が１０ｐｐｍ／℃よりも大きくなると、Ｓｉ基板３０２の熱膨張係数と樹脂フィルムの熱膨張係数との差が大きくなり、多層積層回路基板に歪みが生じ、導通ビア内の金属回路に断線が生じやすくなるため好ましくない。
　また、リジッド基板３０１の近傍に配置される樹脂フィルムの熱膨張係数は、リジッド基板３０１の熱膨張係数に近接した数値とすることが好ましい。また、リジッド基板が屈曲している場合には、この屈曲に対応できる樹脂フィルムを用いることが好ましい。また、上記のＳｉ基板またはリジッド基板のいずれか一方もしくは両方に、銅基板を用いる場合、銅基板に近接して配置される樹脂フィルムの熱膨張係数は、銅基板の熱膨張係数（１６．８ｐｐｍ／℃）に近接した数値とすることが好ましく、その熱膨張係数の値は１０ｐｐｍ／℃以上２０ｐｐｍ／℃以下であることが好ましく、１５ｐｐｍ／℃以上１８ｐｐｍ／℃以下であることがより好ましい。
　＜導通接続部＞
　本発明の多層積層回路基板に含まれる各回路層は、それぞれ１つ以上の導通接続部と接している。当該導通接続部は、多層積層回路基板の厚み方向の導通を確保するために設けられるものである。ここで、この導通接続部とは、樹脂フィルムに形成されるものにあっては導通ビアのことをいい、上述の使用態様で用いられる多層積層回路基板にあっては導通ビアに加えて、さらに上述の接着金属および密着金属も含むものとする。
　このような導通接続部は、熱が加わったときに多層積層回路基板の厚みに対して垂直な方向にせん断応力がかかることによる切断を防止するという観点からは、その断面積は大きい方が好ましいが、多層積層回路基板を小型化するという観点からは、その断面積は小さい方が好ましい。本発明では、上記のような構成にすることにより、これらの相反する要求を満足させることができ、全ての導通接続部のうち、少なくとも１つの導通接続部において、その断面積が０．２ｍｍ2以下のものを含めるようになり、産業上の利用性を飛躍的に向上させることに成功したものである。
　＜部品または製品＞
　本発明の多層積層回路基板は、一般的な部品または製品に用いられる。この製品には、たとえば電気製品、電子製品、半導体製品、アンテナ回路基板、ＩＣカード、太陽電池、自動車またはロボット等を挙げることができる。
　＜多層積層回路基板の製造方法＞
　本発明の多層積層回路基板の製造は、まず樹脂フィルム１００の各導通部に表裏を貫通する導通ビア１２０を形成した後、樹脂フィルム１００の表面全体（導通ビアの内壁面を含む）に亘って下地層１３０を形成し、その上に電気めっきによりめっき層１４０を形成する。その後、下地層１３０とめっき層１４０との一部を除去して金属回路５０を形成し、接着性樹脂７０により別の樹脂フィルム１００を貼り付ける。続いて、この新たに貼り付けられた樹脂フィルム１００の導通部の位置に導通ビアを形成し、その後上記と同様にして金属回路を形成する。以上の操作を長尺状の樹脂フィルムを用いて連続的に繰り返し行なうことにより本発明の多層積層回路基板は製造される。
　上述のように金属回路５０を電気めっきで形成されるめっき層により構成すれば、導通ビア内の金属回路に断線が生じにくく、しかも樹脂フィルムを多層化してもコストの向上を抑制できるため好ましい。
　なお、本発明の多層積層回路基板１の金属回路５０は、たとえばエッチング法とセミアディティブ法のいずれの方法により形成してもよい。エッチング法は、樹脂フィルムの表面（導通ビアの内壁面を含む）の全面に電気めっきによりめっき層を形成し、その後不要な部分となるめっき層と下地層とをエッチングにより除去することにより金属回路を形成する方法である。
　一方、セミアディティブ法は、樹脂フィルムの表面（導通ビアの内壁面を含む）上の回路とならない部分に対してレジストによりマスキングした後、電気めっきにより必要な厚みのめっき層を形成し、その後レジストを剥離して金属回路を形成する方法である。
　以下においては、金属回路の形成方法としてセミアディティブ法を例にとり多層積層回路基板の製造方法を説明する。当該製造方法は、導通ビア形成工程、下地層形成工程、レジスト形成工程、露光工程、現像工程、活性化工程、めっき層形成工程、レジスト剥離工程、ソフトエッチング工程および樹脂フィルム積層工程をこの順に繰り返すことにより多層積層回路基板を製造する方法である。これらの工程を以下に説明する。
　＜導通ビア形成工程＞
　まず、樹脂フィルム１００に対して、導通部を形成するように導通ビア１２０を形成する（図３）。ここで、導通ビアの深さと樹脂フィルムの厚みとが等しくなるように導通ビアの形成を調節できる装置であればどのような装置でもよいが、小径かつ低コストで導通ビアを形成できるという観点から、ＵＶ－ＹＡＧレーザを用いることが好ましい。
　＜下地層形成工程＞
　次に、イオンガンにより樹脂フィルム１００の表面（導通ビア１２０の内壁面を含む）を前処理した後、樹脂フィルム１００の表面（導通ビア１２０の内壁面を含む）に酸化防止層を形成し、酸化防止層上にさらに下地金属層を形成することにより下地層１３０を形成することができる（図４）。下地層１３０に含まれる酸化防止層と下地金属層とは、たとえば無電解めっき、蒸着、スパッタ等により形成することができる。なお、酸化防止層または下地金属層のいずれか一方もしくは両方は形成されない場合もある。
　＜レジスト形成工程＞
　上記工程によって、樹脂フィルム１００上に形成した下地層１３０の表面を酸で洗浄し、下地層１３０に含まれる下地金属層の表面を活性化させた後レジストを形成する（図示せず）。このレジストは、レジストをフィルム化したドライフィルムを貼り合わせる方法により形成してもよいし、レジストインクを塗布する方法により形成してもよい。
　ドライフィルムを貼り合わせる方法は、少量生産に適していることから多品種の製品に対応することができ、しかも貼り合わせ作業の工程も煩雑でないという点で優れているが、製造コストが高くなるという問題を有する。
　一方、レジストインクを塗布する方法は、大量生産に適していることから製造コストを低減することができる点で優れているが、塗布の工程が煩雑になるという問題を有する。以下においては、ドライフィルムを貼り合わせる方法によるレジストの形成を説明する。
　まず、図４に示される下地層１３０の形成された樹脂フィルム１００をラミネート巻取装置の送出シャフトにセットし、樹脂フィルム１００の先端を巻取シャフトにセットした上で、樹脂フィルム１００の下地層１３０上にドライフィルムを貼り付けながら巻取シャフトを回転させて巻き取りを行なう。このようにして樹脂フィルム１００にドライフィルムが貼り付けられ、樹脂フィルムの下地層上にレジストが形成される（図示せず）。
　上述のラミネート時の温度は、３０～１５０℃であることが好ましく、６０～１１０℃であることがより好ましい。また、ラミネート時の圧力は、０．３～５ｋｇ／ｃｍ2であることが好ましく、２～３ｋｇ／ｃｍ2であることがより好ましい。また、ラミネートした樹脂フィルムの巻取時のラインスピードは、０．１～１０ｍ／分であることが好ましく、０．５～３ｍ／分であることがより好ましい。
　＜露光工程＞
　次に、上記でレジストを形成した樹脂フィルム上に、所望の金属回路のパターンに対応したマスクを重ね合わせた後、ＵＶ露光しマスクで覆われていない部分を感光させる。ここでマスクで覆われていた部分は、次の現像工程で除去され、後述するめっき層形成工程においてめっき層が形成されて金属回路が形成される。
　この露光に用いられる露光装置は、平行光露光装置を用いてもよいし、ダイレクト露光装置を用いてもよい。しかし、微細回路を形成するという観点からは平行光露光装置を用いることが好ましく、樹脂フィルムの収縮に対応して露光する位置を調整することができるという観点からはダイレクト露光装置を用いることが好ましい。
　＜現像工程＞
　次に、上述の露光工程のマスクで覆われた部分のレジスト１７０を弱アルカリ溶液により現像する。これにより図５に示すようなレジスト１７０を形成した樹脂フィルム１００を得ることができる。現像に用いられる弱アルカリ溶液は、炭酸ソーダまたはアミン系の材料を用いることが好ましい。また、弱アルカリ溶液のｐＨは７以上１３以下であることが好ましく、８．５以上１０．０以下であることがより好ましい。弱アルカリ溶液のｐＨが７より小さいとレジストが除去されないため好ましくなく、ｐＨが１３より高いと、上記露光工程においてマスクで覆われていない部分のレジスト１７０も全て剥離されてしまうため好ましくない。
　また、弱アルカリ溶液の温度は１０～７０℃であることが好ましく、２０～３５℃であることがより好ましい。弱アルカリ溶液の温度が１０℃より低いとレジスト１７０が除去されないため好ましくなく、弱アルカリ溶液の温度が７０℃より高いと、ＵＶ露光した部分のレジスト１７０も剥離するため好ましくない。なお、現像の処理時間はレジストの種類により異なるため一律に規定することはできないが、通常２０秒以上３００秒以下程度とすることが好ましい。
　＜活性化工程＞
　次に、現像した後の樹脂フィルム１００上の下地層１３０（下地金属層）の表面を酸系の溶液で活性化する。これにより、めっき層と下地層（下地金属層）との密着不良を防止することができる。この活性化に用いられる酸系の溶液は、酸性を示すものであればどのようなものでもよいが、低コストで活性化できるという観点から、ＨＣｌ、Ｈ2ＳＯ4、過硫酸アンモニウム等を用いることが好ましい。また、酸系の溶液に含まれる酸の濃度は、０．５～２０質量％であることが好ましく、３～１０質量％であることがより好ましい。酸系の溶液の濃度が０．５質量％よりも低いと下地層（下地金属層）の表面が活性化されにくいため好ましくなく、酸系の溶液の濃度が２０質量％よりも高いと下地層（下地金属層）の表面に異常が発生する虞があるため好ましくない。
　また、活性化するときの酸系の溶液の温度は１０～７０℃であることが好ましく、３０～５０℃であることがより好ましい。酸系の溶液の温度を１０℃より低くすると下地層の活性化に時間がかかりすぎるため好ましくなく、酸系の溶液の温度を７０℃よりも高くすると環境面での問題が生じることから好ましくない。また、処理時間は下地層（下地金属層）の表面状態により異なるため一律に規定することはできないが、通常３秒以上３００秒以下程度とすることが好ましい。
　＜めっき層形成工程＞
　次に、上記で活性化した下地層１３０上に電気めっきすることにより、図６に示すようなめっき層１４０を形成する。この電気めっきに用いられるめっき液は、めっき層を形成する金属を含む酸性の溶液であればどのようなものでもよいが、めっき液自体が安定であり、かつ低コストでめっきできるという観点から、硫酸銅、ピロリン酸銅等を用いることが好ましい。なお、めっき液に硫酸銅を用いる場合、硫酸銅の濃度は３０～３００ｇ／ｌであることが好ましく、７０～１５０ｇ／ｌであることがより好ましい。また、このめっき液の塩素イオン濃度は１０～１００ｐｐｍであることが好ましく、４０～７０ｐｐｍであることがより好ましい。
　また、めっき液に用いられる酸性の溶液としては硫酸を用いることが好ましく、硫酸を用いる場合、硫酸の濃度は５０～３００ｇ／ｌであることが好ましく、８０～２００ｇ／ｌであることがより好ましい。
　また、電気めっきするときの電流密度は、０．１～１０Ａ／ｄｍ2であることが好ましく、０．５～４Ａ／ｄｍ2であることがより好ましい。また、電気めっきするときのめっき液の温度は２０～６０℃が好ましく、３０～４０℃がより好ましい。なお、めっき時間についてはめっき層の層厚により異なるため、一律に規定することはできないが、通常６００秒以上６０００秒以下程度とすることが好ましい。
　＜レジスト剥離工程＞
　次に、上述のめっき層形成工程により金属回路を形成した後にアルカリ液を用いてレジスト剥離を行なう。レジスト剥離に用いられるアルカリ液は、アルカリ性を示す溶液であればどのようなものでもよいが、アルカリ液自体の安定性やアルカリ液のコストの観点から、水酸化ナトリウムやアルコール系のものを用いることが好ましい。
　また、アルカリ液に水酸化ナトリウムを用いる場合、水酸化ナトリウムの濃度は０．１～５０質量％であることが好ましく、１～１０質量％であることがより好ましい。また、レジスト剥離に用いられるアルカリ液の温度は３０～９０℃であることが好ましく、５０～７０℃であることがより好ましい。なお、レジスト剥離の処理時間は、レジストの剥離状態により異なるため、一律に規定することはできないが、通常２０秒以上１２０秒以下程度とすることが好ましい。
　＜ソフトエッチング工程＞
　次に、下地層１３０をソフトエッチングして剥離除去することにより、図７に示すような金属回路５０が形成された樹脂フィルムが得られる。下地層に含まれる下地金属層の剥離に用いられる薬品は、どのようなものを用いてもよいが、低コストであるという観点から過硫酸アンモニウムを用いることが好ましい。この過硫酸アンモニウムを用いる場合、過硫酸アンモニウムの濃度は１～２０％であることが好ましく、５～１０％であることがより好ましい。
　また、下地金属層をソフトエッチングするときの処理温度は、２０～６０℃であることが好ましく、３０～４０℃であることがより好ましい。なお、このソフトエッチングの剥離にかける時間は、下地金属層の厚みや薬品の濃度および温度により異なるため、一律に規定することはできないが、通常３０秒以上２００秒以下程度とすることが好ましい。
　また、酸化防止層の剥離に用いられる薬品としては、ニッケルクロム剥離液（商品名：ＮＣ（日本化学工業株式会社製））を用いることが好ましい。また、この薬品を用いる場合この薬品の濃度は６０～１００％であることが好ましく、８０～９０％であることがより好ましい。この薬品の濃度が６０％より低いと剥離時間がかかるため好ましくない。
　また、酸化防止層をソフトエッチングするときの処理温度は、３５～５５℃であることが好ましい。なお、このソフトエッチングの剥離にかける時間は酸化防止層の厚みや薬品の濃度および温度により異なるため、一律に規定することはできないが、通常２０秒以上３００秒以下程度とすることが好ましい。
　＜樹脂フィルム積層工程＞
　次に、上述のようにして得られた回路付樹脂フィルム（金属回路が形成された樹脂フィルム）の表裏いずれか一方もしくは両方の面に対して、別の樹脂フィルムを積層する方法としては、接着性樹脂７０の付いた樹脂フィルムをラミネートにより回路付樹脂フィルムの片面に貼り合わせる方法、および回路付樹脂フィルムの金属回路形成面に対し接着性樹脂７０を塗布してから金属回路が未だ形成されていない樹脂フィルムをラミネートにより貼り合わせる方法等があり、いずれの方法によっても図８に示すように樹脂フィルムを積層することができる。
　なお、後者の樹脂フィルムの積層方法によれば、金属回路の厚みが厚い場合に金属回路による樹脂フィルムの表面凹凸を少なくすることができることから、より接合強度を高めることができるというメリットがある。
　また、上述の回路付樹脂フィルムの表裏のいずれかの面もしくは両面に対して、別の樹脂フィルム１００を積層するときの温度は、３０～３００℃であることが好ましく、積層にかける圧力は０．１～２０ｋｇ／ｃｍ2であることが好ましい。また、この樹脂フィルムの積層にかける時間は、１秒以上３時間以下であることが好ましい。
　そして、その後導通ビア形成工程を行なうというように、上記で説明した各工程を繰り返すことにより、図１に示されるような本発明の多層積層回路基板を製造することができる。以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
　＜実施例１＞
　実施例１では、金属回路の形成方法としてエッチング法を採用し、以下の各工程により多層積層回路基板を作製した。
　＜導通ビア形成工程＞
　多層積層回路基板に用いられる樹脂フィルム１００として、ロール状に巻かれた長尺状のポリイミドフィルム（長さ５０ｍ、厚み３８μｍ、熱膨張係数１６．４ｐｐｍ／℃、商品名：カプトンＥＮ１５０（東レ・デュポン株式会社製））を用いた。この樹脂フィルム（以下において「第１の樹脂フィルム」とする）は２５０ｍｍ幅でスリット加工されたものを用いた。この樹脂フィルム１００（第１の樹脂フィルム）をＵＶ－ＹＡＧレーザ装置にセットし、ＵＶ－ＹＡＧレーザ装置のプログラムを設定して１つの導通部に対し、１５μｍの内径の導通ビア１２０を１つ形成した（図３）。
　＜洗浄工程＞
　上記で導通ビア１２０が形成された樹脂フィルム１００（第１の樹脂フィルム）を洗浄装置にセットし、下地層の形成工程においてピンホールが発生することを抑制するために樹脂フィルム１００の表面を洗浄した。
　＜下地層形成工程＞
　次に、上記で表面を洗浄した樹脂フィルム１００（第１の樹脂フィルム）をスパッタ装置に設置し、真空ポンプにより１×１０-3Ｐａの圧力に設定した上で、イオンガンにＮ2ガスを注入して、それを照射することにより樹脂フィルム１００（第１の樹脂フィルム）の表面を前処理した。その後、スパッタリング法によりＡｒ雰囲気下でＮｉとＣｒとの合金（ＮｉとＣｒとの重量比がＮｉ：Ｃｒ＝８０：２０）からなる酸化防止層を樹脂フィルム（第１の樹脂フィルム）上に形成し、その上にＣｕからなる下地金属層を形成することにより下地層１３０を形成した（図４）。
　そして、スパッタ装置の真空状態を解除して、下地層１３０が形成された樹脂フィルム１００（第１の樹脂フィルム）を取り出し、樹脂フィルム１００（第１の樹脂フィルム）の一部をサンプリングした。そして、そのサンプルに対して集束イオンビーム（ＦＩＢ：Focused　Ion　Beam）を照射することにより、断面を観察した。その結果、酸化防止層は厚み１０ｎｍであり、下地金属層は厚み３５０ｎｍであることを確認した。さらに導通ビア１２０内にもこれらの下地層１３０が形成されていることを確認した。
　＜めっき層形成工程＞
　次に、下地層が形成された樹脂フィルム１００（第１の樹脂フィルム）を銅めっき装置にセットし、硫酸により下地層を活性化させた後に水洗した。その後、めっき液（硫酸２００ｇ／ｌ、硫酸銅９０ｇ／ｌ、塩素イオン濃度５０ｐｐｍからなるもの）を充填しためっき浴に当該樹脂フィルム（第１の樹脂フィルム）を浸漬することにより、下地層１３０上に銅めっきを行ない、再度水洗して乾燥させ、樹脂フィルム１００（第１の樹脂フィルム）の下地層１３０上にめっき層１４０を形成した（図９）。その後、このようにして得られた樹脂フィルム（第１の樹脂フィルム）の一部をサンプリングし、そのサンプルに対してＦＩＢを照射することにより、この樹脂フィルム１００（第１の樹脂フィルム）の表裏の両面上のめっき層１４０と下地層１３０とを含む金属回路の厚みをそれぞれ３点ずつ測定した。そして、この３点の測定値を平均すると表裏いずれにおいても１８．５μｍであった。
　＜金属回路形成工程＞
　次に、上記のようにしてめっき層１４０を形成した樹脂フィルム１００（第１の樹脂フィルム）の表裏の両面に対して、２５０ｍｍ幅のスリット加工されたドライフィルム（商品名：ＮＩＴ２１５（ニチゴー・モートン株式会社製））をラミネートし、金属回路のパターンのマスクを重ね合わせた後、それをロール式の露光装置にセットして露光を行なった。
　その後、現像とエッチングとレジスト剥離とを連続して行なうことができるロール式のエッチング装置に上記で露光を行なった樹脂フィルム１００（第１の樹脂フィルム）をセットしてエッチング処理（めっき層１４０と下地層１３０とを除去する処理）を行ない、金属回路５０を形成した（図７）。この樹脂フィルム（第１の樹脂フィルム）をサンプリングし、１００倍の倍率の顕微鏡で金属回路５０の断線、ショート等の検査を行なった。その結果、図７で示される金属回路５０に断線、ショート等の不良は観察されなかった。また、樹脂フィルム（第１の樹脂フィルム）の表裏の両面のうち、後述の第２の樹脂フィルムを貼り合わせる側の面の面積Ｃに対して金属回路が占める面積Ｄは、金属回路の設計図面から算出した。その結果、第１の樹脂フィルムの上記面に対し、金属回路の占める面積（表１において、「金属回路占有面積」という）は０．５５であった（以下の表１参照）。
　＜樹脂フィルム積層工程＞
　次に、上記のようにして表裏の両面に金属回路を形成した樹脂フィルム１００（第１の樹脂フィルム）の表裏の両面を同時にラミネートできる真空ラミネート装置に当該樹脂フィルム（第１の樹脂フィルム）をセットした。そして、この樹脂フィルム１００（第１の樹脂フィルム）の一の面に当接するように、接着性樹脂７０が塗布された樹脂フィルム１００（この樹脂フィルムは、ポリイミドフィルム（厚み２５μｍ、熱膨張係数３ｐｐｍ／℃、商品名：ゼロマックス（東洋紡績株式会社製））であり、以下において「第２の樹脂フィルム」とする）をセットし、この樹脂フィルム１００（第１の樹脂フィルム）のもう一方の面に当接するように、接着性樹脂７０が塗布された樹脂フィルム１００（この樹脂フィルムは、ポリイミドフィルム（厚み２５μｍ、熱膨張係数１８２ｐｐｍ／℃、商品名：レイテックＦＲ－５７００（日立化成工業株式会社製））であり、以下において「第３の樹脂フィルム」とする）をセットした。そして、この真空ラミネート装置を作動させて表裏の両面に金属回路を形成した樹脂フィルム１００（第１の樹脂フィルム）の表裏に各樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）を積層することにより、図８に示すような３層の樹脂フィルム１００と２層の回路層２００とからなる積層体を得た。
　この積層体の上下の樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）の全面に対し、シワ、エアー噛み等の検査を行なった。その結果、この積層体の上下の樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）にシワ、エアー噛み等の不良は観察されなかった。
　＜導通ビア形成工程－２＞
　次に、上述した導通ビア形成工程と同様の方法を用いることにより、上記で得られた積層体の上下の樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）に対し、各導通部に導通ビア１２０を１つずつ形成した（図１０）。その後、上記で導通ビアが形成された積層体の上下の樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）の表面を洗浄した。
　＜下地層形成工程－２＞
　次に、上記で得られた積層体をスパッタ装置にセットし、上述した下地層形成工程と同一の条件および方法により、この積層体の上下の樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）の表面にＮｉ－Ｃｒからなる酸化防止層と、Ｃｕからなる下地金属層とを含む下地層１３０をスパッタリング法により形成した（図１１）。なお、めっき層１４０上にも下地層１３０は形成されるが、めっき層１４０上の下地層は、図１１中に示していない。
　そして、上記の下地層を形成した積層体の一部をサンプリングした。そして、そのサンプルに対してＦＩＢを照射することにより断面を観察した。その結果、酸化防止層は厚み１０ｎｍであり、下地金属層は厚み３５０ｎｍであることを確認した。
　＜めっき層形成工程－２＞
　次に、Ｃｕめっき装置に上記で得られた下地層を形成した積層体をセットして、上述のめっき層形成工程と同一の条件により、上記で形成した下地層の全面にめっき層１４０を形成した（図１２）。その後、この積層体の一部をサンプリングし、そのサンプルに対してＦＩＢを照射することにより、この積層体の上下の樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）上のめっき層１４０と下地層１３０とを含む金属回路の厚みを３点測定した。そして、この３点の測定値を平均するとその積層体の表裏のいずれにおいても１８．５μｍであった。
　＜金属回路形成工程－２＞
　次に、上記で得られためっき層を形成した積層体の上下の樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）に対して、ドライフィルム（商品名：ＮＩＴ２１５（ニチゴー・モートン株式会社製））をラミネートし、次にロール式の露光装置にそれをセットして露光を行なった。
　その後、現像とエッチングとレジスト剥離とを連続して行ない、この積層体の上下の樹脂フィルム１００（第２の樹脂フィルムおよび第３の樹脂フィルム）の表面に金属回路５０を形成した。以上により、２ｃｍ×４ｃｍの大きさにカットして、本発明の多層積層回路基板を作製した（図１）。
　そして、これをサンプリングし、このサンプルを１００倍の顕微鏡を用いて金属回路の断線、ショート等の検査を行なった。その結果、この多層積層回路基板の金属回路に断線、ショート等の不良は観察されなかった。
　なお、実施例１では、いずれも同一のマスクを用いて、レジストを剥離し、レジストが剥離された部分をエッチングすることにより金属回路を形成したものである。これにより、樹脂フィルム（第１の樹脂フィルム、第２の樹脂フィルムおよび第３の樹脂フィルム）の両面に形成される金属回路のパターンはいずれも同一の形状となる。このことから、以下の表１に示されるように、全ての樹脂フィルムのいずれの一の面に対しても、金属回路の占める面積は同一となる。実施例２～１５および比較例１～１３の多層積層回路基板においても、各多層積層回路基板の全ての樹脂フィルム（第１の樹脂フィルム、第２の樹脂フィルムおよび第３の樹脂フィルム）の表裏の一の面に対する金属回路の占める面積は同一の値となる。
　＜実施例２～９＞
　実施例２～９の多層積層回路基板は、実施例１の多層積層回路基板に対して、導通ビアの内径と積層した樹脂フィルムの熱膨張係数とが以下の表１に示すように異なることを除き、実施例１と同様の方法により作製した。たとえば、表１中の実施例３は、樹脂フィルムが実施例１と同じものを同じ積層順序で使用し、各導通部に対し内径が３００μｍの導通ビアを形成したことを示す。実施例４は、多層積層回路基板の第２の樹脂フィルムと第１の樹脂フィルムとに熱膨張係数３ｐｐｍ／℃のゼロマックスを用い、第３の樹脂フィルムに１８２ｐｐｍ／℃のレイテックＦＲ－５７００を用いたことを示す。なお、表１において、熱膨張係数が同一の数値のものは、同一の樹脂フィルムを用いたことを示す。
　＜実施例１０～１５＞
　実施例１０～１５の多層積層回路基板は、実施例１の多層積層回路基板に対して、回路層の厚みが以下の表２に示すように異なり、樹脂フィルムの一の面に対する金属回路の占める面積が表１に示すように異なることを除き、その他は実施例１と同様の方法により作製した。たとえば、表１および表２中の実施例１０は、樹脂フィルムが実施例１と同じものを同じ積層順序で使用し、回路層の厚みが３μｍであり、樹脂フィルムの面に対する金属回路の占める面積が下記の表１のように異なる。
　表２は、樹脂フィルム１００の厚みＡと、回路層の厚みＢと、樹脂フィルムの厚みに対する回路層の厚みＢ／Ａとを示したものであり、０．０１５≦Ｂ／Ａ≦８．７５を満たすことにより本発明の効果を得ることができる。
　なお、表２に示されるように、実施例１の多層積層回路基板に含まれる４層の回路層の厚みは、全て同一の厚みのものを形成した。これと同様に、実施例２～１５および比較例１～１３の多層積層回路基板においても、各多層積層回路基板における４層の回路層の厚みは、全て同一の厚みを形成した。
　また、第１の樹脂フィルムの厚みＡに対する回路層の厚みＢの値としては、第１の樹脂フィルムの表裏の両面の回路層がいずれも同一の厚みであるので、いずれの回路層の厚みを採用してもよいが、第２の樹脂フィルム側の回路層の厚みをＢの値として用いた。同様に、第３の樹脂フィルムの厚みＡに対する回路層の厚みＢの値には、第３の樹脂フィルムの両面の回路層のうち、第１の樹脂フィルム側の回路層の厚みをＢとして用いることとし、第２の樹脂フィルムの厚みＡに対する回路層の厚みＢも上記と同様の方法により定めた。
　＜比較例１～９＞
　一方、比較例１～９の多層積層回路基板は、全ての樹脂フィルムに同一の熱膨張係数を有する樹脂フィルムを用いることを除き、その他は実施例１～３と同様の方法により作製した（表１参照）。たとえば、表１中の比較例１～３では、多層積層回路基板に含まれる全ての樹脂フィルムに熱膨張係数１８２ｐｐｍ／℃のレイテックＦＲ－５７００を用い、比較例４～６では熱膨張係数３ｐｐｍ／℃のゼロマックスを用い、比較例７～９では熱膨張係数１６．４ｐｐｍ／℃のカプトンＥＮ１５０を用いた。
　＜比較例１０および１１＞
　比較例１０および１１の多層積層回路基板は、実施例２の多層積層回路基板に対して、回路層の厚みＢが異なることを除き、その他は実施例２と同様の方法により作製した（表２参照）。たとえば、表２中の比較例１０では、多層積層回路基板に含まれる４層の回路層の全ての厚みを０．３μｍとした。
　＜比較例１２および１３＞
　比較例１２および１３の多層積層回路基板は、実施例２の多層積層回路基板に対して、一の面の樹脂フィルムの面積Ｃに対する金属回路の占める面積Ｄが異なることを除き、その他は実施例２と同様の方法により作製した（表１参照）。たとえば、表１中の比較例１２は、多層積層回路基板に含まれる一の樹脂フィルムの面に対する金属回路の占める面積Ｄ／Ｃを０．０１とした。
　＜導通検査＞
　実施例１～１５および比較例１～１３の多層積層回路基板に対し、ＬＣＲメータ（品番：ＮＤＨ－２０００（カスタム株式会社製））を用いて、多層積層回路基板の端子両端での導通検査を行なった。その結果、実施例１～１５および比較例１～１３のいずれの多層積層回路基板においても導通の異常は観察されなかった。
　実施例１～１５および比較例１～１３の多層積層回路基板の金属回路は、およそ２００個の導通部が設けられているが、そのうちの１箇所でも断線が生じていれば、導通の異常が計測されることから、多層積層回路基板を作製した段階では、金属回路は断線していないことが明らかとなった。
　＜温度変化サイクル試験＞
　実施例１～１５および比較例１～１３の多層積層回路基板に対し、サイクル試験機（型式：ＴＳＡ－４１Ｌ－Ａ（ＥＳＰＥＣ株式会社製））を用いて、２つの異なる設定温度を一定時間間隔で交互に繰り返して保持する温度変化サイクル試験を行なった。具体的には、－４０℃で３０分間保持した後、１２０℃で３０分間保持することを１サイクルとし、５００サイクルごとに導通検査を行なった。回路内に含まれている複数の導通部のうち、１箇所でも導通不良が起きた時点でサイクル試験を終了することとし、３０００サイクルまで行なった。
　実施例１～１５の多層積層回路基板は、３０００サイクル終了時においても導通不良は認められなかった。これに対し、比較例１、４および７は、２０００サイクル終了時に、比較例２、５および８は１５００サイクル終了時に、比較例３、６および９は１０００サイクル終了時に、比較例１０～１３は２５００サイクル終了時に導通不良が確認された。
　上記の結果から、実施例１～１５の多層積層回路基板は、比較例１～１３の多層積層回路基板に比べて、熱が加わったときの金属回路の断線が格段に生じにくいことが明らかとなった。これは、実施例１～１５の多層積層回路基板において熱膨張係数の異なった樹脂フィルムを用い、かつ樹脂フィルムの厚みに対する回路層の厚みＢ／Ａが、０．０１５≦Ｂ／Ａ≦８．７５を満たし、さらにこの樹脂フィルムの一の面に対する金属回路の占有面積の値Ｄ／Ｃが、０．０２≦Ｄ／Ｃ≦０．８を満たしていることによるものであることが明らかである。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　以上のように本発明の実施の形態および実施例について説明を行なったが、上述の実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施の形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明によれば、金属回路の断線が生じにくい多層積層回路基板を提供することができる。
　１　多層積層回路基板、５０　金属回路、７０　接着性樹脂、１００　樹脂フィルム、１２０　導通ビア、１３０　下地層、１４０　めっき層、１７０　レジスト、２００　回路層、３０１　リジッド基板、３０２　Ｓｉ基板、４０１　接着金属、４０２　密着金属。

Claims (5)

  1. 　樹脂フィルム（１００）と回路層（２００）とを交互に積層させた積層構造を有し、
    　前記樹脂フィルム（１００）は、長尺状のものを加工してなり、かつ、該樹脂フィルム（１００）の表裏を貫通する導通ビア（１２０）を１以上有し、
    　前記回路層（２００）は、金属回路（５０）を含み、
    　前記金属回路（５０）は、前記樹脂フィルム（１００）上および前記導通ビア（１２０）内に形成され、かつ下地層（１３０）と、該下地層（１３０）上に電気めっきにより形成されるめっき層（１４０）とからなり、
    　前記下地層（１３０）は、酸化防止層と下地金属層とを含み、
    　前記酸化防止層は、Ｎｉ、Ｔｉ、ＣｏおよびＳｉからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金、もしくはＣｒを含む合金により構成され、
    　前記下地金属層は、Ｃｕ、Ａｕ、Ａｇ、Ｓｎ、Ｎｉ、ＢｉおよびＺｎからなる群より選択された少なくとも１種の金属または該金属を少なくとも１種含む合金により構成され、
    　前記樹脂フィルム（１００）のうち、いずれか１層の樹脂フィルム（１００）の熱膨張係数は、他の少なくとも１層の樹脂フィルム（１００）の熱膨張係数と異なり、最大の熱膨張係数を有する樹脂フィルム（１００）の熱膨張係数をＥとし、最小の熱膨張係数を有する樹脂フィルム（１００）の熱膨張係数をＦとすると、０．０１５≦Ｆ／Ｅ≦０．４であり、
    　前記樹脂フィルム（１００）のうち、いずれか１層の樹脂フィルム（１００）の厚みをＡとし、前記樹脂フィルム（１００）に隣接する前記回路層（２００）の厚みをＢとすると、０．０１５≦Ｂ／Ａ≦８．７５であり、
    　前記樹脂フィルム（１００）のうち、いずれか１層の樹脂フィルム（１００）の一の面の面積をＣとし、前記樹脂フィルム（１００）の前記面上に形成される前記金属回路（５０）が占める面積をＤとすると、０．２≦Ｄ／Ｃ≦０．７である、多層積層回路基板（１）。
  2. 　前記樹脂フィルム（１００）の熱膨張係数は、１ｐｐｍ／℃以上３００ｐｐｍ／℃以下である、請求の範囲第１項に記載の多層積層回路基板（１）。
  3. 　前記回路層（２００）は、１つ以上の導通接続部と接し、
    　前記導通接続部のうち、少なくとも１つの導通接続部の断面の面積は、０．２ｍｍ2以下である、請求の範囲第１項に記載の多層積層回路基板（１）。
  4. 　請求の範囲第１項に記載の多層積層回路基板（１）を用いる部品または製品。
  5. 　前記製品は、電気製品、電子製品、半導体製品、アンテナ回路基板、ＩＣカード、太陽電池、自動車またはロボットのいずれかである、請求の範囲第４項に記載の製品。
PCT/JP2009/064230 2008-08-19 2009-08-12 熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板 Ceased WO2010021278A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008210328A JP2010050116A (ja) 2008-08-19 2008-08-19 多層積層回路基板
JP2008-210328 2008-08-19

Publications (1)

Publication Number Publication Date
WO2010021278A1 true WO2010021278A1 (ja) 2010-02-25

Family

ID=41707156

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/064230 Ceased WO2010021278A1 (ja) 2008-08-19 2009-08-12 熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板

Country Status (3)

Country Link
JP (1) JP2010050116A (ja)
TW (1) TW201018326A (ja)
WO (1) WO2010021278A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258664A (ja) * 2010-06-07 2011-12-22 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106770A (ja) * 1993-09-29 1995-04-21 Ibiden Co Ltd 多層プリント配線板
JP2001015929A (ja) * 1999-06-29 2001-01-19 Sony Chem Corp 多層基板
JP2004247391A (ja) * 2003-02-12 2004-09-02 Toray Ind Inc 回路基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750832B2 (ja) * 1997-04-17 2006-03-01 シャープ株式会社 多層配線板
JP2005340686A (ja) * 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106770A (ja) * 1993-09-29 1995-04-21 Ibiden Co Ltd 多層プリント配線板
JP2001015929A (ja) * 1999-06-29 2001-01-19 Sony Chem Corp 多層基板
JP2004247391A (ja) * 2003-02-12 2004-09-02 Toray Ind Inc 回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258664A (ja) * 2010-06-07 2011-12-22 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
US8664536B2 (en) 2010-06-07 2014-03-04 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010050116A (ja) 2010-03-04
TW201018326A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
US7523548B2 (en) Method for producing a printed circuit board
CN101346043B (zh) 软性印刷电路板制造方法及由该方法所形成的金属布线图
TWI606152B (zh) Ultra-thin copper foil with carrier, and copper-clad laminate, printed circuit board, and coreless substrate made using the ultra-thin copper foil with carrier
US11453823B2 (en) Method for manufacturing transfer film including seed layer, method for manufacturing circuit board by selectively etching seed layer, and etching solution composite
JP2005260058A (ja) キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
JP5473838B2 (ja) 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
US8187479B2 (en) Manufacturing method of printed circuit board
CN107135608B (zh) 叠层体的蚀刻方法和使用了其的印刷配线基板的制造方法
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
WO2010018790A1 (ja) マルチ導通部を有する多層積層回路基板
JP4986081B2 (ja) プリント配線基板の製造方法
CN104066280B (zh) 无芯板的制作方法及无芯板
TWI384923B (zh) A multilayer circuit board having a wiring portion, and a method of manufacturing the same
KR20110093621A (ko) Ｃｏｆ 기판의 제조방법
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
WO2010021278A1 (ja) 熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板
JP2009026898A (ja) 多層プリント配線板の製造方法、多層プリント配線板
KR100731819B1 (ko) 다층 연성인쇄회로기판의 제조방법
WO2010026895A1 (ja) 多層積層回路基板の製造方法
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
KR20100072921A (ko) 양면 연성회로기판의 제조방법
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP2010147145A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09808214

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09808214

Country of ref document: EP

Kind code of ref document: A1