[go: up one dir, main page]

WO2010067415A1 - 解析装置、解析方法及び解析プログラム - Google Patents

解析装置、解析方法及び解析プログラム Download PDF

Info

Publication number
WO2010067415A1
WO2010067415A1 PCT/JP2008/072304 JP2008072304W WO2010067415A1 WO 2010067415 A1 WO2010067415 A1 WO 2010067415A1 JP 2008072304 W JP2008072304 W JP 2008072304W WO 2010067415 A1 WO2010067415 A1 WO 2010067415A1
Authority
WO
WIPO (PCT)
Prior art keywords
analysis
circuit board
thermal expansion
simulation
objects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2008/072304
Other languages
English (en)
French (fr)
Inventor
水谷　大輔
伸孝 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010541908A priority Critical patent/JP5195918B2/ja
Priority to PCT/JP2008/072304 priority patent/WO2010067415A1/ja
Publication of WO2010067415A1 publication Critical patent/WO2010067415A1/ja
Priority to US13/156,151 priority patent/US20110235673A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/24—Sheet material
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/26—Composites
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Definitions

  • the present invention relates to an analysis apparatus, an analysis method, and an analysis program for analyzing stress at the time of mounting an electronic component on a circuit board.
  • a circuit board in which an integrated circuit pattern is formed on a substrate using a mask technology is used for a motherboard of an electronic device.
  • the circuit board may be warped depending on the temperature condition.
  • non-attachment, short-circuiting, and the like are caused at the bump joint portion of the electronic component, and the yield of the product is reduced.
  • a technique has been devised in which a circuit board structural analysis is performed in combination with a computer-aided design (CAD) system and a finite element method to predict the warpage occurring in the circuit board in advance.
  • CAD computer-aided design
  • the design can be changed to a circuit board with less warpage in the mounting process by prior prediction.
  • An object of the present invention is to provide an analysis apparatus, an analysis method, and an analysis program that can analyze mounting stress with a small amount of calculation with high accuracy.
  • the inventors of the present application have studied to elucidate the problems of the prior art, and although the three-dimensional deformation measurement according to the temperature change of the circuit board itself is possible, the prior art Then, I noticed that the results of such measurements were not reflected in the numerical analysis. If the result of actual measurement can be reflected in the prediction of warpage, prediction with high accuracy can be performed. However, it is not easy to incorporate a deformation according to a temperature change in the analysis by the finite element method.
  • the analysis device is provided with fake means for faking the structure of the circuit board as including two objects having different coefficients of thermal expansion. Furthermore, simulation means is provided for simulating the mounting stress when the electronic component is mounted on the circuit board using the result of the simulation by the simulation means.
  • the structure of the circuit board is simulated as including two objects having different thermal expansion coefficients, and then the electronic component is mounted on the circuit board by using the result of the simulation in the simulation step. Simulate mounting stress.
  • the analysis program uses a simulation step to simulate the structure of the circuit board as including two objects having different coefficients of thermal expansion and a result of the simulation in the simulation step.
  • a simulation step for simulating mounting stress at the time of mounting is executed.
  • FIG. 1A is a top view illustrating an example of an analysis target of the analysis apparatus according to the embodiment.
  • 1B is a cross-sectional view taken along the line II in FIG. 1A.
  • FIG. 1C is a cross-sectional view showing deformation of the analysis object accompanying heating.
  • FIG. 2A is a diagram showing the content of the fake structure of the circuit board 1.
  • FIG. 2B is a diagram showing the warp of the circuit board 1 under the pseudo model shown in FIG. 2A.
  • FIG. 3 is a block diagram illustrating a configuration of the analysis apparatus according to the embodiment.
  • FIG. 4 is a diagram showing an example of the data configuration of the material physical property table 332.
  • FIG. 5 is a diagram showing an example of the data structure of the thickness table 333. As shown in FIG. FIG. FIG.
  • FIG. 6 is a functional block diagram showing the configuration of the analysis device 30.
  • FIG. 7 is a flowchart illustrating the operation of the analysis apparatus 30 according to the embodiment.
  • FIG. 8 is a flowchart illustrating a method for generating the laminated shell data 336.
  • FIG. 9 is a diagram illustrating an example of a data configuration of the laminated shell data 336.
  • FIG. 10A is a plan view showing an analysis object.
  • FIG. 10B is a cross-sectional view taken along the line II-II in FIG. 10A.
  • FIG. 11 is a graph showing the results of the analysis (simulation) actually performed.
  • the analysis apparatus is an apparatus that analyzes a deformation of a circuit board accompanying a temperature change. That is, the structural analysis target (analysis target) by the analysis apparatus is a circuit board or the like.
  • FIGS. 1A to 1C are diagrams illustrating an example of an analysis target of the analysis apparatus according to the embodiment.
  • 1A is a top view showing an object to be analyzed
  • FIG. 1B is a cross-sectional view taken along line II in FIG. 1A
  • FIG. 1C is a cross-sectional view showing deformation of the analysis object accompanying heating.
  • the analysis target includes the circuit board 1 and the electronic component 2 mounted on the circuit board 1 via the solder bumps 3.
  • An electrode 1 a is provided on one surface of the circuit board 1, and an electrode 2 a is provided on one surface of the electronic component, and these are connected via solder bumps 3.
  • reflow is performed. That is, the temperature of the circuit board 1 rises and then falls. During reflow, the circuit board 1 is warped as shown in FIG. Thereafter, when the temperature of the circuit board 1 drops, the circuit board 1 tries to return to a flat shape. At this time, since the solder bumps 3 are already fixed to the electrodes 1a and 2a, stress acts on the solder bumps 3 and distortion occurs.
  • the circuit board 1 in order to predict the stress and strain accompanying the deformation of the circuit board 1 as described above, the circuit board 1 is separated from the lower layer part 11 and the upper layer part 12 having different thermal expansion coefficients as shown in FIG. 2A. A simulation is performed after pretending to be configured. When the circuit board 1 is heated under such pseudo control, the circuit board 1 warps as shown in FIG. 2B. The degree of warpage can be matched with the actual measurement value of the warpage amount of the circuit board 1 by appropriately setting the thickness and the thermal expansion coefficient of the lower layer portion 11 and the upper layer portion 12 in advance.
  • the laminated body of the lower layer part 11 and the upper layer part 12 can also be regarded as a bimetal structure.
  • a bimetallic structure there is a relationship known as the Stoney equation between the residual stress ⁇ and the radius of curvature R at the interface between two layers.
  • hs is the thickness of the lower layer part 11
  • hf is the thickness of the upper layer part 12
  • Ms is the biaxial elastic modulus of the lower layer part 11
  • E is the Young's modulus common to the lower layer part 11 and the upper layer part 12
  • ⁇ is the lower layer part. 11 and Poisson's ratio common to the upper layer portion 12.
  • the residual stress ⁇ is represented by the product of the difference in thermal expansion coefficient and the elastic modulus. Therefore, when the thermal expansion coefficient of the lower layer part 11 is ⁇ 1 and the thermal expansion coefficient of the upper layer part 12 is ⁇ 2 , the residual stress difference ⁇ can also be expressed by the following equation (Equation 4).
  • FIG. 3 is a block diagram illustrating a configuration of the analysis apparatus according to the embodiment.
  • the analysis apparatus 30 includes a control unit 31, a RAM (Random (Access Memory) 32, storage unit 33, peripheral device connection interface (peripheral device I / F) 35, input unit 36 for inputting information, and display unit 37 for displaying information are provided.
  • the control unit 31, RAM 32, storage unit 33, peripheral device I / F 35, input unit 36, and display unit 37 are connected to each other via a bus 34.
  • the control unit 31 includes a CPU (Central Processing Unit), executes a program stored in the RAM 32, and controls each unit included in the analysis device 30.
  • CPU Central Processing Unit
  • the RAM 32 functions as a storage unit that temporarily stores calculation results and programs in the processing of the analysis device 30.
  • a non-volatile storage medium such as a hard disk, an optical disk, a magnetic disk, or a flash memory is used.
  • the storage unit 33 includes various data and an OS (Operating System) before being stored in the RAM 32. Stores programs, etc.
  • the storage unit 33 also stores a material physical property table 332 in which materials included in an analysis target (circuit board or the like) and physical properties thereof are associated with each other. Further, in this storage unit 33, a point specified by two-dimensional coordinates (xy coordinates in FIG. 2) on the surface of the analysis object and the thickness of the analysis object at that point (dimension in the z-axis direction in FIG. 2). ) Is also stored.
  • Peripheral device I / F 35 is an interface to which peripheral devices are connected.
  • peripheral device I / F include a parallel port, a USB (Universal Serial Bus) port, and a PCI card slot.
  • Peripheral devices include, for example, printers, TV tuners, SCSI (Small Computer System Interface) devices, audio devices, drive devices, memory card reader / writers, network interface cards, wireless LAN cards, modem cards, keyboards, mice, and display devices. Can be mentioned. Communication between the peripheral device and the analysis device 30 may be either wired communication or wireless communication.
  • an input device for inputting an instruction request from a user such as a keyboard and a mouse, is used.
  • a display device that presents information to the user such as a CRT (Cathode Ray Tube) or a liquid crystal display is used.
  • a desktop PC for example, a desktop PC, a notebook PC, a PDA (Personal Digital Assistance), a server, or the like can be used.
  • a PDA Personal Digital Assistance
  • FIG. 4 is a diagram showing an example of the data configuration of the material physical property table 332
  • FIG. 5 is a diagram showing an example of the data configuration of the thickness table 333.
  • the material physical property table 332 As shown in FIG. 4, columns of “material” and “physical property value list” are provided.
  • the names of materials constituting the analysis object are converted into values or symbols and stored. Examples of the name of the material include a conductor, a composite material, and air.
  • the “physical property value list” column a combination of the physical property values of the materials stored in the “material” column is converted into values or symbols and stored. Examples of physical property values include elastic modulus, Poisson's ratio, viscoelastic properties, thermal expansion coefficient, dielectric constant, magnetic permeability, electrical conductivity, magnetic resistance, and density.
  • the thickness table 333 As shown in FIG. 5, columns of “position information” and “thickness” are provided.
  • position information two-dimensional coordinates (xy coordinates in FIG. 2) are stored as information for specifying the position of the point on the surface of the analysis object.
  • the thickness (dimension in the z-axis direction in FIG. 2) at the position stored in the “position information” column indicates the thickness of the analysis object at the time of design. Converted to a percentage and stored. For example, when the thickness at the design stage is 5 mm and the “thickness” is 80% in the thickness table 333, the thickness at that point is corrected to 4 mm when used for structural analysis. “Thickness” may be specified as a length instead of a ratio.
  • FIG. 6 is a functional block diagram showing the configuration of the analysis device 30.
  • the control unit 31 of the analysis device 30 includes a first generation unit 311, a first calculation unit 312, a second generation unit 313, a second calculation unit 314, and a third generation unit 315.
  • each of these units is configured by the CPU of the control unit 31 and a program executed by the CPU, but may be configured by hardware.
  • First generating unit 311 constructive circuit board 1 in the laminate of the lower portion 11 and upper portion 12, as the thermal expansion coefficient alpha 2 of the upper layer portion 12, the circuit board 1 itself coefficient of thermal expansion of which had been previously measured Set. Further, the value obtained from Equation 6 is set as the thermal expansion coefficient ⁇ 1 of the lower layer part 11. And the laminated body of the lower layer part 11 and the upper layer part 12 is divided
  • the element division data 334 is stored in the storage unit 33 as shown in FIG.
  • the first calculation unit 312 defines and calculates a plurality of meshes that divide the analysis target in units larger than the grid data.
  • the second generation unit 313 generates a finite element 335 based on the element division data 334.
  • the second calculation unit 314 calculates a physical quantity generated in the analysis object based on the finite element 335 using a solver such as a structural analysis solver, a fluid analysis solver, and an impact analysis solver, and outputs an analysis result. That is, the second calculation unit 314 performs a simulation of the behavior of the analysis target object. This simulation is, for example, within an arbitrary temperature range set by the user.
  • the second calculation unit 314 can also perform a structural analysis based on the laminated shell data 336 generated by the third generation unit 315.
  • the third generation unit 315 identifies a section in which the same material continues in the thickness direction of the mesh having the same two-dimensional coordinate from the finite element 335, thereby determining the thickness of the continuous material and the continuous material.
  • the laminated shell data 336 that associates with the mesh position is generated.
  • the laminated shell data 336 is stored in the storage unit 33 as shown in FIG.
  • FIG. 7 is a flowchart illustrating the operation of the analysis apparatus 30 according to the embodiment.
  • CAD data specifying the shape of the analysis target is given to the analysis device 30 by a user or the like. Further, the temperature characteristic of the curvature radius obtained from the measurement result of the three-dimensional deformation due to the temperature change of the circuit board 1 is also given to the analysis device 30. Then, from the given CAD data, the first generation unit 311 is laminate and fiction comprising a circuit board from the lower portion 11 and upper portion 12, to set these thermal expansion coefficient alpha 1 and alpha 2 (step S1) .
  • the first generation unit 311 divides the analysis object from the given CAD data into grid data, and generates element division data 334 (step S2). Then, the generated element division data 334 is stored in the storage unit 33.
  • the first calculation unit 312 defines a mesh that divides the analysis target in units larger than the grid data divided by the first generation unit 311 (step S3). ). At this time, the first calculation unit 312 first divides the analysis object divided into grid data for each layer, and grasps the layout of each layer on a two-dimensional plane (xy coordinates in FIG. 2). Next, a mesh larger than the grid data is defined so that only one type of “material” is included in one mesh in the two-dimensional plane.
  • the second generation unit 313 generates a finite element 335 based on the element division data 334 using the mesh defined by the first calculation unit 312 (step S4).
  • the second calculation unit 314 corrects the thickness with reference to the thickness table 333 (step S5). That is, the second calculation unit 314 calculates a numerical value obtained by multiplying the length of the side of the legislative 70 by the ratio specified by “thickness” as the thickness of each layer.
  • the second calculation unit 314 performs analysis using a solver program (solution of stiffness equation) based on the finite element 335 (step S6).
  • a solver program solution of stiffness equation
  • the second calculation unit 314 uses the finite element 335 reflecting the corrected thickness.
  • the solver program include a structural analysis solver, a fluid analysis solver, and an impact analysis solver, and a heat conduction analysis, a thermal stress analysis, an impact analysis, and the like on an analysis target are performed.
  • an analysis is performed on what stress is generated in the circuit board 1, the electronic component 2, and the solder bump 3 when the electronic component is mounted.
  • the circuit board 1 is assumed to be a structure that warps when a temperature change occurs, and the measurement result of the actual three-dimensional deformation is reflected in the warpage amount. Highly accurate stress analysis can be performed. Therefore, in addition to the analysis of the warp of the circuit board 1 itself starting from the wiring pattern of the circuit board 1, compared with the method of adding the mounting structure of the electronic component 2 to the analysis element, the accuracy of the structural analysis is high, and the analysis time Significant shortening is possible.
  • the laminated shell data 336 may be used instead of the finite element 335.
  • the third generation unit 315 generates the laminated shell data 336 between step S3 and step S4.
  • FIG. 8 is a flowchart illustrating a method for generating the laminated shell data 336.
  • the third generation unit 315 first creates a two-dimensional shell model from the finite element 335 (step S51).
  • the two-dimensional shell model is a model in which a plurality of meshes having the same two-dimensional coordinates from the first node 71 to the fourth node 74 are combined into one in a different layer from the one having a small z coordinate. . That is, it is a model in which a plurality of overlapping meshes are aggregated when each layer is projected onto the xy plane.
  • the third generation unit 315 identifies materials that are continuous in the thickness direction (z-axis direction) in each mesh aggregated in the two-dimensional mesh model (step S52).
  • FIG. 9 is a diagram illustrating an example of a data configuration of the laminated shell data 336.
  • 9 includes information on “two-dimensional mesh ID”, “first node” to “fourth node”, and “material / thickness list”.
  • 2D mesh ID indicates an identifier for specifying a mesh obtained by aggregating a plurality of meshes having the same 2D coordinates into one in the 2D mesh model.
  • First node” to “fourth node” indicate the two-dimensional coordinates that specify each vertex of the mesh specified by the identifier shown in the “two-dimensional mesh ID” column.
  • “Material / thickness list” indicates a list in which names of materials that are continuous in the thickness direction and their thicknesses are paired.
  • the thickness may be the actual length or the number of consecutive layers. In the latter case, if the length of the side of the legislative 70, which is grid data, is known, it can be converted into an actual length.
  • the second calculation unit 314 sets the “material / thickness” corresponding to the material as the thickness of each material constituting the mesh.
  • the thickness in the “list” is multiplied by the ratio of the “thickness” (see the thickness table 333 in FIG. 5) at the center of the mesh. For example, for the mesh whose “two-dimensional mesh ID” is “1” in FIG. 9, when the “thickness” at the center of the mesh is set to 80%, the second calculation unit 314 uses the material “M1”.
  • the value obtained by multiplying the thickness “T11” corresponding to “0.8” by 0.8 is the thickness of the material “M1”.
  • the thicknesses “T12” and “T13” are multiplied by 0.8 for the other materials “M2” and “M3” included in the mesh whose “2D mesh ID” is “1”.
  • the obtained value is the thickness of the materials “M2” and “M3”.
  • FIG. 10A is a plan view showing an analysis object
  • FIG. 10B is a cross-sectional view taken along line II-II in FIG. 10A.
  • the analysis object shown in FIGS. 10A and 10B was used.
  • the electronic component 102 is mounted on the circuit board 101 via the solder bump 103.
  • the planar shape of the circuit board 101 is a square having a side of 150 mm, and its thickness is 3 mm.
  • the planar shape of the electronic component 102 is a square with a side of 50 mm, and the thickness thereof is 1 mm.
  • the mounting stress acting on the solder bumps 103 corresponding to the four corners of the electronic component 102 at various mounting temperatures was analyzed.
  • the stress at a predetermined temperature was analyzed using commercially available structural analysis software (ABAQUAS).
  • ABAQUAS structural analysis software
  • the same analysis was also performed by a conventional technique in which the circuit board 101 is assumed to be composed of a single object.
  • the result that the mounting stress is increased in the embodiment was obtained. From this, in the embodiment, the three-dimensional deformation of the circuit board 101 according to the temperature change is taken into consideration, the stress due to the influence is added, and a highly accurate structural analysis closer to the actual phenomenon is performed. I can say that.
  • the thermal expansion coefficients of the lower layer part 11 and the upper layer part 12 are constant, but the thermal expansion coefficient may have temperature dependency.
  • the bump used for the connection between the circuit board and the electronic component is not limited to the solder bump.
  • the structure of the circuit board 1 may be assumed to be a laminate of three or more layers. Furthermore, instead of imitating the structure of the circuit board 1 as a laminated body, it may be imitated as a structure in which a certain object is embedded in another object. However, since the amount of calculation increases by imitating a complicated structure, it is preferable to imitate the structure as simple as possible. Moreover, it is preferable to use an object different from the object that actually constitutes the circuit board 1 as at least one of the objects that constitute the circuit board 1 and the object that simulates. If everything is the same as the object that actually configures the circuit board 1, the structure obtained by fake will be the same or similar to the actual structure of the circuit board 1, and it will be difficult to reduce the amount of calculation. Because.
  • the embodiment of the present invention can be realized, for example, by a computer executing a program. Further, a means for supplying the program to the computer, for example, a computer-readable recording medium such as a CD-ROM in which such a program is recorded, or a transmission medium such as the Internet for transmitting such a program is also applied as an embodiment of the present invention. Can do.
  • a computer-readable recording medium such as a CD-ROM in which such a program is recorded
  • a transmission medium such as the Internet for transmitting such a program
  • the above-described print processing program can also be applied as an embodiment of the present invention.
  • the above program, recording medium, transmission medium, and program product are included in the scope of the present invention.
  • the circuit board is assumed to contain two objects with different thermal expansion coefficients, so high-accuracy analysis can be performed in consideration of three-dimensional deformation accompanying temperature change. It can be carried out.
  • the structure obtained by this simulation is simple, an increase in the amount of calculation can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Abstract

　第１生成部（３１１）は、回路基板を下層部及び上層部の積層体に擬制し、下層部の熱膨張率α１として、予め実測しておいた回路基板自体の熱膨張率を設定する。また、上層部の熱膨張率α２として、Ｓｔｏｎｅｙの式から求められる値を設定する。そして、下層部及び上層部の積層体を複数のグリッドデータに分割し、グリッドデータの位置と材料とを対応付けた要素分割データ（３３４）を生成する。第２算出部（３１４）は、種々のソルバーを利用し、有限要素（３３５）に基づいて解析対象物に生じる物理量を算出し、解析結果を出力する。つまり、第２算出部（３１４）は、解析対象物の挙動のシミュレーションを行う。このシミュレーションは、ユーザにより設定された任意の温度範囲内におけるものである。

Description

解析装置、解析方法及び解析プログラム
　本発明は、電子部品の回路基板への実装の際の応力の解析を行う解析装置、解析方法及び解析プログラムに関する。
　マスク技術を利用して基板上に集積回路パターンが形成された回路基板は、電子機器のマザーボード等に使用されている。
　但し、回路基板に電子部品（例えば、ＬＳＩ：Large Scale Integration）を実装するリフロープロセスにおいて、その温度条件によっては、回路基板に反りが生じることがある。このような反りが生じると、電子部品のバンプ接合部等に未着及びショート等が引き起こされ、製品の歩留まりが低下してしまう。
　そこで、コンピュータ援用設計（ＣＡＤ：Computer Aided Design）システム及び有限要素法を組み合せて回路基板の構造解析を行い、上述のような回路基板に生じる反りを事前に予測する技術が考え出されている。これらの従来技術によれば、事前予測によって、実装過程において生じる反りが少ない回路基板へと設計変更することができる。
　しかしながら、このような従来の技術のみでは、回路基板自体の反りを予測することができても、実装に用いられるバンプに作用する応力及びこれに伴う歪みまでを予測することはできない。
　また、回路基板に電子部品及びバンプを一体化させたモデルに基づいてシミュレーションを行うのでは、計算量が莫大になり、解析時間が長期化し、ＣＡＤシステムへの負荷が多大なものとなってしまう。更に、上述のような従来の技術によっても十分な精度で予測を行うことができず、実装過程において生じる回路基板の反りを十分に抑制することができないため、上述のようなモデルを用いると誤差が拡大してしまい、精度が高い予測を行うことが極めて困難となる。
特開２００４－１３４３７号公報 特開平１０－９３２０６号公報 特開２０００－２３１５７９号公報
　本発明は、少ない計算量で実装応力を高い精度で解析することができる解析装置、解析方法及び解析プログラムを提供することを目的とする。
　本願発明者等は、従来技術の問題点を解明すべく検討を行ったところ、回路基板自体の温度変化に応じた三次元的な変形の実測が可能となっているにも拘らず、従来技術では、このような実測の結果が数値解析に反映されていないことに気付いた。実測の結果を反りの予測に反映させることができれば、高い精度の予測を行うことができるようになる。但し、有限要素法による解析に、温度変化に応じた変形を組み込むことは容易ではない。
　そこで、本願発明者等が更に鋭意検討を行った結果、回路基板を熱膨張率等が相違する複数の物体から構成されていると擬制して解析を行えば、簡易な構造と擬制しても、温度変化に応じた変形を予測することが可能となることが判明した。本願発明者等は、このような知見に基づいて、以下に示す発明の諸態様に想到した。
　解析装置には、回路基板の構造を、互いに熱膨張率が異なる２つの物体を含むものと擬制する擬制手段が設けられている。更に、前記擬制手段による擬制の結果を用いて、電子部品を前記回路基板に実装する際の実装応力のシミュレーションを行うシミュレーション手段が設けられている。
　解析方法では、回路基板の構造を、互いに熱膨張率が異なる２つの物体を含むものと擬制し、その後、前記擬制ステップにおける擬制の結果を用いて、電子部品を前記回路基板に実装する際の実装応力のシミュレーションを行う。
　解析プログラムは、コンピュータに、回路基板の構造を、互いに熱膨張率が異なる２つの物体を含むものと擬制する擬制ステップと、前記擬制ステップにおける擬制の結果を用いて、電子部品を前記回路基板に実装する際の実装応力のシミュレーションを行うシミュレーションステップと、実行させる。
図１Ａは、実施形態に係る解析装置の解析対象物の例を示す上面図である。 図１Ｂは、図１Ａ中のＩ－Ｉ線に沿った断面図である。 図１Ｃは、加熱に伴う解析対象物の変形を示す断面図である。 図２Ａは、回路基板１の構造の擬制の内容を示す図である。 図２Ｂは、図２Ａに示す擬制の下での回路基板１の反り示す図である。 図３は、実施形態に係る解析装置の構成を示すブロック図である。 図４は、材料物性表３３２のデータ構成の例を示す図である。 図５は、厚さ表３３３のデータ構成の例を示す図である。 図６は、解析装置３０の構成を示す機能ブロック図である。 図７は、実施形態に係る解析装置３０の動作を示すフローチャートである。 図８は、積層シェルデータ３３６を生成する方法を示すフローチャートである。 図９は、積層シェルデータ３３６のデータ構成の例を示す図である。 図１０Ａは、解析対象物を示す平面図である。 図１０Ｂは、図１０Ａ中のＩＩ－ＩＩ線に沿った断面図である。 図１１は、実際に行った解析（シミュレーション）の結果を示すグラフである。
　以下、実施形態について、添付の図面を参照して具体的に説明する。実施形態に係る解析装置は、温度変化に伴う回路基板の変形等の解析を行う装置である。つまり、この解析装置による構造解析の対象物（解析対象物）は回路基板等である。
　先ず、解析対象物について説明する。図１Ａ乃至図１Ｃは、実施形態に係る解析装置の解析対象物の例を示す図である。図１Ａは、解析対象物を示す上面図であり、図１Ｂは、図１Ａ中のＩ－Ｉ線に沿った断面図である。また、図１Ｃ、は加熱に伴う解析対象物の変形を示す断面図である。
　この例では、解析対象物に、回路基板１及びこれにはんだバンプ３を介して実装される電子部品２が含まれている。回路基板１の一表面には電極１ａが設けられ、電子部品の一表面には電極２ａが設けられ、これらがはんだバンプ３を介して接続される。電子部品２の実装の際には、リフローが行われる。つまり、回路基板１の温度が上昇し、その後降下する。そして、リフロー時には、図１（ｃ）に示すように、回路基板１に反りが生じる。その後、回路基板１の温度が降下すると、回路基板１は平坦状に戻ろうとする。この際、はんだバンプ３は電極１ａ及び電極２ａに既に固定されているので、はんだバンプ３に応力が作用し、歪みが生じる。
　本実施形態では、上述のような回路基板１の変形に伴う応力及び歪みを予測すべく、図２Ａに示すように、互いに熱膨張率が相違する下層部１１及び上層部１２から回路基板１が構成されているものと擬制した上で、シミュレーションを行う。このような擬制下において回路基板１が加熱されると、図２Ｂに示すように、回路基板１は反ることになる。そして、この反りの程度は、下層部１１及び上層部１２の厚さ及び熱膨張率を予め適切に設定しておくことにより、回路基板１の反り量の実測値に一致させることができる。
　また、下層部１１及び上層部１２の積層体はバイメタル構造体とみなすこともできる。バイメタル構造体においては、２層間の界面における残留応力σと曲率半径Ｒとの間に、Ｓｔｏｎｅｙの式として知られる関係がある。そして、Ｓｔｏｎｅｙの式を下層部１１及び上層部１２の積層体に適用すると、次のような関係（数１）が成り立つ。
Figure JPOXMLDOC01-appb-M000001
　なお、ｈｓは下層部１１の厚さ、ｈｆは上層部１２の厚さ、Ｍｓは下層部１１の二軸弾性率、Ｅは下層部１１及び上層部１２に共通のヤング率、νは下層部１１及び上層部１２に共通のポワソン比である。
　そして、下層部１１の厚さｈｓと上層部１２の厚さｈｆが等しく、ポワソン比νが０．３であるとすると、残留応力σは次の式（数２）で表わされる。
Figure JPOXMLDOC01-appb-M000002
　従って、任意の２種類の温度Ｔ１、Ｔ２における曲率半径Ｒ１、Ｒ２から求められる残留応力を夫々σ１、σ２とすると、温度Ｔ１及びＴ２の差ΔＴに伴う残留応力の差Δσは，次の式（数３）で表わされる。
Figure JPOXMLDOC01-appb-M000003
　また、残留応力σは熱膨張率の差と弾性率との積で表わされる。従って、下層部１１の熱膨張率をα１、上層部１２の熱膨張率をα２とすると、残留応力の差Δσは、次の式（数４）で表すこともできる。
Figure JPOXMLDOC01-appb-M000004
　従って、数３及び数４に示す式から次の式（数５）が導かれる。
Figure JPOXMLDOC01-appb-M000005
　そこで、上層部１２の熱膨張率α２として回路基板１自体の熱膨張率の実測値を用いれば、下層部１１の厚さは、次の式（数６）のように、実測値を用いて表すことができる。
Figure JPOXMLDOC01-appb-M000006
　次に、解析装置について説明する。図３は、実施形態に係る解析装置の構成を示すブロック図である。
　本実施形態に係る解析装置３０には、制御部３１、ＲＡＭ（Random
Access Memory）３２、記憶部３３、周辺機器接続用インタフェース（周辺機器Ｉ／Ｆ）３５、情報が入力される入力部３６及び情報を表示する表示部３７が設けられている。そして、制御部３１、ＲＡＭ３２、記憶部３３、周辺機器Ｉ／Ｆ３５、入力部３６及び表示部３７がバス３４を介して互いに接続されている。
　制御部３１には、ＣＰＵ（Central Processing Unit）が含まれており、ＲＡＭ３２に格納されているプログラムを実行し、解析装置３０に含まれる各部を制御する。
　ＲＡＭ３２は、解析装置３０の処理における演算結果及びプログラムを一時的に記憶する記憶手段として機能する。
　記憶部３３としては、例えば、ハードディスク、光ディスク、磁気ディスク、フラッシュメモリ等の不揮発性の記憶媒体が用いられ、記憶部３３は、各種データ及びＲＡＭ３２に記憶される前のＯＳ（Operating System）等のプログラム等を記憶している。この記憶部３３には、解析対象物（回路基板等）に含まれる材料とその物性とが対応付けられた材料物性表３３２も記憶されている。更に、この記憶部３３には、解析対象物の表面における２次元座標（図２のｘｙ座標）により特定される点と、その点における解析対象物の厚さ（図２のｚ軸方向の寸法）とが対応付けられた厚さ表３３３も記憶されている。
　周辺機器Ｉ／Ｆ３５は、周辺機器が接続されるインタフェースである。周辺機器Ｉ／Ｆとしては、例えば、パラレルポート、ＵＳＢ（Universal Serial Bus）ポート、及びＰＣＩカードスロットが挙げられる。周辺機器としては、例えば、プリンタ、ＴＶチューナ、ＳＣＳＩ（Small Computer System Interface）機器、オーディオ機器、ドライブ装置、メモリカードリーダライタ、ネットワークインタフェースカード、無線ＬＡＮカード、モデムカード、キーボード、マウス及び表示装置が挙げられる。周辺機器と解析装置３０との間の通信は、有線通信又は無線通信のいずれでもよい。
　入力部３６としては、例えば、キーボード、マウス等のユーザからの指示要求が入力される入力装置が用いられる。
　表示部３７としては、例えば、ＣＲＴ（Cathode Ray Tube）、液晶ディスプレイ等のユーザに情報を提示する表示装置が用いられる。
　そして、解析装置３０としては、例えば、デスクトップ型ＰＣ、ノートブック型ＰＣ、ＰＤＡ（Personal Digital Assistance）、サーバ等を用いることができる。
　ここで、材料物性表３３２及び厚さ表３３３について説明する。図４は、材料物性表３３２のデータ構成の例を示す図であり、図５は、厚さ表３３３のデータ構成の例を示す図である。
　材料物性表３３２には、図４に示すように、「材料」及び「物性値リスト」の欄が設けられている。「材料」の欄には、解析対象物を構成する材料の名称が値又は記号に変換されて格納される。材料の名称としては、例えば、導体、複合材料及び空気が挙げられる。「物性値リスト」の欄には、「材料」の欄に格納された材料の物性値を連ねたものが値又は記号に変換されて格納される。物性値としては、例えば、弾性率、ポアソン比、粘弾性特性、熱膨張率、誘電率、透磁率、導電率、磁気抵抗及び密度が挙げられる。このような材料物性表３３２を参照することにより、「材料」が特定されれば、その物性値が得られる。
　厚さ表３３３には、図５に示すように、「位置情報」及び「厚さ」の欄が設けられている。「位置情報」の欄には、解析対象物の表面における点の位置を特定する情報として、２次元座標（図２のｘｙ座標）が格納される。「厚さ」の欄には、「位置情報」の欄に格納された位置における構造解析時の厚さ（図２のｚ軸方向の寸法）が、設計時における解析対象物の厚さを１００％とした百分率に換算されて格納される。例えば、設計段階における厚さが５ｍｍであり、厚さ表３３３において「厚さ」が８０％である場合、その点での厚さは、構造解析に使用される際に４ｍｍに修正される。「厚さ」を、割合に代えて長さとして指定してもよい。
　次に、解析装置３０の機能構成について説明する。図６は、解析装置３０の構成を示す機能ブロック図である。
　解析装置３０の制御部３１には、第１生成部３１１、第１算出部３１２、第２生成部３１３、第２算出部３１４、及び第３生成部３１５が含まれている。これらの各部は、本実施形態では、制御部３１のＣＰＵ及びこれが実行するプログラムから構成されているが、ハードウェアにより構成されていてもよい。
　第１生成部３１１は、回路基板１を下層部１１及び上層部１２の積層体に擬制し、上層部１２の熱膨張率α２として、予め実測しておいた回路基板１自体の熱膨張率を設定する。また、下層部１１の熱膨張率α１として、数６から求められる値を設定する。そして、下層部１１及び上層部１２の積層体を複数のグリッドデータに分割し、グリッドデータの位置と材料とを対応付けた要素分割データ３３４を生成する。この要素分割データ３３４は、図３に示すように、記憶部３３に記憶される。
　第１算出部３１２は、グリッドデータよりも大きな単位で解析対象物を分割するメッシュを複数定義し、算出する。
　第２生成部３１３は、要素分割データ３３４に基づいて有限要素３３５を生成する。
　第２算出部３１４は、構造解析ソルバー、流体解析ソルバー及び衝撃解析ソルバー等のソルバーを利用し、有限要素３３５に基づいて解析対象物に生じる物理量を算出し、解析結果を出力する。つまり、第２算出部３１４は、解析対象物の挙動のシミュレーションを行う。このシミュレーションは、例えば、ユーザにより設定された任意の温度範囲内におけるものである。また、第２算出部３１４は、第３生成部３１５により生成された積層シェルデータ３３６に基づいて構造解析を行うこともできる。
　第３生成部３１５は、有限要素３３５から、２次元座標が同一となるメッシュの厚さ方向に、同一の材料が連続する区間を特定することにより、その連続する材料と連続する材料の厚さとをメッシュの位置に対応付けた積層シェルデータ３３６を生成する。この積層シェルデータ３３６は、図３に示すように、記憶部３３に記憶される。
　次に、解析装置３０の動作について説明する。図７は、実施形態に係る解析装置３０の動作を示すフローチャートである。
　先ず、ユーザ等により、解析対象物の形状を特定するＣＡＤデータが解析装置３０に与えられる。また、回路基板１の温度変化による三次元的な変形の実測結果から求められた曲率半径の温度特性も解析装置３０に与えられる。その後、与えられたＣＡＤデータから、第１生成部３１１が回路基板を下層部１１及び上層部１２からなる積層体と擬制し、これらの熱膨張率α１及びα２を設定する（ステップＳ１）。
　更に、第１生成部３１１が、与えられたＣＡＤデータから解析対象物をグリッドデータに分割し、要素分割データ３３４を生成する（ステップＳ２）。そして、生成された要素分割データ３３４が記憶部３３に格納される。
　要素分割データ３３４が生成されると（ステップＳ２）、第１算出部３１２が、第１生成部３１１により分割されたグリッドデータよりも大きな単位で解析対象物を分割するメッシュを定義する（ステップＳ３）。このとき、第１算出部３１２は、先ず、グリッドデータに分割された解析対象物を層毎に分け、各層の２次元平面（図２のｘｙ座標）におけるレイアウトを把握する。次に、その２次元平面内において、１つのメッシュには１種類の「材料」のみが含まれるように、グリッドデータよりも大きなメッシュを定義する。
　次に、第２生成部３１３が、第１算出部３１２により定義されたメッシュを用いて要素分割データ３３４に基づいて有限要素３３５を生成する（ステップＳ４）。
　有限要素３３５が生成されると、第２算出部３１４が、厚さ表３３３を参照しながら厚さの修正を行う（ステップＳ５）。即ち、第２算出部３１４は、層毎の厚さとして、立法体７０の辺の長さに「厚さ」で特定される割合を掛けた数値を算出する。
　次に、第２算出部３１４は、有限要素３３５に基づいてソルバープログラム（剛性方程式の解法）を用いて、解析を行う（ステップＳ６）。このとき、第２算出部３１４は、ステップＳ５において厚さが修正されている場合には、修正後の厚さを反映させた有限要素３３５を用いる。ソルバープログラムとしては、例えば、構造解析ソルバー、流体解析ソルバー、及び衝撃解析ソルバーが挙げられ、解析対象物における熱伝導解析、熱応力解析、及び衝撃解析等が行われる。特に、本実施形態では、電子部品が実装される際にどのような応力が回路基板１、電子部品２、及びはんだバンプ３に生じるかという解析が行われる。
　本実施形態では、回路基板１を温度変化が生じれば反りが生じる構造体と擬制し、その反り量に実際の三次元的な変形の測定結果を反映させているので、極めて簡素な処理で高い精度の応力の解析を行うことができる。従って、回路基板１の配線パターンを起点にした回路基板１自体の反りの解析に加えて、電子部品２の実装構造を解析要素に加える方法と比較すると、構造解析の精度が高く、解析時間の大幅な短縮が可能となる。
　なお、構造解析に当たり、有限要素３３５の代わりに積層シェルデータ３３６を用いてもよい。この場合には、第３生成部３１５が、ステップＳ３とステップＳ４との間に、積層シェルデータ３３６を生成する。図８は、積層シェルデータ３３６を生成する方法を示すフローチャートである。
　第３生成部３１５は、先ず、有限要素３３５から２次元シェルモデルを作成する（ステップＳ５１）。２次元シェルモデルは、異なる層において、第１節点７１から第４節点７４までの２次元座標が同一の複数のメッシュを１つに集約したものを、ｚ座標の小さいものから並べたモデルである。つまり、ｘｙ平面に各層を射影したときに、重なり合う複数のメッシュを集約したモデルである。
　次に、第３生成部３１５は、２次元メッシュモデルに集約された各メッシュにおいて、厚さ方向（ｚ軸方向）において連続している材料を特定する（ステップＳ５２）。
　そして、第３生成部３１５は、各材料が何層分連続するかによって各材料の厚さを算出し、積層シェルデータ３３６を生成する（ステップＳ５３）。図９は、積層シェルデータ３３６のデータ構成の例を示す図である。
　図９の積層シェルデータ３３６には、「２次元メッシュＩＤ」、「第１節点」～「第４節点」、及び「材料・厚さリスト」に関する情報が含まれている。
　「２次元メッシュＩＤ」は、２次元メッシュモデルにおいて、２次元座標が同一の複数のメッシュを１つに集約して得られたメッシュを特定するための識別子を示す。
　「第１節点」～「第４節点」は、「２次元メッシュＩＤ」の欄に示された識別子により特定されるメッシュの各頂点を特定する２次元座標を示す。
　「材料・厚さリスト」は、厚さ方向に連続している材料の名称とその厚さとを対にしたリストを示す。厚さは、実際の長さでも、連続する層の数でもよい。後者の場合、グリッドデータである立法体７０の辺の長さが分かれば、実際の長さに換算することができる。
　なお、構造解析の際に積層シェルデータ３３６を使用する場合には、ステップＳ５において、第２算出部３１４は、メッシュを構成する材料毎の厚さとして、当該材料に対応する「材料・厚さリスト」内の厚さに、当該メッシュの中央における「厚さ」（図５の厚さ表３３３参照）の割合を乗算する。例えば、図９の「２次元メッシュＩＤ」が「１」であるメッシュについては、当該メッシュの中央における「厚さ」が８０％と設定されている場合、第２算出部３１４は、材料「Ｍ１」に対応する厚さ「Ｔ１１」に０．８を乗じて得られた値を、材料「Ｍ１」の厚さとする。同様に、「２次元メッシュＩＤ」が「１」であるメッシュに含まれる他の材料「Ｍ２」及び「Ｍ３」に対しても、厚さ「Ｔ１２」、「Ｔ１３」に０．８を乗じて得られた値を、材料「Ｍ２」及び「Ｍ３」の厚さとする。
　次に、本願発明者等が実際に行った構造解析の内容及び結果について説明する。図１０Ａは、解析対象物を示す平面図であり、図１０Ｂは、図１０Ａ中のＩＩ－ＩＩ線に沿った断面図である。
　この解析では、図１０Ａ及び図１０Ｂに示す解析対象物を用いた。この解析対象物においては、回路基板１０１上に電子部品１０２がはんだバンプ１０３を介して実装される。回路基板１０１の平面形状は一辺が１５０ｍｍの正方形であり、その厚さは３ｍｍである。また、電子部品１０２の平面形状は一辺が５０ｍｍの正方形であり、その厚さは１ｍｍである。
　そして、解析装置３０を用いて、種々の実装温度における電子部品１０２の４隅に対応するはんだバンプ１０３に作用する実装応力を解析した。この解析では、市販構造解析ソフトウエア（ＡＢＡＱＵＡＳ）を用いて所定温度における応力の解析を行った。また、回路基板１０１を単一の物体からなるとみなす従来技術によっても同様の解析を行った。これらの結果を図１１に示す。
　図１１に示すように、従来技術と比較すると、実施形態において実装応力が大きくなるという結果が得られた。このことから、実施形態では、温度変化に応じた回路基板１０１の三次元的な変形が考慮され、その影響による応力が加算され、より実際の現象に近い、高精度の構造解析が行われたといえる。
　なお、上述の実施形態では、下層部１１及び上層部１２の熱膨張率が一定であるとしているが、熱膨張率に温度依存性があってもよい。また、回路基板と電子部品との接続に用いられるバンプははんだバンプに限定されない。
　また、回路基板１の構造を３層以上の積層体と擬制してもよい。更に、回路基板１の構造を積層体と擬制するのではなく、ある物体が他の物体に埋め込まれたような構造と擬制してもよい。但し、複雑な構造と擬制すれば、その分だけ計算量が増加するため、できるだけ簡素な構造と擬制することが好ましい。また、回路基板１を構成するものと擬制する物体の少なくとも１つとして、回路基板１を実際に構成する物体とは異なるものを用いることが好ましい。全てを、回路基板１を実際に構成する物体と同一のものとすると、擬制により得られる構造が回路基板１の実際の構造と同一又は類似したものとなり、計算量を低減することが困難となるからである。
　なお、本発明の実施形態は、例えばコンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したＣＤ－ＲＯＭ等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記の印刷処理用のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。
　これらの解析装置等によれば、回路基板を互いに熱膨張率が異なる２つの物体を含むものと擬制しているので、温度変化に伴う三次元的な変形を考慮して、高い精度の解析を行うことができる。また、この擬制により得られる構造は簡素なものとなるため、計算量の増加を抑制することができる。
 

Claims (18)

  1. 　回路基板の構造を、互いに熱膨張率が異なる２つの物体を含むものと擬制する擬制手段と、
    　前記擬制手段による擬制の結果を用いて、電子部品を前記回路基板に実装する際の実装応力のシミュレーションを行うシミュレーション手段と、
    　を有することを特徴とする解析装置。
  2. 　前記擬制手段は、前記２つの物体の少なくとも一方が前記回路基板を実際に構成する物体とは異なる物体であると擬制することを特徴とする請求項１に記載の解析装置。
  3. 　前記擬制手段は、前記２つの物体が２つの層であると擬制することを特徴とする請求項１に記載の解析装置。
  4. 　前記擬制手段は、前記２つの層の厚さが互いに等しいと擬制することを特徴とする請求項３に記載の解析装置。
  5. 　前記擬制手段は、前記２つの物体の弾性率が前記回路基板の弾性率と等しいと擬制することを特徴とする請求項１に記載の解析装置。
  6. 　前記擬制手段は、前記電子部品が実装される部分を含む物体の熱膨張率が前記回路基板の熱膨張率と等しいと擬制することを特徴とする請求項１に記載の解析装置。
  7. 　回路基板の構造を、互いに熱膨張率が異なる２つの物体を含むものと擬制する擬制ステップと、
    　前記擬制ステップにおける擬制の結果を用いて、電子部品を前記回路基板に実装する際の実装応力のシミュレーションを行うシミュレーションステップと、
    　を有することを特徴とする解析方法。
  8. 　前記擬制ステップにおいて、前記２つの物体の少なくとも一方が前記回路基板を実際に構成する物体とは異なる物体であると擬制することを特徴とする請求項７に記載の解析方法。
  9. 　前記擬制ステップにおいて、前記２つの物体が２つの層であると擬制することを特徴とする請求項７に記載の解析方法。
  10. 　前記擬制ステップにおいて、前記２つの層の厚さが互いに等しいと擬制することを特徴とする請求項９に記載の解析方法。
  11. 　前記擬制ステップにおいて、前記２つの物体の弾性率が前記回路基板の弾性率と等しいと擬制することを特徴とする請求項７に記載の解析方法。
  12. 　前記擬制ステップにおいて、前記電子部品が実装される部分を含む物体の熱膨張率が前記回路基板の熱膨張率と等しいと擬制することを特徴とする請求項７に記載の解析方法。
  13. 　コンピュータに、
    　回路基板の構造を、互いに熱膨張率が異なる２つの物体を含むものと擬制する擬制ステップと、
    　前記擬制ステップにおける擬制の結果を用いて、電子部品を前記回路基板に実装する際の実装応力のシミュレーションを行うシミュレーションステップと、
    　を実行させることを特徴とする解析プログラム。
  14. 　前記擬制ステップにおいて、前記２つの物体の少なくとも一方が前記回路基板を実際に構成する物体とは異なる物体であると擬制することを特徴とする請求項１３に記載の解析プログラム。
  15. 　前記擬制ステップにおいて、前記２つの物体が２つの層であると擬制することを特徴とする請求項１３に記載の解析プログラム。
  16. 　前記擬制ステップにおいて、前記２つの層の厚さが互いに等しいと擬制することを特徴とする請求項１５に記載の解析プログラム。
  17. 　前記擬制ステップにおいて、前記２つの物体の弾性率が前記回路基板の弾性率と等しいと擬制することを特徴とする請求項１３に記載の解析プログラム。
  18. 　前記擬制ステップにおいて、前記電子部品が実装される部分を含む物体の熱膨張率が前記回路基板の熱膨張率と等しいと擬制することを特徴とする請求項１３に記載の解析プログラム。
     
PCT/JP2008/072304 2008-12-09 2008-12-09 解析装置、解析方法及び解析プログラム Ceased WO2010067415A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010541908A JP5195918B2 (ja) 2008-12-09 2008-12-09 解析装置、解析方法及び解析プログラム
PCT/JP2008/072304 WO2010067415A1 (ja) 2008-12-09 2008-12-09 解析装置、解析方法及び解析プログラム
US13/156,151 US20110235673A1 (en) 2008-12-09 2011-06-08 Analysis apparatus, analysis method and analysis program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/072304 WO2010067415A1 (ja) 2008-12-09 2008-12-09 解析装置、解析方法及び解析プログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/156,151 Continuation US20110235673A1 (en) 2008-12-09 2011-06-08 Analysis apparatus, analysis method and analysis program

Publications (1)

Publication Number Publication Date
WO2010067415A1 true WO2010067415A1 (ja) 2010-06-17

Family

ID=42242426

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/072304 Ceased WO2010067415A1 (ja) 2008-12-09 2008-12-09 解析装置、解析方法及び解析プログラム

Country Status (3)

Country Link
US (1) US20110235673A1 (ja)
JP (1) JP5195918B2 (ja)
WO (1) WO2010067415A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017210706A1 (de) * 2017-06-26 2018-12-27 Siemens Aktiengesellschaft Elektrische Baugruppe und Verfahren zur Steuerung einer elektrischen Baugruppe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053706A (ja) * 2004-08-11 2006-02-23 Fujitsu Ltd 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP2006261381A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム
JP2008217251A (ja) * 2007-03-01 2008-09-18 Fujitsu Ltd 解析装置、解析方法及び解析プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6776520B2 (en) * 2001-03-16 2004-08-17 Arizona Board Of Regents Method for determining a coefficient of thermal expansion and apparatus therefor
JP2006217251A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 携帯端末
JP5029351B2 (ja) * 2007-12-28 2012-09-19 富士通株式会社 解析モデル作成技術および基板モデル作成技術
JP5173913B2 (ja) * 2008-04-03 2013-04-03 パナソニック株式会社 回路基板の解析装置および解析方法
JP5045657B2 (ja) * 2008-12-02 2012-10-10 富士通株式会社 プリント基板解析装置、プリント基板解析方法、プリント基板解析プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053706A (ja) * 2004-08-11 2006-02-23 Fujitsu Ltd 基板設計支援装置、基板設計支援方法、及び基板設計支援プログラム
JP2006261381A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd プリント配線基板設計支援装置、プリント配線基板設計支援方法、及びプリント配線基板設計支援プログラム
JP2008217251A (ja) * 2007-03-01 2008-09-18 Fujitsu Ltd 解析装置、解析方法及び解析プログラム

Also Published As

Publication number Publication date
JP5195918B2 (ja) 2013-05-15
JPWO2010067415A1 (ja) 2012-05-17
US20110235673A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP5062249B2 (ja) 解析装置、解析方法及び解析プログラム
CN1815479B (zh) 采用有限元法的结构分析方法
WO2010021287A1 (ja) 基板の反り予測方法、基板の反り予測システムおよび基板の反り予測プログラム
JP4579617B2 (ja) 基板変形予測装置、基板変形予測方法および基板変形予測プログラム
US8392167B2 (en) Three-dimensional board warp analysis system, three-dimensional board warp analysis device, three-dimensional board warp analysis method and program
JP2011039741A (ja) 基板反り解析方法、基板反り解析システム、および基板反り解析プログラム
Zheng et al. Cross-scale finite element analysis of PCBA thermal cycling based on manufacturing history for more accurate fatigue life prediction of solder joints
JP5040363B2 (ja) 解析装置、解析方法及び解析プログラム
JP5195918B2 (ja) 解析装置、解析方法及び解析プログラム
Hamdani et al. Reliability analysis of tape based chip-scale packages based metamodel
Refai-Ahmed et al. Electronic PCB and PKG thermal stress analysis
Ren et al. Application of ABAQUS/Explicit submodeling technique in drop simulation of system assembly
Weninger et al. Evaluation of thermomechanical behavior of electronic devices through the use of a reduced order modelling approach
US8225267B2 (en) Method and apparatus for analyzing structure of complex material layer, and storage medium storing program for causing a computer to execute thereof method
WO2019176282A1 (ja) 抵抗器の熱解析モデル及びその熱解析装置、並びに、熱解析プログラム及びモデル生成プログラム
JP3356660B2 (ja) 有限要素法を用いた構造体の反り状態解析方法およびシステム、有限要素法を用いた構造体の反り状態解析プログラムを記録した記録媒体
JP5625921B2 (ja) 回路設計支援プログラム、回路設計支援方法および回路設計支援装置
JP4990088B2 (ja) 熱伝導率計算方法、熱伝導率計算装置、熱伝導率計算プログラム、熱解析方法、熱解析装置および熱解析プログラム
JP2017162207A (ja) 熱伝導率算出プログラム、熱伝導率算出方法、および情報処理装置
CN113722907A (zh) 热仿真结构模型的构建方法、装置、设备及介质
JP2024098381A (ja) 積層基板に関するシミュレーション装置、およびシミュレーション方法
JP7308352B2 (ja) 基板解析支援方法、及び基板解析支援システム
Ptchelintsev Automated modeling and fatigue analysis of flexible printed circuits
JP2025097205A (ja) シミュレーションシステム、シミュレーション方法、およびシミュレーションプログラム
JP2023082383A (ja) 多層基板の簡易熱シミュレーションモデルの作成方法および作成装置、簡易モデル作成プログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08878714

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010541908

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08878714

Country of ref document: EP

Kind code of ref document: A1