[go: up one dir, main page]

WO2007007386A1 - Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 - Google Patents

Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 Download PDF

Info

Publication number
WO2007007386A1
WO2007007386A1 PCT/JP2005/012734 JP2005012734W WO2007007386A1 WO 2007007386 A1 WO2007007386 A1 WO 2007007386A1 JP 2005012734 W JP2005012734 W JP 2005012734W WO 2007007386 A1 WO2007007386 A1 WO 2007007386A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxygen
heat treatment
layer
wafer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/012734
Other languages
English (en)
French (fr)
Inventor
Naoshi Adachi
Yukio Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to PCT/JP2005/012734 priority Critical patent/WO2007007386A1/ja
Priority to US11/988,609 priority patent/US20080251879A1/en
Priority to CNA2005800510516A priority patent/CN101223641A/zh
Priority to EP05765515A priority patent/EP1906450A4/en
Priority to KR1020087003281A priority patent/KR100965510B1/ko
Publication of WO2007007386A1 publication Critical patent/WO2007007386A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10P30/209—
    • H10P14/20—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H10P36/00—
    • H10P36/07—
    • H10P90/1908—
    • H10W10/181—

Definitions

  • the present invention relates to an SOI (Silicon-On-Silicon) in which a single crystal silicon layer (hereinafter referred to as SOI layer) is formed on a silicon single crystal body through a buried oxide layer (Buried Oxide).
  • SOI layer single crystal silicon layer
  • Buried Oxide Buried Oxide
  • -Insulator a single crystal silicon layer
  • the present invention relates to a method of manufacturing a SIMOX substrate by SIMOX (S-marked aration by Implanted Oxygen) technology and a SIMOX substrate obtained by the method. More specifically, the present invention relates to a method of manufacturing a SIMOX substrate capable of efficiently capturing heavy metal contamination in the device process inside the substrate, and a SIMOX substrate obtained by the method.
  • SOI substrates can (1) reduce the parasitic capacitance between the element and the substrate, thus enabling high-speed device operation, (2) excellent radiation withstand voltage, and (3) easy dielectric separation. Therefore, it has very excellent features such as high integration, and (4) improved latch-up resistance.
  • One method is a laminating method in which an active wafer to be thinned and a supporting wafer are laminated, and the other method is a method in which oxygen ions are implanted from the wafer surface and an area of a predetermined depth from the wafer surface.
  • This is a SIMOX method that forms a loaded oxide layer.
  • the SIMOX method is expected to be an effective method in the future due to the small number of manufacturing processes.
  • a high-temperature heat treatment process force is also formed in which a buried oxide layer is formed inside the substrate by performing a high-temperature heat treatment on the substrate into which oxygen ions are implanted in an oxidizing atmosphere.
  • a silicon single crystal substrate is maintained at a temperature of 500 ° C. to 650 ° C., and oxygen atom ions or oxygen molecule ions of about 10 17 to 10 18 / cm 2 are brought to a predetermined depth from the substrate surface. inject.
  • the silicon substrate into which oxygen ions were implanted was put into a heat treatment furnace maintained at a temperature of 500 ° C to 700 ° C, and the temperature was gradually raised so as not to generate a slip, and about 1300 ° C to 1390 ° C. Heat treatment is performed at a temperature of about 10 hours. This high temperature heat Oxygen ions implanted into the substrate by the treatment react with silicon and are carried inside the substrate to form an oxide layer.
  • gettering technology for removing metal from the substrate surface that has a direct adverse effect on device characteristics includes a method of distorting the back surface of the substrate by sandblasting, and a polycrystalline silicon film on the back surface of the substrate.
  • There are external gettering methods such as a method of depositing silicon and a method of injecting high-concentration phosphorus into the backside of the substrate, but the strain field of crystal defects caused by oxygen precipitates deposited inside the silicon substrate is used.
  • the internal gettering method (Intrinsic Gettering), which is excellent in mass production, is partly used for mass production as a clean gettering method.
  • SIMOX substrates require high-temperature heat treatment at around 1300 ° C after oxygen ion implantation in order to form a loaded oxide layer inside the substrate.
  • oxygen ion implantation it was difficult to form oxygen precipitates as an internal gettering sink.
  • a method of manufacturing a semiconductor substrate is proposed in which a heat treatment is carried out by increasing the temperature stepwise or continuously from a low temperature to a high temperature after performing a heat treatment for 12 hours to form a loaded oxide layer (for example, (See Patent Document 1).
  • a stepwise heat treatment method is started from 500 ° C, and gradually increased from 50 to 100 ° C, and the final temperature is increased to 850 ° C.
  • SIMOX has a structure in which a buried oxide layer is not partially formed and has a structure in which gettering means due to crystal defects or crystal distortion is provided on the back surface of a silicon single crystal substrate or a silicon single crystal substrate.
  • Substrate and manufacturing method thereof are proposed (For example, see Patent Document 2).
  • the loaded oxide layer is formed in the vicinity of the surface layer in pieces, and the oxygen precipitation nuclei are formed in the range of 500 to 900 ° C heat treatment conditions for gettering, and the density is 10 5.
  • / cm 3 in the range of 10 9 ZCM 3, 1000 to a second heat treatment: are the mounting serial and may be the precipitation nuclei are grown precipitates in the range of 1150 ° C.
  • Patent Document 1 JP-A-7-193072 (Claims:! To 3)
  • Patent Document 2 JP-A-5-82525 (Claims 1, 2, 4 and 5, paragraphs [0019] to [0023])
  • Non-patent document 1 _1 16 ( ⁇ 0 (: 11 ⁇ 2111.30, 142,2059, (1995)
  • Non-Patent Document 1 As a feature when manufacturing a SIMOX substrate, a defect assembly layer having a thickness of about 200 nm is inevitably formed immediately below the loading oxide layer, and this defect assembly layer has a gettering effect force S.
  • Non-Patent Document 1 when heavy metal contamination occurs suddenly in the SIMOX substrate manufacturing process, oxygen precipitation on the SIMOX substrate described in Patent Document 1 and Patent Document 2 described above When a sufficient gettering effect cannot be obtained with a material, it is considered that heavy metals are also trapped in the defect aggregation layer immediately below the buried oxide layer.
  • An object of the present invention is to provide a SIMOX substrate manufacturing method and a SIMOX substrate obtained by the method capable of reducing the heavy metal capture concentration of the defect assembly layer and capturing the heavy metal efficiently in the Balta layer. There is.
  • the invention according to claim 1 includes a step of implanting oxygen ions into the silicon wafer 11, and the wafer 11 is made of oxygen and an inert gas.
  • a first heat treatment is performed at 1300 to 1390 ° C. to form a buried oxide layer 12 in a predetermined depth region from the wafer 11 surface, and on the wafer surface on the buried oxide layer 12. This is an improvement of the SIMOX substrate manufacturing method including the step of forming the SOI layer 13.
  • silicon wafer 11 before oxygen ion implantation has an oxygen concentration of 8 X 10 17 to 1.8 X 10 18 atoms / cm 3 (former ASTM), and buried oxide layer 12 extends over the entire surface of the wafer.
  • the first heat-treated wafer is formed in the atmosphere of oxygen, nitrogen, argon, hydrogen or a mixed gas thereof at a temperature of 400 to 900 ° C. for 1 to 96 hours to form a buried oxide layer 12 immediately below.
  • To 96 hours by performing a third heat treatment to grow oxygen precipitate nuclei 14b formed in the Balta layer 14 into oxygen precipitates 14c.
  • the Balta layer 14 below the defect assembly layer 14a has a gettering source made of oxygen precipitates 14c, and the density of the oxygen precipitates 14c is 1 ⁇ 10 8 to 1 ⁇ 10 12 It is possible to obtain a SIMOX substrate that is / cm 3 and the size of the oxygen precipitate 14c is 50 nm or more.
  • the invention according to claim 2 is the invention according to claim 1, wherein the second heat treatment is performed in a partial range or all ranges from 400 ° C to 90 ° C. By raising the temperature at a rate of ° C / min:! ⁇ 96 hours, the third heat treatment is 900 ° C force and 0.:! ⁇ 20 in part or all of 1250 ° C By raising the temperature at a rate of ° C / min: a production process carried out within the range of! To 96 hours.
  • the invention according to claim 3 includes the step of implanting oxygen ions into the silicon wafer 11, and the first heat at 1300 to 1390 ° C in a mixed gas atmosphere of oxygen and inert gas. And forming a buried oxide layer 12 in a region of a predetermined depth from the surface of the wafer 11 and forming an SOI layer 13 on the surface of the wafer 18 on the buried oxide layer 12. This is an improvement of the manufacturing method.
  • silicon wafer 11 before oxygen ion implantation has an oxygen concentration of 8 X 10 17 to 1.8 X 10 18 atoms / cm 3 (former ASTM), and buried oxide layer 12 extends over the entire surface of the wafer.
  • the partially formed and first heat-treated wafer is held at 1050 to: 1350 ° C:! To 900 seconds, and then subjected to a rapid thermal treatment in which the temperature is lowered at a temperature lowering rate of 10 ° C / second or more.
  • the invention according to claim 4 is the invention according to claim 3, wherein the wafer subjected to the second heat treatment in an atmosphere of oxygen, nitrogen, argon, hydrogen, or a mixed gas thereof is higher than the second heat treatment temperature by 900 to :
  • the manufacturing method further includes the step of growing the oxygen precipitation nuclei 14b formed in the Balta layer 14 into the oxygen precipitates 14c by performing the third heat treatment at 1250 ° C. for 1 to 96 hours.
  • the invention according to claim 5 is the invention according to claim 3, wherein the second heat treatment is performed in a partial range or all range from 500 ° C to 100 ° C. The temperature is increased at a rate of:! To 96 hours.
  • the invention according to claim 6 is the invention according to claim 4, wherein the third heat treatment is performed at a speed of 0.:! To 20 ° CZ in a partial range or all range of 900 ° C to 1250 ° C.
  • the production method is carried out within a range of! To 96 hours.
  • the invention according to claim 7 is any one of claims 1 to 6, as shown in FIG. Force A SIMOX substrate manufactured from the method described in item 1, wherein the oxide layer 12 is formed in a region at a predetermined depth from the wafer surface, and the SOI layer is formed on the wafer surface on the buried oxide layer.
  • Layer 13 a defect assembly layer 14 a formed immediately below the supported oxide layer 12, and a butter layer 14 below the support oxide layer 12, and oxygen precipitates in the Balta layer 14 below the defect assembly layer 14 a.
  • SIMOX characterized in that it has a gettering source consisting of the material 14c, the density of the oxygen precipitates 14c is 1 X 10 8 to 1 X 10 12 pieces Zcm 3 and the size of the oxygen precipitates 14c is 50 nm or more It is a substrate.
  • the Balta layer 14 below the defect assembly layer 14a has a gettering source made of oxygen precipitates 14c, and the density of the oxygen precipitates 14c is 1 ⁇ 10 8 to 1 ⁇ 10 12 Since the size of the oxygen precipitate 14c is 50 nm or more because it is a stronger gettering source than the defect assembly layer 14a, most of the heavy metal contaminants conventionally captured in the defect assembly layer 14a It is possible to obtain gettering force S on the oxygen precipitates 14c of the Balta layer 14 without trapping them in the defect assembly layer.
  • the SIMOX substrate of the present invention has a gettering source made of oxygen precipitates in the Balta layer below the defect assembly layer, and the density of oxygen precipitates is 1 X 10 8 to 1 X 10 12 Zcm 3 Since the size of the oxygen precipitate is 50 nm or more, it becomes a stronger gettering source than the defect assembly layer, so that the heavy metal capture concentration of the defect assembly layer can be reduced, and heavy metal is added inside the Balta layer. It can be captured efficiently.
  • FIG. 1 is a process diagram showing a first method for producing a SIMOX substrate of the present invention.
  • FIG. 2 is a process diagram showing a second method for producing a SIMOX substrate of the present invention.
  • the present invention provides a SIMOX substrate in which oxygen ions are implanted into a silicon wafer and then heat-treated to form a loading oxide layer in a predetermined depth from the wafer surface, and an SOI layer is formed on the wafer surface. It is about.
  • the SIMOX substrate manufacturing method according to the present invention heat-treats the wafer 11 after the oxygen ions are implanted in three stages, and then forms oxide films ib and 11c formed on the wafer 11 surface. It is to be removed. Each of these steps is shown below.
  • a silicon wafer 11 is prepared and oxygen ions are injected into the wafer 11.
  • the prepared silicon wafer 11 before oxygen ion implantation is prepared to have an oxygen concentration of 8 ⁇ 10 17 to 1.8 ⁇ 10 18 atoms Zcm 3 (former ASTM).
  • the silicon wafer to be prepared may be Epitachial Sueha or Annie Rueha
  • oxygen ions are implanted into the prepared silicon wafer 11.
  • the implantation of oxygen ions is performed by the same means as conventionally used.
  • oxygen ions are implanted into the region 11a having a predetermined depth of the wafer 11 so that the SOI layer 13 in the finally obtained SIMOX substrate has a thickness of 10 to 200 nm, preferably 20 to 100 nm. Is done. If the thickness of the SOI layer 13 is less than 10 nm, it is difficult to control the thickness of the SOI layer 13, and if the thickness of the SOI layer 13 exceeds 200 nm, it is difficult to increase the acceleration voltage of the oxygen ion implanter. .
  • the wafer 11 into which oxygen ions have been implanted is subjected to a first heat treatment at a temperature of 1300 to: 1390 ° C. in a mixed gas atmosphere of oxygen and inert gas.
  • a mixed gas atmosphere of oxygen and inert gas examples thereof include argon gas and nitrogen gas. Therefore, the gas atmosphere of the first heat treatment is preferably a mixed gas of oxygen and argon or a mixed gas of oxygen and nitrogen.
  • the heat treatment time of the first heat treatment is:! -20 hours, preferably 10-20 hours.
  • oxide films ib and 11c are formed on the front surface and the back surface of the wafer 11, and a loading oxide layer 12 is formed over the entire surface of the wafer 11 in a region 11a having a predetermined depth from the front surface of the wafer 11. . Further, an SOI layer 13 is formed between the front side oxide film ib and the buried oxide layer 12. In addition, a defect assembly layer 14a is inevitably formed immediately below the loading oxide layer 12.
  • the first heat-treated wafer 11 is left with the oxide films l ib and 11c or with the oxide films ib and 11c removed, with oxygen, nitrogen, argon, hydrogen Alternatively, the second heat treatment is performed in the mixed gas atmosphere. It is preferable to perform the second heat treatment with the oxide films ib and 11c left, particularly in a non-oxidizing gas atmosphere because the thickness of the SOI layer 13 does not decrease and variation does not occur.
  • the reason for this is that when the second heat treatment is performed first in an oxidizing gas atmosphere, the oxide film ib, 11c grows further, and silicon on the wafer surface is consumed, and second, the atmosphere of hydrogen or argon gas This is because the SOI layer 13 is etched when the second heat treatment is performed. On the other hand, when the thickness of the SOI layer 13 is relatively large, the SOI layer 13 having a predetermined thickness can be obtained even if the thickness of the SOI layer 13 is reduced, so that the oxide films l ib and 11c are removed. It's okay to perform the second heat treatment.
  • the gas atmosphere of the second heat treatment is preferably nitrogen gas, argon gas, nitrogen with addition of a trace amount of oxygen, or argon gas.
  • the second heat treatment condition is performed at a temperature of 400 to 900 ° C for 1 to 96 hours.
  • the reason why the second heat treatment temperature is set within the range of 400 to 900 ° C is that if the temperature is lower than the lower limit, the nucleation temperature is too low and a long heat treatment is required, and if the upper limit is exceeded, oxygen precipitation nucleation occurs. Because there is not.
  • the second heat treatment time is specified within the range of 1 to 96 hours because if it is less than the lower limit, the time for forming oxygen precipitation nuclei is too short, and if the upper limit is exceeded, the productivity is poor. This is to cause a problem.
  • This second heat treatment is at a temperature of 500 to 800 ° C and 4 to 35 hours.
  • the second heat treatment is performed at a rate of 0.:! To 5.0 ° C / min in a partial range or all range of 400 ° C to 900 ° C, preferably 0.1 to: 1.0 ° C / By raising the temperature in minutes:! To 96 hours, preferably 4 to 35 hours.
  • oxygen precipitation nuclei 14b are formed in the Balta layer 14 below the defect assembly layer 14a formed immediately below the loading oxide layer 12.
  • the second heat-treated wood 11 is subjected to a third heat treatment.
  • This third heat treatment is performed in an atmosphere of oxygen, nitrogen, argon, hydrogen or a mixed gas thereof at 900 to 1250 ° C., which is higher than the second heat treatment temperature, for 1 to 96 hours.
  • the gas atmosphere of the third heat treatment is preferably nitrogen gas, argon gas, nitrogen containing a trace amount of oxygen, or argon gas.
  • the third heat treatment temperature was set within the range of 900 to 1250 ° C because the oxygen precipitation nuclei were dissolved and damaged when the temperature exceeded the upper limit, at which the growth of oxygen precipitation nuclei was difficult to occur. This is because it occurs.
  • the reason for setting the third heat treatment time within the range of 1 to 96 hours is that if the upper limit value is exceeded when the growth of oxygen precipitates is not sufficient if the lower limit value is not reached, productivity deterioration will occur.
  • the third heat treatment is preferably performed at 1000 to 1200 ° C for 8 to 24 hours. Furthermore, the third heat treatment should be performed at a rate of 0.:! To 20 ° C / min, preferably 1 to 5 ° C / min in a partial range or all ranges from 900 ° C to 1250 ° C. Depending on the case, it may be carried out in the range of 1 to 96 hours, preferably 8 to 24 hours.
  • the oxygen precipitation nuclei 14b formed in the Balta layer 14 can be grown into the oxygen precipitates 14c.
  • the oxide film 1 lb, 11c on the front and back surfaces of the wafer 11 subjected to the third heat treatment is removed with hydrofluoric acid or the like.
  • the carrier oxide layer 12 formed at a predetermined depth from the wafer surface, the SO I layer 13 formed on the wafer surface on the buried oxide layer, and the carrier oxide layer 12 are formed immediately below.
  • the defect aggregation layer 14a and the burr layer 14 below the loading oxide layer 12 have a gettering source consisting of oxygen precipitates 14c in the burr layer 14 below the defect accumulation layer 14a.
  • SIMOX characterized in that the density of 14c is 1 X 10 8 to 1 X 10 pieces / cm 3 and the size of the oxygen precipitate 14c is 50 nm or more A substrate is obtained.
  • the Balta layer 14 below the defect assembly layer 14a has oxygen precipitates 14c having a density of 1 ⁇ 10 8 to 1 ⁇ 10 12 Zcm 3 and a size of 50 nm or more, Sudden heavy metal contamination in the device process can be efficiently captured by this oxide precipitate 14c. Further, since this oxide precipitate 14c is a stronger gettering source than the defect assembly layer 14a, heavy metal contaminants that have been trapped in the defect assembly layer 14a in the past must be gettered to the oxygen precipitate 14c in the Balta layer 14. Can do.
  • the concentration of heavy metal trapped in the defect assembly layer 14a is 5 X 10 9 It can be reduced to a level of less than / cm 2. Needless to say, it can also be applied to a SIMOX substrate in which a buried oxide layer is partially formed.
  • the present invention provides a SIMOX substrate in which oxygen ions are implanted into a silicon wafer and then heat-treated to form a loading oxide layer in a predetermined depth from the wafer surface, and an SOI layer is formed on the wafer surface. It is about.
  • the SIMOX substrate manufacturing method according to the present invention heat-treats the wafer 11 after oxygen ion implantation in three or four stages, and then forms an oxide film l ib formed on the wafer 11 surface. , 11c is removed. Each of these steps is shown below.
  • a silicon wafer 11 is prepared and oxygen ions are injected into the wafer 11.
  • the prepared silicon wafer 11 before oxygen ion implantation is prepared to have an oxygen concentration of 8 ⁇ 10 17 to 1.8 ⁇ 10 18 atoms Zcm 3 (former ASTM).
  • the silicon wafer to be prepared may be Epitachial Sueha or Annie Rueha
  • oxygen ions are implanted into the prepared silicon wafer 11.
  • the implantation of oxygen ions is performed by the same means as conventionally used.
  • the wafer 11 has a surface force with a predetermined depth of 11a so that the thickness of the SOI layer 13 in the finally obtained SIMOX substrate is 10 to 200 nm, preferably 20 to 100 nm. Ions are implanted. If the thickness of the SOI layer 13 is less than 10 nm, it is difficult to control the thickness of the SOI layer 13, and if the thickness of the SOI layer 13 exceeds 200 nm, it is difficult to increase the acceleration voltage of the oxygen ion implanter. .
  • a mask or the like is partially formed at a desired position on the surface of the silicon wafer 11, and then oxygen ions are implanted into the silicon wafer 11, so that the mask is not formed. Oxygen ions are implanted inside, and oxygen ions are not implanted inside the wafer below the area where the mask is formed. Therefore, by performing the first heat treatment that follows, it is only carried below the area where the mask is not formed. An oxide layer 12 is partially formed.
  • the wafer 11 into which oxygen ions have been implanted is subjected to a first heat treatment in a mixed gas atmosphere of oxygen and inert gas at a temperature of 1300 to: 1390 ° C.
  • the inert gas include argon gas and nitrogen gas. Therefore, the gas atmosphere of the first heat treatment is preferably a mixed gas of oxygen and argon or a mixed gas of oxygen and nitrogen.
  • the heat treatment time of the first heat treatment is:! -20 hours, preferably 10-20 hours.
  • oxide films ib and 11c are formed on the front surface and the back surface of wafer 11, and a loaded oxide layer 12 is formed over the entire surface of the wafer 11 in a region 11a having a predetermined depth from the front surface of wafer 11. .
  • the loading oxide layer 12 is partially formed.
  • an SOI layer 13 is formed between the front-side oxide film l ib and the buried oxide layer 12.
  • a defect assembly layer 14a is inevitably formed immediately below the buried oxide layer 12.
  • the first heat-treated wafer is held at 1050 ° C to: 1350 ° C for 1 second to 900 seconds, and then the temperature is lowered at a temperature lowering rate of 10 ° C / second or more.
  • the gas atmosphere for this rapid heat treatment is preferably an argon gas or ammonia-containing gas atmosphere.
  • the rapid thermal processing conditions are 1050 ° C to: 1350 ° C and held for 1 second to 900 seconds.
  • the rapid heat treatment temperature is specified within the range of 1050 ° C to 1350 ° C because the oxygen precipitation is below the lower limit. If the amount of voids sufficient to promote the formation of nuclei cannot be injected into the wafer, and if the upper limit is exceeded, slip dislocation will occur in the wafer 8 during heat treatment, which will hinder device fabrication. This is because it is not preferable.
  • a preferable heat treatment temperature is 1100 to: 1300 ° C.
  • the holding time is set to 1 second to 900 seconds, if it is less than the lower limit, the time required to reach the desired heat treatment temperature differs in the wafer plane and in the depth direction, which may cause variations in quality. This is because of concern.
  • the upper limit was specified because slip reduction and productivity were taken into consideration.
  • a preferred holding time is 10 to 60 seconds.
  • the temperature is decreased at a temperature decrease rate of 10 ° C / second or more after predetermined holding.
  • the reason for setting the temperature drop rate to 10 ° C / sec or more is that if it is less than the lower limit, the effect of suppressing the disappearance of vacancies cannot be obtained.
  • the reason why we did not set an upper limit was that if it exceeded 10 ° C / s, the effect would hardly change.
  • the cooling rate can be controlled to 10 to 100 ° CZ seconds in consideration of productivity. desirable.
  • a more preferable temperature drop rate is 15 to 50 ° CZ seconds.
  • This rapid heat treatment ensures in-plane uniformity of the oxygen precipitate density distribution in the wafer surface, and improves the reliability of oxygen precipitate growth even with low-concentration silicon wafers. If this rapid heat treatment is not performed, there is a possibility that the oxygen precipitate density distribution in the wafer eight face cannot be made uniform even if the subsequent process is performed.
  • the rapidly heat-treated wafer 11 is left with the oxide films l ib and 11c, or with the oxide films l ib and 11c removed, with oxygen, nitrogen, argon, hydrogen or Alternatively, the second heat treatment is performed in the mixed gas atmosphere. It is preferable to perform the second heat treatment with the oxide films ib and 11c left, particularly in a non-oxidizing gas atmosphere because the thickness of the SOI layer 13 does not decrease and does not vary. The reason for this is that when the second heat treatment is first performed in an oxidizing gas atmosphere, the oxide film ib, 11c grows further, and silicon on the wafer surface is consumed.
  • the second heat treatment may be performed.
  • the gas atmosphere of the second heat treatment is preferably nitrogen gas, argon gas, nitrogen with addition of a trace amount of oxygen, or argon gas.
  • the second heat treatment condition is performed at a temperature of 500 to 1000 ° C:! To 96 hours.
  • the second heat treatment temperature is specified within the range of 500 to 1000 ° C. If the temperature is below the lower limit, the nucleation temperature is too low and a long-time heat treatment is required. This is because no occurs.
  • the second heat treatment time is defined within the range of 1 to 96 hours because if it is less than the lower limit, the time for forming oxygen precipitation nuclei is too short. This is because it occurs.
  • the second heat treatment is more preferably performed at a temperature of 500 to 800 ° C. for 4 to 35 hours. The second heat treatment is performed at a rate of 0.:!
  • the second heat-treated wafer 11 is subjected to a third heat treatment.
  • This third The heat treatment is performed in an atmosphere of oxygen, nitrogen, argon, hydrogen or a mixed gas thereof at 900 to 1250 ° C., which is higher than the second heat treatment temperature, for 1 to 96 hours.
  • the gas atmosphere of this third heat treatment is preferably nitrogen gas, argon gas or nitrogen or argon gas with a trace amount of oxygen.
  • the third heat treatment temperature is specified in the range of 900 to 1250 ° C because the oxygen precipitate nuclei are dissolved and damaged when the temperature exceeds the upper limit, at which the growth of oxygen precipitate nuclei is difficult to occur sufficiently below the lower limit. It is for producing.
  • the reason for setting the third heat treatment time within the range of 1 to 96 hours is that if the upper limit value is exceeded when the growth of oxygen precipitates is not sufficient if the lower limit value is not reached, productivity deterioration will occur.
  • the third heat treatment is preferably performed at 1000 to 1200 ° C for 8 to 24 hours. Furthermore, the third heat treatment should be performed at a rate of 0.:! To 20 ° C / min, preferably 1 to 5 ° C / min in a partial range or all ranges from 900 ° C to 1250 ° C. Depending on the case, it may be carried out in the range of 1 to 96 hours, preferably 8 to 24 hours.
  • the oxygen precipitation nuclei 14b formed in the Balta layer 14 can be grown into the oxygen precipitates 14c.
  • the oxide films 11b and 11c on the front and back surfaces of the wafer 11 that have been subjected to the third heat treatment are removed with hydrofluoric acid or the like.
  • the buried oxide layer 12 formed in a region at a predetermined depth from the wafer surface, the SOI layer 13 formed on the wafer surface on the carrier oxide layer, and the directly below the carrier oxide layer 12 are formed. It has a defect assembly layer 14a and a butter layer 14 below the loading oxide layer 12, and has a gettering source consisting of oxygen precipitates 14c in the butter layer 14 below the defect assembly layer 14a.
  • a SIMOX substrate having a density of 1 ⁇ 10 8 to 1 ⁇ 10 12 Zcm 3 and a size of the oxygen precipitate 14c of 50 nm or more is obtained.
  • the Balta layer 14 below the defect assembly layer 14a has oxygen precipitates 14c having a density of 1 ⁇ 10 8 to 1 ⁇ 10 12 Zcm 3 and a size of 50 nm or more, Sudden heavy metal contamination in the device process can be efficiently captured by this oxide precipitate 14c. Further, since this oxide precipitate 14c is a stronger gettering source than the defect assembly layer 14a, heavy metal contaminants that have been trapped in the defect assembly layer 14a in the past must be gettered to the oxygen precipitate 14c in the Balta layer 14. Can do.
  • the heavy metal concentration is from 1 X 10 "to
  • the concentration of heavy metals trapped in the defect assembly layer 14a can be reduced to a level of 5 X 10 9 / cm 2 or less.
  • Fig. 1 (b) wafer 11 was placed in a heat treatment furnace and maintained at a constant temperature of 1350 ° C for 4 hours in an Ar gas atmosphere with an oxygen partial pressure of 0.5%.
  • a first heat treatment was performed in which the oxygen partial pressure was increased to 70% and held for another 4 hours.
  • the first heat-treated wafer is continuously raised from 500 ° C to 850 ° C at 1.0 ° CZ in a 1% oxygen atmosphere with the surface oxide film lib, 11c left.
  • a second heat treatment was performed by holding at 850 ° C. for 1 hour. As shown in FIG.
  • Example 1 After the second heat-treated wafer 11 was heated to 1100 ° C at a temperature increase rate of 5.0 ° C / min at 850 ° C force in 1% oxygen atmosphere, A third heat treatment was carried out at 110 ° C. for 8 hours. Thereafter, the third heat-treated wafer was cooled to 700 ° C. at a rate of 3.0 ° C./min. The oxide film lib, 11c on the front and back surfaces of the wafer after heat treatment was removed with HF solution to obtain a SIMOX substrate. This SIMOX substrate was referred to as Example 1.
  • the oxygen concentration grown by CZ method is 4X10 18 atoms / cm 3 (old ASTM), the nitrogen concentration is 4.0X10 14 atoms / cm 3 (old ASTM), and the specific resistance is 10 ⁇
  • a CZ silicon wafer cut to a predetermined thickness from a cm silicon ingot was prepared.
  • this wafer was heated to a temperature of 550 ° C., and in this state, oxygen ions were implanted into a predetermined region of the silicon wafer (for example, a region of about 0.4 ⁇ m from the substrate surface) under the following conditions.
  • woofer 11 was placed in a heat treatment furnace and maintained at a constant temperature of 1350 ° C for 4 hours in an Ar gas atmosphere with an oxygen partial pressure of 0.5%, and then the furnace was continued. A first heat treatment was performed in which the oxygen partial pressure in the atmosphere was increased to 70% and held for another 4 hours. As shown in Fig. 1 (c), the first heat-treated wafer is kept at 0 ° C from 700 ° C to 700 ° C in a 1% oxygen (argon base) atmosphere with the oxide films ib and 11c on the surface remaining.
  • a second heat treatment was performed at 700 ° C for 1 hour.
  • the second heat-treated wafer 11 was heated from 700 ° C to 1000 ° C at a rate of 5.0 ° C / min in a 1% oxygen atmosphere.
  • a third heat treatment was performed for 16 hours at 1000 ° C. After that, the third heat-treated wafer was cooled to 700 ° C at a rate of 3.0 ° C / min.
  • the oxide film ib, 11c on the wafer front and back surfaces after the heat treatment was removed with HF solution to obtain a SIMOX substrate.
  • This SIMOX substrate was designated as Example 2.
  • a SIMOX substrate was obtained in the same manner as in Example 2 except that the second heat treatment was held at 700 ° C for 4 hours. This SIMOX substrate was designated as Example 3.
  • a SIMOX substrate was obtained in the same manner as in Example 2 except that the second heat treatment was held at 700 ° C for 8 hours. This SIMOX substrate was designated as Example 4.
  • the oxygen concentration grown by the CZ method is 1.4 X 10 18 atoms / cm 3 (old ASTM), the carbon concentration is 2.02 X 10 16 atoms / cm 3 (old ASTM)
  • specific resistance 10 ⁇ • CZ silicon wafers cut from a cm silicon ingot to a specified thickness were prepared.
  • a 3 ⁇ m thick silicon epitaxial film was deposited on the surface of the CZ silicon wafer.
  • this wafer was heated to a temperature of 550 ° C., and in this state, oxygen ions were implanted into a predetermined region of the silicon wafer (for example, a region of about 0.4 ⁇ m from the substrate surface) under the following conditions.
  • woofer 11 was placed in a heat treatment furnace and maintained at a constant temperature of 1350 ° C for 4 hours in an Ar gas atmosphere with an oxygen partial pressure of 0.5%, and then the furnace was continued. A first heat treatment was performed in which the oxygen partial pressure in the atmosphere was increased to 70% and held for another 4 hours. As shown in FIG. 1 (c), the first heat-treated wafer was subjected to a second heat treatment that was held at 700 ° C. for 8 hours in a nitrogen atmosphere with the oxide films ib and 11c on the surface remaining.
  • the second heat-treated wafer 11 was heated from 700 ° C to 1000 ° C at a rate of 5.0 ° C / min in a nitrogen atmosphere as shown in Fig. L (d), and then 1000 ° C.
  • a third heat treatment was performed for 16 hours at C. After that, the third heat-treated wafer was cooled to 700 ° C at a rate of 3.0 ° C / min.
  • the oxide film ib, 11c on the wafer front and back surfaces after the heat treatment was removed with HF solution to obtain a SIMOX substrate. This SIMOX substrate was designated as Example 5.
  • a SIMOX substrate was obtained in the same manner as in Example 1 except that the second heat treatment and the third heat treatment were not performed. This SIMOX substrate was designated as Comparative Example 1.
  • Example 2 the same procedure as in Example 1 was performed except that the heat treatment was started at 500 ° C and continuously heated at 1.0 ° C / min until the final temperature reached 850 ° C. A SIMOX substrate was obtained. This SIMOX substrate was designated as Comparative Example 2.
  • Table 1 shows the results of the nickel concentration contained in each layer of the Examples:! To 5 and the SIMOX substrates of Comparative Examples 1 and 2.
  • the surface concentration of the SOI layer, the buried oxide layer, and the defect assembly layer is about 5. OX lO ⁇ atoms / cm 2 . Nickel was observed. On the other hand, the Nikkenore concentration in the Balta layer was below the detection limit value. In contrast, in the SIMOX substrates of Examples 1 to 5, the Nikkenore concentration was below the detection limit value in the SI layer, the buried oxide layer, and the defect assembly layer. Also, the nickel concentration in the Balta layer was 2.6 6 10 "to 4. SX loHatoms / cm 3 , indicating that heavy metal impurities were reliably gettered by the oxygen precipitates formed in the Balta layer. It was.
  • SIMOX substrates in! To 5 and Comparative Examples 1 and 2 were cleaved in two. Both the cleaved substrates were selectively etched with a Wright etchant. First, one substrate was observed with an optical microscope, and oxygen precipitates at a surface cleavage surface depth of 2 zm were measured to determine the density.
  • the density of oxygen precipitates in the SIMOX substrates of Comparative Examples 1 and 2 was 5 ⁇ 10 7 pieces / cm 2 or less.
  • the oxygen precipitate density in the SIMOX substrate of Examples:! To 5 was in the range of 1 ⁇ 10 8 to 1 ⁇ 10 12 pieces / cm 3 .
  • a DZ layer (denuded zone) in which no oxygen precipitates exist was present in the region from immediately under the buried oxide layer to 10 am.
  • Comparative Example 1 and 2 SIMOX substrates had oxygen precipitate size of 50 nm or less
  • Example:! ⁇ 5 SIMOX substrates were found that most of the oxygen precipitate size was 50 nm or more .
  • a predetermined thickness is cut out from a silicon ingot having an oxygen concentration of 1.0 X 10 18 atoms / cm 3 (former ASTM) and a specific resistance of 20 ⁇ ⁇ cm grown by the CZ method.
  • CZ silicon wafer was prepared.
  • this wafer was heated to a temperature of 550 ° C., and in this state, oxygen ions were implanted into a predetermined region of the silicon wafer 8 (for example, a region about 0. 0 from the substrate surface) under the following conditions. .
  • Fig. 2 (b) wafer 11 was placed in a vertical heat treatment furnace and kept at a constant temperature of 1350 ° C for 4 hours in an Ar gas atmosphere with an oxygen partial pressure of 0.5%. Continue to reduce the oxygen partial pressure in the furnace atmosphere The first heat treatment was increased to 70% and held for another 4 hours. As shown in Fig. 2 (c), the first heat-treated wafer was heated to 1150 ° C at a temperature rising rate of 50 ° CZ seconds in an ammonia-containing gas atmosphere, and then held for 120 seconds. Rapid heat treatment was performed to lower the temperature to 400 ° C at a temperature decrease rate of 50 ° C / sec. As shown in Fig.
  • this rapidly heat-treated wafer 11 is placed in a horizontal batch furnace with the surface oxide films ib and 11c left, and is kept at a constant temperature of 800 ° C in an argon atmosphere.
  • the second heat treatment was performed for 48 hours.
  • the oxide films on the front and back surfaces were removed with HF solution to obtain a SIMOX substrate.
  • This SIMOX substrate was designated as Example 6.
  • the SIMOX substrate in Examples 1 and 6 was cleaved in two.
  • the cleaved substrate was selectively etched with a Wright etchant.
  • oxygen precipitates at a depth of 3 / m from the surface of the substrate cleavage plane were measured to determine the density.
  • the oxygen precipitate density in the SIMOX substrate of Example 1 was 1 ⁇ 10 4 pieces / cm 2 or less.
  • the oxygen precipitate density in the SIMOX substrate of Example 6 was in the range of 8 ⁇ 10 4 pieces / cm 3 .
  • each SIMOX substrate 10 of Example 6 and Comparative Example 1 After removing the surface oxide films ib, 11c of each SIMOX substrate 10 of Example 6 and Comparative Example 1, the SOI layer 13, the buried oxide layer 12, and the defect collection layer 14a immediately below the buried oxide layer of each SIMOX substrate are covered with a hook.
  • Each solution was dissolved and collected with an aqueous oxynitric acid solution, and ICP-MS measurement was performed on the collected solution to measure the concentration of Nikkenore contained in the solution.
  • the Balta layer 14 of Example 6 and Comparative Example 1 was separately dissolved into a Balta layer excluding 1 ⁇ m from the back surface and a 1 ⁇ m region from the back surface, respectively, and dissolved completely.
  • oxygen precipitates are formed in the Balta layer below the defect assembly layer.
  • Gettering source with a density of 1 X 10 8 to 1 X 10 12 Zcm 3 and a size of oxygen precipitates of 50 nm or more. Therefore, the heavy metal capture concentration in the defect assembly layer can be reduced, and heavy metal can be efficiently captured in the Balta layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Element Separation (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

　デバイス工程での重金属汚染を基板内部に効率良く捕獲することができる。 　ウェーハ内部に酸素イオン注入する工程と、ウェーハを所定のガス雰囲気中、１３００～１３９０°Cで第１熱処理して埋込み酸化層を形成するとともにウェーハ表面にＳＯＩ層を形成する工程とを含み、酸素イオン注入前のウェーハが８×１０１７～１．８×１０１８ａｔｏｍｓ／ｃｍ３（旧ＡＳＴＭ）の酸素濃度を有し、埋込み酸化層がウェーハ全面にわたって形成され、第１熱処理したウェーハを所定のガス雰囲気中、４００～９００°Cで１～９６時間第２熱処理して、埋込み酸化層の直下に形成される欠陥集合層より下方のバルク層に酸素析出核を形成する工程と、第２熱処理したウェーハを所定のガス雰囲気中、第２熱処理温度より高い９００～１２５０°Cで１～９６時間第３熱処理して、形成された酸素析出核を酸素析出物に成長させる工程とを含むことを特徴とする。

Description

明 細 書
SIMOX基板の製造方法及び該方法により得られる SIMOX基板 技術分野
[0001] 本発明は、シリコン単結晶本体に坦込み酸化層（Buried Oxide)を介して単結晶シリ コン層（以下、 S〇I層とレ、う。）が形成された SOI (Silicon-On-Insulator)基板のうち、 SIM〇X (S印 aration by Implanted Oxygen)技術による SIMOX基板の製造方法及 び該方法により得られる SIMOX基板に関するものである。更に詳しくは、デバイスェ 程での重金属汚染を基板内部に効率良く捕獲し得る SIMOX基板の製造方法及び 該方法により得られる SIMOX基板に関するものである。
背景技術
[0002] SOI基板は、（1)素子と基板間の寄生容量を低減できるのでデバイス動作の高速化 が可能であり、（2)放射線耐圧に優れており、（3)誘電体分離が容易のため高集積化 が可能である、更に (4)耐ラッチアップの特性を向上できる等の非常に優れた特徴を 有する。現在 S〇I基板の製造方法には、大きく 2つに分類できる。一つの方法は、薄 膜化される活性ゥエーハと、支持ゥエーハを貼合せて形成する貼合せ法であり、他の 方法はゥエーハ表面より酸素イオンを注入してゥエーハ表面から所定の深さの領域 に坦込み酸化層を形成する SIMOX法である。特に SIMOX法は製造工程数が少な レ、ため将来的に有効な手法として期待されてレ、る。
SIMOX基板の製造方法としては、シリコン単結晶基板の一方の主面を鏡面加工し た後に、この鏡面加工面から酸素イオンをインプランテーションにより基板中の所定 深さに注入する酸素イオン注入工程と、酸素イオンを注入した基板に酸化雰囲気下 、高温熱処理を施すことにより基板内部に埋込み酸化層を形成する高温熱処理工程 力も構成される。具体的には、シリコン単結晶基板を 500°C〜650°Cの温度に保持し 、基板表面から 1017〜： 1018/cm2程度の酸素原子イオン或いは酸素分子イオンを 所定の深さに注入する。引続き酸素イオンを注入したシリコン基板を 500°C〜700°C の温度に保持した熱処理炉内に投入し、スリップを発生させないように徐々に昇温を 開始して 1300°C〜 1390°C程度の温度で 10時間程度の熱処理を施す。この高温熱 処理により基板内部に注入された酸素イオンがシリコンと反応して基板内部に坦込 み酸化層が形成される。
[0003] 一方、デバイス製造プロセスにおいて、デバイス特性に直接的悪影響を及ぼす金 属を基板表面から除去するゲッタリング技術としては、基板裏面にサンドブラストで歪 みをつける方法、基板裏面に多結晶シリコン膜を堆積する方法、基板裏面に高濃度 のリンを注入する方法などの外部ゲッタリング法（External Gettering)があるが、シリコ ン基板内部に析出した酸素析出物に起因する結晶欠陥の歪場を利用する内部ゲッ タリング法（Intrinsic Gettering)が量産性に優れ、かつクリーンなゲッタリング方法とし て一部では量産に用いられてレ、る。
し力しながら一般的に SIMOX基板は基板内部に坦込み酸化層を形成するために 、酸素イオン注入後 1300°C前後の高温熱処理が必要とされているため、この高温熱 処理によってバルタ層中に内部ゲッタリングシンクである酸素析出物を形成すること は困難であるとレ、われてレ、た。
[0004] この上述した問題点を解決する方策として、シリコン単結晶基板に酸素イオンを注 入したのち、基板を水素雰囲気又は酸素を少量含む窒素雰囲気中で、 1200〜： 130 0°Cの温度で 6〜： 12時間熱処理を施して坦込み酸化層を形成した後、低温から高温 で段階的又は連続的に温度を上昇させて熱処理を施す半導体基板の製造方法が 提案されている（例えば、特許文献 1参照。）。この特許文献 1に示される具体的な熱 処理の条件として、段階的な熱処理方法を 500°Cから出発し、 50〜： 100°Cの段階で 順次上昇させ、最終温度を 850°Cまでとする方法、連続的な熱処理方法を 500°Cか ら出発し、 0. 2〜： 1. 0°CZ分の勾配で、最終温度を 850°Cとする方法が記載されて いる。しかし、 SIMOX基板の坦込み酸化層を形成するために 1300°C程度の高温 熱処理を施すことで結晶引上げ時に起因する酸素析出核の縮小及び消滅が起こつ ているため、上記特許文献 1に示される熱処理条件では酸素析出物の成長が抑制さ れるため最終到達温度が 850°Cでは十分なゲッタリング効果が得られていなかった。
[0005] また、部分的に埋込み酸化層が形成されない領域を有し、かつシリコン単結晶基板 バルタもしくはシリコン単結晶基板裏面に、結晶欠陥もしくは結晶歪みによるゲッタリ ング手段が付与された構造を有する SIMOX基板及びその製造方法が提案されて いる（例えば、特許文献 2参照。）。この特許文献 2では、坦込み酸化層が断片的に 表層近傍に形成されており、ゲッタリングするための熱処理条件が 500〜900°Cの範 囲で酸素析出核を形成、密度は 105個/ cm3〜109個 Zcm3の範囲であり、第 2の熱 処理として 1000〜： 1150°Cの範囲で上記析出核を成長させ析出物にしてもよいと記 載されている。
[0006] し力し、実施例のなかに従来技術による SIM〇X、すなわちゥヱーハ全面に坦込み 酸化膜が成長した SIMOXを参照サンプノレとして重金属の定量汚染による基板表面 の結晶欠陥発生量を評価しているが、部分埋込み酸化膜の実施例では表面欠陥が ほとんど観察されていないのに対して、従来 SIMOXでは 105〜106個/ cm2のピット 及び積層欠陥が観察されている。すなわち特許文献 1でも完全なゲッタリング技術が 確立してレ、なレ、ことを意味してレ、る。
特許文献 1 :特開平 7— 193072号公報 (請求項:!〜 3)
特許文献 2 :特開平 5— 82525号公報 (請求項 1、 2、 4及び 5、段落 [0019]〜段落 [ 0023] )
非特許文献1 :_1 16(^0(：1½111.30 ，142,2059,(1995)
発明の開示
発明が解決しょうとする課題
[0007] 一方、 SIMOX基板を製造する際の特徴として坦込み酸化層の直下には厚さ 200 nm程度の欠陥集合層が必然的に形成され、この欠陥集合層にはゲッタリング効果 力 Sあることが開示されている (例えば、非特許文献 1参照。）。即ち、非特許文献 1に 開示された内容を踏まえると、 SIMOX基板の製造工程において突発的に重金属汚 染が発生したとき、上記特許文献 1や上記特許文献 2に示される SIMOX基板の酸 素析出物では十分なゲッタリング効果を得ることができない場合、埋込み酸化層直下 の欠陥集合層にも重金属が捕獲されてしまうことが考えられる。
[0008] また、近年 SIMOX基板の S〇I層における薄膜化が要望されていることから、坦込 み酸化層直下の欠陥集合層に捕獲された重金属汚染領域がデバイス特性に影響を 与える可能性があり、少なくともデバイス特性に影響を与えず、かつプロセス中での 突発的な重金属汚染を効率良く捕獲できるゲッタリング源を有する SIMOX基板の設 計が必要となっていた。
[0009] 本発明の目的は、欠陥集合層の重金属捕獲濃度を低減させ、かつバルタ層内部 に重金属を効率良く捕獲し得る、 SIMOX基板の製造方法及び該方法により得られ る SIMOX基板を提供することにある。
課題を解決するための手段
[0010] 請求項 1に係る発明は、図 1 (a)〜図 1 (e)に示すように、シリコンゥエーハ 11の内部 に酸素イオンを注入する工程と、ゥエーハ 11を酸素と不活性ガスとの混合ガス雰囲 気中、 1300〜1390°Cで第 1熱処理することにより、ゥエーハ 11表面から所定の深さ の領域に埋込み酸化層 12を形成するとともに埋込み酸化層 12上のゥエーハ表面に SOI層 13を形成する工程とを含む SIMOX基板の製造方法の改良である。
その特徴ある構成は、酸素イオン注入する前のシリコンゥヱーハ 11が 8 X 1017〜1 . 8 X 1018atoms/cm3 (旧 ASTM)の酸素濃度を有し、埋込み酸化層 12がゥヱー ハ全面にわたって形成され、第 1熱処理したゥヱーハを酸素、窒素、アルゴン、水素 或いはこれらの混合ガス雰囲気中、 400〜900°Cで 1〜96時間第 2熱処理すること により、埋込み酸化層 12の直下に形成される欠陥集合層 14aより下方のバルタ層 14 に酸素析出核 14bを形成する工程と、第 2熱処理したゥエーハを酸素、窒素、ァルゴ ン、水素或いはこれらの混合ガス雰囲気中、第 2熱処理温度より高い 900〜： 1250°C で:!〜 96時間第 3熱処理することにより、バルタ層 14に形成された酸素析出核 14bを 酸素析出物 14cに成長させる工程とを含むところにある。
請求項 1に係る発明では、欠陥集合層 14aより下方のバルタ層 14に酸素析出物 14 cからなるゲッタリング源を有し、酸素析出物 14cの密度が 1 X 108〜1 X 1012個/ cm 3であり、酸素析出物 14cのサイズが 50nm以上である SIMOX基板を得ることができ る。
[0011] 請求項 2に係る発明は、請求項 1に係る発明であって、第 2熱処理が 400°Cから 90 0°Cの一部範囲又は全ての範囲において 0. ：!〜 5. 0°C/分の速度で昇温すること により:!〜 96時間の範囲内で行われ、第 3熱処理が 900°C力も 1250°Cの一部範囲 又は全ての範囲において 0.：!〜 20°C/分の速度で昇温することにより：!〜 96時間 の範囲内で行われる製造方法である。 [0012] 請求項 3に係る発明は、シリコンゥエーハ 11の内部に酸素イオンを注入する工程と 、ゥエーハ 11を酸素と不活性ガスとの混合ガス雰囲気中、 1300〜1390°Cで第 1熱 処理することにより、ゥエーハ 11表面から所定の深さの領域に埋込み酸化層 12を形 成するとともに埋込み酸化層 12上のゥヱ一八表面に SOI層 13を形成する工程とを含 む SIMOX基板の製造方法の改良である。
その特徴ある構成は、酸素イオン注入する前のシリコンゥヱーハ 11が 8 X 1017〜1 . 8 X 1018atoms/cm3 (旧 ASTM)の酸素濃度を有し、埋込み酸化層 12がゥヱー ハ全面にわたって又は部分的に形成され、第 1熱処理したゥエーハを 1050〜： 1350 °Cで：!〜 900秒間保持させた後、その後降温速度 10°C/秒以上で降温する急速熱 処理を施すことにより、坦込み酸化層 12より下方のバルタ層 14に空孔を注入するェ 程と、急速熱処理したゥエーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガ ス雰囲気中、 500〜1000°Cで 1〜96時間第 2熱処理することにより、埋込み酸化層 12の直下に形成される欠陥集合層 14aより下方のバルタ層 14に酸素析出核 14bを 形成する工程とを含むところにある。
請求項 3に係る発明では、第 2熱処理までを行った SIMOX基板を半導体デバイス メーカーのデバイス製造工程で熱処理すると、上記酸素析出核が酸素析出物に成 長し、ゥヱーハ全面にわたって IG効果を有するようになる。
[0013] 請求項 4に係る発明は、請求項 3に係る発明であって、第 2熱処理したゥエーハを 酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中、第 2熱処理温度より 高い 900〜： 1250°Cで 1〜96時間第 3熱処理することにより、バルタ層 14に形成され た酸素析出核 14bを酸素析出物 14cに成長させる工程を更に含む製造方法である。 請求項 5に係る発明は、請求項 3に係る発明であって、第 2熱処理が 500°Cから 10 00°Cの一部範囲又は全ての範囲において 0. ：!〜 5. 0°CZ分の速度で昇温すること により:!〜 96時間の範囲内で行われる製造方法である。
請求項 6に係る発明は、請求項 4に係る発明であって、第 3熱処理が 900°Cから 12 50°Cの一部範囲又は全ての範囲において 0. ：!〜 20°CZ分の速度で昇温すること により:!〜 96時間の範囲内で行われる製造方法である。
[0014] 請求項 7に係る発明は、図 1 (e)又は図 2 (f)に示すように、請求項 1ないし 6いずれ 力 1項に記載の方法から製造された SIMOX基板であって、ゥヱーハ表面から所定の 深さの領域に形成された坦込み酸化層 12と、埋込み酸化層上のゥエーハ表面に形 成された SOI層 13と、坦込み酸化層 12の直下に形成された欠陥集合層 14aと、坦 込み酸化層 12の下方のバルタ層 14とを備え、欠陥集合層 14aより下方のバルタ層 1 4に酸素析出物 14cからなるゲッタリング源を有し、酸素析出物 14cの密度が 1 X 108 〜1 X 1012個 Zcm3であり、酸素析出物 14cのサイズが 50nm以上であることを特徴 とする SIMOX基板である。
請求項 7に係る発明では、欠陥集合層 14aより下方のバルタ層 14に酸素析出物 14 cからなるゲッタリング源を有し、酸素析出物 14cの密度が 1 X 108〜1 X 1012個/ cm 3であり、酸素析出物 14cのサイズが 50nm以上であるので欠陥集合層 14aよりも強い ゲッタリング源となるため、従来欠陥集合層 14aに捕獲されていた重金属汚染物のほ とんどを欠陥集合層に捕獲させることなくバルタ層 14の酸素析出物 14cにゲッタリン グすること力 Sできる。
発明の効果
[0015] 本発明の SIMOX基板では、欠陥集合層より下方のバルタ層に酸素析出物からな るゲッタリング源を有し、酸素析出物の密度が 1 X 108〜1 X 1012個 Zcm3であり、酸 素析出物のサイズが 50nm以上であるので欠陥集合層よりも強いゲッタリング源とな るため、欠陥集合層の重金属捕獲濃度を低減させることができ、かつバルタ層内部 に重金属を効率良く捕獲することができる。
図面の簡単な説明
[0016] [図 1]本発明の SIMOX基板の第 1の製造方法を示す工程図。
[図 2]本発明の SIMOX基板の第 2の製造方法を示す工程図。
符号の説明
[0017] 10 SIMOX基板
11 シリコンゥエーノヽ
12 坦込み酸化層
13 SOI層
14 バルタ層 14a 欠陥集合層
14b 酸素析出核
14c 酸素析出物
15 空孔
発明を実施するための最良の形態
[0018] 次に本発明を実施するための第 1の最良の形態を図面に基づいて説明する。
本発明はシリコンゥエーハ内部に酸素イオンを注入した後、熱処理することによりゥ エーハ表面から所定の深さの領域に坦込み酸化層が形成され、そのゥエーハ表面に SOI層が形成された SIMOX基板に関するものである。そして、図 1に示すように、本 発明における SIMOX基板の製造方法は、酸素イオンを注入した後のゥヱーハ 11を 3段階に熱処理し、その後ゥエーハ 11表面に形成された酸化膜 l ib, 11cを除去す るものである。これらの各工程を以下に示す。
[0019] (1一 1)酸素イオン注入工程
先ず図 1 (a)に示すように、シリコンゥエーハ 11を準備してこのゥエーハ 11に酸素ィ オンを注入する。準備した酸素イオン注入する前のシリコンゥエーハ 11は 8 X 1017〜 1. 8 X 1018atomsZcm3 (旧 ASTM)の酸素濃度を有するものが準備される。この準 備するシリコンゥエーハはェピタキシャルゥエーハもしくはァニールゥエーハでも良い
[0020] そして準備されたこのようなシリコンゥエーハ 11の内部に酸素イオンを注入する。こ の酸素イオンの注入は従来から行われている手段と同一の手段により行われる。そし て、最終的に得られた SIMOX基板における SOI層 13の厚さが 10〜200nm、好ま しくは 20〜100nmになるように、ゥエーハ 11表面力 所定の深さの領域 11aに酸素 イオンが注入される。 SOI層 13の厚さが 10nm未満であると SOI層 13の厚さを制御 することが困難であり、 SOI層 13の厚さが 200nmを越えると酸素イオン注入機の加 速電圧上困難である。
[0021] (1— 2)第 1熱処理工程
次に図 1 (b)に示すように、酸素イオンが注入されたゥエーハ 11を酸素と不活性ガ スとの混合ガス雰囲気中、 1300〜： 1390°Cの温度で第 1熱処理する。不活性ガスと してはアルゴンガスや窒素ガスが挙げられる。従って、この第 1熱処理のガス雰囲気 は、酸素とアルゴンの混合ガス、又は酸素と窒素の混合ガスであることが好ましい。そ して、この第 1熱処理の熱処理時間は:!〜 20時間、好ましくは 10〜20時間であること が好ましい。
この第 1熱処理により、ゥヱーハ 11表面及び裏面には酸化膜 l ib, 11cが形成され 、ゥヱーハ 11表面から所定の深さの領域 11aには坦込み酸化層 12がゥヱーハ全面 にわたつて形成される。更に、表側の酸化膜 l ibと埋込み酸化層 12との間には SOI 層 13が形成される。また坦込み酸化層 12直下には欠陥集合層 14aが必然的に形成 される。
[0022] (1— 3)第 2熱処理工程
次に、図 1 (c)に示すように、第 1熱処理したゥヱーハ 11を酸化膜 l ib, 11cを残し た状態で又は酸化膜 l ib, 11cを除去した状態で酸素、窒素、アルゴン、水素或い はこれらの混合ガス雰囲気中で第 2熱処理する。酸化膜 l ib, 11cを残した状態で第 2熱処理を行うと、特に非酸化性ガス雰囲気だと SOI層 13の厚さが減少したり、ばら つきを生じることがないため好ましい。この理由は、第 1に酸化性ガス雰囲気中で第 2 熱処理を行うと、酸化膜 l ib, 11cが更に成長することにより、ゥヱーハ表面のシリコ ンが消費され、第 2に水素やアルゴンガス雰囲気中で第 2熱処理を行うと、 SOI層 13 がエッチングされてしまうからである。一方、 SOI層 13の厚さが比較的厚い場合には 、 SOI層 13の厚さが減少しても所定の厚さの SOI層 13が得られるので、酸化膜 l ib ， 11cを除去した状態で第 2熱処理を行っても良レ、。この第 2熱処理のガス雰囲気は 窒素ガス、アルゴンガスもしくは微量酸素を加えた窒素あるいはアルゴンガスが好ま しい。
[0023] また、第 2熱処理条件は、 400〜900°Cの温度で 1〜96時間行われる。第 2熱処理 温度を 400〜900°Cの範囲内に規定したのは、下限値未満では核形成温度が低す ぎで長時間の熱処理が必要となり、上限値を越えると酸素析出核形成が生じないた めである。また第 2熱処理時間を 1〜96時間の範囲内に規定したのは、下限値未満 では酸素析出核を形成するのに時間が短すぎであり、上限値を越えると生産性の劣 ィ匕の不具合を生じるためである。この第 2熱処理は 500〜800°Cの温度で 4〜35時 間行われることが更に好ましい。また第 2熱処理は 400°Cから 900°Cの一部範囲又 は全ての範囲において 0.：!〜 5. 0°C/分の速度、好ましくは 0. 1〜： 1. 0°C/分で 昇温することにより:!〜 96時間、好ましくは 4〜35時間の範囲内で行なっても良レ、。こ の第 2熱処理を行うことにより、坦込み酸化層 12の直下に形成される欠陥集合層 14 aより下方のバルタ層 14に酸素析出核 14bが形成される。
[0024] (1一 4)第 3熱処理工程
次に図 1 (d)に示すように、第 2熱処理したゥヱ一八 11を第 3熱処理する。この第 3 熱処理は、酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中で、第 2熱 処理温度より高い 900〜： 1250°Cで 1〜96時間行われる。この第 3熱処理のガス雰囲 気は窒素ガス、アルゴンガスもしくは微量酸素をカ卩えた窒素あるいはアルゴンガスが 好ましい。第 3熱処理温度を 900〜1250°Cの範囲内に規定したのは、下限値未満 では酸素析出核の成長が十分に起こりにくぐ上限値を越えると酸素析出物の溶解と レ、う不具合を生じるためである。また第 3熱処理時間を 1〜96時間の範囲内に規定し たのは、下限値未満では酸素析出物の成長が十分でなぐ上限値を越えると生産性 の劣化の不具合を生じるためである。また、第 3熱処理は 1000〜： 1200°Cで 8〜24 時間で行われることが好ましい。更に、第 3熱処理は 900°Cから 1250°Cの一部範囲 又は全ての範囲において 0.：!〜 20°C/分の速度、好ましくは 1〜5°C/分で昇温す ることにより 1〜96時間、好ましくは 8〜24時間の範囲内で行なっても良レ、。この第 3 熱処理を行うことにより、バルタ層 14に形成された酸素析出核 14bを酸素析出物 14c に成長させることができる。
[0025] (1一 5)酸化膜 l ib, 11c除去工程
最後の図 1 (e)に示すように、第 3熱処理したゥヱーハ 11表面及び裏面の酸化膜 1 lb, 11cをフッ酸等により除去する。これにより、ゥエーハ表面から所定の深さの領域 に形成された坦込み酸化層 12と、埋込み酸化層上のゥエーハ表面に形成された SO I層 13と、坦込み酸化層 12の直下に形成された欠陥集合層 14aと、坦込み酸化層 1 2の下方のバルタ層 14とを備え、欠陥集合層 14aより下方のバルタ層 14に酸素析出 物 14cからなるゲッタリング源を有し、酸素析出物 14cの密度が 1 X 108〜1 X 10 個 /cm3であり、酸素析出物 14cのサイズが 50nm以上であることを特徴とする SIMOX 基板が得られる。
[0026] この SIMOX基板では、欠陥集合層 14aより下方のバルタ層 14に密度が 1 X 108〜 1 X 1012個 Zcm3、サイズが 50nm以上の酸素析出物 14cを有しているため、デバイ スプロセス中での突発的な重金属汚染をこの酸化析出物 14cにより効率良く捕獲で きる。また、この酸化析出物 14cは欠陥集合層 14aよりも強いゲッタリング源となるた め、従来欠陥集合層 14aに捕獲されていた重金属汚染物をバルタ層 14の酸素析出 物 14cにゲッタリングすることができる。この結果、例えば、重金属濃度が 1 X 10"〜 1 X 1012個 /cm2で基板になるように重金属で強制汚染したとき、欠陥集合層 14aの 捕獲される重金属濃度を 5 X 109個 /cm2以下の水準にまで低減することができる。 言うまでもないが、埋込み酸化層が部分的に形成された SIMOX基板においても適 用できる。
[0027] 次に本発明を実施するための第 2の最良の形態を図面に基づいて説明する。
本発明はシリコンゥエーハ内部に酸素イオンを注入した後、熱処理することによりゥ エーハ表面から所定の深さの領域に坦込み酸化層が形成され、そのゥエーハ表面に SOI層が形成された SIMOX基板に関するものである。そして、図 2に示すように、本 発明における SIMOX基板の製造方法は、酸素イオンを注入した後のゥヱーハ 11を 3段階若しくは 4段階に熱処理し、その後ゥエーハ 11表面に形成された酸化膜 l ib, 11cを除去するものである。これらの各工程を以下に示す。
[0028] (2— 1)酸素イオン注入工程
先ず図 2 (a)に示すように、シリコンゥエーハ 11を準備してこのゥエーハ 11に酸素ィ オンを注入する。準備した酸素イオン注入する前のシリコンゥエーハ 11は 8 X 1017〜 1. 8 X 1018atomsZcm3 (旧 ASTM)の酸素濃度を有するものが準備される。この準 備するシリコンゥエーハはェピタキシャルゥエーハもしくはァニールゥエーハでも良い
[0029] そして準備されたこのようなシリコンゥエーハ 11の内部に酸素イオンを注入する。こ の酸素イオンの注入は従来から行われている手段と同一の手段により行われる。そし て、最終的に得られた SIMOX基板における S〇I層 13の厚さが 10〜200nm、好ま しくは 20〜100nmになるように、ゥエーハ 11表面力 所定の深さの領域 11aに酸素 イオンが注入される。 SOI層 13の厚さが 10nm未満であると SOI層 13の厚さを制御 することが困難であり、 SOI層 13の厚さが 200nmを越えると酸素イオン注入機の加 速電圧上困難である。
[0030] なお、シリコンゥヱーハ 11表面の所望の位置に部分的にマスク等を形成してからシ リコンゥエーハ 11の内部に酸素イオンを注入することで、マスクを形成しなレ、箇所の 下方にはゥエーハ内部に酸素イオンが注入され、マスクを形成した箇所の下方には ゥエーハ内部に酸素イオンが注入されないので、後に続く第 1熱処理を施すことによ り、マスクを形成しない箇所の下方のみに坦込み酸化層 12が部分的に形成される。
[0031] (2— 2)第 1熱処理工程
次に図 2 (b)に示すように、酸素イオンが注入されたゥエーハ 11を酸素と不活性ガ スとの混合ガス雰囲気中、 1300〜： 1390°Cの温度で第 1熱処理する。不活性ガスと してはアルゴンガスや窒素ガスが挙げられる。従って、この第 1熱処理のガス雰囲気 は、酸素とアルゴンの混合ガス、又は酸素と窒素の混合ガスであることが好ましい。そ して、この第 1熱処理の熱処理時間は:!〜 20時間、好ましくは 10〜20時間であること が好ましい。
この第 1熱処理により、ゥヱーハ 11表面及び裏面には酸化膜 l ib, 11cが形成され 、ゥエーハ 11表面から所定の深さの領域 11aには坦込み酸化層 12がゥヱーハ全面 にわたつて形成される。また、マスク等によりゥエーハ 11表面から所定の深さの領域 に酸素イオンを部分的に注入した場合、部分的に坦込み酸化層 12が形成される。 更に、表側の酸化膜 l ibと埋込み酸化層 12との間には S〇I層 13が形成される。また 埋込み酸化層 12直下には欠陥集合層 14aが必然的に形成される。
[0032] (2— 3)急速熱処理工程
次に図 2 (c)に示すように、第 1熱処理したゥヱーハを 1050°C〜： 1350°Cで 1秒〜 9 00秒間保持させた後、その後降温速度 10°C/秒以上で降温する急速熱処理を施 す。この急速熱処理のガス雰囲気はアルゴンガス又はアンモニア含有ガス雰囲気が 好ましい。
[0033] また、急速熱処理条件は、 1050°C〜： 1350°Cで 1秒〜 900秒間保持させる。急速 熱処理温度を 1050°C〜1350°Cの範囲内に規定したのは、下限値未満では酸素析 出核の形成を促進させるのに十分な空孔量をゥエーハ内に注入することができず、 上限値を越えると、熱処理時にゥエー八にスリップ転位が発生し、デバイス作製時に 支障をきたすことになり好ましくないためである。好ましい熱処理温度は 1100〜： 130 0°Cである。また保持時間を 1秒〜 900秒間としたのは、下限値未満ではゥエーハの 面内及び深さ方向において、所望とする熱処理到達温度までに要する時間が異なり 、品質のバラツキを生み出す原因となることが懸念されるためである。また上限値を 規定したのは、スリップ低減及び生産性を考慮したためである。好ましい保持時間は 10〜60秒間である。上記急速熱処理温度で所定時間保持することにより、ゥエーハ 内部に空孔が注入される力 注入された空孔をゥエーハ内部に留めておくには、ゥェ 一ハを降温する際の冷却速度が重要な役割を果たすこととなる。注入された空孔は ゥエーハ表面に達すると消失し、最表面近くでは濃度が低下して、それによつて生じ る濃度差により内部から表面へ向けて空孔の外方拡散が起こると考えられる。このた め、冷却速度が遅いと降温に滞在する時間が長くなり、その分、外方拡散が進行して しまい、いったん、高温の RTA熱処理によって注入された空孔が減少し、酸素析出 核形成に十分なだけの量を確保することができなくなると考えられる。
[0034] そのため、所定の保持を行った後、降温速度 10°C/秒以上で降温する。降温速度 を 10°C/秒以上に規定したのは、下限値未満であると空孔消失の抑制効果が得ら れないためである。上限値を設定しな力つた理由は、 10°C/秒を越えれば、その効 果はほとんど変わらないためである。しかし、降温速度を高く設定しすぎると冷却中に ゥエーハ面内温度均一性が悪くなりスリップが発生するため、降温速度は生産性を考 慮して 10〜： 100°CZ秒に制御することが望ましい。より好ましい降温速度は 15〜50 °CZ秒である。この急速熱処理を施すことにより、坦込み酸化層 12より下方のバルタ 層 14に空孔 15が注入される。この急速熱処理により、ゥエーハ面内の酸素析出物密 度分布の面内均一性が確保され、低酸素濃度のシリコンゥエー八であっても酸素析 出物成長の確実性が向上する。なお、この急速熱処理を施さない場合、後に続くェ 程を施したとしてもゥエー八面内の酸素析出物密度分布が均一にできないおそれが ある。
[0035] (2— 4)第 2熱処理工程 次に、図 2 (d)に示すように、急速熱処理したゥエーハ 11を酸化膜 l ib, 11cを残し た状態で又は酸化膜 l ib, 11cを除去した状態で酸素、窒素、アルゴン、水素或い はこれらの混合ガス雰囲気中で第 2熱処理する。酸化膜 l ib, 11cを残した状態で第 2熱処理を行うと、特に非酸化性ガス雰囲気では SOI層 13の厚さが減少したり、ばら つきを生じることがないため好ましい。この理由は、第 1に酸化性ガス雰囲気中で第 2 熱処理を行うと、酸化膜 l ib, 11cが更に成長することにより、ゥエーハ表面のシリコ ンが消費され、第 2に水素やアルゴンガス雰囲気中で第 2熱処理を行うと、 SOI層 13 がエッチングされてしまうからである。一方、 SOI層 13の厚さが比較的厚い場合には 、 SOI層 13の厚さが減少しても所定の厚さの SOI層 13が得られるので、酸化膜 l ib , 11cを除去した状態で第 2熱処理を行っても良い。この第 2熱処理のガス雰囲気は 窒素ガス、アルゴンガスもしくは微量酸素を加えた窒素あるいはアルゴンガスが好ま しい。
[0036] また、第 2熱処理条件は、 500〜1000°Cの温度で:!〜 96時間行われる。第 2熱処 理温度を 500〜： 1000°Cの範囲内に規定したのは、下限値未満では核形成温度が 低すぎで長時間の熱処理が必要となり、上限値を越えると酸素析出核形成が生じな いためである。また第 2熱処理時間を 1〜96時間の範囲内に規定したのは、下限値 未満では酸素析出核を形成するのに時間が短すぎであり、上限値を越えると生産性 の劣化の不具合を生じるためである。この第 2熱処理は 500〜800°Cの温度で 4〜3 5時間行われることが更に好ましい。また第 2熱処理は 500°Cから 1000°Cの一部範 囲又は全ての範囲において 0.：!〜 5. 0°C/分の速度、好ましくは 0. 1〜： 1. 0°C/ 分で昇温することにより:!〜 96時間、好ましくは 4〜35時間の範囲内で行なっても良 レ、。この第 2熱処理を行うことにより、埋込み酸化層 12の直下に形成される欠陥集合 層 14aより下方のバルタ層 14に酸素析出核 14bが形成される。この第 2熱処理まで 終了した SIMOX基板は半導体デバイスメーカーのデバイス製造工程で熱処理する と、上記酸素析出核が酸素析出物に成長し、ゥエーハ全面にわたって IG効果を有す るようになる。
[0037] (2— 5)第 3熱処理工程
次に図 2 (e)に示すように、第 2熱処理したゥエーハ 11を第 3熱処理する。この第 3 熱処理は、酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰囲気中で、第 2熱 処理温度より高い 900〜： 1250°Cで 1〜96時間行われる。この第 3熱処理のガス雰囲 気は窒素ガス、アルゴンガスもしくは微量酸素をカ卩えた窒素あるいはアルゴンガスが 好ましレ、。第 3熱処理温度を 900〜： 1250°Cの範囲内に規定したのは、下限値未満 では酸素析出核の成長が十分に起こりにくぐ上限値を越えると酸素析出物の溶解と レ、う不具合を生じるためである。また第 3熱処理時間を 1〜96時間の範囲内に規定し たのは、下限値未満では酸素析出物の成長が十分でなぐ上限値を越えると生産性 の劣化の不具合を生じるためである。また、第 3熱処理は 1000〜： 1200°Cで 8〜24 時間で行われることが好ましい。更に、第 3熱処理は 900°Cから 1250°Cの一部範囲 又は全ての範囲において 0.：!〜 20°C/分の速度、好ましくは 1〜5°C/分で昇温す ることにより 1〜96時間、好ましくは 8〜24時間の範囲内で行なっても良レ、。この第 3 熱処理を行うことにより、バルタ層 14に形成された酸素析出核 14bを酸素析出物 14c に成長させることができる。
[0038] (2— 6)酸化膜 l ib, 11c除去工程
最後の図 2 (f)に示すように、第 3熱処理したゥエーハ 11表面及び裏面の酸化膜 11 b, 11cをフッ酸等により除去する。これにより、ゥエーハ表面から所定の深さの領域に 形成された埋込み酸化層 12と、坦込み酸化層上のゥエーハ表面に形成された SOI 層 13と、坦込み酸化層 12の直下に形成された欠陥集合層 14aと、坦込み酸化層 12 の下方のバルタ層 14とを備え、欠陥集合層 14aより下方のバルタ層 14に酸素析出 物 14cからなるゲッタリング源を有し、酸素析出物 14cの密度が 1 X 108〜1 X 1012個 Zcm3であり、酸素析出物 14cのサイズが 50nm以上であることを特徴とする SIMOX 基板が得られる。
[0039] この SIMOX基板では、欠陥集合層 14aより下方のバルタ層 14に密度が 1 X 108〜 1 X 1012個 Zcm3、サイズが 50nm以上の酸素析出物 14cを有しているため、デバイ スプロセス中での突発的な重金属汚染をこの酸化析出物 14cにより効率良く捕獲で きる。また、この酸化析出物 14cは欠陥集合層 14aよりも強いゲッタリング源となるた め、従来欠陥集合層 14aに捕獲されていた重金属汚染物をバルタ層 14の酸素析出 物 14cにゲッタリングすることができる。この結果、例えば、重金属濃度が 1 X 10"〜 1 X 1012個 Zcm2で基板になるように重金属で強制汚染したとき、欠陥集合層 14aの 捕獲される重金属濃度を 5 X 109個/ cm2以下の水準にまで低減することができる。 実施例
[0040] 次に本発明の実施例を比較例とともに詳しく説明する。
<実施例 1>
先ず、図 1(a)に示すように、 CZ法により育成した酸素濃度 1· 3X1018atoms/c m3 (旧 ASTM)及び比抵抗 20 Ω · cmのシリコンインゴットから所定の厚さに切り出し た CZシリコンゥエーハを用意した。次いで、このゥエーハを 550°Cの温度に加熱し、こ の状態でシリコンゥヱーハの所定の領域（例えば、基板表面から約 0.4/imの領域） に次の条件で酸素イオンを注入した。
[0041] 加速電圧： 180keV
ビーム電流： 50mA
ドーズ量： 4X1017/cm2
イオン注入後に、ゥヱーハ表面に SC— 1及び SC— 2洗浄を行った。続いて図 1(b) に示すように、ゥエーハ 11を熱処理炉内に入れて酸素分圧 0.5%の Arガス雰囲気 中、 1350°Cの一定温度で 4時間保持した後、引続き炉内雰囲気の酸素分圧を 70% まで増加させ更に 4時間保持する第 1熱処理を行った。この第 1熱処理したゥェーハ を図 1 (c)に示すように、表面の酸化膜 lib, 11cを残した状態で 1%酸素雰囲気中、 500°Cから 850°Cまで 1.0°CZ分で連続昇温した後に、 850°Cで 1時間保持する第 2熱処理を行った。この第 2熱処理したゥヱーハ 11を、図 1(d)に示すように、 1%酸 素雰囲気中、 850°C力ら 5.0°C/分の昇温速度で 1100°Cまで昇温した後に、 110 0°Cで 8時間保持する第 3熱処理を行った。その後この第 3熱処理したゥヱーハを、 3 .0°C/分の降温速度で 700°Cまで降温させた。熱処理を終えたゥエーハ表面及び 裏面の酸化膜 lib, 11cを HF溶液で除去して SIMOX基板を得た。この SIMOX基 板を実施例 1とした。
[0042] <実施例 2>
先ず、図 1 (a)に示すように、 CZ法により育成した酸素濃度 1· 4X1018atoms/c m3 (旧 ASTM)、窒素濃度 4.0X1014atoms/cm3 (旧 ASTM)及び比抵抗 10Ω· cmのシリコンインゴットから所定の厚さに切り出した CZシリコンゥエーハを用意した。 次いで、このゥエーハを 550°Cの温度に加熱し、この状態でシリコンゥエーハの所定 の領域 (例えば、基板表面から約 0. 4 x mの領域）に次の条件で酸素イオンを注入 した。
[0043] 加速電圧： 180keV
ビーム電流： 50mA
ドーズ量： 4 X 1017/cm2
イオン注入後に、ゥエーハ表面に SC— 1及び SC— 2洗浄を行った。続いて図 1 (b) に示すように、ゥヱーハ 11を熱処理炉内に入れて酸素分圧 0. 5%の Arガス雰囲気 中、 1350°Cの一定温度で 4時間保持した後、引続き炉内雰囲気の酸素分圧を 70% まで増加させ更に 4時間保持する第 1熱処理を行った。この第 1熱処理したゥエーハ を図 1 (c)に示すように、表面の酸化膜 l ib, 11cを残した状態で 1 %酸素（アルゴン ベース）雰囲気中、 600°C力ら 700°Cまで 0. 5°C/分で連続昇温した後に、 700°C で 1時間保持する第 2熱処理を行った。この第 2熱処理したゥエーハ 11を、図 1 (d)に 示すように、 1 %酸素雰囲気中、 700°Cから 5. 0°C/分の昇温速度で 1000°Cまで昇 温した後に、 1000°Cで 16時間保持する第 3熱処理を行った。その後この第 3熱処理 したゥエーハを、 3. 0°C/分の降温速度で 700°Cまで降温させた。熱処理を終えた ゥエーハ表面及び裏面の酸化膜 l ib, 11cを HF溶液で除去して SIMOX基板を得 た。この SIMOX基板を実施例 2とした。
[0044] <実施例 3 >
第 2熱処理として 700°Cで 4時間保持した以外は実施例 2と同様にして SIMOX基 板を得た。この SIMOX基板を実施例 3とした。
<実施例 4 >
第 2熱処理として 700°Cで 8時間保持した以外は実施例 2と同様にして SIMOX基 板を得た。この SIMOX基板を実施例 4とした。
[0045] <実施例 5 >
先ず、図 1 (a)に示すように、 CZ法により育成した酸素濃度 1. 4 X 1018atoms/c m3 (旧 ASTM)、炭素濃度 2. 02 X 1016atoms/cm3 (旧 ASTM)及び比抵抗 10 Ω • cmのシリコンインゴットから所定の厚さに切り出した CZシリコンゥエーハを用意した。 この CZシリコンゥエーハ表面にシリコンェピタキシャル膜を 3 μ m堆積させた。次いで 、このゥヱーハを 550°Cの温度に加熱し、この状態でシリコンゥヱーハの所定の領域（ 例えば、基板表面から約 0. 4 x mの領域）に次の条件で酸素イオンを注入した。
[0046] 加速電圧： 180keV
ビーム電流： 50mA
ドーズ量： 4 X 1017/cm2
イオン注入後に、ゥエーハ表面に SC— 1及び SC— 2洗浄を行った。続いて図 1 (b) に示すように、ゥヱーハ 11を熱処理炉内に入れて酸素分圧 0. 5%の Arガス雰囲気 中、 1350°Cの一定温度で 4時間保持した後、引続き炉内雰囲気の酸素分圧を 70% まで増加させ更に 4時間保持する第 1熱処理を行った。この第 1熱処理したゥエーハ を図 1 (c)に示すように、表面の酸化膜 l ib, 11cを残した状態で窒素雰囲気中、 70 0°Cで 8時間保持する第 2熱処理を行った。この第 2熱処理したゥヱーハ 11を、図 l (d )に示すように、窒素雰囲気中、 700°Cから 5. 0°C/分の昇温速度で 1000°Cまで昇 温した後に、 1000°Cで 16時間保持する第 3熱処理を行った。その後この第 3熱処理 したゥエーハを、 3. 0°C/分の降温速度で 700°Cまで降温させた。熱処理を終えた ゥエーハ表面及び裏面の酸化膜 l ib, 11cを HF溶液で除去して SIMOX基板を得 た。この SIMOX基板を実施例 5とした。
[0047] <比較例 1 >
第 2熱処理及び第 3熱処理を施さない以外は実施例 1と同様にして SIMOX基板を 得た。この SIMOX基板を比較例 1とした。
<比較例 2 >
第 2熱処理及び第 3熱処理の代わりに 500°Cから出発し、最終到達温度が 850°C になるまで 1. 0°C/分で連続昇温する熱処理を施した以外は実施例 1と同様にして SIMOX基板を得た。この SIMOX基板を比較例 2とした。
[0048] <比較試験 1 >
実施例:!〜 5及び比較例 1， 2の各 SIMOX基板 10の表面酸化膜 l ib, 11cを除去 した後、各 SIMOX基板の SOI層 13、坦込み酸化層 12及び坦込み酸化層直下の欠 陥集合層 14aをフッ酸硝酸水溶液でそれぞれ溶解回収し、これら回収した溶解液に I CP— MS測定（Inductively Coupled Plasma-Mass Spectrometry；誘導結合プラズマ 質量分析）を行い、溶解液中に含まれる鉄、ニッケノレ、亜鉛及び銅についての重金 属濃度を測定した。また、実施例:!〜 5及び比較例 1， 2のバルタ層 14をそれぞれ全 溶解し、全溶解した溶解液中の重金属濃度を測定した。
[0049] ニッケノレ以外の重金属即ち、鉄、亜鉛及び銅については実施例:!〜 5及び比較例
1， 2の SIMOX基板ともに S〇I層、坦込み酸化層、欠陥集合層及びバルタ層には観 察されなかった。実施例:!〜 5及び比較例 1 , 2の SIMOX基板の各層にそれぞれ含 まれるニッケル濃度結果を表 1にそれぞれ示す。
[0050] [表 1]
Figure imgf000020_0001
[0051] 表 1より明らかなように、比較例 1 , 2の SIMOX基板では、 SOI層、坦込み酸化層及 び欠陥集合層にそれぞれ表面濃度換算で 5. O X lO^atoms/cm2程度のニッケル が観察された。一方、バルタ層中のニッケノレ濃度は、検出限界値以下であった。これ に対して実施例 1〜5の SIMOX基板では、 S〇I層、埋込み酸化層及び欠陥集合層 ではニッケノレ濃度は検出限界値以下であった。またバルタ層中のニッケル濃度は 2. 6 Χ 10"〜4. S X loHatoms/cm3を示し、バルタ層に形成された酸素析出物によ つて確実に重金属不純物がゲッタリングされていることが判った。
[0052] <比較試験 2 >
実施例：!〜 5及び比較例 1， 2における SIMOX基板をそれぞれ 2分割に劈開した。 この劈開した双方の基板をライト (Wright)エッチング液で選択エッチングを行った。 先ず、一方の基板を光学顕微鏡による観察により、基板劈開面表面力 深さ 2 z mに おける酸素析出物を測定しその密度を求めた。比較例 1， 2の SIMOX基板における 酸素析出物密度は、 5 X 107個/ cm2以下であった。一方、実施例:!〜 5の SIMOX 基板における酸素析出物密度は、 1 X 108〜1 X 1012個/ cm3の範囲内であった。ま た埋込み酸化層直下から 10 a mまでの領域には、酸素析出物が存在しない DZ層（ Denuded Zone)が存在してレ、た。
次に、他方の基板を電子顕微鏡により観察して、酸素析出物のサイズを求めた。比 較例 1, 2の SIMOX基板は、酸素析出物のサイズは 50nm以下であった力 実施例 ：!〜 5の SIMOX基板は、酸素析出物のサイズのほとんどが 50nm以上であることが 判った。
[0053] <比較試験 3 >
実 ¾ί列 5で得られたサンプノレのー¾ "を FT— IR (Fourier transform infrared absorpti on spectroscopy)装置により測定して熱処理後の残存酸素濃度を測定した結果、残 存酸素濃度は 5 X 1017atoms/cm3であった力 S、酸素析出物成長熱処理前後での 反り量の変化はなかった。
[0054] <実施例 6 >
先ず、図 2 (a)に示すように、 CZ法により育成した酸素濃度 1. 0 X 1018atoms/c m3 (旧 ASTM)及び比抵抗 20 Ω · cmのシリコンインゴットから所定の厚さに切り出し た CZシリコンゥエーハを用意した。次いで、このゥエーハを 550°Cの温度に加熱し、こ の状態でシリコンゥエー八の所定の領域に（例えば、基板表面から約 0. の領 域）に次の条件で酸素イオンを注入した。
[0055] 加速電圧： 180keV
ビーム電流： 50mA
ドーズ量： 4 X 1017/cm2
イオン注入後に、ゥヱーハ表面に SC— 1及び SC— 2洗浄を行った。続いて図 2 (b) に示すように、ゥエーハ 11を縦型熱処理炉内に入れて酸素分圧 0. 5%の Arガス雰 囲気中、 1350°Cの一定温度で 4時間保持した後、引続き炉内雰囲気の酸素分圧を 70%まで増加させ更に 4時間保持する第 1熱処理を行った。この第 1熱処理したゥェ 一ハを図 2 (c)に示すように、アンモニア含有ガス雰囲気下にて昇温速度 50°CZ秒 で 1150°Cまで昇温した後、 120秒間保持させ、その後降温速度 50°C/秒で 400°C まで降温させる急速熱処理を行った。この急速熱処理したゥエーハ 11を、図 2 (d)に 示すように、表面の酸化膜 l ib, 11cを残した状態で横型バッチ式炉内に入れてァ ルゴン雰囲気中、 800°Cの一定温度で 48時間保持する第 2熱処理を行った。熱処 理を終えたゥヱ一八表面及び裏面の酸化膜を HF溶液で除去して SIMOX基板を得 た。この SIMOX基板を実施例 6とした。
[0056] <比較試験 4 >
実施例 1及び 6における SIMOX基板を 2分割に劈開した。この劈開した基板をライ ト (Wright)エッチング液で選択エッチングを行った。基板を光学顕微鏡による観察に より、基板劈開面表面から深さ 3 / mにおける酸素析出物を測定しその密度を求めた 。実施例 1の SIMOX基板における酸素析出物密度は、 1 X 104個/ cm2以下であつ た。一方、実施例 6の SIMOX基板における酸素析出物密度は、 8 X 104個/ cm3の 範囲内であった。
<比較試験 5 >
実施例 6及び比較例 1の各 SIMOX基板 10の表面酸化膜 l ib, 11cを除去した後 、各 SIMOX基板の SOI層 13、埋込み酸化層 12及び埋込み酸化層直下の欠陥集 合層 14aをフッ酸硝酸水溶液でそれぞれ溶解回収し、これら回収した溶解液に ICP — MS測定を行い、溶解液中に含まれるニッケノレ濃度を測定した。また、実施例 6及 び比較例 1のバルタ層 14を、裏面から 1 μ mを除くバルタ層と裏面から 1 μ mの領域 とにそれぞれ分別して全溶解し、全溶解した各溶解液中のニッケル濃度を測定した 実施例 6の SIMOX基板には、裏面から 1 μ mを除くバルタ領域にはニッケルが検 出されたが、その他の領域にはニッケルは検出されなかった。一方、比較例 1の SIM 〇X基板では坦込み酸化層直下の欠陥集合層 14aにニッケルが検出された。
産業上の利用可能性
[0057] 本発明の SIMOX基板では、欠陥集合層より下方のバルタ層に酸素析出物からな るゲッタリング源を有し、酸素析出物の密度が 1 X 108〜1 X 1012個 Zcm3であり、酸 素析出物のサイズが 50nm以上であるので欠陥集合層よりも強いゲッタリング源とな るため、欠陥集合層の重金属捕獲濃度を低減させることができ、かつバルタ層内部 に重金属を効率良く捕獲することができる。

Claims

請求の範囲
[1] シリコンゥエーハ (11)の内部に酸素イオンを注入する工程と、
前記ゥエーハ (11)を酸素と不活性ガスとの混合ガス雰囲気中、 1300〜： 1390°Cで 第 1熱処理することにより、前記ゥエーハ (11)表面から所定の深さの領域に埋込み酸 化層 (12)を形成するとともに前記埋込み酸化層 (12)上のゥエーハ表面に SOI層 (13)を 形成する工程と
を含む SIMOX基板の製造方法にぉレ、て、
前記酸素イオン注入する前のシリコンゥエーハ (11)が 8 X 1017〜l . 8 X 1018atoms /cm3 (旧 ASTM)の酸素濃度を有し、前記埋込み酸化層 (12)がゥエーハ全面にわ たって形成され、
前記第 1熱処理したゥヱーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガ ス雰囲気中、 400〜900°Cで:!〜 96時間第 2熱処理することにより、前記埋込み酸化 層 (12)の直下に形成される欠陥集合層 (1½)より下方のバルタ層 (14)に酸素析出核 (1 4b)を形成する工程と、
前記第 2熱処理したゥヱーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガ ス雰囲気中、前記第 2熱処理温度より高い 900〜： 1250°Cで:!〜 96時間第 3熱処理 することにより、前記バルタ層 (14)に形成された酸素析出核 (14b)を酸素析出物 (14c) に成長させる工程と
を含むことを特徴とする SIMOX基板の製造方法。
[2] 第 2熱処理力 S400°C力 900°Cの一部範囲又は全ての範囲において 0.：!〜 5. 0 °C /分の速度で昇温することにより:!〜 96時間の範囲内で行われ、第 3熱処理が 90 0°Cから 1250°Cの一部範囲又は全ての範囲において 0.：!〜 20°C/分の速度で昇 温することにより：!〜 96時間の範囲内で行われる請求項 1記載の製造方法。
[3] シリコンゥエーハ (11)の内部に酸素イオンを注入する工程と、
前記ゥエーハ (11)を酸素と不活性ガスとの混合ガス雰囲気中、 1300〜： 1390°Cで 第 1熱処理することにより、前記ゥエーハ (11)表面から所定の深さの領域に埋込み酸 化層 (12)を形成するとともに前記埋込み酸化層 (12)上のゥエーハ表面に SOI層 (13)を 形成する工程と を含む SIMOX基板の製造方法にぉレ、て、
前記酸素イオン注入する前のシリコンゥヱーハ (11)が 8 X 1017〜l. 8 X 1018atoms /cm3 (旧 ASTM)の酸素濃度を有し、前記埋込み酸化層 (12)がゥエーハ全面にわ たって又は部分的に形成され、
前記第 1熱処理したゥヱーハを 1050〜： 1350°Cで 1〜900秒間保持させた後、そ の後降温速度 10°C/秒以上で降温する急速熱処理を施すことにより、前記坦込み 酸化層 (12)より下方のバルタ層 (14)に空孔を注入する工程と、
前記急速熱処理したゥエーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガ ス雰囲気中、 500〜： 1000°Cで:!〜 96時間第 2熱処理することにより、前記埋込み酸 化層 (12)の直下に形成される欠陥集合層 (14a)より下方のバルタ層 (14)に酸素析出核 (14b)を形成する工程と
を含むことを特徴とする SIMOX基板の製造方法。
[4] 第 2熱処理したゥヱーハを酸素、窒素、アルゴン、水素或いはこれらの混合ガス雰 囲気中、前記第 2熱処理温度より高い 900〜： 1250°Cで:!〜 96時間第 3熱処理する ことにより、バルタ層 (14)に形成された酸素析出核 (14b)を酸素析出物 (14c)に成長さ せる工程を更に含む請求項 3記載の製造方法。
[5] 第 2熱処理が 500°C力 1000°Cの一部範囲又は全ての範囲において 0.：!〜 5. 0 °CZ分の速度で昇温することにより:!〜 96時間の範囲内で行われる請求項 3記載の 製造方法。
[6] 第 3熱処理が 900°C力も 1250°Cの一部範囲又は全ての範囲において 0.：!〜 20 °CZ分の速度で昇温することにより:!〜 96時間の範囲内で行われる請求項 4記載の 製造方法。
[7] 請求項 1なレ、し 6いずれか 1項に記載の方法から製造された SIMOX基板であって 、ゥエーハ表面から所定の深さの領域に形成された坦込み酸化層 (12)と、前記坦込 み酸化層上のゥエーハ表面に形成された SOI層 (13)と、前記坦込み酸化層 (12)の直 下に形成された欠陥集合層 (14a)と、前記埋込み酸化層 (12)の下方のバルタ層 (14)と を備え、
前記欠陥集合層 (14a)より下方の前記バルタ層 (14)に酸素析出物 (14c)からなるゲッ タリング源を有し、前記酸素析出物 (14c)の密度が 1 X 108〜1 X 1012個/ cm3であり 、前記酸素析出物 (14c)のサイズが 50nm以上であることを特徴とする SIMOX基板。
PCT/JP2005/012734 2005-07-11 2005-07-11 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 Ceased WO2007007386A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2005/012734 WO2007007386A1 (ja) 2005-07-11 2005-07-11 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
US11/988,609 US20080251879A1 (en) 2005-07-11 2005-07-11 Method for Manufacturing Simox Substrate and Simox Substrate Obtained by this Method
CNA2005800510516A CN101223641A (zh) 2005-07-11 2005-07-11 Simox基板的制造方法以及由该方法得到的simox基板
EP05765515A EP1906450A4 (en) 2005-07-11 2005-07-11 PROCESS FOR MANUFACTURING A SIMOX SUBSTRATE AND SIMOX SUBSTRATE MANUFACTURED BY THE PROCESS
KR1020087003281A KR100965510B1 (ko) 2005-07-11 2005-07-11 Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/012734 WO2007007386A1 (ja) 2005-07-11 2005-07-11 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板

Publications (1)

Publication Number Publication Date
WO2007007386A1 true WO2007007386A1 (ja) 2007-01-18

Family

ID=37636794

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012734 Ceased WO2007007386A1 (ja) 2005-07-11 2005-07-11 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板

Country Status (5)

Country Link
US (1) US20080251879A1 (ja)
EP (1) EP1906450A4 (ja)
KR (1) KR100965510B1 (ja)
CN (1) CN101223641A (ja)
WO (1) WO2007007386A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Sumco Ｓｉｍｏｘ基板の製造方法
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
KR101512393B1 (ko) * 2010-12-27 2015-04-16 상하이 심구 테크놀로지 주식회사 게터링 프로세스를 적용한 절연 매입층을 가진 반도체 기판의 제조방법
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
CN115188825B (zh) * 2022-07-04 2024-01-30 弘大芯源(深圳)半导体有限公司 一种制造抗辐射金属氧化物半导体场效应器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276627A (ja) * 1991-03-05 1992-10-01 Fujitsu Ltd 半導体装置の製造方法
JPH1167781A (ja) * 1997-08-08 1999-03-09 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2005175390A (ja) * 2003-12-15 2005-06-30 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘ基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286658A (en) * 1991-03-05 1994-02-15 Fujitsu Limited Process for producing semiconductor device
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
WO2003001583A2 (en) * 2001-06-22 2003-01-03 Memc Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
CN101228613A (zh) * 2005-07-22 2008-07-23 胜高股份有限公司 Simox晶片的制造方法及用该方法制造的simox晶片
JP2007208023A (ja) * 2006-02-02 2007-08-16 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04276627A (ja) * 1991-03-05 1992-10-01 Fujitsu Ltd 半導体装置の製造方法
JPH1167781A (ja) * 1997-08-08 1999-03-09 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2005175390A (ja) * 2003-12-15 2005-06-30 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘ基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1906450A4 *

Also Published As

Publication number Publication date
KR20080037015A (ko) 2008-04-29
KR100965510B1 (ko) 2010-06-24
EP1906450A1 (en) 2008-04-02
US20080251879A1 (en) 2008-10-16
EP1906450A4 (en) 2011-07-27
CN101223641A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
US7763541B2 (en) Process for regenerating layer transferred wafer
WO2012125632A1 (en) Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP2005340348A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
US7582540B2 (en) Method for manufacturing SOI wafer
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
WO2007007386A1 (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
US7537657B2 (en) Silicon wafer and process for producing it
CN105264641B (zh) 贴合晶圆的制造方法
JP6604300B2 (ja) シリコン接合ウェーハの製造方法
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP4869544B2 (ja) Ｓｏｉ基板の製造方法
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP6791321B2 (ja) シリコン接合ウェーハ
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
TWI333257B (en) Method of producing simox substrate
KR20070022285A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는ｓｉｍｏｘ 기판
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法
JP2010003764A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580051051.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 2005765515

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087003281

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005765515

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11988609

Country of ref document: US