[go: up one dir, main page]

WO2007077743A1 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
WO2007077743A1
WO2007077743A1 PCT/JP2006/325431 JP2006325431W WO2007077743A1 WO 2007077743 A1 WO2007077743 A1 WO 2007077743A1 JP 2006325431 W JP2006325431 W JP 2006325431W WO 2007077743 A1 WO2007077743 A1 WO 2007077743A1
Authority
WO
WIPO (PCT)
Prior art keywords
probe
probe head
space transformer
positioning
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/325431
Other languages
English (en)
French (fr)
Inventor
Yoshio Yamada
Hiroshi Nakayama
Mitsuhiro Nagaya
Shogo Imuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Priority to EP06835051A priority Critical patent/EP1970715A4/en
Priority to US12/087,244 priority patent/US7795892B2/en
Priority to CN2006800492122A priority patent/CN101346633B/zh
Priority to TW095149161A priority patent/TWI355704B/zh
Publication of WO2007077743A1 publication Critical patent/WO2007077743A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H10P74/00
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/44Modifications of instruments for temperature compensation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature

Definitions

  • the present invention relates to a probe card that electrically connects a semiconductor wafer to be inspected and a circuit structure that generates a signal for inspection.
  • a continuity inspection may be performed by contacting a conductive probe (conductive contactor) in the state of a semiconductor wafer before dicing to detect defective products ( WLT: Wafer Level Test).
  • WLT Wafer Level Test
  • a probe card containing a large number of probes is used to transmit a signal for inspection generated and transmitted by an inspection device (tester) to a semiconductor wafer.
  • tester an inspection device
  • WLT Wafer Level Test
  • FIG. 17 is a diagram schematically showing the configuration of the main part of the probe card applied in the above-described FWLT.
  • the probe card 41 shown in the figure includes a plurality of probes 42 arranged corresponding to the electrode pads 101 provided on the semiconductor wafer 100, a probe head 43 that accommodates the probes 42, and a fine wiring pattern in the probe head 43.
  • a space transformer 44 which is a relay board for relaying by changing the distance between the two. Space transformer
  • the former 44 is provided with an electrode node 45 at a position corresponding to the probe 42 accommodated in the probe head 43, and the tip of the probe 42 is in contact with the electrode pad 45.
  • wiring having a pattern corresponding to the electrode pad 45 is provided in the space transformer 44 (not shown). This wiring is connected to the inspection board via the interposer (interposer and board not shown).
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-240801
  • the inspection of the semiconductor wafer 100 is performed under a plurality of different temperature environments. For this reason, in the probe card 41, the difference in the value of the coefficient of thermal expansion (CTE) that the probe head 43, the space transformer 44, and the semiconductor wafer 100 respectively have becomes a problem.
  • CTE coefficient of thermal expansion
  • the state shown in FIG. 17 is assumed to be in a room temperature environment (about 25 ° C.).
  • the thermal expansion coefficient of the probe head 43 is C
  • the thermal expansion coefficient of the space transformer 44 is C
  • the heat of the semiconductor wafer 100 is
  • the degree of thermal expansion of the probe head 43, the space transformer 44, and the semiconductor wafer 100 differs as shown in FIG.
  • the probe 42 could not contact the electrode pad 101 of the semiconductor wafer 100 or the electrode pad 45 of the space transformer 44.
  • the probe card is configured by stacking a plurality of members having different thermal expansion coefficients, it is inevitable that the degree of expansion of each member varies depending on the temperature environment at the time of inspection. . Therefore, in order to improve the forceful situation, there is a need for a technique that can reliably bring the probe into contact with the contact object regardless of the temperature environment at the time of inspection.
  • the present invention has been made in view of the above, and provides a probe card that can reliably bring a probe into contact with a contact object regardless of the temperature environment at the time of inspection. aimed to.
  • the invention according to claim 1 is an electrical connection between a semiconductor wafer to be inspected and a circuit structure for generating a signal for inspection.
  • This probe card is made of a conductive material, and accommodates and holds a plurality of probes that input or output electrical signals in contact with the electrode pads of the semiconductor wafer, and the plurality of probes.
  • a probe head, a substrate having a wiring pattern corresponding to the circuit structure, and the probe head are stacked on the probe head and relayed at different intervals of the wiring pattern, and the probe corresponding to the relayed wiring
  • the average temperature of the highest temperature Te Contact ⁇ the environment with the semiconductor wafer and the space transformer, characterized in that the contact in the vicinity of the center portion of the electrode pad having respectively.
  • the invention according to claim 2 is the invention according to claim 1, further comprising a plurality of positioning pins fixed to the space transformer to position the space transformer and the probe head.
  • the head has a plurality of positioning holes through which the plurality of positioning pins are inserted, and at least one of the plurality of positioning holes has a long hole shape whose longitudinal length is larger than the diameter of the positioning pins. It is characterized by doing.
  • the invention according to claim 3 is a probe card for electrically connecting a semiconductor wafer to be inspected and a circuit structure for generating an inspection signal, which is made of a conductive material, and the semiconductor A plurality of probes that input or output electrical signals in contact with electrode pads of a wafer, a probe head that accommodates and holds the plurality of probes, a substrate that has a wiring pattern corresponding to the circuit structure, and the probe head And a space transformer having an electrode pad provided on the surface facing the probe head corresponding to the relayed wiring, and the space transformer. A plurality of spaces fixed to the transformer to position the space transformer and the probe head.
  • the probe head has a plurality of positioning holes through which the plurality of positioning pins are inserted, and at least one of the plurality of positioning holes has a length in the longitudinal direction larger than the diameter of the positioning pin. It has a long hole shape.
  • the invention according to claim 4 is the invention according to claim 2 or 3, wherein the surface of the probe head has a centrally symmetric shape, and a pair of diagonal lines passing through the center of the surface.
  • the positioning pin is passed through, and the positioning hole passing through one of the pair of positioning pins has a length in a direction parallel to the diagonal line larger than the diameter of the positioning pin.
  • the invention according to claim 5 is the invention according to claim 2 or 3, wherein the surface of the probe head has a centrally symmetric shape, and a plurality of positions are provided at positions symmetrical with respect to the center of the surface.
  • the positioning hole through which the positioning pin is inserted is characterized in that the radial length in which the central force of the surface spreads radially is larger than the diameter of the positioning pin.
  • the invention of claim 6 is the invention of any one of claims 1 to 3, comprising: a reinforcing member attached to the substrate to reinforce the substrate; and a conductive material; An interposer that relays the wiring of the board interposed between the space transformer, a holding member that is fixed to the board and holds the interposer and the space transformer by applying pressure thereto, and the holding member A leaf spring that is fixed and presses the vicinity of the edge of the surface of the probe head from which the plurality of probes protrudes in the direction of the substrate over the entire circumference. And
  • a plurality of probes that are made of a conductive material and that input or output an electric signal in contact with an electrode pad included in the semiconductor wafer and the plurality of probes are accommodated.
  • a space transformer having an electrode pad provided on the surface facing the probe head; And both ends of the probe are arranged at the center part of the electrode pad respectively included in the semiconductor wafer and the space transformer in an environment having an average temperature of the lowest temperature and the highest temperature when the semiconductor wafer is inspected.
  • the probe card includes a plurality of positioning pins that are fixed to the space transformer and positions the space transformer and the probe head, and the probe head includes the plurality of positioning pins.
  • Each of the plurality of positioning holes has a long hole shape in which the length in the longitudinal direction is larger than the diameter of the positioning pin. The probe can be reliably brought into contact with the contact object regardless of the environment, and the probe card can be prevented from being damaged due to thermal expansion.
  • FIG. 1 is an exploded perspective view showing a configuration of a probe card according to Embodiment 1 of the present invention.
  • FIG. 2 is a top view showing a configuration of a probe card according to Embodiment 1 of the present invention.
  • FIG. 3 is a diagram showing an outline of inspection using the probe card according to Embodiment 1 of the present invention.
  • FIG. 4A is a diagram showing a configuration of a main part of the probe card in a minimum temperature environment.
  • FIG. 4B is a diagram showing the configuration of the main part of the probe card under an average temperature environment.
  • FIG. 4C is a diagram showing the configuration of the main part of the probe card under the maximum temperature environment.
  • FIG. 5 is a diagram showing a configuration of a main part of a probe card according to a modification of the first embodiment of the present invention.
  • FIG. 6 is a diagram showing a configuration of the main part of the probe card according to Embodiment 2 of the present invention under a minimum temperature environment.
  • FIG. 7 is a diagram schematically showing a cross section taken along line BB in FIG.
  • FIG. 8 shows an average temperature environment of the main part of the probe card according to the second embodiment of the present invention.
  • FIG. 9 is a diagram schematically showing a cross section taken along the line CC of FIG.
  • FIG. 10 is a diagram showing a configuration of the main part of the probe card according to Embodiment 2 of the present invention under a maximum temperature environment.
  • FIG. 11 is a diagram schematically showing a cross section taken along the line D-D in FIG.
  • FIG. 12 is a diagram showing a configuration of a main part of a probe card according to a modification of the second embodiment of the present invention.
  • FIG. 13 is a diagram showing a configuration of the main part of the probe card according to Embodiment 3 of the present invention under a minimum temperature environment.
  • FIG. 14 is a diagram schematically showing a cross section taken along line EE of FIG.
  • FIG. 15 is a diagram showing a configuration of the main part of the probe card according to Embodiment 3 of the present invention under an average temperature environment.
  • FIG. 16 is a diagram showing a configuration of the main part of the probe card according to Embodiment 3 of the present invention under a maximum temperature environment.
  • FIG. 17 is a diagram schematically showing a configuration of a main part of a conventional probe card.
  • FIG. 18 is a diagram schematically showing a configuration of a main part of a conventional probe card in a high temperature environment.
  • FIG. 1 is an exploded perspective view showing the configuration of the main part of the probe card according to Embodiment 1 of the present invention.
  • FIG. 2 is a top view of the probe card according to the first embodiment.
  • FIG. 3 is a diagram showing an outline of the inspection using the probe card according to the first embodiment, and the probe card is a diagram schematically showing a cross section taken along line AA of FIG.
  • the probe card 1 shown in FIGS. 1 to 3 uses a plurality of probes to electrically connect a semiconductor wafer 100 to be inspected and an inspection apparatus having a circuit structure for generating an inspection signal. It is.
  • the probe card 1 has a thin disk shape, and is a substrate 11 for electrical connection with an inspection apparatus.
  • a reinforcing member 12 that is attached to one surface of the substrate 11 and reinforces the substrate 11, an interposer 13 that relays the wiring from the substrate 11, and a space transformer that relays the wiring that is relayed by the interposer 13 by changing the interval.
  • 14 (relay substrate), a probe head 15 that is stacked on the space transformer 14 in a disk shape having a diameter S smaller than that of the substrate 11, and accommodates and holds a plurality of probes 2 corresponding to the wiring pattern to be inspected, Is provided.
  • the probe card 1 is fixed to the substrate 11 and holds the interposer 13 and the space transformer 14 in a stacked state in a lump, and the end of the probe head 15 fixed to the holding member 16. And a leaf spring 17 for fixing.
  • the substrate 11 is formed using an insulating material such as polyimide, belite, epoxy resin, etc., and a wiring layer (wiring pattern) for electrically connecting the plurality of probes 2 and the inspection device is a via hole or the like. It is formed in three dimensions.
  • the reinforcing member 12 has a circular outer peripheral portion 121 having substantially the same diameter as the substrate 11 and a disk shape having the same center as the circle formed by the outer peripheral portion 121 and having a slightly larger surface area than the surface of the interposer 13.
  • the center portion 122 formed and the outer peripheral direction force of the center portion 122 extend until reaching the outer periphery portion 121, and a plurality of connecting portions 123 (four in FIG. 1) connecting the outer periphery portion 121 and the center portion 122 are provided.
  • the strong reinforcing member 12 is realized by a highly rigid material such as anodized aluminum, stainless steel, Invar, Kovar (registered trademark), or duralumin.
  • the interposer 13 has a regular octagonal surface and has a thin plate shape.
  • this interposer 13 for example, a thin-film base material having an insulating material force such as polyimide and a plurality of leaf spring type connection terminals arranged in a predetermined pattern on both surfaces of the base material and having a cantilever shape It is possible to apply one having In this case, the connection terminal provided on one surface of the interposer 13 contacts the electrode pad of the space transformer 14, and the connection terminal provided on the other surface contacts the electrode pad of the substrate 11. Therefore, electrical connection between the two will be attempted.
  • the connection terminal may be constituted by a coil pin.
  • a pressurized conductive rubber in which metal particles are arranged in the thickness direction inside the thin silicon rubber can also be applied.
  • This Pressurized conductive rubber exhibits anisotropic conductivity when adjacent metal particles come into contact with each other inside silicon rubber when pressure is applied in the thickness direction.
  • the interposer 13 may be configured using a pressure conductive rubber having such properties, so that the substrate 11 and the space transformer 14 may be electrically connected.
  • the internal wiring layer is three-dimensionally formed by via holes or the like, similarly to the substrate 11.
  • the surface of the space transformer 14 has a regular octagonal surface substantially congruent with the interposer 13 and has a thin plate shape.
  • the powerful space transformer 14 uses an insulating material such as ceramic as a base material, and also functions to reduce the difference between the thermal expansion coefficient of the probe head 15 and the thermal expansion coefficient of the substrate 11.
  • the probe head 15 has a disk shape, and accommodates and holds a plurality of probes 2 in the probe accommodating region 15p shown in FIG.
  • the number and arrangement pattern of the probes 2 accommodated in the probe head 15 are determined according to the number of semiconductor chips formed on the semiconductor wafer 100 and the arrangement pattern of the electrode pads 101. For example, when a semiconductor wafer 100 having a diameter of 8 inches (about 200 mm) is to be inspected, several hundred to several thousand probes 2 are required. When a semiconductor wafer 100 having a diameter of 12 inches (about 300 mm) is to be inspected, several thousand to several tens of thousands of probes 2 are required.
  • the probe head 15 is formed using an insulating material such as ceramics, and a hole for accommodating the probe 2 is formed in the thickness direction in accordance with the arrangement of the semiconductor wafers 100. .
  • the holding member 16 is made of the same material as that of the reinforcing member 12, and has a regular octagonal prism-shaped hollow portion in which the interposer 13 and the space transformer 14 can be stacked and held.
  • the holding member 16 presses and holds the interposer 13 and the space transformer 14 against the substrate 11 1, thereby applying a pressure necessary for electrically connecting the substrate 11 and the space transformer 14 via the interposer 13. I'm barking.
  • the leaf spring 17 is formed of an elastic material such as phosphor bronze, stainless steel! ⁇ ), Beryllium copper, etc., and has a thin annular shape.
  • a claw portion 171 as a pressing member for holding 15 is provided uniformly over the entire circumference.
  • Powerful claw part 171 is a probe head 15 Press the edge near the edge of the surface evenly in the direction of the substrate 11 over the entire circumference. Therefore, a substantially uniform initial load is generated in the probe 2 accommodated in the probe head 15, and the probe head 15 is warped, wavy, uneven, etc. as in the case of holding a large number of probes 2 as described above. Even when deformation becomes a problem, such deformation can be suppressed.
  • One end of the wiring 18 formed on the substrate 11 is arranged on the surface of the substrate 11 on the side where the reinforcing member 12 is mounted in order to connect to an inspection device (not shown).
  • the other end of the wiring 18 is connected to the probe 2 accommodated and held by the probe head 15 via the electrode pad formed at the lower end of the space transformer 14. ing.
  • FIG. 3 only a part of the wiring 18 is schematically shown for the sake of simplicity.
  • Each male connector 19 is arranged radially with respect to the center of the substrate 11, and is paired with each of the female connectors 20 provided at the opposing positions on the connector seat 3 of the inspection apparatus, and the terminals of the male connectors 19 are in contact with each other. By doing so, the electrical connection between the probe 2 and the inspection device is established.
  • Zero Insertion Force (ZIF: Zero Insertion) is a connector consisting of male connector 19 and female connector 20 that requires almost no external force when inserting and removing male connectors, and after connecting the connectors together, Force) type connectors can be applied. If this ZIF connector is used, the probe card 1 and the inspection device can receive almost no stress due to the connection even if the number of probes 2 is large. The durability of card 1 can also be improved.
  • the male and female connectors may be reversed between the probe card and the inspection device. Further, the connector may be arranged other than radially. Furthermore, instead of realizing the connection between the probe card and the inspection device by a connector, a terminal such as a pogo pin having a spring action is provided in the inspection device, and the probe card and the inspection device are connected to each other via a cover terminal. It is good also. As shown in FIG. 3, the probe 2 is attached to the probe head 15 such that one tip protrudes in accordance with the electrode pad arrangement pattern of the semiconductor wafer 100 placed on the wafer chuck 4.
  • each probe 2 comes into contact with the surface of the plurality of electrode pads 101 of the semiconductor wafer 100 at a predetermined pressure from a direction perpendicular to the surface.
  • the probe 2 has a fine needle shape and is urged and urged to extend and contract in the longitudinal direction.
  • any conventionally known probe can be applied.
  • the positional relationship between the probe card 1 and the semiconductor wafer 100 will be described.
  • the temperature difference between the minimum value (minimum temperature) and the maximum value (maximum temperature) during the inspection is large.
  • the difference in the degree of expansion due to the difference in the coefficient of thermal expansion of each member constituting the probe card 1 becomes remarkable. For this reason, depending on the temperature at the time of inspection, it may happen that the tip of the probe 2 does not come into contact with an appropriate position of the semiconductor UE 100 or the space transformer 14.
  • both ends of the probe 2 are connected to the electrode node of the semiconductor wafer 100.
  • the space transformer 14 is configured to contact near the center of the electrode pad.
  • the ambient temperature of the inspection system including the probe card 1 and the wafer chuck 4 may be changed or the temperature of the wafer chuck 4 may be changed depending on the content of the inspection. is there. Therefore, the temperature environment here means an environment according to the ambient temperature at the time of inspection and the temperature of Z or the wafer chuck 4. This point is common to all the embodiments of the present invention.
  • FIGS 4A to 4C are diagrams schematically showing the positional relationship among the space transformer 14, the probe head 15, and the semiconductor wafer 100 constituting the probe card 1 in temperature environments having different temperatures.
  • the thermal expansion coefficient of the space transformer 14 is C and the probe head 15 is the same as in the background technology section described above.
  • the thermal expansion coefficient is C, and the thermal expansion coefficient of the semiconductor wafer 100 is C. 4A to 4C
  • FIG. 4A shows space transformation in a temperature environment having a minimum temperature T at the time of inspection.
  • FIG. 3 is a diagram schematically showing the positional relationship between the head 14, the probe head 15, and the semiconductor wafer 100.
  • the upper end of the probe 2 is in contact with the vicinity of the outer edge of the electrode pad 141 provided in the space transformer 14. Further, the lower end of the probe 2 is in contact with the vicinity of the inner edge portion of the electrode pad 101 provided on the semiconductor wafer 100 at the time of inspection.
  • Figure 4B shows the minimum temperature T and the maximum temperature at the time of inspection by increasing the temperature from the minimum temperature T.
  • FIG. 2 is a diagram schematically showing the positional relationship between a format 14, a probe head 15, and a semiconductor wafer 100.
  • FIG. Under this average temperature environment, the upper end of the probe 2 is in contact with the vicinity of the central portion of the electrode pad 141 of the space transformer 14, while the lower end of the probe 2 is in contact with the vicinity of the central portion of the electrode pad 101 of the semiconductor wafer 100.
  • the broken line in Fig. 4B shows the positional relationship (Fig. 4A) under the minimum temperature environment.
  • Figure 4C has the highest temperature T at the time of inspection by further raising the temperature from the average temperature T
  • FIG. 6 is a diagram schematically showing the positional relationship between the space transformer 14, the probe head 15, and the semiconductor wafer 100 under a mean high temperature environment.
  • the upper end of the probe 2 is in contact with the electrode pad 141 of the space transformer 14 and the vicinity of the inner edge of the electrode pad 141. Further, the lower end of the probe 2 is in contact with the vicinity of the outer edge portion of the electrode pad 101 of the semiconductor wafer 100 at the time of inspection.
  • the broken line shown in Fig. 4C shows the positional relationship (Fig. 4B) under the average temperature environment.
  • the positions where the tip of the probe 2 contacts the electrode pad 101 and the electrode pad 141 are different because there are differences in the three thermal expansion coefficients C 1, C 2, and C 3. That is,
  • the space transformer 14 having the maximum thermal expansion coefficient is most likely to expand as the temperature rises, and therefore, the ratio of spreading in the horizontal direction is the largest in FIGS. 4B and 4C.
  • the semiconductor with the smallest coefficient of thermal expansion among the three members Wafer 100 has the smallest spread ratio in the horizontal direction in FIGS. 4B and 4C. Therefore, in the minimum temperature environment shown in FIG. 4A, the tip position of the probe 2 and the center part of the electrode pads 101 and 141 are out of contact with each other, whereas in the average temperature environment shown in FIG. The tip of 2 comes into contact with the center of electrode pads 101 and 141. Note that the vertical thickness of these three members is significantly smaller than the horizontal width of each member, so thermal expansion in the vertical direction can be ignored.
  • the probe and the electrode pad are aligned under a normal temperature environment (which may coincide with the minimum temperature environment).
  • the amount of displacement between the probe and the electrode pad increases under high temperature conditions. In some cases, the contact was lost (see Figure 18).
  • alignment is performed so that the tip of the probe 2 is in contact with the center of the electrode pads 101 and 141 under an average temperature environment.
  • the amount of displacement of the contact position in the temperature range can be reduced to about 1Z2.
  • the electrode pad 101 of the semiconductor wafer 100 or the electrode pad 141 of the space transformer 14 and the tip of the probe 2 can be reliably contacted regardless of the temperature environment.
  • Figure 5 shows the relationship C ⁇ C ⁇ C between the three coefficients of thermal expansion C, C, and C.
  • FIG. 5 shows the mutual positional relationship in the average temperature environment in case there is a relationship. Also in the case shown in the figure, the tip of the probe 2 is in contact with the vicinity of the center part of the electrode pads 101 and 141 in an average temperature environment.
  • the mutual positional relationship in the lowest temperature environment is indicated by a broken line
  • the mutual positional relationship in the highest temperature environment is indicated by a one-dot chain line.
  • the degree of thermal expansion of the space transformer 14-2 where the degree of thermal expansion of the semiconductor wafer 100 is the largest is the smallest. Therefore, the contact position of the probe 2 accommodated and held in the probe head 15-2 at the time of inspection with respect to the electrode pad 101 changes from the outer edge side to the inner edge side as the temperature rises. On the other hand, the contact position of the probe 2 with the electrode pad 141 changes from the inner edge side to the outer edge side of the electrode pad 141 as the temperature rises.
  • the thermal expansion coefficient C of a semiconductor wafer 100 containing silicon as a main component is 3.4 (ppmZ)
  • the space transformer 14 and the probe head 15 can be used only in the first embodiment because the positional relationship in the average value of the temperatures used in the inspection is used as a reference. Can select the optimal material regardless of the thermal expansion coefficient. Therefore, the degree of freedom in material selection when manufacturing the probe card 1 is significantly increased.
  • a plurality of probes that are made of a conductive material and that input or output an electrical signal in contact with an electrode pad of a semiconductor wafer;
  • a probe head that accommodates and holds the plurality of probes, a substrate having a wiring pattern corresponding to a circuit structure, and a relay layer that is stacked on the probe head and relays at different intervals between the wiring patterns of the substrate.
  • Corresponding to the probe head, and a space transformer having an electrode pad provided on the surface facing the probe head, and both ends of the probe are averages of the minimum temperature and the maximum temperature when the semiconductor wafer is inspected. In an environment having a temperature, the semiconductor wafer and the space transformer respectively have the electric power. With the structure in contact with the proximal with the central portion of the pad, it is possible to reliably contact with the contact Target probe regardless of a temperature environment during a test.
  • the probe head, the space transformer, and the semiconductor in a temperature environment having an intermediate temperature range at the time of inspection, that is, an average temperature of the lowest temperature and the highest temperature at the time of inspection. Since the alignment is based on the mutual positional relationship of the wafers, the probe may not come into contact with the electrode pads of the semiconductor transformer in the temperature range assumed at the time of inspection. Absent. Therefore, the degree of freedom in selecting materials for the probe head and space transformer increases. As a result
  • the probe has a minute size of 0.2 mm or less. It can also be easily brought into contact with the electrode pad.
  • the probe card according to the second embodiment of the present invention includes a pair of positioning pins for positioning the probe head and the space transformer, and one of the positioning holes through which the pair of positioning pins passes is provided in the longitudinal direction.
  • the length of is larger than the diameter of the positioning pin.
  • the electrode pads and probes that the space transformer or semiconductor wafer has are aligned in the same manner as in the first embodiment. That is, the alignment is performed based on the positional relationship among the space transformer, the probe head, and the semiconductor wafer in a temperature environment having an average temperature of the lowest temperature and the highest temperature at the time of inspection.
  • FIG. 6 is a diagram showing a configuration of the probe head and the space transformer of the probe card according to the second embodiment.
  • FIG. 7 is a diagram schematically showing a cross section taken along line BB in FIG. In the following description, the thermal expansion coefficient C of the space transformer and the probe
  • Figure 7 shows the positional relationship between the space transformer and the probe head in the lowest temperature environment during inspection. Note that in FIG. 7, the description about the internal wiring including the probe is omitted. The same is true for similar sections referenced below.
  • the probe card 21 shown in FIGS. 6 and 7 includes a space transformer 22, a probe head 23, and two positioning pins 24a fixed so as to extend in a direction perpendicular to the surface of the space transformer 22. And 24b.
  • the positioning pins 24a and 24b are fixed near both ends of a diagonal line passing through the center of the surface of the space transformer 22.
  • a pair of positioning holes 231 and 232 forces for positioning the probe head 23 with respect to the space transformer 22 through the same positioning pins 24a and 24b, respectively, are passed through the probe head 23 through the center of the surface of the probe head 23. It is formed near both ends on the diagonal line.
  • the positioning hole 231 has substantially the same diameter as the positioning pin 24a and the like, and the position with respect to the probe head 23 is substantially fixed. Position against this The length of the outer circumference of the circle formed on the surface of the probe head 23 is larger than the diameter of the positioning pin 24a and the like. Therefore, the positioning pin 24b inserted through the positioning hole 232 has a degree of freedom to move along the outer circumferential direction of the circle with respect to the probe head 23.
  • the configuration of the probe card 21 other than the above is the same as that of the probe card 1 described above.
  • FIG. 8 is a diagram showing the positional relationship between the space transformer 22 and the probe head 23 when the probe card 21 is in an average temperature environment
  • FIG. 9 is a diagram schematically showing a cross section taken along the line CC in FIG. It is.
  • the broken lines in FIG. 8 indicate the positional relationship between the space transformer 22 and the probe head 23 in the state of FIG. 6, that is, in the lowest temperature environment at the time of inspection. 8 and 9, the probe head 23 has a higher degree of thermal expansion, so the positioning pin 24b is positioned near the center of the positioning hole 232.
  • FIG. 10 is a diagram showing the positional relationship between the space transformer 22 and the probe head 23 in the environment where the probe card 21 is at the highest temperature at the time of inspection.
  • Fig. 11 is a schematic cross-sectional view taken along the line DD in Fig. 10.
  • FIG. The broken line in FIG. 10 indicates the positional relationship between the space transformer 22 and the probe head 23 in the state of FIG. 6, that is, in the lowest temperature environment at the time of inspection.
  • the positioning pin 24b is positioned near the inner edge of the positioning hole 232.
  • the positioning hole 232 having a long hole shape is provided in the probe head 23, whereby the positional relationship between the space transformer 22 and the probe head 23 is changed depending on the temperature, and the thermal expansion coefficient C of the space transformer 22 is changed. And the thermal expansion coefficient s of the probe head 23
  • the pin 24a Like the case of the pin 24a, it is damaged by cracks or the like where the positioning pin of the probe head that has expanded due to temperature rise is inserted, such as when passing through a positioning hole of approximately the same diameter. None will happen.
  • FIG. 2 is a diagram showing the positional relationship between the space transformer and the probe head in the minimum temperature environment during inspection in this case.
  • the space transformer 25 And the probe head 26 are positioned by two positioning pins 27a and 27b.
  • the positioning pin 27b passes through a positioning hole 261 having a long hole shape whose longitudinal direction is parallel to the radial direction of the surface of the probe head 26.
  • the positioning pin 27b is located on the inner edge side of the positioning hole 261, and the penetration position changes toward the outer edge side of the positioning hole 261 as the temperature rises.
  • a plurality of probes that are made of a conductive material and that input or output an electrical signal in contact with an electrode pad of a semiconductor wafer;
  • a probe head that accommodates and holds the plurality of probes, a substrate having a wiring pattern corresponding to a circuit structure, and a relay layer that is stacked on the probe head and relays at different intervals between the wiring patterns of the substrate.
  • Corresponding to the probe head, and a space transformer having an electrode pad provided on the surface facing the probe head, and both ends of the probe are averages of the minimum temperature and the maximum temperature when the semiconductor wafer is inspected. In an environment having a temperature, the semiconductor wafer and the space transformer respectively have the electric power.
  • a pair of positioning pins that are fixed to the space transformer and that positions the space transformer and the probe head are further provided, and the pair of positioning pins is provided. Even if there is a difference between the thermal expansion coefficient of the probe head and the space transformer, by making the length of at least one of the positioning holes to be inserted in the outer circumferential direction larger than the diameter of the positioning pin, The probe head and space transformer are not damaged during inspection of semiconductor wafers at high temperatures.
  • the probe card according to the third embodiment of the present invention includes positioning pins for positioning the probe head and the space transformer as in the second embodiment.
  • a plurality of positioning pins are inserted at positions symmetrical with respect to the center of the surface of the probe head having a symmetrical shape with respect to the center, and the positions at which the positioning pins are inserted are inserted.
  • the length of the fixed hole in the radial direction of the probe head surface is a long hole shape larger than the diameter of the positioning pin.
  • the electrode pads and probes that the space transformer or the semiconductor wafer has are aligned in the same manner as in the first embodiment. That is, the alignment is performed based on the positional relationship among the space transformer, the probe head, and the semiconductor wafer in a temperature environment having an average temperature of the lowest temperature and the highest temperature at the time of inspection.
  • FIG. 13 is a diagram showing the configuration of the probe head and the space transformer of the probe card according to the third embodiment.
  • FIG. 14 is a diagram schematically showing a cross section taken along line EE of FIG. In the following description, the thermal expansion coefficient C of the space transformer and the
  • Figure 14 shows the positional relationship between the space transformer and the probe head in the minimum temperature environment during inspection.
  • the probe card 31 shown in FIGS. 13 and 14 includes a space transformer 32, a probe head 33, and four positioning pins 34a, which are fixed so as to extend in a direction perpendicular to the surface of the space transformer 32. 34b, 34c, and 34d.
  • the positioning pins 34 a to 34 d are fixed at positions symmetrical with respect to the center of the surface of the space transformer 32.
  • Positioning holes 331 to 334 for positioning the probe head 33 relative to the space transformer 32 through the positioning pins 34a to 34d are formed in the probe head 33 at positions symmetrical to the center of the circle on the surface of the probe head 33. It has been.
  • the positioning holes 331 to 334 have a radial length that spreads radially from the center of the circle formed on the surface of the probe head 33, and is larger than the diameter of the positioning pins 34a and the like. Therefore, the positioning pins 34a to 34d passed through the positioning holes 331 to 334 have a degree of freedom to move along the radial direction of the circle with respect to the probe head 33. In other words, in Embodiment 3, as the temperature rises, the probe head 33 expands radially from the center of the surface circle! /
  • the remaining configuration of the probe card 31 is the same as that of the probe card 1 described above. is there.
  • FIG. 15 is a diagram showing the positional relationship between the space transformer 32 and the probe head 33 when the probe card 31 is in an average temperature environment at the time of inspection.
  • the broken line in FIG. 15 indicates the positional relationship between the space transformer 32 and the probe head 33 in the state of FIG. 13, that is, in the lowest temperature environment at the time of inspection.
  • the positioning pins 34a to 34d are located near the center of the positioning holes 331 to 334 in the average temperature environment.
  • FIG. 16 is a diagram showing a positional relationship between the space transformer 32 and the probe head 33 when the probe card 31 is in a maximum temperature environment at the time of inspection.
  • the broken line in FIG. 16 also shows the positional relationship between the space transformer 32 and the probe head 33 in the state of FIG. 13, that is, in the lowest temperature environment at the time of inspection.
  • the positioning pins 34a to 34d are located near the inner edge portions of the positioning holes 331 to 334.
  • the positioning relationship between the space transformer 32 and the probe head 33 is achieved by providing the probe head 33 with the positioning holes 331 to 334 having a long hole shape whose longitudinal direction is the radial direction of the surface.
  • the difference between the thermal expansion coefficient C of the space transformer 32 and the thermal expansion coefficient C of the probe head 33 can be relaxed and absorbed.
  • the probe head that has expanded due to the temperature rise is prevented from being damaged by a crack or the like at the insertion position of the positioning pin.
  • Positioning may be performed so that the positioning pin in the minimum temperature environment is positioned at the inner edge of the positioning hole as in the positioning hole 261 in FIG.
  • a plurality of probes that are made of a conductive material and that input or output an electrical signal in contact with an electrode pad of a semiconductor wafer;
  • a probe head that accommodates and holds the plurality of probes, a substrate having a wiring pattern corresponding to a circuit structure, and a relay layer that is stacked on the probe head and relays at different intervals between the wiring patterns of the substrate.
  • Corresponding to the space having electrode pads provided on the surface facing the probe head A transformer, and both ends of the probe are arranged in the center of the electrode pads respectively included in the semiconductor wafer and the space transformer in an environment having an average temperature of the lowest temperature and the highest temperature when the semiconductor wafer is inspected.
  • the positioning transformer is further provided with a plurality of positioning pins that are fixed to the space transformer and that positions the space transformer and the probe head.
  • the probe head has a long hole shape in which the direction in which all the positioning holes radially expand with respect to the center of the probe head surface is the longitudinal direction. Because it expands radially relative to the center of the surface, there is little risk of overloading certain parts of the probe head.
  • the number of positioning pins and positioning holes is four has been described.
  • the number of positioning pins and positioning holes is not limited to this, and is three or five or more. Moyo.
  • the probe card according to the present invention may include a probe head having a polygonal surface shape as a shape other than the disk shape, and the shape of the probe card can be changed depending on the shape of the inspection object or the arrangement pattern of the electrode nodes. .
  • Each surface shape of the interposer and the space transformer may be a circle similar to the probe head.
  • the probe card for FWLT is the most asymmetric, it is optimal when the flatness and parallelism of the probe card are given top priority. It is.
  • each surface of the interposer or space transformer may be an appropriate regular polygon, and the probe head may be a regular polygon similar to the regular polygon.
  • the shape of the holding member changes as the shape of the interposer or space transformer changes.
  • the probe head may be circular.
  • the probe card according to the present invention may include a substrate or a probe head having a shape other than the disk, and the shape of the probe card can be changed depending on the shape of the inspection object and the arrangement pattern of the electrode pads provided on the inspection object. It is.
  • the probe card according to the present invention is useful for inspection of electrical characteristics of a semiconductor wafer, and is particularly suitable for performing FWLT.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

 検査時の温度環境によらずにプローブを接触対象に対して確実に接触させることができるプローブカードを提供する。この目的のため、導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、前記回路構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハおよび前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付近に接触する構成とする。

Description

明 細 書
プローブカード
技術分野
[0001] 本発明は、検査対象である半導体ウェハと検査用の信号を生成する回路構造との 間を電気的に接続するプローブカードに関する。
背景技術
[0002] 半導体の検査工程では、ダイシングする前の半導体ウェハの状態で導電性を有す るプローブ (導電性接触子)をコンタクトさせることによって導通検査を行い、不良品を 検出することがある(WLT: Wafer Level Test)。この WLTを行う際には、検査装置( テスター)によって生成、送出される検査用の信号を半導体ウェハに伝えるために、 多数のプローブを収容するプローブカードが用いられる。 WLTでは、半導体ウェハ 上のダイをプローブカードでスキャニングしながらプローブをダイごとに個別にコンタ タトさせる力 半導体ウェハ上には数百〜数万というダイが形成されているので、一つ の半導体ウェハをテストするにはかなりの時間を要し、ダイの数が増加するとともにコ ストの上昇を招いていた。
[0003] 上述した WLTの問題点を解消するために、最近では、半導体ウェハ上の全てのダ ィ、または半導体ウェハ上の少なくとも 1Z4〜1Z2程度のダイに数百〜数万のプロ ーブを一括してコンタクトさせる FWLT (Full Wafer Level Test)という手法も用いら れている(例えば、特許文献 1を参照)。この手法では、プローブを半導体ウェハに対 して正確にコンタクトさせるため、所定の基準面に対するプローブカードの平行度や 平面度を精度よく保つことによってプローブの先端位置精度を保持する技術や、半 導体ウェハを高精度でァライメントする技術が必要とされる。
[0004] 図 17は、上述した FWLTにおいて適用されるプローブカード要部の構成を模式的 に示す図である。同図に示すプローブカード 41は、半導体ウェハ 100に設けられた 電極パッド 101に対応して配置された複数のプローブ 42と、プローブ 42を収容する プローブヘッド 43と、プローブヘッド 43における微細な配線パターンの間隔を変換し て中継する中継基板であるスペーストランスフォーマ 44とを備える。スペーストランス フォーマ 44にはプローブヘッド 43に収容されたプローブ 42と対応する位置に電極 ノ ッド 45が設けられており、プローブ 42の先端が電極パッド 45に接触している。また 、スペーストランスフォーマ 44内部には、電極パッド 45に対応したパターンを有する 配線が設けられている(図示せず)。この配線は、インターポーザを介して検査用の 基板へと接続されて ヽる (インターポーザと基板は図示せず)。
[0005] 特許文献 1:特開 2003— 240801号公報
発明の開示
発明が解決しょうとする課題
[0006] ところで、半導体ウェハ 100の検査は、複数の異なる温度環境下で行われる。この ため、プローブカード 41においては、プローブヘッド 43、スペーストランスフォーマ 4 4、および半導体ウェハ 100がそれぞれ有する熱膨張係数(CTE : Coefficient of Th ermal Expansion)の値の差が問題となってくる。
[0007] 以下、この点について具体的に説明する。以後の説明において、図 17に示す状態 は常温環境下(25°C程度)での状態であるとする。また、プローブヘッド 43の熱膨張 係数を C、スペーストランスフォーマ 44の熱膨張係数を C、半導体ウェハ 100の熱
P S
膨張係数を C としたとき、 3つの熱膨張係数間には C < C < C という関係が成り立
W S P W
つているとする。この場合、高温環境下 (例えば 85°C程度)では、図 18に示すように、 プローブヘッド 43、スペーストランスフォーマ 44、および半導体ウェハ 100の熱膨張 の度合いが異なるため、相互の位置関係が常温時力 変化し、プローブ 42が半導 体ウェハ 100の電極パッド 101やスペーストランスフォーマ 44の電極パッド 45に接触 しなくなつてしまうことがあった。
[0008] このように、プローブカードは熱膨張係数が互いに異なる複数の部材を積層するこ とによって構成されているため、検査時の温度環境によって各部材の膨張の度合い が異なるのは不可避である。そこで、力かる状況を改善するため、検査時の温度環境 によらずにプローブを接触対象に対して確実に接触させることができる技術が待望さ れていた。
[0009] 本発明は、上記に鑑みてなされたものであって、検査時の温度環境によらずにプロ ーブを接触対象に対して確実に接触させることができるプローブカードを提供するこ とを目的とする。
課題を解決するための手段
[0010] 上述した課題を解決し、目的を達成するために、請求項 1記載の発明は、検査対 象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的に接続す るプローブカードであって、導電性材料から成り、前記半導体ウェハが有する電極パ ッドに接触して電気信号の入力または出力を行う複数のプローブと、前記複数のプロ ーブを収容保持するプローブヘッドと、前記回路構造に対応する配線パターンを有 する基板と、前記プローブヘッドに積層され、前記基板が有する前記配線パターンの 間隔を変えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側 の表面に設けられた電極パッドを有するスペーストランスフォーマと、を備え、前記プ ローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温度との平均温 度を有する環境下にお ヽて、前記半導体ウェハおよび前記スペーストランスフォーマ がそれぞれ有する前記電極パッドの中央部付近に接触することを特徴とする。
[0011] 請求項 2記載の発明は、請求項 1記載の発明において、前記スペーストランスフォ 一マに固着され、当該スペーストランスフォーマと前記プローブヘッドとの位置決めを 行う複数の位置決めピンを備え、前記プローブヘッドは、前記複数の位置決めピンを それぞれ挿通する複数の位置決め孔を有し、この複数の位置決め孔のうち少なくとも 一つは、長手方向の長さが前記位置決めピンの径よりも大きい長孔形状をなすことを 特徴とする。
[0012] 請求項 3記載の発明は、検査対象である半導体ウェハと検査用の信号を生成する 回路構造との間を電気的に接続するプローブカードであって、導電性材料から成り、 前記半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を行う 複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、前記回路 構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記 基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応し て前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペース トランスフォーマと、前記スペーストランスフォーマに固着され、当該スペーストランス フォーマと前記プローブヘッドとの位置決めを行う複数の位置決めピンと、を備え、前 記プローブヘッドは、前記複数の位置決めピンをそれぞれ挿通する複数の位置決め 孔を有し、この複数の位置決め孔のうち少なくとも一つは、長手方向の長さが前記位 置決めピンの径よりも大きい長孔形状をなすことを特徴とする。
[0013] 請求項 4記載の発明は、請求項 2または 3記載の発明において、前記プローブへッ ドの表面は中心対称な形状をなし、この表面の中心を通過する対角線の両端付近に 一対の位置決めピンが揷通され、この一対の位置決めピンの一方を揷通する位置決 め孔は、前記対角線に平行な方向の長さが前記位置決めピンの径よりも大きいことを 特徴とする。
[0014] 請求項 5記載の発明は、請求項 2または 3記載の発明において、前記プローブへッ ドの表面は中心対称な形状をなし、この表面の中心に対して対称な位置に複数の位 置決めピンが挿通され、各位置決めピンを挿通する位置決め孔は、前記表面の中心 力も放射状に広がっていく径方向の長さが前記位置決めピンの径よりも大きいことを 特徴とする。
[0015] 請求項 6記載の発明は、請求項 1〜3のいずれか一項記載の発明において、前記 基板に装着されて前記基板を補強する補強部材と、導電性材料から成り、前記基板 と前記スペーストランスフォーマとの間に介在して前記基板の配線を中継するインタ 一ポーザと、前記基板に固着され、前記インタポーザおよび前記スペーストランスフ ォーマに圧力を加えて保持する保持部材と、前記保持部材に固着され、前記プロ一 ブヘッドの表面であって前記複数のプローブが突出する表面の縁端部近傍を全周 に渡つて前記基板の方向へ押さえ付けるリーフスプリングと、をさらに備えたことを特 徴とする。
発明の効果
[0016] 本発明に係るプローブカードによれば、導電性材料から成り、前記半導体ウェハが 有する電極パッドに接触して電気信号の入力または出力を行う複数のプローブと、前 記複数のプローブを収容保持するプローブヘッドと、前記回路構造に対応する配線 パターンを有する基板と、前記プローブヘッドに積層され、前記基板が有する前記配 線パターンの間隔を変えて中継し、この中継した配線に対応して前記プローブヘッド と対向する側の表面に設けられた電極パッドを有するスペーストランスフォーマと、を 備え、前記プローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温 度との平均温度を有する環境下において、前記半導体ウェハおよび前記スペースト ランスフォーマがそれぞれ有する前記電極パッドの中央部付近に接触する構成とす ることにより、検査時の温度環境によらずにプローブを接触対象に対して確実に接触 させることが可會となる。
[0017] また、本発明に係るプローブカードによれば、スペーストランスフォーマに固着され 、当該スペーストランスフォーマとプローブヘッドとの位置決めを行う複数の位置決め ピンを備え、前記プローブヘッドは、前記複数の位置決めピンをそれぞれ挿通する 複数の位置決め孔を有し、この複数の位置決め孔のうち少なくとも一つは、長手方向 の長さが前記位置決めピンの径よりも大きい長孔形状をなすことにより、検査時の温 度環境によらずにプローブを接触対象に対して確実に接触させることができるととも に、熱膨張によるプローブカードの破損等を防止することも可能となる。
図面の簡単な説明
[0018] [図 1]図 1は、本発明の実施の形態 1に係るプローブカードの構成を示す分解斜視図 である。
[図 2]図 2は、本発明の実施の形態 1に係るプローブカードの構成を示す上面図であ る。
[図 3]図 3は、本発明の実施の形態 1に係るプローブカードを用いた検査の概要を示 す図である。
[図 4A]図 4Aは、最低温度環境下でのプローブカード要部の構成を示す図である。
[図 4B]図 4Bは、平均温度環境下でのプローブカード要部の構成を示す図である。
[図 4C]図 4Cは、最高温度環境下でのプローブカード要部の構成を示す図である。
[図 5]図 5は、本発明の実施の形態 1の一変形例に係るプローブカード要部の構成を 示す図である。
[図 6]図 6は、本発明の実施の形態 2に係るプローブカード要部の最低温度環境下で の構成を示す図である。
[図 7]図 7は、図 6の B— B線断面を模式的に示す図である。
[図 8]図 8は、本発明の実施の形態 2に係るプローブカード要部の平均温度環境下で の構成を示す図である。
[図 9]図 9は、図 8の C— C線断面を模式的に示す図である。
[図 10]図 10は、本発明の実施の形態 2に係るプローブカード要部の最高温度環境 下での構成を示す図である。
[図 11]図 11は、図 10の D— D線断面を模式的に示す図である。
[図 12]図 12は、本発明の実施の形態 2の一変形例に係るプローブカード要部の構成 を示す図である。
[図 13]図 13は、本発明の実施の形態 3に係るプローブカード要部の最低温度環境 下での構成を示す図である。
[図 14]図 14は、図 13の E—E線断面を模式的に示す図である。
[図 15]図 15は、本発明の実施の形態 3に係るプローブカード要部の平均温度環境 下での構成を示す図である。
[図 16]図 16は、本発明の実施の形態 3に係るプローブカード要部の最高温度環境 下での構成を示す図である。
[図 17]図 17は、従来のプローブカード要部の構成を模式的に示す図である。
[図 18]図 18は、従来のプローブカード要部の高温環境下での構成を模式的に示す 図である。
符号の説明
1、 21、 31、 41 プローブカード
2、 42 プローブ
3 コネクタ座
4 ウェハチャック
11 基板
12 補強部材
13 インターポーザ
14、 14— 2、 22、 25、 32、 44 スペース卜ランスフォーマ
15、 15— 2、 23、 26、 33、 43 プローブヘッド
15p プローブ収容領域 16 保持部材
17 リーフスプリング
18 配線
19 才スコネクタ
20 メスコネクタ
24a, 24b、 27a, 27b, 34a、 34b、 34c、 34d 位置決めピン
45、 101、 141 電極パッド、
100 半導体ウェハ
121 外周部
122 中心部
123 連結部
171 爪部
231、 232、 261、 331、 332、 333、 334 位置決め孔
発明を実施するための最良の形態
[0020] 以下、添付図面を参照して本発明を実施するための最良の形態 (以後、「実施の形 態」と称する)を説明する。なお、図面は模式的なものであり、各部分の厚みと幅との 関係、それぞれの部分の厚みの比率などは現実のものとは異なることに留意すべき であり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれて いることは勿論である。
[0021] (実施の形態 1)
図 1は、本発明の実施の形態 1に係るプローブカード要部の構成を示す分解斜視 図である。また、図 2は、本実施の形態 1に係るプローブカードの上面図である。さら に、図 3は、本実施の形態 1に係るプローブカードを用いた検査の概要を示す図であ り、プローブカードについては図 2の A— A線断面を模式的に示す図である。これら の図 1〜図 3に示すプローブカード 1は、複数のプローブを用いて検査対象である半 導体ウェハ 100と検査用の信号を生成する回路構造を備える検査装置とを電気的に 接続するものである。
[0022] プローブカード 1は、薄い円盤状をなし、検査装置との電気的な接続を図る基板 11 と、基板 11の一方の面に装着され、基板 11を補強する補強部材 12と、基板 11から の配線を中継するインターポーザ 13と、インターポーザ 13によって中継された配線 の間隔を変えて中継するスペーストランスフォーマ 14 (中継基板)と、基板 11よりも径 力 S小さい円盤状をなしてスペーストランスフォーマ 14に積層され、検査対象の配線パ ターンに対応して複数のプローブ 2を収容保持するプローブヘッド 15と、を備える。ま た、プローブカード 1は、基板 11に固着され、インターポーザ 13およびスペーストラン スフォーマ 14を積層した状態で一括して保持する保持部材 16と、保持部材 16に固 着されてプローブヘッド 15の端部を固定するリーフスプリング 17と、を備える。
[0023] 以下、プローブカード 1のさらに詳細な構成を説明する。基板 11は、ポリイミド、ベ 一クライト、エポキシ榭脂等の絶縁性物質を用いて形成され、複数のプローブ 2と検 查装置とを電気的に接続するための配線層(配線パターン)がビアホール等によって 立体的に形成されている。
[0024] 補強部材 12は、基板 11と略同径を有する円形の外周部 121と、外周部 121のな す円と同じ中心を有し、インターポーザ 13の表面よりも若干表面積が大きい円盤状 をなす中心部 122と、中心部 122の外周方向力も外周部 121に達するまで延出し、 外周部 121と中心部 122とを連結する複数の連結部 123 (図 1では 4個)とを備える。 力かる補強部材 12は、アルマイト仕上げを行ったアルミニウム、ステンレス、インバー 材、コバール材 (登録商標)、ジュラルミンなど剛性の高い材料によって実現される。
[0025] インターポーザ 13は、正 8角形の表面を有し、薄板状をなす。このインターポーザ 1 3として、例えばポリイミド等の絶縁性材料力も成る薄膜状の基材と、この基材の両面 に所定のパターンで配設され、片持ち梁状をなす板ばね式の複数の接続端子とを 有するものを適用することができる。この場合には、インターポーザ 13の一方の表面 に設けられた接続端子がスペーストランスフォーマ 14の電極パッドに接触するととも に、他方の表面に設けられた接続端子が基板 11の電極パッドに接触することによつ て両者の電気的な接続を図る。なお、接続端子をコイルピンによって構成してもよい
[0026] インターポーザ 13としては、上記以外にも薄板状のシリコンゴム内部の板厚方向に 金属粒子を配列させた加圧導電ゴム(ラバーコネクタ)を適用することもできる。この 加圧導電ゴムは、板厚方向に圧力を加えと、シリコンゴム内部で隣接する金属粒子 が互いに接触することによって異方導電性を示す。このような性質を有する加圧導電 ゴムを用いてインターポーザ 13を構成することにより、基板 11とスペーストランスフォ 一マ 14との電気的な接続を図ってもよい。
[0027] スペーストランスフォーマ 14は、内部の配線層も基板 11と同様、ビアホール等によ つて立体的に形成されている。このスペーストランスフォーマ 14の表面はインターポ 一ザ 13と略合同な正 8角形の表面を有し、薄板状をなしている。力かるスペーストラ ンスフォーマ 14は、セラミックス等の絶縁性材料を母材としており、プローブヘッド 15 の熱膨張係数と基板 11の熱膨張係数との差を緩和する機能も果たして ヽる。
[0028] プローブヘッド 15は、円盤形状をなし、図 2に示すプローブ収容領域 15pにおいて 複数のプローブ 2を図 2で紙面垂直に突出するように収容保持している。プローブへ ッド 15に収容されるプローブ 2の数や配置パターンは、半導体ウェハ 100に形成され る半導体チップの数や電極パッド 101の配置パターンに応じて定まる。例えば、直径 8インチ (約 200mm)の半導体ウェハ 100を検査対象とする場合には、数百〜数千 個のプローブ 2が必要となる。また、直径 12インチ(約 300mm)の半導体ウェハ 100 を検査対象とする場合には、数千〜数万個のプローブ 2が必要となる。
[0029] プローブヘッド 15は、例えばセラミックス等の絶縁性材料を用いて形成され、半導 体ウェハ 100の配列に応じてプローブ 2を収容するための孔部が肉厚方向に形成さ れている。
[0030] 保持部材 16は、補強部材 12と同様の材料によって構成され、インターポーザ 13と スペーストランスフォーマ 14を積層して保持可能な正八角柱形状の中空部を有する 。この保持部材 16は、インターポーザ 13およびスペーストランスフォーマ 14を基板 1 1に対して押し付けて保持することにより、基板 11とスペーストランスフォーマ 14とが インターポーザ 13を介して電気的に接続するために必要な圧力をカ卩えている。
[0031] リーフスプリング 17は、リン青銅、ステンレス !^)、ベリリウム銅などの弾性のある 材料から形成され、薄肉の円環状をなし、その内周にはインターポーザ 13、スペース トランスフォーマ 14、およびプローブヘッド 15を保持するための押え用部材としての 爪部 171が全周に渡って一様に設けられている。力かる爪部 171は、プローブヘッド 15表面の縁端部近傍を全周に渡って基板 11の方向へ均等に押さえ付けて 、る。し たがって、プローブヘッド 15で収容するプローブ 2には略均一な初期荷重が発生し、 上記の如く多数のプローブ 2を保持する場合のように、プローブヘッド 15の反り、波 打ち、凹凸等の変形が問題となってくる場合であっても、そのような変形を抑制するこ とがでさる。
[0032] 基板 11と補強部材 12との間、基板 11と保持部材 16との間、および保持部材 16と リーフスプリング 17との間は、所定の位置に螺着されたねじによってそれぞれ締結さ れている(図示せず)。
[0033] 基板 11に形成される配線 18の一端は、検査装置(図示せず)との接続を行うため に、基板 11の表面であって補強部材 12が装着された側の表面に配設された複数の ォスコネクタ 19に接続される一方、その配線 18の他端は、スペーストランスフォーマ 1 4の下端部に形成される電極パッドを介してプローブヘッド 15で収容保持するプロ一 ブ 2に接続されている。なお、図 3では、記載を簡略にするために、一部の配線 18の みを模式的に示している。
[0034] 各ォスコネクタ 19は、基板 11の中心に対して放射状に配設され、検査装置のコネ クタ座 3で対向する位置に設けられるメスコネクタ 20の各々と対をなし、互いの端子 が接触することによってプローブ 2と検査装置との電気的な接続を確立する。ォスコ ネクタ 19とメスコネクタ 20とから構成されるコネクタとして、ォスコネクタを挿抜する際 に外力をほとんど必要とせず、コネクタ同士を結合した後に外力によって圧接力をカロ えるゼロインサーシヨンフォース(ZIF : Zero Insertion Force)型コネクタを適用するこ とができる。この ZIF型コネクタを適用すれば、プローブカード 1や検査装置は、プロ ーブ 2の数が多くても接続によるストレスをほとんど受けずに済むため、確実な電気的 接続を得ることができ、プローブカード 1の耐久性を向上させることもできる。
[0035] なお、プローブカードと検査装置とで、コネクタのォスとメスとを逆にしても構わない 。また、コネクタは放射状以外の配置としてもよい。さらに、プローブカードと検査装置 との接続をコネクタによって実現する代わりに、スプリング作用のあるポゴピン等の端 子を検査装置に設け、カゝかる端子を介してプローブカードと検査装置とを接続する構 成としてもよい。 [0036] 図 3に示すように、プローブ 2は、ウェハチャック 4に載置された半導体ウェハ 100の 電極パッドの配置パターンに対応して一方の先端が突出するようにしてプローブへッ ド 15に収容保持されており、各プローブ 2の先端 (底面側)が半導体ウェハ 100の複 数の電極パッド 101の表面に対して垂直な方向から所定圧で接触する。かかるプロ ーブ 2は細針状をなすとともに、長手方向に伸縮自在に弹発付勢されている。このよ うなプローブ 2として、従来力 知られているプローブのいずれかを適用することがで きる。
[0037] 次に、プローブカード 1と半導体ウェハ 100との位置関係について説明する。半導 体ウェハ 100の検査を行う場合には、複数の異なる温度環境下で検査を行うため、 検査時の温度の最小値 (最低温度)と最大値 (最高温度)の温度差が大き 、と、プロ ーブカード 1を構成する各部材の熱膨張係数の違いによる膨張の度合いの違いが顕 著になってくる。このため、検査時の温度によってはプローブ 2の先端が半導体ゥェ ノ、 100やスペーストランスフォーマ 14の適切な位置に接触しないことが起こりうる。そ こで、本実施の形態 1においては、検査時の最低温度と最高温度の平均温度を有す る温度環境下で検査を行う場合に、プローブ 2の両端が、半導体ウェハ 100の電極 ノッドゃスペーストランスフォーマ 14の電極パッドの中央部付近で接触する構成とす る。
[0038] なお、本実施の形態 1では、検査の内容等によって、プローブカード 1およびウェハ チャック 4を含む検査システムの雰囲気温度を変化させる場合もあれば、ウェハチヤッ ク 4の温度を変化させる場合もある。したがって、ここでいう温度環境とは、検査時の 雰囲気温度および Zまたはウェハチャック 4の温度に応じた環境のことを意味する。 この点については、本発明の全ての実施の形態に共通である。
[0039] 図 4A〜図 4Cは、異なる温度を有する温度環境においてプローブカード 1を構成 するスペーストランスフォーマ 14、プローブヘッド 15、および半導体ウェハ 100の相 互の位置関係を模式的に示す図である。以下の説明においては、上述した背景技 術の項と同様、スペーストランスフォーマ 14の熱膨張係数を C、プローブヘッド 15の
s
熱膨張係数を C、半導体ウェハ 100の熱膨張係数を C とする。また、図 4A〜図 4C
P W
では、 3つの熱膨張係数の間に C >C >Cの関係が成り立っているものとする。 [0040] なお、図 4A〜図 4Cでは、スペーストランスフォーマ 14、プローブヘッド 15、および 半導体ウェハ 100の位置関係を説明することが主眼であるため、それ以外の構成の 詳細については簡略ィ匕しており、プローブ 2も 2本のみを記載している。
[0041] 図 4Aは、検査時の最低温度 T を有する温度環境下でのスペーストランスフォー
low
マ 14、プローブヘッド 15、および半導体ウェハ 100の位置関係を模式的に示す図で ある。この最低温度環境下において、プローブ 2の上端はスペーストランスフォーマ 1 4に設けられた電極パッド 141の外縁部付近と接触している。また、プローブ 2の下端 は、検査時に半導体ウェハ 100に設けられた電極パッド 101の内縁部付近と接触し ている。
[0042] 図 4Bは、最低温度 T から温度を上昇させ、検査時の最低温度 T および最高温
low low
度 T の平均値 Τ = (Τ +Τ ) Ζ2を有する温度環境下でのスペーストランスフ high mean low high
ォーマ 14、プローブヘッド 15、および半導体ウェハ 100の位置関係を模式的に示す 図である。この平均温度環境下において、プローブ 2の上端はスペーストランスフォ 一マ 14の電極パッド 141の中央部付近と接触する一方、プローブ 2の下端は半導体 ウェハ 100の電極パッド 101の中央部付近と接触する。なお、図 4Bに示す破線は、 最低温度環境下での位置関係(図 4A)を示したものである。
[0043] 図 4Cは、平均温度 T からさらに温度を上昇させて検査時の最高温度 T を有す
mean high る温度環境下でのスペーストランスフォーマ 14、プローブヘッド 15、および半導体ゥ ェハ 100の位置関係を模式的に示す図である。この図 4Cに示す最高温度環境下に おいて、プローブ 2の上端はスペーストランスフォーマ 14の電極パッド 141とその電 極パッド 141の内縁部付近と接触している。また、プローブ 2の下端は、検査時に半 導体ウェハ 100の電極パッド 101の外縁部付近と接触している。なお、図 4Cに示す 破線は、平均温度環境下での位置関係(図 4B)を示したものである。
[0044] このように、プローブ 2の先端が電極パッド 101や電極パッド 141と接触する位置が 異なるのは、 3つの熱膨張係数 C , C ,および C に差があるためである。すなわち、
S P W
これら 3つの部材のうち熱膨張係数が最大であるスペーストランスフォーマ 14は、温 度の上昇に伴って最も膨張しやすいため、図 4Bや図 4Cで水平方向に広がる割合 が最も大きい。これに対して、 3つの部材のうち熱膨張係数の値が最小である半導体 ウェハ 100は、図 4Bや図 4Cで水平方向に広がる割合が最も小さい。したがって、図 4Aに示す最低温度環境下では、プローブ 2の先端位置と電極パッド 101および 141 の中央部と位置がずれて接触しているのに対し、図 4Bに示す平均温度環境下では 、プローブ 2の先端が電極パッド 101および 141の中央部と接触する。なお、これら 3 つの部材の鉛直方向の厚みは各部材の水平方向の幅と比較して顕著に小さいので 、鉛直方向への熱膨張は無視できる。
[0045] 従来のプローブカードでは、常温環境 (最低温度環境と一致することもある)下にお いてプローブと電極パッドとの位置あわせを行っていた。しかしながらこの場合には、 高温環境下でプローブと電極パッドのずれ量が大きくなつてしま 、。接触しなくなって しまう場合があった(図 18を参照)。これに対して、本実施の形態 1においては、平均 温度環境下でプローブ 2の先端が電極パッド 101および 141の中央部と接触するよう に位置あわせを行って 、るため、検査時に想定される温度帯域における接触位置の ずれ量を従来の 1Z2程度と小さくすることができる。この結果、半導体ウェハ 100の 電極パッド 101やスペーストランスフォーマ 14の電極パッド 141とプローブ 2の先端と を、温度環境によらずに確実に接触させることが可能となる。
[0046] ところで、 3つ熱膨張係数 C、 C、および Cの間の関係は上述した場合に限られる
S P W
わけではない。図 5は、 3つの熱膨張係数 C、 C、および C の間に C < C < Cの関
S P W S P W
係がある場合の平均温度環境下における相互の位置関係を示す図である。同図に 示す場合にも、平均温度環境下においてプローブ 2の先端が電極パッド 101および 141の中央部付近と接触している。なお、図 5においては、最低温度環境下での相 互の位置関係を破線で表示するとともに、最高温度環境下での相互の位置関係を 1 点鎖線で示している。
[0047] 図 5に示す場合には、半導体ウェハ 100の熱膨張の度合いが最も大きぐスペース トランスフォーマ 14— 2の熱膨張の度合いが最も小さい。したがって、プローブヘッド 15— 2に収容保持されたプローブ 2の電極パッド 101に対する検査時の接触位置は 、温度が上昇していくにつれて外縁部側から内縁部側へ変化する。これに対して、プ ローブ 2の電極パッド 141との接触位置は、温度が上昇するにつれて電極パッド 141 の内縁部側から外縁部側へと変化する。 [0048] 一般に、シリコンを主成分とする半導体ウェハ 100の熱膨張係数 C は 3. 4 (ppmZ
W
°C)程度であることが知られている力 本実施の形態 1においては、検査で使用する 温度の平均値における位置関係を基準とすればょ 、だけなので、スペーストランスフ ォーマ 14およびプローブヘッド 15は、熱膨張係数に関わらずに最適な材料を選択 することができる。したがって、プローブカード 1を製造する際の材料選択の自由度が 格段に増加する。
[0049] 以上説明した本発明の実施の形態 1に係るプローブカードによれば、導電性材料 から成り、半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を 行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、回路 構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記 基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応し て前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペース トランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際 の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハ および前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付 近に接触する構成とすることにより、検査時の温度環境によらずにプローブを接触対 象に対して確実に接触させることが可能となる。
[0050] また、本実施の形態 1によれば、検査時の温度幅の中間すなわち検査時の最低温 度と最高温度の平均温度を有する温度環境下でのプローブヘッド、スペーストランス フォーマ、および半導体ウェハの相互の位置関係を基準とした位置あわせを行って いるため、検査時に想定される温度帯域であれば、プローブが半導体ウェハゃスぺ 一ストランスフォーマの電極パッドと接触しなくなってしまうことがない。したがって、プ ローブヘッドやスペーストランスフォーマの材料選択の自由度が増加する。この結果
、顧客の要望に柔軟に対応することができるとともに、コストの削減を図ることも可能と なる。
[0051] さらに、本実施の形態 1によれば、半導体ウェハやスペーストランスフォーマの電極 ノッドのサイズにも柔軟に対応することが可能であり、例えばプローブを 0. 2mmピッ チ以下の微小なサイズの電極パットに接触させることも容易となる。 [0052] (実施の形態 2)
本発明の実施の形態 2に係るプローブカードは、プローブヘッドとスペーストランス フォーマとの位置決めを行う一対の位置決めピンを備え、この一対の位置決めピンを 揷通する位置決め孔のうちの一つを長手方向の長さが位置決めピンの径よりも大き Vヽ長孔形状としたことを特徴とする。
[0053] 本実施の形態 2においても、スペーストランスフォーマや半導体ウェハが有する電 極パッドとプローブとの位置あわせは、上記実施の形態 1と同様になされているものと する。すなわち、検査時の最低温度と最高温度の平均温度を有する温度環境下で のスペーストランスフォーマ、プローブヘッド、および半導体ウェハの相互の位置関係 を基準として位置あわせが行われて 、るものとする。
[0054] 図 6は、本実施の形態 2に係るプローブカードのプローブヘッドとスペーストランスフ ォーマとの構成を示す図である。また、図 7は、図 6の B—B線断面を模式的に示す 図である。以下の説明では、スペーストランスフォーマの熱膨張係数 Cとプローブへ
S
ッドの熱膨張係数 Cとの間に C < Cという関係があるものとする。また、図 6および図
P S P
7は、検査時の最低温度環境下でのスペーストランスフォーマとプローブヘッドとの位 置関係を示しているものとする。なお、図 7では、プローブを含む内部の配線に関す る記載を省略している。この点については、以下で参照する同様の断面についても 同じことがいえる。
[0055] 図 6および図 7に示すプローブカード 21は、スペーストランスフォーマ 22と、プロ一 ブヘッド 23と、スペーストランスフォーマ 22の表面と直交する方向に延出するように 固着された 2本の位置決めピン 24aおよび 24bと、を備える。位置決めピン 24aおよ び 24bは、スペーストランスフォーマ 22の表面の中心を通過する対角線の両端付近 に固着される。プローブヘッド 23には、互いに同形の位置決めピン 24aおよび 24bを それぞれ揷通してプローブヘッド 23のスペーストランスフォーマ 22に対する位置決 めを行う一対の位置決め孔 231および 232力 プローブヘッド 23の表面の中心を通 過する対角線上の両端付近に形成されている。
[0056] 二つの位置決め孔のうち、位置決め孔 231は位置決めピン 24a等と略同径を有し ており、プローブヘッド 23に対する位置がほぼ固定されている。これに対して位置決 め孔 232は、プローブヘッド 23表面のなす円の外周方向の長さが位置決めピン 24a 等の径よりも大きい。したがって、位置決め孔 232に挿通された位置決めピン 24bは 、プローブヘッド 23に対して円の外周方向に沿って移動する自由度を有する。
[0057] なお、プローブカード 21の上記以外の構成は、上述したプローブカード 1と同様で ある。
[0058] 図 8は、プローブカード 21が平均温度環境下におけるスペーストランスフォーマ 22 とプローブヘッド 23の位置関係を示す図であり、図 9は、図 8の C— C線断面を模式 的に示す図である。なお、図 8における破線は、図 6の状態すなわち検査時の最低 温度環境下でのスペーストランスフォーマ 22とプローブヘッド 23との位置関係を示し ている。図 8および図 9では、プローブヘッド 23の方が熱膨張の度合いが大きいため 、位置決めピン 24bは位置決め孔 232の中央付近に位置する。
[0059] 図 10は、プローブカード 21が検査時の最高温度環境下におけるスペーストランス フォーマ 22とプローブヘッド 23の位置関係を示す図であり、図 11は、図 10の D—D 線断面を模式的に示す図である。なお、図 10における破線は図 6の状態すなわち検 查時の最低温度環境下でのスペーストランスフォーマ 22とプローブヘッド 23との位 置関係を示している。図 10および図 11に示す状態で、位置決めピン 24bは位置決 め孔 232の内縁部付近に位置する。
[0060] このように、プローブヘッド 23に長孔形状をなす位置決め孔 232を設けたことにより 、スペーストランスフォーマ 22とプローブヘッド 23との位置関係を温度によって変化 させ、スペーストランスフォーマ 22の熱膨張係数 Cとプローブヘッド 23の熱膨張係数 s
Cとの差を緩和、吸収させることができる。この結果、全ての位置決めピンを位置決
P
めピン 24aと同様に略同径の位置決め孔に揷通する場合のように、温度の上昇によ つて膨張したプローブヘッドの位置決めピンが挿通された箇所に、亀裂等が生じるこ とによって破損することがなくなる。
[0061] 本実施の形態 2においても、スペーストランスフォーマの熱膨張係数 Cとプローブ
S
ヘッドの熱膨張係数 Cとの間に C >Cという関係が成り立つ場合も想定される。図 1
P S P
2は、この場合に検査時の最低温度環境下でのスペーストランスフォーマとプローブ ヘッドとの位置関係を示す図である。同図に示す場合、スペーストランスフォーマ 25 とプローブヘッド 26とは、二つの位置決めピン 27aおよび 27bによって位置決めされ ている。このうち、位置決めピン 27bは、長手方向がプローブヘッド 26表面の径方向 に平行な長孔形状をなす位置決め孔 261を揷通している。図 12では、位置決めピン 27bは位置決め孔 261の内縁部側に位置しており、温度が上昇するにつれて位置 決め孔 261の外縁部側へと揷通位置が変化していく。
[0062] 以上説明した本発明の実施の形態 2に係るプローブカードによれば、導電性材料 から成り、半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を 行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、回路 構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記 基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応し て前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペース トランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際 の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハ および前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付 近に接触する構成とすることにより、上記実施の形態 1と同様に、検査時の温度環境 によらずにプローブを接触対象に対して確実に接触させることが可能となる。
[0063] また、本実施の形態 2によれば、スペーストランスフォーマに固着され、当該スぺー ストランスフォーマと前記プローブヘッドとの位置決めを行う一対の位置決めピンをさ らに備え、その一対の位置決めピンをそれぞれ挿通する位置決め孔のうち少なくとも 一つの外周方向の長さを位置決めピンの径よりも大きくすることにより、プローブへッ ドの熱膨張係数とスペーストランスフォーマとの熱膨張係数に差がある場合でも、高 温時の半導体ウェハの検査において、プローブヘッドやスペーストランスフォーマが 破損することがない。
[0064] (実施の形態 3)
本発明の実施の形態 3に係るプローブカードは、上記実施の形態 2と同様にプロ一 ブヘッドとスペーストランスフォーマとの位置決めを行う位置決めピンを備える。本実 施の形態 3においては、中心対称な形状をなすプローブヘッドの表面の中心に対し て対称な位置に複数の位置決めピンが挿通され、各位置決めピンを挿通する位置 決め孔のプローブヘッド表面の径方向の長さを位置決めピンの径よりも大きい長孔 形状としたことを特徴とする。
[0065] 本実施の形態 3においても、スペーストランスフォーマや半導体ウェハが有する電 極パッドとプローブとの位置あわせは、上記実施の形態 1と同様になされているものと する。すなわち、検査時の最低温度と最高温度の平均温度を有する温度環境下で のスペーストランスフォーマ、プローブヘッド、および半導体ウェハの相互の位置関係 を基準として位置あわせが行われて 、るものとする。
[0066] 図 13は、本実施の形態 3に係るプローブカードのプローブヘッドとスペーストランス フォーマとの構成を示す図である。また、図 14は、図 13の E—E線断面を模式的に 示す図である。以下の説明では、スペーストランスフォーマの熱膨張係数 Cとプロ
S 一 ブヘッドの熱膨張係数 Cとの間に C < Cという関係があるものとする。また、図 13お
P S P
よび図 14は、検査時の最低温度環境下でのスペーストランスフォーマとプローブへッ ドとの位置関係を示しているものとする。
[0067] 図 13および図 14に示すプローブカード 31は、スペーストランスフォーマ 32と、プロ ーブヘッド 33と、スペーストランスフォーマ 32の表面と直交する方向に延出するよう に固着された 4本の位置決めピン 34a, 34b, 34c,および 34dと、を備える。位置決 めピン 34a〜34dは、スペーストランスフォーマ 32の表面の中心に対して対称な位置 に固着される。プローブヘッド 33には、位置決めピン 34a〜34dをそれぞれ揷通して プローブヘッド 33のスペーストランスフォーマ 32に対する位置決めを行う位置決め孔 331〜334力 プローブヘッド 33の表面の円の中心に対して対称な位置に形成され ている。
[0068] 位置決め孔 331〜334は、プローブヘッド 33表面のなす円の中心から放射状に広 力 ていく径方向の長さが位置決めピン 34a等の径よりも大きい。したがって、位置 決め孔 331〜334にそれぞれ揷通された位置決めピン 34a〜34dはプローブヘッド 33に対して円の径方向に沿って移動する自由度を有する。すなわち、本実施の形 態 3においては、温度の上昇に伴って、プローブヘッド 33はその表面の円の中心か ら放射状に広がって膨張して!/、く。
[0069] なお、プローブカード 31の上記以外の構成は、上述したプローブカード 1と同様で ある。
[0070] 図 15は、プローブカード 31が検査時の平均温度環境下におけるスペーストランス フォーマ 32とプローブヘッド 33の位置関係を示す図である。なお、図 15における破 線は、図 13の状態すなわち検査時の最低温度環境下でのスペーストランスフォーマ 32とプローブヘッド 33との位置関係を示している。本実施の形態 3では、プローブへ ッド 33の方が熱膨張の度合いが大きいため、平均温度環境下において、位置決め ピン 34a〜34dは、位置決め孔 331〜334の中央付近に位置する。
[0071] 図 16は、プローブカード 31が検査時の最高温度環境下におけるスペーストランス フォーマ 32とプローブヘッド 33の位置関係を示す図である。なお、図 16における破 線も、図 13の状態すなわち検査時の最低温度環境下でのスペーストランスフォーマ 32とプローブヘッド 33との位置関係を示している。図 16に示す状態で、位置決めピ ン 34a〜34dは位置決め孔 331〜334の各内縁部付近に位置する。
[0072] このようにして、プローブヘッド 33に表面の径方向を長手方向とする長孔形状をな す位置決め孔 331〜334を設けたことにより、スペーストランスフォーマ 32とプローブ ヘッド 33との位置関係を温度によって変化させ、スペーストランスフォーマ 32の熱膨 張係数 Cとプローブヘッド 33の熱膨張係数 Cとの差を緩和、吸収させることができる
S P
。この結果、上記実施の形態 2と同様に、温度の上昇によって膨張したプローブへッ ドの位置決めピン挿通箇所に亀裂等が生じることによって破損することがなくなる。
[0073] ところで、スペーストランスフォーマの熱膨張係数 Cとプローブヘッドの熱膨張係数
s
cとの間に c >cという関係がある場合も想定される。この場合には、上記実施の形
P S P
態 2で説明した図 12における位置決め孔 261のように、最低温度環境下での位置決 めピンが位置決め孔の内縁部に位置するように位置あわせを行えばよい。
[0074] 以上説明した本発明の実施の形態 3に係るプローブカードによれば、導電性材料 から成り、半導体ウェハが有する電極パッドに接触して電気信号の入力または出力を 行う複数のプローブと、前記複数のプローブを収容保持するプローブヘッドと、回路 構造に対応する配線パターンを有する基板と、前記プローブヘッドに積層され、前記 基板が有する前記配線パターンの間隔を変えて中継し、この中継した配線に対応し て前記プローブヘッドと対向する側の表面に設けられた電極パッドを有するスペース トランスフォーマと、を備え、前記プローブの両端は、前記半導体ウェハを検査する際 の最低温度と最高温度との平均温度を有する環境下において、前記半導体ウェハ および前記スペーストランスフォーマがそれぞれ有する前記電極パッドの中央部付 近に接触する構成とすることにより、上記実施の形態 1と同様に、検査時の温度環境 によらずにプローブを接触対象に対して確実に接触させることが可能となる。
[0075] また、本実施の形態 3によれば、スペーストランスフォーマに固着され、当該スぺー ストランスフォーマと前記プローブヘッドとの位置決めを行う複数の位置決めピンをさ らに備え、各位置決めピンを揷通する位置決め孔のプローブヘッド表面の中心から 放射状に広がっていく径方向の長さが位置決めピンの径よりも大きくすることにより、 上記実施の形態 2と同様に、プローブヘッドの熱膨張係数とスペーストランスフォーマ との熱膨張係数に差がある場合でも、高温時の半導体ウェハの検査において、プロ ーブヘッドやスペーストランスフォーマが破損することがない。
[0076] 特に、本実施の形態 3によれば、全ての位置決め孔がプローブヘッド表面の中心 に対して放射状に広がっていく方向を長手方向とする長孔形状をなすことにより、プ ローブヘッドは表面の中心に対して放射状に膨張することになるため、プローブへッ ドの特定の部分に過度の負荷が加わる恐れがほとんどなくなる。
[0077] なお、以上の説明では位置決めピンおよび位置決め孔がそれぞれ 4個の場合を説 明したが、位置決めピンおよび位置決め孔の数はこれに限られるわけではなぐ 3個 または 5個以上であってもよ 、。
[0078] (その他の実施の形態)
ここまで、本発明を実施するための最良の形態として、実施の形態 1〜3を詳述して きた力 本発明はそれら 3つの実施の形態によってのみ限定されるべきものではない 。例えば、本発明に係るプローブカードは円盤状以外の形状として多角形の表面形 状をなすプローブヘッドを備えてもよぐそれらの形状は検査対象の形状または電極 ノッドの配置パターンによって変更可能である。
[0079] また、インターポーザやスペーストランスフォーマの各表面形状をプローブヘッドに 相似な円形としてもよい。この場合には、 FWLT用のプローブカードとしては最も対 称性が高くなるため、プローブカードの平面度や平行度を最優先する場合には最適 である。
[0080] 上記以外にも、インターポーザやスペーストランスフォーマの各表面を適当な正多 角形とし、プローブヘッドをその正多角形に相似な正多角形としてもよい。また、イン ターポーザやスペーストランスフォーマの形状の変化に応じて保持部材の抜き形状も 変化する。また、プローブヘッドが半導体ウェハにフルコンタクトする場合にはプロ一 ブヘッドは円形としてもよい。このように、本発明に係るプローブカードは円盤以外の 形状をなす基板やプローブヘッドを備えてもよぐそれらの形状は検査対象の形状や その検査対象に設けられる電極パッドの配置パターンによって変更可能である。
[0081] 以上の説明からも明らかなように、本発明は、ここでは記載していないさまざまな実 施の形態等を含みうるものであり、特許請求の範囲により特定される技術的思想を逸 脱しな 、範囲内にお 、て種々の設計変更等を施すことが可能である。
産業上の利用可能性
[0082] 以上のように、本発明にかかるプローブカードは、半導体ウェハの電気特性検査に 有用であり、特に、 FWLTを行うのに好適である。

Claims

請求の範囲
[1] 検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的 に接続するプローブカードであって、
導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号 の入力または出力を行う複数のプローブと、
前記複数のプローブを収容保持するプローブヘッドと、
前記回路構造に対応する配線パターンを有する基板と、
前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変 えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に 設けられた電極パッドを有するスペーストランスフォーマと、
を備え、
前記プローブの両端は、前記半導体ウェハを検査する際の最低温度と最高温度と の平均温度を有する環境下において、前記半導体ウェハおよび前記スペーストラン スフォーマがそれぞれ有する前記電極パッドの中央部付近に接触することを特徴と するプローブカード。
[2] 前記スペーストランスフォーマに固着され、当該スペーストランスフォーマと前記プ ローブヘッドとの位置決めを行う複数の位置決めピンを備え、 前記プローブヘッドは、前記複数の位置決めピンをそれぞれ挿通する複数の位置 決め孔を有し、この複数の位置決め孔のうち少なくとも一つは、長手方向の長さが前 記位置決めピンの径よりも大きい長孔形状をなすことを特徴とする請求項 1記載のプ ローブカード。
[3] 検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的 に接続するプローブカードであって、
導電性材料から成り、前記半導体ウェハが有する電極パッドに接触して電気信号 の入力または出力を行う複数のプローブと、
前記複数のプローブを収容保持するプローブヘッドと、
前記回路構造に対応する配線パターンを有する基板と、
前記プローブヘッドに積層され、前記基板が有する前記配線パターンの間隔を変 えて中継し、この中継した配線に対応して前記プローブヘッドと対向する側の表面に 設けられた電極パッドを有するスペーストランスフォーマと、
前記スペーストランスフォーマに固着され、当該スペーストランスフォーマと前記プ ローブヘッドとの位置決めを行う複数の位置決めピンと、 を備え、
前記プローブヘッドは、前記複数の位置決めピンをそれぞれ挿通する複数の位置 決め孔を有し、この複数の位置決め孔のうち少なくとも一つは、長手方向の長さが前 記位置決めピンの径よりも大きい長孔形状をなすことを特徴とするプローブカード。
[4] 前記プローブヘッドの表面は中心対称な形状をなし、この表面の中心を通過する 対角線の両端付近に一対の位置決めピンが挿通され、この一対の位置決めピンの 一方を挿通する位置決め孔は、前記対角線に平行な方向の長さが前記位置決めピ ンの径よりも大きいことを特徴とする請求項 2または 3記載のプローブカード。
[5] 前記プローブヘッドの表面は中心対称な形状をなし、この表面の中心に対して対 称な位置に複数の位置決めピンが挿通され、各位置決めピンを挿通する位置決め 孔は、前記表面の中心力 放射状に広がっていく径方向の長さが前記位置決めピン の径よりも大きいことを特徴とする請求項 2または 3記載のプローブカード。
[6] 前記基板に装着されて前記基板を補強する補強部材と、
導電性材料カゝら成り、前記基板と前記スペーストランスフォーマとの間に介在して前 記基板の配線を中継するインターポーザと、
前記基板に固着され、前記インタポーザおよび前記スペーストランスフォーマに圧 力を加えて保持する保持部材と、
前記保持部材に固着され、前記プローブヘッドの表面であって前記複数のプロ一 ブが突出する表面の縁端部近傍を全周に渡って前記基板の方向へ押さえ付けるリ 一フスプリングと、
をさらに備えたことを特徴とする請求項 1〜3のいずれか一項記載のプローブカード
PCT/JP2006/325431 2005-12-28 2006-12-20 プローブカード Ceased WO2007077743A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP06835051A EP1970715A4 (en) 2005-12-28 2006-12-20 PROBE CARD
US12/087,244 US7795892B2 (en) 2005-12-28 2006-12-20 Probe card
CN2006800492122A CN101346633B (zh) 2005-12-28 2006-12-20 探针卡
TW095149161A TWI355704B (en) 2005-12-28 2006-12-27 Probe card

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-380380 2005-12-28
JP2005380380A JP4842640B2 (ja) 2005-12-28 2005-12-28 プローブカードおよび検査方法

Publications (1)

Publication Number Publication Date
WO2007077743A1 true WO2007077743A1 (ja) 2007-07-12

Family

ID=38228099

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/325431 Ceased WO2007077743A1 (ja) 2005-12-28 2006-12-20 プローブカード

Country Status (8)

Country Link
US (1) US7795892B2 (ja)
EP (1) EP1970715A4 (ja)
JP (1) JP4842640B2 (ja)
KR (1) KR101010948B1 (ja)
CN (1) CN101346633B (ja)
MY (1) MY146841A (ja)
TW (1) TWI355704B (ja)
WO (1) WO2007077743A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019021749A1 (ja) * 2017-07-24 2019-01-31 株式会社ヨコオ 検査治具

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1959260B1 (en) * 2005-12-05 2019-05-29 NHK Spring Company Limited Probe card
WO2008126601A1 (ja) * 2007-03-14 2008-10-23 Nhk Spring Co., Ltd. プローブカード
JP5326240B2 (ja) * 2007-08-24 2013-10-30 富士通株式会社 プローブボードおよび電子デバイスの検査方法
JP5188161B2 (ja) * 2007-11-30 2013-04-24 東京エレクトロン株式会社 プローブカード
JP2009133722A (ja) 2007-11-30 2009-06-18 Tokyo Electron Ltd プローブ装置
JP5288248B2 (ja) * 2008-06-04 2013-09-11 軍生 木本 電気信号接続装置
US8622752B2 (en) 2011-04-13 2014-01-07 Teradyne, Inc. Probe-card interposer constructed using hexagonal modules
US8957691B2 (en) * 2011-10-21 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Probe cards for probing integrated circuits
DE102012016449A1 (de) * 2012-08-16 2014-03-13 Feinmetall Gmbh Prüfkopf für die elektrische Prüfung eines Prüflings
DE102013008324A1 (de) * 2013-05-08 2014-11-13 Feinmetall Gmbh Elektrische Kontaktiervorrichtung
JP6259590B2 (ja) * 2013-06-12 2018-01-10 株式会社日本マイクロニクス プローブカード及びその製造方法
JP6628994B2 (ja) * 2015-07-03 2020-01-15 三菱重工業株式会社 構造体
JP6553472B2 (ja) * 2015-09-30 2019-07-31 株式会社ヨコオ コンタクタ
JP6615680B2 (ja) * 2016-04-08 2019-12-04 株式会社日本マイクロニクス プローブカード
JP6872943B2 (ja) * 2017-03-24 2021-05-19 株式会社日本マイクロニクス 電気的接続装置
USD843356S1 (en) * 2017-04-12 2019-03-19 Kymeta Corporation Antenna
JP7101457B2 (ja) 2017-04-13 2022-07-15 株式会社日本マイクロニクス 電気的接続装置
JP7075725B2 (ja) 2017-05-30 2022-05-26 株式会社日本マイクロニクス 電気的接続装置
KR102367037B1 (ko) * 2017-06-21 2022-02-24 도쿄엘렉트론가부시키가이샤 검사 시스템
CN110531125B (zh) * 2018-05-23 2022-05-17 旺矽科技股份有限公司 空间转换器、探针卡及其制造方法
JP7129261B2 (ja) * 2018-07-27 2022-09-01 キオクシア株式会社 試験装置
TWI689731B (zh) * 2019-03-18 2020-04-01 中華精測科技股份有限公司 探針卡測試裝置及其訊號轉接模組
JP7198127B2 (ja) * 2019-03-20 2022-12-28 株式会社アドバンテスト インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
JP7471778B2 (ja) * 2019-03-29 2024-04-22 株式会社日本マイクロニクス プローブカード
TWI750552B (zh) * 2019-12-16 2021-12-21 旺矽科技股份有限公司 可定位之探針卡及其製作方法
CN113430495B (zh) * 2021-06-11 2022-12-09 北京北方华创微电子装备有限公司 一种半导体工艺设备
JP2025117042A (ja) * 2024-01-30 2025-08-12 株式会社日本マイクロニクス プローブおよび電気的接続装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294635U (ja) * 1985-12-04 1987-06-17
JPS63293845A (ja) 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子検査装置
JPH07270816A (ja) 1994-04-01 1995-10-20 Enplas Corp 液晶パネル検査用コンタクト装置
JP2000241454A (ja) 1999-02-23 2000-09-08 Mitsubishi Electric Corp 高温テスト用プローブカード及びテスト装置
JP2001007167A (ja) * 1999-06-23 2001-01-12 Matsushita Electric Ind Co Ltd 検査用基板の製造方法
JP2001007168A (ja) 1999-06-23 2001-01-12 Matsushita Electric Ind Co Ltd 検査用基板
JP2004119945A (ja) * 2002-09-30 2004-04-15 Japan Electronic Materials Corp インターポーザ
US20040257098A1 (en) 2003-06-19 2004-12-23 Katsuhiko Satou Probe card
WO2005114228A1 (ja) * 2004-05-24 2005-12-01 Tokyo Electron Limited 積層基板及びプローブカード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294635A (ja) * 1985-10-22 1987-05-01 三井建設株式会社 コンクリ−ト柱の施工法
JPH08139142A (ja) * 1994-11-09 1996-05-31 Tokyo Electron Ltd プローブ装置
JP2003240801A (ja) 2002-02-14 2003-08-27 Japan Electronic Materials Corp 半導体ウエハ、半田バンプ測定用プローブ及びそれを用いた垂直型プローブカード
KR100496583B1 (ko) * 2002-11-02 2005-06-22 윤수 반도체 검사용 프로브카드
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
JP2008145238A (ja) * 2006-12-08 2008-06-26 Micronics Japan Co Ltd 電気接続器及びこれを用いた電気的接続装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6294635U (ja) * 1985-12-04 1987-06-17
JPS63293845A (ja) 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子検査装置
JPH07270816A (ja) 1994-04-01 1995-10-20 Enplas Corp 液晶パネル検査用コンタクト装置
JP2000241454A (ja) 1999-02-23 2000-09-08 Mitsubishi Electric Corp 高温テスト用プローブカード及びテスト装置
JP2001007167A (ja) * 1999-06-23 2001-01-12 Matsushita Electric Ind Co Ltd 検査用基板の製造方法
JP2001007168A (ja) 1999-06-23 2001-01-12 Matsushita Electric Ind Co Ltd 検査用基板
JP2004119945A (ja) * 2002-09-30 2004-04-15 Japan Electronic Materials Corp インターポーザ
US20040257098A1 (en) 2003-06-19 2004-12-23 Katsuhiko Satou Probe card
WO2005114228A1 (ja) * 2004-05-24 2005-12-01 Tokyo Electron Limited 積層基板及びプローブカード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1970715A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019021749A1 (ja) * 2017-07-24 2019-01-31 株式会社ヨコオ 検査治具
JPWO2019021749A1 (ja) * 2017-07-24 2020-05-28 株式会社ヨコオ 検査治具
JP7240317B2 (ja) 2017-07-24 2023-03-15 株式会社ヨコオ 検査治具

Also Published As

Publication number Publication date
JP4842640B2 (ja) 2011-12-21
US20090167335A1 (en) 2009-07-02
JP2007178405A (ja) 2007-07-12
EP1970715A1 (en) 2008-09-17
CN101346633A (zh) 2009-01-14
EP1970715A4 (en) 2012-10-03
MY146841A (en) 2012-09-28
US7795892B2 (en) 2010-09-14
TW200735247A (en) 2007-09-16
TWI355704B (en) 2012-01-01
KR20080079289A (ko) 2008-08-29
KR101010948B1 (ko) 2011-01-25
CN101346633B (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
WO2007077743A1 (ja) プローブカード
JP4823667B2 (ja) プローブカード
JP4979214B2 (ja) プローブカード
KR100945519B1 (ko) 프로브 카드
JP5426161B2 (ja) プローブカード
JP4704426B2 (ja) 電気的接続装置、その製造方法および電気的接続装置
JP5714817B2 (ja) プローブカード
JP5426365B2 (ja) プローブカード
JP4745060B2 (ja) プローブカード
JP5190195B2 (ja) 電気的接続装置
US7489148B2 (en) Methods for access to a plurality of unsingulated integrated circuits of a wafer using single-sided edge-extended wafer translator
WO2008015962A1 (fr) Mécanisme de réglage du parallélisme d&#39;une carte sonde
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
JP2003007782A (ja) プローブおよびプローブ装置
KR101115958B1 (ko) 프로브 카드
JP6084882B2 (ja) プローブ組立体及びプローブ基板
JP2003142537A (ja) 半導体装置の検査装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680049212.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020087015549

Country of ref document: KR

REEP Request for entry into the european phase

Ref document number: 2006835051

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12008501568

Country of ref document: PH

Ref document number: 2006835051

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12087244

Country of ref document: US