[go: up one dir, main page]

WO2006093016A1 - プリント基板及びその製造方法 - Google Patents

プリント基板及びその製造方法 Download PDF

Info

Publication number
WO2006093016A1
WO2006093016A1 PCT/JP2006/303282 JP2006303282W WO2006093016A1 WO 2006093016 A1 WO2006093016 A1 WO 2006093016A1 JP 2006303282 W JP2006303282 W JP 2006303282W WO 2006093016 A1 WO2006093016 A1 WO 2006093016A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
printed circuit
conductive material
circuit pattern
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/303282
Other languages
English (en)
French (fr)
Inventor
Takashi Kawakami
Nobuyuki Saso
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SO-KEN Co Ltd
SO KEN Co Ltd
Original Assignee
SO-KEN Co Ltd
SO KEN Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SO-KEN Co Ltd, SO KEN Co Ltd filed Critical SO-KEN Co Ltd
Priority to JP2007505875A priority Critical patent/JPWO2006093016A1/ja
Priority to EP06714422A priority patent/EP1855515A1/en
Priority to US11/884,960 priority patent/US20080314623A1/en
Publication of WO2006093016A1 publication Critical patent/WO2006093016A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/038Textiles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Definitions

  • the present invention relates to a printed circuit board suitable for use in flat cables, flat antennas, semiconductor device equipment, semiconductor sockets, etc. for information equipment, electronic equipment, portable equipment, automobile parts, aerospace equipment, and the like, and a method for manufacturing the same. About.
  • a conventional printed circuit board P has a thin copper plate 3 adhered to the surface of a resin substrate 1 with an adhesive 2, and a photosensitive emulsion is coated on the surface, not shown, and exposed. ⁇ Development etching is applied to form a circuit pattern or circuit.
  • An insulating film must be formed on a printed circuit board in which a circuit circuit is formed of a conductive material on a porous sheet or foil, but this insulating material uses a hard epoxy resin. Flexibility is poor and bending can cause cracks.
  • a structure in which an insulating layer is provided by attaching a polyester film, a polyimide film, or the like is used. However, this still caused the problem that the flexibility, which was the original technical solution, was not viable.
  • Patent Document 1 Japanese Patent No. 2799411
  • the present invention has been made in view of the above-mentioned problems, and provides a printed board and a method for manufacturing the same, which eliminate the above-mentioned drawbacks of the prior art.
  • the above-mentioned problem is characterized in that an organic polymer film is formed as an insulating thin film by vapor deposition polymerization on a circuit pattern made of a conductive material formed on a porous sheet or foil made of a non-conductive material. This is solved by a printed circuit board.
  • a second substrate having a second predetermined circuit pattern formed on a porous second sheet or foil made of a material, at least a part of the first predetermined pattern, and the second predetermined circuit The first substrate and the second substrate are stacked one above the other so that at least a part of the pattern is substantially in contact with each other, and vapor deposition polymerization is performed on the first and second predetermined circuit patterns.
  • the total thickness including the insulating film is very small, the flexibility is very good, and it can be folded even in a narrow space. Bending is easy, and the overall circuit configuration can be made easy and compact.
  • FIG. 1 is a partial perspective view of a net as a sheet applied to the first embodiment.
  • FIG. 2 is a cross-sectional view showing a first step of a printed circuit board manufacturing step according to the first embodiment.
  • FIG. 3 is a sectional view showing a second step of the printed circuit board manufacturing process according to the first embodiment.
  • FIG. 4 is a sectional view showing a third step of the printed circuit board manufacturing process according to the first embodiment.
  • FIG. 5 is a sectional view showing a fourth step of the printed circuit board manufacturing step according to the first embodiment.
  • FIG. 6 is a plan view showing an example of a circuit pattern.
  • FIG. 7 is a cross-sectional view of the printed circuit board according to the first embodiment (for comparison, the conventional insulating layer is indicated by a two-dot chain line).
  • FIG. 8 is a cross-sectional view showing a printed circuit board manufacturing process according to the second embodiment.
  • FIG. 9 is a sectional view showing a modified example of the printed circuit board according to the first embodiment.
  • FIG. 10 is a sectional view showing a modification of the printed circuit board according to the second embodiment.
  • FIG. 11 is a schematic diagram of a vapor deposition polymerization apparatus applied to both embodiments of the present invention.
  • FIG. 12 is a partial plan view showing a modification of the sheet of the present invention.
  • FIG. 13 is a cross-sectional view of a conventional printed circuit board.
  • FIG. 1 is a force showing a net 10 as a porous sheet made of a non-conductive material applied to the first and second embodiments of the present invention.
  • a photosensitive agent or a photoresist 14 is applied to the upper and lower surfaces of the net 10.
  • a photomask having a predetermined pattern formed on the top is exposed close to the photomask, and formed to form a predetermined pattern (opening) 16 on the photosensitive agent 14 (FIG. 3).
  • Copper (Cu) 18 is electrolessly plated in the pattern openings 16 as a conductive material as shown in FIG.
  • the plating product of FIG. 4 is immersed in a solution containing Cu ions, and an electric current is passed to grow copper 20 on the previous plating 18 (electrolytic plating).
  • a circuit pattern with a desired thickness can be obtained by adjusting the time during which electricity flows (Fig. 5).
  • Figure 6 shows an example of a circuit pattern.
  • a polymer film can be formed only on the substrate surface facing the evaporation source. Therefore, the substrate 32 and the vacuum chamber wall 30 are heated to about the vaporization temperature of the monomer (200 ° C.), and two kinds of monomers are introduced into this as shown in FIG.
  • a method of forming a polyimide film on the surface of a complex shape by heating and introducing to a temperature at which the saturated vapor pressure of the monomer is equal has been developed (omnidirectional simultaneous vapor deposition polymerization).
  • Fig. 11 shows that PMDA34 (pyromellitic anhydride) and ODA (oxygen) are used as monomers.
  • 2 phosphorus 36 is introduced into the tank 30.
  • the substrate 32 is composed of the substrate P ′ [network 10 + circuit pattern (18, 20) of FIG. If the photoresist layer 14 is removed] in the tank 30, a polyimide film is formed on the front and back surfaces simultaneously in a short time.
  • FIG. 7 shows the force showing the insulating material-coated substrate P ⁇ thus obtained.
  • an insulating film was formed of an epoxy material M as shown by a two-dot chain line.
  • the total thickness t of the printed circuit board P ⁇ is about 40.
  • the total thickness t ′ is about 1 ⁇ m.
  • the force circuit pattern (18, 20) indicated by the polyimide film by the dotted line m is about 1. Note that in FIG. 7, the thickness of the epoxy material M is greatly reduced in order to make the drawing easier to distribute. In the figure, the overall ratio is ignored.
  • FIG. 9 shows a second embodiment of the present invention.
  • the printed circuit boards created in the first embodiment are stacked one above the other.
  • the circuit pattern may be the same as or different from 1, but the same case is illustrated here.
  • the arrow indicates the direction of the pressing force.
  • Corresponding circuit portions 20, 20 ′ are pressed.
  • circuit parts (20, 20 ') on the opposite sides of the circuit patterns (18, 20) (18', 20 ') are in substantial contact as shown in the figure.
  • Both substrates P, P with adhesive Q are in substantial contact as shown in the figure.
  • An integrated printed circuit board P, P has a polyimide layer formed on the entire surface by the apparatus shown in FIG.
  • the monomer also penetrates from the direction perpendicular to the paper surface, and it is shown closely, but it also penetrates into the gaps and pores between the adhesive Q and part of the circuit pattern to form a polyimide film.
  • FIG. 10 is a cross-sectional view showing a modified example of the printed circuit board according to the second embodiment of the present invention.
  • circuit patterns are also manufactured in the same manner as the printed circuit board of the first embodiment. However, as shown in Fig. 10, the upper circuit pattern and the lower circuit pattern are partially overlapped when vertically stacked. There is a pattern part (50, 50 ') that does not touch considerably. If the adhesive Q is applied as shown in the figure, the upper and lower printed circuit boards P, P are integrated together.
  • polyimide can be easily vapor-deposited on the entire surface by using the vapor deposition polymerization apparatus shown in FIG. Printed circuit board P
  • Polyimide can be easily deposited on the entire surface of the circuit pattern and net 10, 10 'on the bottom side of 2'.
  • copper is used as the conductive material for forming the circuit pattern.
  • the present invention is not limited to this, and other conductive members such as aluminum (A1) and gold (Au) are used. Also good.
  • Ni nickel
  • Z or gold are used to prevent oxidation on the copper surface as a circuit pattern.
  • Au may be marked.
  • the circuit pattern of the present invention includes such a case.
  • a force using a liquid crystal polymer as a material constituting the network 10 may be another non-conductive material such as polyester.
  • polyimide is used as the organic polymer obtained by vapor deposition polymerization
  • organic polymers obtained by other vapor deposition polymerization such as polyurea and polyamide, may be used. Varying the type of monomer, vapor-deposited polymers of various organic polymers can be obtained and used according to their properties.
  • a net 10 made of a liquid crystal polymer material knitted with weft and warp is used as a sheet, but instead of this, a foil S made of a non-conductive material is used as shown in FIG. It is also possible to use the one with many small through holes b formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Textile Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

 非常にフレキシブルなプリント基板を得ること。  非導電性の材料で成る多孔質性シート又は箔に形成した導電性材料で成る回路パターン上に蒸着重合法により有機高分子膜を絶縁薄膜として形成したプリント基板、または、非導電性の多孔質性シートまたは箔にフォトレジスト層を形成する工程;前記所定フォトレジスト層に露光、現像により所定の回路パターンを形成する工程;前記回路パターンに導電性材料をメッキする工程;前記フォトレジスト層を除去する工程;及び、前記導電性の材料で成る回路パターン上に蒸着重合法により有機高分子材を絶縁薄膜として蒸着させる工程;から成るプリント基板の製造方法、によって達成する。

Description

プリント基板及びその製造方法
技術分野
[0001] 本発明は情報機器、電子機器、携帯機器、自動車部品、航空宇宙機器、などのフ ラットケーブルや平面アンテナ、或いは半導体デバイス機器、半導体ソケットなどに 用いて好適なプリント基板及びその製造方法に関する。
背景技術
[0002] 従来のプリント基板 Pは、図 13に示すように榭脂基板 1の表面に接着剤 2により薄い 銅板 3を接着し、更にその表面に、図示せずとも感光乳剤を塗布し、露光 ·現像エツ チングを施し、回路パターンもしくはサーキット回路を形成している。
[0003] しかし、折り曲げて用いる場合には薄い銅板 3が剥がれ易ぐそれを防止するため 接着剤 2を強固にすると、この接着剤 2の層がプリント基板 Pを折り曲げたときに亀裂 を生じやすく導電性が損なわれてしまうことが多力つた。また、ドリルで孔を貫通させ る作業工程が極めて時間を要してしまう問題点があった。
[0004] このような問題点を解決するために、特許文献 1に開示されている多孔質性のシー トを開いて、回路パターンを形成したが、新たな問題点が生じた。
[0005] 多孔質性のシートもしくは箔に導電性物質でサーキット回路を形成したプリント基板 には絶縁膜を形成しなければならな 、が、この絶縁物質は硬質のエポキシ榭脂を用 いた場合、柔軟性が悪く折り曲げると亀裂が入ることがある。またはポリエステルフィ ルム、ポリイミドフィルム等を付着させて絶縁層を設ける構造にした。しかし、これでも 本来の技術解決目的であるフレキシブル性が生力されない問題が生じた。
[0006] 特許文献 1 :特許第 2799411号公報
発明の開示
発明が解決しょうとする課題
[0007] 本発明は上述の問題を鑑みてなされ、上記従来技術の欠点を除去するプリント基 板及びその製造方法を提供することにある。
課題を解決するための手段 [0008] 上記課題は「非導電性の材料で成る多孔質性シート又は箔に形成した導電性材料 で成る回路パターン上に蒸着重合法により有機高分子膜を絶縁薄膜として形成した ことを特徴とするプリント基板」によって解決される。
[0009] また、以上の課題は、「非導電性の材料で成る多孔質性の第 1のシートまたは箔に 第 1の所定の回路パターンを形成させた第 1の基板と、非導電性の材料で成る多孔 質性の第 2のシートまたは箔に第 2の所定の回路パターンを形成させた第 2の基板と を、前記第 1の所定のパターンの少なくとも一部と前記第 2の所定のパターンの少なく とも一部とが相当接するように前記第 1の基板と前記第 2の基板とを上下に重ねて一 体化され、前記第 1、第 2の所定の回路パターン上に蒸着重合法により有機高分子 膜を絶縁薄膜として形成されていることを特徴とするプリント基板」によって解決される
[0010] また、以上の課題は、「(A)非導電性の多孔質性シートまたは箔にフォトレジスト層 を形成する工程;
(B)前記所定のフォトレジスト層に露光、現像により所定の回路パターンを形成する 工程;
(C)前記回路パターンに導電性材料をメツキする工程;
(D)前記フォトレジスト層を除去する工程;及び
(E)前記導電性の材料で成る回路パターン上に蒸着重合法により有機高分子材を 絶縁薄膜として蒸着させる工程;から成ることを特徴とするプリント基板の製造方法」 によって解決される。
[0011] また、以上の課題は、「(A)非導電性の多孔質性シートまたは箔にフォトレジスト層 を形成する工程;
(B)前記所定のフォトレジスト層に露光、現像により所定の回路パターンを形成する 工程;
(C)前記回路パターンに導電性材料をメツキする工程;
(D)前記フォトレジスト層を除去する工程;
(E)前記メツキ工程の後に更に前記導電性の材料の回路パターン上に前記導電性 の材料と同じ導電性の材料をメツキして、前記回路パターンの厚さを所定の大きさと する工程;及び
(F)前記導電性の材料で成る回路パターン上に蒸着重合法により有機高分子材を 絶縁薄膜として蒸着させる工程;
力も成ることを特徴とするプリント基板の製造方法」によって解決される。
発明の効果
[0012] 本発明のプリント基板及びその製造方法によれば、絶縁膜を含めた全体の厚さが 非常に小さくなり、柔軟性 (Flexibility)が非常によくなり、狭い機器内の空間内でも折 り曲げが容易に行われ、全体的な回路構成を容易かつコンパクトにすることができる 図面の簡単な説明
[0013] [図 1]第 1実施形態に適用されるシートとしての網の部分斜視図。
[図 2]第 1実施形態によるプリント基板の製造工程の第 1工程を示す断面図。
[図 3]第 1実施形態によるプリント基板の製造工程の第 2工程を示す断面図。
[図 4]第 1実施形態によるプリント基板の製造工程の第 3工程を示す断面図。
[図 5]第 1実施形態によるによるプリント基板の製造工程の第 4工程を示す断面図。
[図 6]回路パターンの一例を示す平面図。
[図 7]第 1実施形態によるプリント基板の断面図(比較のため従来の絶縁層は 2点鎖 線で示す)。
[図 8]第 2実施形態によるプリント基板の製造工程を示す断面図。
[図 9]第 1実施形態によるプリント基板の変形例を示す断面図。
[図 10]第 2実施形態によるプリント基板の変形例を示す断面図。
[図 11]本発明の両実施の形態に適用される蒸着重合装置の模式図。
[図 12]本発明のシートの変形例を示す部分平面図。
[図 13]従来のプリント基板の断面図。
符号の説明
[0014] 10 網
14 フォトレジスト
18 銅 20 銅
m ポリイミド
60 蒸着重合装置
発明を実施するための最良の形態
[0015] 以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に 説明する。
[0016] 図 1は本発明の第 1及び第 2の実施の形態に適用される非導電性の材料で成る多 孔質性のシートとしての網 10を示す力 液晶ポリマーで成る横糸 11と縦糸 12とから 成っている。
[0017] 図 2に示すように、網 10の上下面に感光剤もしくはフォトレジスト 14を塗布する。図 示しな 、が上方に所定のパターンを形成させたフォトマスクを近接させて露光し、現 像して所定のパターン(開口) 16を感光剤 14に形成する(図 3)。
[0018] このパターン開口 16に導電性の材料として銅 (Cu)18を図 4に示すように無電解メッ キする。
[0019] 更に、 Cuイオンを含む溶液中に図 4のメツキ物を浸漬して電流を流して先のメツキ 1 8上に銅 20を成長させる(電解メツキ)。電気を流す時間の調整により所望の厚さの 回路パターンを得ることができる(図 5)。図 6は回路パターンの一例を示す。
[0020] 次いで、感光剤 14をエッチング液で除去する。よって網 10の上に銅材で成る回路 パターンが得られる。なお、図 5では以下、図を分力りやすくするために感光剤 14を 除去した後は網 10のメツキ以外の部分が露出するのである力 シート 10として同一 の形状を保つものとする。実際は図 7又は図 9に示すようになる。
[0021] ここで図 11を参照して、本発明に適用される蒸着重合装置 60について説明する。
[0022] 通常の蒸着重合法では、蒸発源に対向した基板面にしか高分子膜を形成できない 。そこで、基板 32及び真空槽壁 30をモノマーの蒸発温度程度 (200°C)に加熱してお き、この中に 2種類のモノマーを図 11に示すように導入する。モノマーの飽和蒸気圧 が等しくなる温度に加熱、導入して複雑形状の表面にポリイミド膜を形成する方法が 開発されて ヽる (全方向同時蒸着重合)。
[0023] 図 11にお!/、てモノマーとして PMDA34 (無水ピロメリト酸)及び ODA (ォキシジァ 二リン) 36が槽 30内に導入される。
[0024] 1種類のモノマーだけを導入した場合には、真空槽壁 30及び基板 32上にモノマー は付着できず、再蒸発して排気されるが、 2種類のモノマーを同時に導入すると、両 者が基板上で反応して蒸気圧の低い二量体や三量体となり基板 32上に付着し、更 に反応して高重合体へと成長する。未反応モノマー分子が真空槽壁面全体から再 蒸発するため均一な膜厚分布の薄膜が得られる。このようにして、複雑形状の基板、 部品などに均一な膜厚のポリイミド膜を被覆することができる。
[0025] 蒸着重合法は、モノマーの輸送を通常の真空昇華精製するプロセスと同じ手法で 行うことから、生成する膜の純度が高ぐし力も溶媒の添加'除去 ·回収などの工程が なく(無公害)、不純物の混入が極めて少ない膜が得られる。また、基板表面の凸凹 形状に忠実に膜が成長するため、細孔の内面でも均一に成膜できる。
[0026] 図 11において、基板 32として図 5の基板 P'〔網 10 +回路パターン(18、 20)で成る 。フォトレジスト層 14は除去されている〕を槽 30内に設置すれば表裏面が同時に短 時間にポリイミド膜が形成される。
[0027] 図 7はこうして得られた絶縁材被覆基板 P〃を示す力 従来は例えば 2点鎖線で示 すようにエポキシ材 Mで絶縁膜を形成していた。この場合、プリント基板 P〃の全体厚 さ tは約 40 であった力 本発明の実施の形態によれば全体厚さ t'は約 1 μとされる。 図 7では、点線 mでポリイミド膜が示されている力 回路パターン(18、 20)をカ卩えても 約 1 である。なお、図 7ではエポキシ材 Mの厚さは図を分力りやすくするために大幅 に縮小して図示している。また、図では全体的な割合は無視するものとする。
[0028] なお、平面的に見れば網 10の目開きしている部分がかなり残存している。こうして 得られたプリント基板 ΡΊま非常にフレキシブルなものとなる。橈みやすぐ曲げる部分 のある回路構成も通常のポリビニールの袋シートの如く容易に行われる。また、ポリイ ミド mは耐熱性が良 、ので (例えば熱変形が小さ!/、)、種々の加工が容易となる。
[0029] 本発明の第 1の実施の形態によれば、更に図 9においてポリイミドの薄膜 mの上に 導電性の材料 (例えばアルミニウム)がスパッタされて、アルミニウム膜 nが形成される 。これにより、外部から内部への、及び内部力 外部への電磁波シールドを行うことが できる。 [0030] 図 8は本発明の第 2の実施形態を示すが、本形態では第 1の実施形態で作成した プリント基板が上下に重ねられる。上方のプリント基板 P
2は下方のプリント基板 P
1とは 回路パターンは同一であってもよいし、異なっていてもよいが、ここでは同一の場合を 図示する。矢印は押圧力の方向を示す。相当接する回路部 20、 20'は圧接される。
[0031] 回路パターン(18、 20) (18'、 20')の相対する側の回路部(20、 20')は図示するよ うに相当接している。接着材 Qで両基板 P、 P
1 2は一体ィ匕されている。
[0032] 一体化したプリント基板 P、 Pは図 11の装置によりポリイミド層が全表面に形成され
1 2
る。紙面に対し垂直方向からもモノマーが侵入し、密接して図示しているが接着剤 Q と回路パターン一部との間の隙間、細孔内にも侵入し、ポリイミド膜を形成する。
[0033] 図 10は本発明の第 2の実施の形態によるプリント基板の変形例を示す断面図であ る。本変形例では、第 1のプリント基板 P 'に形成される回路パターン(38、 40、 50)と
1
、上方の第 2のプリント基板 Pに形成される回路パターン(38'、 40'、 50')とは異なる
2
[0034] これら回路パターンも上記第 1実施の形態のプリント基板と同様に製造されるが、図 10で示すように、上下に重ねるときに上の回路パターンと下の回路パターンとで部分 的に相当接しないパターン部(50、 50')がある。接着剤 Qは図示するように塗布すれ ば上下のプリント基板 P、 Pは一体ィ匕される。
1 2
[0035] この場合も図 11の蒸着重合装置を使用すれば簡単に全表面にポリイミドを重合蒸 着させることができる。プリント基板 P
1 'の上面側及びプリント基板 P
2 'の下面側の回路 パターン及び網 10、 10'の全面にも容易にポリイミドを蒸着させることができる。
[0036] なお、接着剤 Qは図示ではパターンの一部 (40、 40'、 50')に密に接触しているが、 これらの間に隙間があっても何ら問題なぐこれら隙間にもポリイミド膜が形成される。
[0037] 以上、本発明の実施の形態について説明したが、勿論、本願発明はこれらに限定 されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
[0038] 例えば、以上の実施の形態では回路パターンを形成する導電性の材料として銅を 用いたが、これに限ることなく他の導電部材、例えばアルミニウム (A1)や金 (Au)であつ てもよい。
[0039] また、回路パターンとしての銅表面に酸ィ匕防止のためにニッケル (Ni)及び Z又は金 (Au)をメツキするようにしてもよい。本発明の回路パターンにはこのような場合も含む ものとする。
[0040] また、以上の実施の形態では網 10を構成する材料として液晶ポリマーを用いた力 他の非導電性の材料、例えばポリエステルを用いてもよ 、。
[0041] また、蒸着重合させて得られる有機高分子としてポリイミドを用いたが、他の蒸着重 合させて得られる有機高分子、例えばポリ尿素やポリアミドであってもよい。モノマー の種類を変えて、種々の有機高分子の蒸着重合物が得られ、その特性に応じて用 いることがでさる。
[0042] 更に、以上の実施の形態では、シートとして液晶ポリマー材を横糸、縦糸で編んだ 網 10を用いたがこれに代えて図 12に示すように非導電性の材料で成る箔 Sに多数 の小貫通孔 bを形成させたものを用いてもょ ヽ。

Claims

請求の範囲
[1] 非導電性の材料で成る多孔質性シート又は箔に形成した導電性材料で成る回路 ノ^ーン上に蒸着重合法により有機高分子膜を絶縁薄膜として形成した
ことを特徴とするプリント基板。
[2] 前記有機高分子は、ポリイミド、ポリアミド及びポリ尿素の 、ずれかである
ことを特徴とする請求の範囲第 1項に記載のプリント基板。
[3] 前記絶縁薄膜の上に金属薄膜を形成した
ことを特徴とする請求の範囲第 1項または請求の範囲第 2項に記載のプリント基板。
[4] 非導電性の材料で成る多孔質性の第 1のシートまたは箔に第 1の所定の回路バタ ーンを形成させた第 1の基板と、非導電性の材料で成る多孔質性の第 2のシートまた は箔に第 2の所定の回路パターンを形成させた第 2の基板とを、前記第 1の所定のパ ターンの少なくとも一部と前記第 2の所定のパターンの少なくとも一部とが相当接する ように前記第 1の基板と前記第 2の基板とを上下に重ねて一体化され、前記第 1、第 2 の所定の回路パターン上に蒸着重合法により有機高分子膜を絶縁薄膜として形成さ れている
ことを特徴とするプリント基板。
[5] 前記第 1、第 2の基板の上方または下方に、同様にして更に第 3、第 4· · ·第 n番目 の基板が上下に重ねられ、これら第 1、第 2、第 3、第 4 · · ·第 n番目(n≥3)の基板は 一体化されている
ことを特徴とする請求の範囲第 4項に記載のプリント基板。
[6] 前記有機高分子膜はポリイミド、ポリアミド及びポリ尿素のいずれかである
ことを特徴とする請求の範囲第 4項または請求の範囲第 5項に記載のプリント基板。
[7] 前記絶縁薄膜の上に金属薄膜を形成させて 、る
ことを特徴とする請求の範囲第 4項乃至請求の範囲第 6項のいずれかに記載のプリ ント基板。
[8] (A)非導電性の多孔質性シートまたは箔にフォトレジスト層を形成する工程;
(B)前記所定のフォトレジスト層に露光、現像により所定の回路パターンを形成する 工程; (c)前記回路パターンに導電性材料をメツキする工程;
(D)前記フォトレジスト層を除去する工程;及び
(E)前記導電性の材料で成る回路パターン上に蒸着重合法により有機高分子材を 絶縁薄膜として蒸着させる工程;
から成ることを特徴とするプリント基板の製造方法。
[9] (A)非導電性の多孔質性シートまたは箔にフォトレジスト層を形成する工程;
(B)前記所定のフォトレジスト層に露光、現像により所定の回路パターンを形成する 工程;
(C)前記回路パターンに導電性材料をメツキする工程;
(D)前記フォトレジスト層を除去する工程;
(E)前記メツキ工程の後に更に前記導電性の材料の回路パターン上に前記導電 性の材料と同じ導電性の材料をメツキして、前記回路パターンの厚さを所定の大きさ とする工程;及び
(F)前記導電性の材料で成る回路パターン上に蒸着重合法により有機高分子材を 絶縁薄膜として蒸着させる工程;
から成ることを特徴とするプリント基板の製造方法。
[10] 前記絶縁薄膜上に金属薄膜を形成する
ことを特徴とする請求の範囲第 8項または請求の範囲第 9項に記載のプリント基板の 製造方法。
[11] 前記有機高分子はポリイミド、ポリアミド及びポリ尿素のいずれかである
ことを特徴とする請求の範囲第 8項乃至請求の範囲第 10項のいずれかに記載のプリ ント基板の製造方法。
PCT/JP2006/303282 2005-02-28 2006-02-23 プリント基板及びその製造方法 Ceased WO2006093016A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007505875A JPWO2006093016A1 (ja) 2005-02-28 2006-02-23 プリント基板及びその製造方法
EP06714422A EP1855515A1 (en) 2005-02-28 2006-02-23 Printed board and method for manufacturing same
US11/884,960 US20080314623A1 (en) 2005-02-28 2006-02-23 Printed Circuit Board and Method for Manufacturing the Same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-053199 2005-02-28
JP2005053199 2005-02-28

Publications (1)

Publication Number Publication Date
WO2006093016A1 true WO2006093016A1 (ja) 2006-09-08

Family

ID=36941050

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/303282 Ceased WO2006093016A1 (ja) 2005-02-28 2006-02-23 プリント基板及びその製造方法

Country Status (7)

Country Link
US (1) US20080314623A1 (ja)
EP (1) EP1855515A1 (ja)
JP (1) JPWO2006093016A1 (ja)
KR (1) KR20070106500A (ja)
CN (1) CN101091422A (ja)
TW (1) TW200637447A (ja)
WO (1) WO2006093016A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010749A (ja) * 2015-06-22 2017-01-12 東京エレクトロン株式会社 積層封止膜形成方法および形成装置
WO2017199594A1 (ja) * 2016-05-20 2017-11-23 ソニー株式会社 配線構造および電子機器
WO2018123977A1 (ja) * 2016-12-28 2018-07-05 株式会社フジクラ 配線基板及び配線基板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102657B1 (ko) * 2009-12-09 2012-01-04 서울대학교산학협력단 프린팅과 기상증착중합법을 이용한 유연성 있는 유기반도체 소자
TWI675744B (zh) * 2015-01-22 2019-11-01 美商柯達公司 具有保護性聚合物塗層之導電物件、提供其之方法及包含其之電子裝置
US9650716B2 (en) * 2015-01-22 2017-05-16 Eastman Kodak Company Patterning continuous webs with protected electrically-conductive grids
CN105282986B (zh) * 2015-10-14 2018-06-26 苏州福莱盈电子有限公司 一种精细柔性线路板的生产工艺
JP7457567B2 (ja) * 2020-05-01 2024-03-28 アークレイ株式会社 電気化学式センサの製造方法、及び電気化学式センサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548243A (ja) * 1991-08-08 1993-02-26 Furukawa Electric Co Ltd:The 配線基板の製造方法
JP2799411B2 (ja) * 1996-04-08 1998-09-17 勝也 広繁 プリント導電シート
JP2002151811A (ja) * 2000-11-13 2002-05-24 Suzuki Sogyo Co Ltd 配線板用基板
JP2002361770A (ja) * 2001-06-11 2002-12-18 Toray Ind Inc カバーレイフィルム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548243A (ja) * 1991-08-08 1993-02-26 Furukawa Electric Co Ltd:The 配線基板の製造方法
JP2799411B2 (ja) * 1996-04-08 1998-09-17 勝也 広繁 プリント導電シート
JP2002151811A (ja) * 2000-11-13 2002-05-24 Suzuki Sogyo Co Ltd 配線板用基板
JP2002361770A (ja) * 2001-06-11 2002-12-18 Toray Ind Inc カバーレイフィルム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010749A (ja) * 2015-06-22 2017-01-12 東京エレクトロン株式会社 積層封止膜形成方法および形成装置
WO2017199594A1 (ja) * 2016-05-20 2017-11-23 ソニー株式会社 配線構造および電子機器
WO2018123977A1 (ja) * 2016-12-28 2018-07-05 株式会社フジクラ 配線基板及び配線基板の製造方法
JPWO2018123977A1 (ja) * 2016-12-28 2019-10-31 株式会社フジクラ 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US20080314623A1 (en) 2008-12-25
JPWO2006093016A1 (ja) 2008-08-07
KR20070106500A (ko) 2007-11-01
CN101091422A (zh) 2007-12-19
TW200637447A (en) 2006-10-16
EP1855515A1 (en) 2007-11-14

Similar Documents

Publication Publication Date Title
EP0122619B1 (en) Composite product having patterned metal layer and process
US6171714B1 (en) Adhesiveless flexible laminate and process for making adhesiveless flexible laminate
JP3570802B2 (ja) 銅薄膜基板及びプリント配線板
US20080095988A1 (en) Methods of patterning a deposit metal on a polymeric substrate
CN101065827B (zh) 多层阴影掩膜结构及其制造和使用方法
CA2001676A1 (en) Graded composition primer layer
WO2006093016A1 (ja) プリント基板及びその製造方法
CN101014231A (zh) 柔性覆金属箔层压板及其制造方法
KR101705078B1 (ko) 양면 금속적층 필름의 제조방법 및 그로부터 제조되는 양면 금속적층 필름
WO2010044391A1 (ja) 電気抵抗膜付き金属箔及びその製造方法
RU2277764C1 (ru) Способ изготовления гибких печатных плат
TW201125449A (en) Flexible printed circuit board and method for manufacturing the same
KR101203308B1 (ko) 2층 필름, 2층 필름의 제조 방법 및 인쇄 기판의 제조 방법
JP3286467B2 (ja) ポリイミドフイルム−金属薄膜の複合フイルムの製造方法
HK1107893A (en) Printed board and method for manufacturing same
KR101865799B1 (ko) 인쇄회로기판 및 그의 제조방법
Wang et al. Embedded thin film resistors fabricated by alkaline electroless deposition
JP2007180192A (ja) プリント基板及びプリント基板の製造方法
JP2007081297A (ja) プリント基板及びその製造方法
JP2004111587A (ja) フレキシブルプリント配線板の製造装置及び製造方法
JP2010021301A (ja) 絶縁材料、ならびにプリント配線板
KR101021344B1 (ko) 연성인쇄회로기판의 제조방법
JPH03203393A (ja) 配線版の製造法
RU2329621C1 (ru) Способ изготовления гибких печатных плат
CA1177973A (en) Printed circuit board and method of making the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007505875

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077012391

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200680001549.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006714422

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11884960

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2006714422

Country of ref document: EP