[go: up one dir, main page]

WO2004075235A1 - プラズマディスプレイパネルのエージング方法 - Google Patents

プラズマディスプレイパネルのエージング方法 Download PDF

Info

Publication number
WO2004075235A1
WO2004075235A1 PCT/JP2004/001651 JP2004001651W WO2004075235A1 WO 2004075235 A1 WO2004075235 A1 WO 2004075235A1 JP 2004001651 W JP2004001651 W JP 2004001651W WO 2004075235 A1 WO2004075235 A1 WO 2004075235A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
discharge
aging
voltage
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/001651
Other languages
English (en)
French (fr)
Inventor
Masaaki Yamauchi
Takashi Aoki
Akihiro Matsuda
Koji Akiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to US10/510,984 priority Critical patent/US7338337B2/en
Priority to CN2004800002124A priority patent/CN1698157B/zh
Priority to KR1020047018630A priority patent/KR100708519B1/ko
Publication of WO2004075235A1 publication Critical patent/WO2004075235A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/44—Factory adjustment of completed discharge tubes or lamps to comply with desired tolerances
    • H01J9/445—Aging of tubes or lamps, e.g. by "spot knocking"
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/44—Factory adjustment of completed discharge tubes or lamps to comply with desired tolerances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2217/00—Gas-filled discharge tubes
    • H01J2217/38—Cold-cathode tubes
    • H01J2217/49—Display panels, e.g. not making use of alternating current

Definitions

  • the present invention relates to a method for aging an AC type plasma display panel.
  • a plasma display panel (hereinafter abbreviated as PDP or panel) is a display device with excellent visibility that is characterized by a large screen, thinness, and light weight.
  • PDP discharge methods There are two types of PDP discharge methods: AC type and DC type.
  • the electrode structure includes three-electrode surface discharge type and counter discharge type.
  • the AC type and surface discharge type AC type three-electrode PDP are mainly used because they are suitable for high definition and are easy to manufacture.
  • the AC type three-electrode PDP is formed by forming a large number of discharge cells between a front substrate and a rear substrate which are arranged to face each other.
  • a front substrate a plurality of pairs of scanning electrodes and sustaining electrodes as display electrodes are formed on the front glass plate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes.
  • the back substrate has a plurality of data electrodes formed in parallel on a back glass plate, and a dielectric layer is formed so as to cover them.
  • a plurality of partitions are formed on the dielectric layer in parallel with the data electrodes, and phosphor layers are formed on the surface of the dielectric layer and the side surfaces of the partitions.
  • the front substrate and the rear substrate are opposed to each other so that the display electrode and the data electrode are three-dimensionally intersecting and sealed, and a discharge gas is sealed in a discharge space inside the front substrate and the rear substrate.
  • a discharge gas is sealed in a discharge space inside the front substrate and the rear substrate.
  • a method of applying a rectangular wave of opposite phase as a voltage including an alternating voltage component between display electrodes, that is, between the scanning electrode and the sustaining electrode for a long time has been adopted.
  • a method of applying a rectangular wave to an electrode of a panel via an inductor for example, see Japanese Unexamined Patent Publication No. 7-22661) No. 62
  • the polarity of the polarity between the scan electrode and the sustain electrode and the data electrode is continuously increased.
  • a method of applying a different pulse-like voltage to perform an opposite discharge for example, see Japanese Patent Application Laid-Open No. 2002-231141).
  • the present invention has been made in view of the above-mentioned problems, and provides an aging method for a plasma display panel in which the aging time is greatly reduced and the power efficiency is further improved. Disclosure of the invention
  • an aging method for a plasma display panel is directed to a plasma display panel having a scan electrode, a sustain electrode, and a data electrode, wherein at least an alternating voltage component is present between the scan electrode and the sustain electrode.
  • the aging step of applying aging discharge by applying a voltage including at least a voltage including at least one of a scan electrode, a sustain electrode, and a data electrode, which suppresses an erasing discharge accompanying the aging discharge. It is characterized by. BRIEF DESCRIPTION OF THE FIGURES
  • FIG. 1 is an exploded perspective view showing a structure of a plasma display panel to be aged in an embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel.
  • FIG. 3 is a diagram showing a voltage waveform applied to the electrodes in the aging method according to the first embodiment of the present invention.
  • FIG. 4 shows the waveform of the applied voltage to the electrodes in the conventional aging method.
  • FIG. 4 is a diagram showing a voltage waveform and a light emission waveform of the panel.
  • FIG. 5 is a diagram showing a voltage waveform applied to an electrode in the paging method according to the second embodiment of the present invention.
  • FIG. 6 is a diagram for explaining a mechanism of generating an erase discharge.
  • FIG. 7 is a diagram showing a voltage waveform applied to an electrode in the aging method according to the third embodiment of the present invention.
  • FIG. 8 is a block diagram showing a configuration of an aging device for aging a panel based on the aging method according to the first to third embodiments of the present invention.
  • FIG. 9A is an external view of an applied voltage waveform setting section of an aging device for aging a panel based on the aging method according to Embodiments 1 to 3 of the present invention.
  • FIG. 9B is a diagram showing setting items of the applied voltage waveform setting unit by taking the applied voltage waveform described in the third embodiment of the present invention as an example.
  • FIG. 10 is a diagram comparing the aging time of the aging method of the third embodiment with the conventional aging method.
  • FIG. 1 is an exploded perspective view showing a structure of a panel to be aged in the embodiment of the present invention.
  • the panel 1 has a front substrate 2 and a rear substrate 3 which are arranged to face each other.
  • the front substrate 2 has a plurality of pairs of scan electrodes 5 and sustain electrodes 6 formed on a front glass plate 4 in parallel with each other.
  • a dielectric layer 7 is formed so as to cover scan electrode 5 and sustain electrode 6, and a protective layer 8 is formed so as to cover the surface of dielectric layer 7.
  • the back substrate 3 has a plurality of data electrodes 10 formed on a back glass plate 9 in parallel with each other, and a dielectric layer 11 formed so as to cover the data electrodes 10.
  • FIG. 2 is an electrode array diagram of panel 1 according to the embodiment of the present invention.
  • Data electrodes 10 to 10 m in m columns are arranged in the column direction, and n rows of scanning electrodes to in the row direction.
  • scan electrodes 5 in FIG. 1 and sustain electrodes 66 in n rows are alternately arranged.
  • Each scanning electrode 5; is connected to each scanning electrode terminal 15i provided at the periphery of the panel.
  • the storage electrode 6 is connected to the storage electrode terminal 16i
  • the data electrode 10j is connected to the data electrode terminal 17j.
  • the gap created by scan electrode 5 and sustain electrode 6 for each discharge cell 18 is called discharge gap 20, and the gap between the discharge cells, that is, scan electrode 5i and one discharge cell.
  • the gap created by the sustaining electrode 6 i to which it belongs is called the gap 21 between adjacent electrodes.
  • FIG. 3 is a diagram showing voltage waveforms applied to the electrodes in the aging method according to the first embodiment of the present invention
  • FIGS. 3A, 3B, and 3C show scan electrodes 5, sustain electrodes 6, and data electrodes 10 respectively.
  • 3 shows an applied voltage waveform.
  • the voltage waveform applied to scan electrode 5 and sustain electrode 6 in the aging method of the present embodiment is not a repetition of a simple rectangular wave, but is repeated at a timing delayed by time interval td after the rise of the voltage. This is a waveform having a small rise.
  • V l 200 V
  • V 2 100 V
  • td 3 s (repetition period is 25 ⁇ s—constant) in Fig.
  • 4A and 4B show voltage waveforms applied to scan electrode 5 and sustain electrode 6 in the conventional aging method.
  • 4C and 4D schematically show voltage waveforms at the scan electrode terminal 15 and the sustain electrode terminal 16 of the panel at this time.
  • the waveform created as the applied voltage waveform in this manner is rectangular.
  • ringing is superimposed on the scan electrode terminal portion 15 and the sustain electrode terminal portion 16 of the panel as shown in FIGS. 4C and 4D.
  • FIG. 4E is a diagram schematically showing a light emission waveform obtained by detecting the light emission of the panel with a photosensor.
  • Each light emission corresponds to each discharge.
  • the small discharge (2) following the large aging discharge (1) is a discharge that occurs at the timing of the voltage swing back, and is a so-called erase discharge for erasing wall charges.
  • This erasing discharge has a small aging effect despite consuming power, and requires a large voltage to generate the next discharge to weaken the wall charge, resulting in lower aging efficiency. I understood.
  • the strength of the erasing discharge depends greatly on the characteristics of the discharge cells, and the aging of the discharge cells, which is likely to cause the erasing discharge, is difficult to proceed. It was also revealed that there was a side effect of requiring time.
  • the voltage for suppressing the erasing discharge accompanying the aging discharge is superimposed on both scan electrode 5 and sustain electrode 6 at the timing when self-erasing occurs. This suppresses self-erasing by applying voltage, and as a result, efficient aging becomes possible. In fact, when the light emission of the panel at this time was detected by the photo sensor, it was observed that the light emission accompanying the erasing discharge was reduced.
  • the electrode applied voltage waveform of the aging method in the present embodiment is a voltage that suppresses the erasing discharge to each of the scan electrode 5 and the sustain electrode 6, and is a time interval td from the rise of the voltage as shown in FIGS. 3A and 3B. After that, a waveform having a small rising again was obtained.
  • the sustain electrode 6 side may have a rectangular waveform, and a voltage for suppressing the erasing discharge may be applied after the rising and falling timings of the voltage waveform applied to the scanning electrode 5.
  • the scan electrode 5 side may have a rectangular waveform, and a voltage for suppressing the erasing discharge may be applied only to the sustain electrode 6 side. (Embodiment 2)
  • FIG. 5 is a diagram showing a waveform of a voltage applied to an electrode in the aging method according to the second embodiment of the present invention.
  • FIGS. 5A and 5B show applied voltage waveforms of the scanning electrode 5 and the sustaining electrode 6, in which a simple rectangular wave repetition is applied as a voltage including an alternating voltage component.
  • FIG. 5C shows a voltage waveform applied to the data electrode 10.
  • the aging method of the present embodiment differs from that of the first embodiment in that a voltage for suppressing erasing discharge is applied to data electrode 10 instead of scan electrode 5 and sustain electrode 6. Since a large discharge current does not flow through the electrode 10, there is also an advantage that the power consumption is small and the circuit is simple.
  • FIGS. 6A to 6D are diagrams for explaining the mechanism of generation of the erasing discharge, and anticipate the movement of the wall charge of each electrode.
  • FIG. 6A shows the arrangement of wall charges immediately after a large aging discharge is completed by applying a positive voltage to scan electrode 5, with negative charges on scan electrode 5 and positive charges on sustain electrode 6 side. Electric charge is accumulating.
  • FIG. 6A shows the arrangement of wall charges immediately after a large aging discharge is completed by applying a positive voltage to scan electrode 5, with negative charges on scan electrode 5 and positive charges on sustain electrode 6 side. Electric charge is accumulating.
  • the erasing discharge does not discharge directly between the scanning electrode 5 and the sustaining electrode 6, but rather initiates an initial discharge once between the scanning electrode 5 and the data electrode 10, and the seeding of the scan electrode 5 and the sustaining electrode 6 It was found that an inter-erasing discharge occurred.
  • FIG. 6D shows the arrangement of the wall charges after the end of the erase discharge. As described above, since the amount of wall charges is reduced by the erasing discharge, a large voltage is required to generate the next discharge.
  • each electrode of the AC PDP is surrounded by a dielectric layer and is insulated from the discharge space, the DC component does not contribute to the discharge itself. Therefore, applying a negative voltage to the data electrode at a timing including self-erasing and applying a positive voltage to the data electrode at a timing other than self-erasing have the same effect. Therefore, even if the voltage applied to the data electrode has the voltage waveform shown in FIG. 5D, the same effect as the voltage waveform shown in FIG. 5C can be obtained.
  • FIG. 7 is a diagram showing a voltage waveform applied to an electrode in the aging method according to the third embodiment of the present invention.
  • FIGS. 7A and 7B show applied voltage waveforms of scan electrode 5 and sustain electrode 6, in which a simple rectangular wave repetition is applied as a voltage including an alternating voltage component.
  • FIG. 7C shows a voltage waveform applied to the data electrode 10. The difference between the aging method in the present embodiment and the second embodiment is that a voltage is applied to data electrode 10 so as to suppress only one of the erasing discharges.
  • the erasing discharge accompanying the aging discharge that occurs with the increase in the voltage applied to the scan electrode 5 or the decrease in the voltage applied to the sustain electrode 6, that is, the scan electrode 5 Only the self-erase at the timing when the voltage becomes high is suppressed. Therefore, the next discharge, that is, an aging discharge that occurs with a decrease in the voltage applied to scan electrode 5 or an increase in the voltage applied to sustain electrode 6, or in the same manner, scan electrode 5
  • the aging discharge when the voltage becomes lower is emphasized. In the discharge at the timing when the scanning electrode 5 is set to the low voltage side, ion sputtering on the scanning electrode 5 side due to positive ions traveling toward the scanning electrode 5 side in the discharge space is performed. Therefore, by applying the voltage waveform shown in FIG. 7C to data electrode 10, the aging of scan electrode 5 is accelerated more than that of sustain electrode 6.
  • the write voltage and sustain discharge are related to the operating voltage.
  • the sustain discharge is In order to generate a discharge between the scan electrode 5 and the sustain electrode 6 with a rectangular voltage pulse, the vicinity of the discharge gap 20 in each electrode part is involved.
  • the write discharge is mainly a discharge between the scanning electrode 5 and the data electrode 10, and therefore, on the scanning electrode 5 side, a discharge is generated on almost the entire electrode surface facing the data electrode 10. .
  • aging performed for the purpose of stable operation in actual driving is more efficient if the aging of the entire electrode surface is accelerated on the scanning electrode 5 side than on the sustaining electrode 6 side, rather than aging the scanning electrode 5 and the sustaining electrode 6 equally. It is a target.
  • the inventors have found that by applying the voltage waveform shown in FIG. 7C to the data electrode 10, aging on the scanning electrode 5 side can be accelerated, and the aging efficiency further increases.
  • FIGS. 7D and 7E in addition to the voltage waveform shown in FIG. 7C.
  • These waveforms are applied to the data electrode 10 at the timing when the aging discharge occurs due to the increase in the voltage applied to the scan electrode 5 or the decrease in the voltage applied to the sustain electrode 6 (ie, timing (1)). It is characterized in that the applied voltage is higher than the voltage applied to the data electrode 10 at the timing (timing (2)) at which the subsequent erase discharge occurs. The reason why these voltage waveforms can obtain the same effect as the voltage waveform shown in FIG. 7C will be described below.
  • a strong discharge such as an aging discharge (generated at timing (1))
  • the subsequent erasing discharge (generated at timing (2)) is generated by adding the potential drop due to ringing to the wall charges rearranged by the aging discharge. Therefore, the voltage applied to the data electrode in order to suppress the erasure discharge is effectively changed only by the change in the voltage when the aging discharge occurs. Conversely, if the potential at the time of generation of aging discharge and the potential at the time of generation of subsequent erasure discharge are the same, there is no effect of suppressing the erasure discharge.
  • FIG. 8 is a block diagram illustrating a configuration of an aging device that performs panel aging based on the aging method according to Embodiments 1 to 3 of the present invention.
  • the aging device 110 includes a power supply section 120 for supplying power, an applied voltage waveform generating section 130 for generating an applied voltage waveform for each electrode, and an applied voltage for setting an applied voltage waveform for each electrode. It has a waveform setting section 140 and a panel mounting table (not shown) on which the panel 100 to be aged is placed.
  • the plurality of scan electrode terminal portions 15 to 15 n of panel 100 are short-circuited by short-circuit bars 115 and connected to the scan electrode output portion of applied voltage waveform generator 130 by cables.
  • Sustain electrode terminal 1 6 E to 1 6 n connected to the data electrode terminal 1 7 i-l 7 respectively similarly shorting the m bar 1 1 6, 1 1 7 applied voltage waveform generating unit 1 3 0 is short-circuited by Have been.
  • Applied voltage waveform generator 130 generates a predetermined applied voltage waveform corresponding to each electrode described in the first to third embodiments, and scan electrode 5, sustain electrode 6, data electrode 1 of panel 100. Aging is performed by supplying each of the zeros.
  • the applied voltage waveform setting unit 140 is used to set the repetition period of the applied voltage waveform, the timing of applying the voltage, the voltage value at each timing, etc., to an optimum value according to the panel 100 to be aged. Things.
  • FIG. 9A is an example of an external view of the applied voltage waveform setting section 140 of the aging device
  • FIG. 9B shows setting items of the applied voltage waveform setting section 140 in Embodiment 3 of the present invention.
  • FIG. 4 is a diagram showing an example of the applied voltage waveform described.
  • the aging time T the voltage value V s of the alternating voltage waveform applied to the scan electrode and the sustain electrode, the repetition frequency f, and the applied voltage to the data electrode
  • the voltage value Vd, pulse width tw, and time interval tc of the pulse voltage waveform to be changed can be set independently.
  • the time interval tc of the pulse voltage waveform is not specifically mentioned, but it is desirable that the time interval tc be adjustable. This is useful when dealing with the aging of panel 100 of various types, and also adjusts for equipment variations such as inductance that depends on the wiring length of the pallet used to transport panel 100. It is desirable to provide them also for this purpose.
  • FIG. 10 is a diagram comparing the aging time of the aging method according to the third embodiment of the present invention with the conventional aging method.
  • the horizontal axis represents the aging time
  • the vertical axis represents the firing voltage between the scanning electrode and the sustaining electrode.
  • the aging method for a plasma display panel according to the present invention can greatly reduce the aging time and provide a more power-efficient aging method, and is useful as an aging method in a manufacturing process of an AC plasma display panel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

走査電極と前記維持電極との間に交番電圧成分を含む電圧を印加してエージング放電を行うエージング工程において、エージング放電に付随して発生する消去放電を抑制するための電圧を走査電極、維持電極、あるいはデータ電極のうちの少なくとも１つの電極に印加することを要旨とする。さらに交互に繰り返されるエージング放電に付随して発生する消去放電のうち、一方の消去放電のみを抑制する。

Description

明 細 書
技術分野
本発明は、 A C型プラズマディスプレイパネルのエージング方法に関する。 背景技術
プラズマディスプレイパネル （以下、 P D Pあるいはパネルと略記する） は、 大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバィスである。 P D Pの放電方式としては A C型と D C型とがあり、 電極構造としては 3電極面 放電型と対向放電型とがある。 しかし現在は、 高精細化に適し、 しかも製造の容 易なことから A C型かつ面放電型である A C型 3電極 P D Pが主流となっている。
A C型 3電極 P D Pは、 一般に、 対向配置された前面基板と背面基板との間に 多数の放電セルを形成してなる。 前面基板は、 表示電極としての走査電極と維持 電極とが前面ガラス板上に互いに平行に複数対形成され、 それら表示電極を覆う ように誘電体層および保護層が形成される。 背面基板は、 背面ガラス板上にデー 夕電極が互いに平行に複数形成され、それらを覆うように誘電体層が形成される。 そしてこの誘電体層上にデータ電極と平行に隔壁が複数形成され、 誘電体層の表 面と隔壁の側面とに蛍光体層が形成される。 そして、 表示電極とデータ電極とが 立体交差するように前面基板と背面基板とを対向させて密封し、 その内部の放電 空間に放電ガスを封入する。 こうしてパネルの組み立てが完了する。
しかし、 組み立てられたばかりのパネルは一般に放電開始電圧が高く放電自体 も不安定であるため、 パネル製造工程においてエージングを行い放電特性を均一 化かつ安定化させている。
このようなエージング方法としては、 表示電極間、 すなわち走査電極一維持電 極間に交番電圧成分を含む電圧として逆位相の矩形波を長時間にわたり印加する 方法がとられてきたが、 エージング時間を短縮するために、 たとえばインダクタ を介して矩形波をパネルの電極に印加する方法 （たとえば、 特開平 7— 2 2 6 1 6 2号公報参照） や、 走査電極一維持電極間に極性の異なるパルス状の電圧を印 加する面放電エージングの後に、 連続して、 走査電極および維持電極とデータ電 極の間に極性の異なるパルス状の電圧を印加して対向放電する方法 （たとえば、 特開 2 0 0 2— 2 3 1 1 4 1号公報参照） 等が提案されている。
しかしながら上述のエージング方法においても、 放電を安定させるまでには 1 0時間程度必要としていた。 したがって、 エージング工程の消費電力が膨大とな り P D P製造時のランニングコスト増加の主要要因の 1つとなっていた。 また、 エージング工程が長時間にわたるため、 工場の敷地面積の問題、 あるいは空調設 備等の製造時の環境等、 種々の問題があった。 加えて今後の P D Pの大画面化、 生産量増大にともなって、 この問題が今後一層大きくなることは明白である。 本発明は、 上記問題点に鑑みてなされたものであり、 エージング時間を大幅に 短縮し、 さらに電力効率のよいプラズマディスプレイパネルのエージング方法を 提供するものである。 発明の開示
この目的を達成するために、 本発明のプラズマディスプレイパネルのエージン グ方法は、 走査電極、 維持電極、 データ電極を有するプラズマディスプレイパネ ルに対して少なくとも走査電極と維持電極との間に交番電圧成分を含む電圧を印 加してエージング放電を行うエージング工程において、 エージング放電に付随し て発生する消去放電を抑制する電圧を走査電極、 維持電極、 データ電極のうちの 少なくとも 1つの電極に印加することを特徴とする。 図面の簡単な説明
図 1は本発明の実施の形態においてエージングすべきプラズマディスプレイ パネルの構造を示す分解斜視図である。
図 2は同パネルの電極配列図である。
図 3は本発明の実施の形態 1のエージング方法における電極の印加電圧波形 を示す図である。
図 4は従来のェ一ジング方法における電極の印加電圧波形、 電極端子部にお ける電圧波形およびパネルの発光波形を示す図である。
図 5は本発明の実施の形態 2のェ一ジング方法における電極の印加電圧波形 を示す図である。
図 6は消去放電が発生するメカニズムを説明するための図である。
図 7は本発明の実施の形態 3のエージング方法における電極の印加電圧波形 を示す図である。
図 8は本発明の実施の形態 1〜 3におけるエージング方法に基づきパネルの エージングを行うエージング装置の構成を示すブロック図である。
図 9 Aは本発明の実施の形態 1〜 3におけるエージング方法に基づきパネル のエージングを行うエージング装置の印加電圧波形設定部外観図である。
図 9 Bは同印加電圧波形設定部の設定項目を、 本発明の実施の形態 3におい て説明した印加電圧波形を例として示した図である。
図 1 0は実施の形態 3のエージング方法におけるエージング時間を従来の エージング方法と比較した図である。 発明を実施するための最良の形態
以下本発明の実施の形態について、 図面を参照しつつ説明する。
(実施の形態 1 )
図 1は本発明の実施の形態においてエージングすべきパネルの構造を示す分解 斜視図である。 パネル 1は、 対向して配置された前面基板 2と背面基板 3とを有 している。 前面基板 2は、 前面ガラス板 4上に走査電極 5と維持電極 6とが互い に平行に対をなして複数対形成されている。 そして、 これらの走査電極 5と維持 電極 6とを覆うように誘電体層 7が形成され、 この誘電体層 7の表面を覆うよう に保護層 8が形成されている。 背面基板 3は、 背面ガラス板 9上にデータ電極 1 0が互いに平行に複数形成され、 このデータ電極 1 0を覆うように誘電体層 1 1 が形成されている。 そして、 この誘電体層 1 1上にデータ電極 1 0と平行に隔壁 1 2が複数形成され、 誘電体層 1 1の表面と隔壁 1 2の側面とに蛍光体層 1 3が 形成されている。 さらに、 前面基板 2と背面基板 3とに挟まれた放電空間 1 4に は、 放電ガスが封入されている。 図 2は本発明の実施の形態におけるパネル 1の電極配列図である。 列方向に m 列のデータ電極 1 0ェ〜1 0 m (図 1のデータ電極 1 0 ) が配列され、 行方向に n 行の走査電極 〜 。 （図 1の走査電極 5 ) と n行の維持電極 6 6 （図 1の 維持電極' 6 ) とが交互に配列されている。 そして、 1対の走査電極 5ぃ 維持電 極 6 ; ( i = l〜n ) と 1つのデータ電極 1 0 j ( j = 1〜m) とを含む放電セル 1 8が放電空間内に mx n個形成されている。そして各走査電極 5；はパネル周辺 部に設けられた各走査電極端子部 1 5 iに接続されている。 同様に維持電極 6 ま 維持電極端子部 1 6 iに、 データ電極 1 0 jはデ一夕電極端子部 1 7 jに接続され ている。 ここで、 各放電セル 1 8に対して走査電極 5と維持電極 6とがつくるギ ャップを放電ギヤップ 2 0と呼び、 放電セル間のギヤップ、 すなわち走査電極 5 iと 1つとなりの放電セルに属する維持電極 6 i とがつくるギヤップを隣接間 ギャップ 2 1と呼ぶ。
図 3は本発明の実施の形態 1のエージング方法における電極への印加電圧波形 を示す図であり、 図 3 A、 B、 Cはそれぞれ走査電極 5、 維持電極 6、 データ電 極 1 0への印加電圧波形を示している。 このように本実施の形態のエージング方 法における走査電極 5および維持電極 6への印加電圧波形は単純な矩形波の繰り 返しではなく、 電圧の立ち上がりの後、 時間間隔 t d遅れたタイミングでもう一 度小さな立ち上がりを有する波形である。 実験の結果、 図 3において V l = 2 0 0 V、 V 2 = 1 0 0 V、 t d = 3 s (繰り返し周期は 2 5 μ s—定） と設定した とき、従来のエージング方法の約半分の時間でエージングを終えることができた。 もちろんこれら電圧値 V 1、 V 2、 時間間隔 t dの最適値は、 電極の形状ゃ寸 法、 あるいはパネルに用いられる材料、 さらにはエージング回路のインダクタン ス等に依存するものであるから、 パネルの設計等を変えた場合はあらためて設定 し直す必要がある。
次に、 本発明の実施の形態におけるエージング方法によってエージング時間が 短縮できる理由について説明する。 図 4 A、 Bは従来のエージング方法における 走査電極 5、 維持電極 6の印加電圧波形を示している。 また、 図 4 C、 Dはこの ときのパネルの走査電極端子部 1 5および維持電極端子部 1 6における電圧波形 を模式的に示している。 このように印加電圧波形として作成した波形は矩形であ つても、 パネルの走査電極端子部 1 5および維持電極端子部 1 6においては、 図 4 C、 Dに示すようにリンギングが重畳されている。 これは従来の技術で説明し たようにエージング回路へインダク夕を挿入した場合はもちろんであるが、 イン ダク夕を用いなくても配線のもつ浮遊ィンダク夕ンスとパネルの容量との共振に よっても発生する。 このように、 電極端部における電圧波形にリンギングが重畳 することは一般に避けられない。
図 4 Eはパネルの発光をフォトセンサで検出した発光波形を模式的に示す図で あり、 個々の発光は個々の放電に対応している。 ここで、 大きなエージング放電 ( 1 ) に続く小さな放電 （2 ) は、 電圧の振り戻しのタイミングで発生する放電 であり、 壁電荷を消去するいわゆる消去放電であることがわかった。 この消去放 電は電力を消費するにもかかわらずエージングの効果が小さく、 かつ、 壁電荷を 弱めるため次の放電を発生させるのに大きな電圧を必要とし、 結果的にエージン グ効率を低下させることがわかった。 さらに、 消去放電の強さは放電セルの特性 に大きく依存し、 消去放電の起こりやすい放電セルのエージングが進み難く、 す ベての放電セルに対して十分なエージングを行うには、 より長いエージング時間 が必要になるという副作用があることも明らかとなった。
本発明の実施の形態 1におけるエージング方法は、 自己消去が発生するタイミ ングにおいて、 エージング放電に付随して発生する消去放電を抑制するための電 圧を走査電極 5、 維持電極 6の両方に重畳印加し自己消去を抑えるものであり、 その結果、 効率のよいエージングが可能となる。 実際、 このときのパネルの発光 をフォトセンサで検出すると消去放電にともなう発光が小さくなつていることが 観測された。
なお、 本実施の形態におけるエージング方法の電極印加電圧波形は、 走査電極 5、 維持電極 6のそれぞれに消去放電を抑制する電圧として、 図 3 A、 Bに示す ように電圧の立ち上がりから時間間隔 t dの後、 もう一度小さな立ち上がりを有 する波形とした。しかし、図 3 D、 Eに示すように維持電極 6側は矩形波形とし、 走査電極 5に印加する電圧波形の立ち上がりおよび立ち下がりタイミングの後に 消去放電を抑制する電圧を印加してもよく、 図示しないが、 逆に、 走査電極 5側 は矩形波形とし、維持電極 6側のみに消去放電を抑制する電圧を印加してもよい。 (実施の形態 2 )
図 5は本発明の実施の形態 2のエージング方法における電極の印加電圧波形を 示す図である。 図 5 A、 Bは走查電極 5、 維持電極 6の印加電圧波形を示してお り交番電圧成分を含む電圧として単純な矩形波の繰り返しが印加されている。 図 5 Cはデータ電極 1 0に印加される電圧波形を示している。 本実施の形態におけ るエージング方法が実施の形態 1と異なるところは、 消去放電を抑制する電圧が 走査電極 5、 維持電極 6ではなくデータ電極 1 0に印加されている点である。 デ 一夕電極 1 0には大きな放電電流が流れないので消費電力が小さくかつ回路が簡 単になるという利点もある。
次に、 上述の電圧波形をデータ電極 1 0に印加することによって消去放電を抑 制できる理由について説明する。 図 6 A〜Dは消去放電が発生するメカニズムを 説明するための図であり、 各電極の壁電荷の動きを予想したものである。 図 6 A は走査電極 5に正の電圧が印加されて大きなエージング放電が終了した直後の壁 電荷の配置を示しており、 走査電極 5側には負の電荷、 維持電極 6側には正の電 荷が蓄積している。 次にリンギングによる電位降下が発生した場合、 その大きさ が走査電極 5—維持電極 6間の放電を発生しない程度の電位降下であっても、 図 6 Bに示すように、 走査電極 5—データ電極 1 0間の放電開始電圧が低いので走 査電極 5—データ電極 1 0間の放電が誘発される。 すると、 図 6 Cに示すように ここで発生した種火放電の効果により走査電極 5—維持電極 6間の放電開始電圧 が実質的に低下し、 走査電極 5—維持電極 6間の放電が誘発され、 これが消去放 電となる。
つまり、 消去放電はもともと走査電極 5—維持電極 6間で直接放電するのでは なく、 一旦走査電極 5—データ電極 1 0間で初期放電が開始し、 その種火で走査 電極 5—維持電極 6間の消去放電が生じることがわかった。
図 6 Dは消去放電が終了した後の壁電荷の配置を示す。 このように壁電荷の量 が消去放電によって減少しているため次の放電を発生させるためには大きな電圧 が必要となる。
以上説明した通り、 走査電極 5とデータ電極 1 0間の初期放電を抑えることに よって走査電極 5—維持電極 6間の消去放電を抑えることができる。したがって、 リンギングによって負方向の電圧が走査電極 5に印加されるタイミングにおいて、 データ電極 1 0にも負の電圧を印加することにより初期放電が抑えられ、 その結 果、 消去放電を抑制することができることがわかった。
なお、 A C型 P D Pの各電極は誘電体層に囲まれており放電空間と絶縁されて いるため、 直流成分は放電そのものには何ら寄与しない。 したがって自己消去を 含むタイミングでデータ電極に負の電圧を印加することと、 自己消去以外のタイ ミングでデータ電極に正の電圧を印加することは同じ効果を与える。 そのため、 データ電極に印加される電圧は図 5 Dに示す電圧波形であっても図 5 Cに示す電 圧波形と同様の効果を得ることができる。
(実施の形態 3 )
図 7は本発明の実施の形態 3のエージング方法における電極の印加電圧波形を 示す図である。 図 7 A、 Bは走査電極 5、 維持電極 6の印加電圧波形を示してお り交番電圧成分を含む電圧として単純な矩形波の繰り返しが印加されている。 図 7 Cはデータ電極 1 0に印加する電圧波形を示している。 本実施の形態における エージング方法が実施の形態 2と異なるところは、 消去放電のうち一方のみを抑 制するようにデータ電極 1 0に電圧を印加している点である。 特に、 走査電極 5 に印加する電圧の増加あるいは維持電極 6に印加する電圧の減少にともなって発 生するエージング放電に付随して発生する消去放電、 すなわち、 走査電極 5が維 持電極 6に対して高電圧側になるタイミングにおける自己消去のみを抑制してい る。 したがって、 次の放電、 すなわち走査電極 5に印加する電圧の減少あるいは 維持電極 6に印加する電圧の増加にともなって発生するエージング放電、 あるい は同じことであるが走査電極 5が維持電極 6に対して低電圧側になるときのエー ジング放電が強調される。 走査電極 5が低電圧側になるタイミングの放電におい ては、 放電空間内を走査電極 5側に向かう正イオンに起因する走査電極 5側のィ オンスパッタが行われる。 したがってデータ電極 1 0に図 7 Cに示す電圧波形を 印加することによって、 走査電極 5側のエージングが維持電極 6側よりも加速さ れることになる。
初期化放電、書き込み放電、維持放電と一連の 3電極 P D Pの実駆動において、 動作電圧と関係するのは、書き込み放電と維持放電である。一般に、維持放電は、 走査電極 5と維持電極 6間に矩形電圧パルスで放電を発生させるため、 それぞれ の電極部における放電ギャップ 2 0近傍が関与する。 一方、 書き込み放電は走査 電極 5とデ一夕電極 1 0間の放電が主たる放電であるため、 走査電極 5側につい てはデ一夕電極 1 0に対向するほぼ電極面全面で放電が発生する。 したがって、 実駆動での安定動作を目的で行うエージングは、 走査電極 5、 維持電極 6を同等 にエージングするよりは、 維持電極 6側よりも走査電極 5側について電極面全面 のエージングを加速すると効率的である。 実際、 発明者らはデータ電極 1 0に図 7 Cに示す電圧波形を印加することによって走査電極 5側のエージングを加速で き、 一層エージング効率が上がることを見出した。
なお、 この場合にも、 図 7 Cに示す電圧波形以外に図 7 D、 Eの電圧波形でも 同様の効果を得ることができる。 これらの波形は、 走査電極 5に印加する電圧の 増加あるいは維持電極 6に印加する電圧の減少にともなってエージング放電が発 生するタイミング（すなわちタイミング（1 )) においてデ一タ電極 1 0に印加さ れている電圧が、 続く消去放電が発生するタイミング（タイミング（2 )) におい てデータ電極 1 0に印加されている電圧よりも高いことに特徴がある。 以下に、 これらの電圧波形が図 7 Cに示す電圧波形と同様の効果を得ることができる理由 について説明する。
エージング放電 （タイミング （1 ) で発生） のような強い放電においては、 放 電セル内部の電界を緩和するまで壁電荷の再配置が行われると考えてよい。 そし て続く消去放電 （タイミング （2 ) で発生） はエージング放電で再配置された壁 電荷に対してリンギングによる電位降下分が加算されて発生する。 したがって消 去放電を抑制するためにデータ電極に印加される電圧はエージング放電発生時の 電圧に対してその変化分だけが有効に働くことになる。 逆にいえば、 エージング 放電発生時の電位と続く消去放電発生時の電位が同じであれば、 消去放電を抑制 する効果はないことになる。 本実施の形態においては走査電極 5が維持電極 6に 対して低電圧側になるタイミングにおける消去放電は抑制しないので、 図 7 Dに 示すように （3 ) と （4 ) のタイミングでの電圧が一定であれば電位そのものの 値はいずれでもよい。 したがって図 7 Eの電圧波形と、 図 7 C、 Dの電圧波形と は同等の効果を示すことになる。 図 8は本発明の実施の形態 1〜 3におけるエージング方法に基づきパネルのェ 一ジングを行うエージング装置の構成を示すブロック図である。 エージング装置 1 1 0は、 電力を供給する電源部 1 2 0、 各電極に対する印加電圧波形を発生す る印加電圧波形発生部 1 3 0、 各電極に対する印加電圧波形を設定するための印 加電圧波形設定部 1 4 0、 エージングすべきパネル 1 0 0を載せるパネル設置台 (図示せず） を有する。 パネル 1 0 0の複数の走査電極端子部 1 5ェ〜1 5 nは短 絡バー 1 1 5により短絡されケーブルで印加電圧波形発生部 1 3 0の走査電極用 出力部に接続されている。 維持電極端子部 1 6ェ〜1 6 n、 データ電極端子部 1 7 i〜l 7 mについても同様にそれぞれ短絡バー 1 1 6 , 1 1 7により短絡され印加 電圧波形発生部 1 3 0に接続されている。 印加電圧波形発生部 1 3 0は実施の形 態 1〜 3において説明した各電極に対応する所定の印加電圧波形を発生し、 パネ ル 1 0 0の走査電極 5、 維持電極 6、 データ電極 1 0のそれぞれに供給すること でエージングが行われる。 印加電圧波形設定部 1 4 0は、 印加電圧波形の繰り返 し周期、 電圧を印加するタイミング、 各タイミングにおける電圧値等をエージン グするパネル 1 0 0に応じて最適な値に設定するためのものである。
図 9 Aは、 上記エージング装置の印加電圧波形設定部 1 4 0の外観図の一例で あり、 図 9 Bは印加電圧波形設定部 1 4 0の設定項目を、 本発明の実施の形態 3 において説明した印加電圧波形を例として示した図である。 このように、 図 9に 例示した印加電圧波形設定部 1 4 0においては、 エージング時間 T、 走査電極お よび維持電極へ印加する交番電圧波形の電圧値 V s、 繰り返し周波数 f、 データ 電極へ印加するパルス電圧波形の電圧値 V d、 パルス幅 t w、 時間間隔 t cをそ れぞれ独立に設定することができる。 ここで、 パルス電圧波形の時間間隔 t cに ついては特に言及しなかったが、 調整可能としておくことが望ましい。 これは、 多品種のパネル 1 0 0のエージングに対応する場合に有用であり、 また、 パネル 1 0 0を搬送するために用いるパレツトの配線長に依存するインダクタンス等、 設備上のばらつきを調整するためにも設けておくことが望ましい。
図 1 0は、 本発明の実施の形態 3のエージング方法におけるエージング時間を 従来のェ一ジング方法と比較した図である。 図 1 0において、 横軸はエージング 時間、 縦軸は走査電極一維持電極間の放電開始電圧であり、 放電開始電圧が所定 の電圧まで低下した時点でエージングが終了する。 従来のエージング方法では放 電開始電圧の低下する速度が遅く 1 0時間程度のエージングが必要であつたが、 本発明の実施の形態 3におけるエージング方法によれば放電開始電圧が急速に低 下し安定化するため、 従来のおよそ 1 / 3の時間でエージングを終了することが できた。
このように本発明のエージング方法によれば、 エージング時間の大幅な短縮な らびに電力効率のよいエージング方法を提供することができる。 産業上の利用可能性
本発明のプラズマディスプレイパネルのエージング方法は、 エージング時間を 大幅に短縮し、 さらに電力効率のよいエージング方法を提供することができ、 A C型プラズマディスプレイパネルの製造工程のエージング方法等に有用である。

Claims

請求 の 範 囲
1 . 走査電極、 維持電極、 データ電極を有するプラズマディスプレイパネルに 対して少なくとも前記走査電極と前記維持電極との間に交番電圧成分を含む電圧 を印加してエージング放電を行うエージング工程において、
前記エージング放電に付随して発生する消去放電を抑制する電圧を前記走査電極、 前記維持電極、 前記データ電極のうちの少なくとも 1つの電極に印加することを 特徴とするプラズマディスプレイパネルのエージング方法。
2 . 前記消去放電を抑制する電圧は前記データ電極に印加すること
を特徴とする請求項 1に記載のプラズマディスプレイパネルのエージング方法。
3 . 前記消去放電を抑制する電圧は、
前記走査電極に印加する電圧の増加あるいは前記維持電極に印加する電圧の減少 にともなって発生するエージング放電に付随して発生する消去放電を抑制するた めの電圧であることを特徴とする請求項 1または請求項 2に記載のプラズマディ スプレイパネルのエージング方法。
4. 前記消去放電を抑制する電圧は前記データ電極に印加される電圧であって、 前記走査電極に印加する電圧の増加あるいは前記維持電極に印加する電圧の減少 にともなうエージング放電の発生するタイミングに印加される電圧は、 前記走査 電極に印加する電圧の増加あるいは前記維持電極に印加する電圧の減少にともな つて発生するエージング放電に付随する消去放電の発生するタイミングに印加さ れる電圧よりも高いことを特徴とする請求項 1に記載のプラズマディスプレイパ ネルのエージング方法。
PCT/JP2004/001651 2003-02-19 2004-02-16 プラズマディスプレイパネルのエージング方法 Ceased WO2004075235A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/510,984 US7338337B2 (en) 2003-02-19 2004-02-16 Aging method of plasma display panel
CN2004800002124A CN1698157B (zh) 2003-02-19 2004-02-16 等离子体显示板的老化方法
KR1020047018630A KR100708519B1 (ko) 2003-02-19 2004-02-16 플라즈마 디스플레이 패널의 에이징 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-041125 2003-02-19
JP2003041125 2003-02-19

Publications (1)

Publication Number Publication Date
WO2004075235A1 true WO2004075235A1 (ja) 2004-09-02

Family

ID=32905280

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001651 Ceased WO2004075235A1 (ja) 2003-02-19 2004-02-16 プラズマディスプレイパネルのエージング方法

Country Status (4)

Country Link
US (1) US7338337B2 (ja)
KR (1) KR100708519B1 (ja)
CN (1) CN1698157B (ja)
WO (1) WO2004075235A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005117056A1 (ja) * 2004-05-25 2005-12-08 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルのエージング方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7270585B2 (en) * 2003-02-19 2007-09-18 Matsushita Electric Industrial Co., Ltd. Plasma display panel and its aging method
CN100447931C (zh) * 2003-04-18 2008-12-31 松下电器产业株式会社 等离子显示面板的老化方法和老化装置
JP4029841B2 (ja) * 2004-01-14 2008-01-09 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP4046092B2 (ja) * 2004-03-08 2008-02-13 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
US20050236994A1 (en) * 2004-04-21 2005-10-27 Jae-Ik Kwon Plasma display panel
TWI319558B (en) * 2004-11-19 2010-01-11 Lg Electronics Inc Plasma display device and method for driving the same
KR100726633B1 (ko) * 2005-07-28 2007-06-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100768717B1 (ko) * 2006-06-29 2007-10-19 주식회사 대우일렉트로닉스 오엘이디 소자의 에이징 방법
CN102213737B (zh) * 2011-05-30 2013-06-05 深圳市华星光电技术有限公司 一种面板可靠度测试方法及装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000231883A (ja) * 1999-02-12 2000-08-22 Matsushita Electric Ind Co Ltd ガス放電パネルおよびガス放電パネルの製造方法
JP2001357787A (ja) * 2000-06-14 2001-12-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその製造方法
JP2002075208A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd 画像表示装置の製造方法および製造装置およびそれを用いて作製した画像表示装置
JP2002352730A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその製造方法
JP2002352722A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
JP2002358891A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の製造方法
JP2002373588A (ja) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその製造方法
JP2003308781A (ja) * 2002-04-17 2003-10-31 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルのエージング方法
JP2003317625A (ja) * 2002-04-26 2003-11-07 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルのエージング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369781B2 (en) * 1997-10-03 2002-04-09 Mitsubishi Denki Kabushiki Kaisha Method of driving plasma display panel
KR100794090B1 (ko) * 1998-06-25 2008-01-10 마츠시타 덴끼 산교 가부시키가이샤 발광 특성을 갖는 플라즈마 디스플레이 패널 제조방법
US6376995B1 (en) * 1998-12-25 2002-04-23 Matsushita Electric Industrial Co., Ltd. Plasma display panel, display apparatus using the same and driving method thereof
DE60045812D1 (de) * 1999-01-19 2011-05-19 Canon Kk Herstellungsverfahren einer elektronenstrahlvorrichtung, mit selben verfahren hergestellter bilderzeugungsvorrichtung, verfahren und gerät zur herstellung einer elektronenquelle, und gerät zur herstellung einer bilderzeugungsvorrichtung
JP3439462B2 (ja) 2001-02-06 2003-08-25 鹿児島日本電気株式会社 プラズマディスプレイパネルのエージング方法
JP4698077B2 (ja) * 2001-07-18 2011-06-08 パナソニック株式会社 プラズマディスプレイパネルおよびその製造方法
JP2003271089A (ja) * 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000231883A (ja) * 1999-02-12 2000-08-22 Matsushita Electric Ind Co Ltd ガス放電パネルおよびガス放電パネルの製造方法
JP2001357787A (ja) * 2000-06-14 2001-12-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びその製造方法
JP2002075208A (ja) * 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd 画像表示装置の製造方法および製造装置およびそれを用いて作製した画像表示装置
JP2002352730A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその製造方法
JP2002352722A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル
JP2002358891A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の製造方法
JP2002373588A (ja) * 2001-06-13 2002-12-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその製造方法
JP2003308781A (ja) * 2002-04-17 2003-10-31 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルのエージング方法
JP2003317625A (ja) * 2002-04-26 2003-11-07 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルのエージング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005117056A1 (ja) * 2004-05-25 2005-12-08 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルのエージング方法
US7629947B2 (en) 2004-05-25 2009-12-08 Panasonic Corporation Plasma display panel aging method

Also Published As

Publication number Publication date
US7338337B2 (en) 2008-03-04
US20050215159A1 (en) 2005-09-29
CN1698157B (zh) 2010-05-05
CN1698157A (zh) 2005-11-16
KR20050016414A (ko) 2005-02-21
KR100708519B1 (ko) 2007-04-16

Similar Documents

Publication Publication Date Title
WO2004075235A1 (ja) プラズマディスプレイパネルのエージング方法
KR20050040559A (ko) 플라즈마 디스플레이 패널의 구동 방법
JP4595385B2 (ja) プラズマディスプレイパネルのエージング方法
JP4375039B2 (ja) プラズマディスプレイパネルのエージング方法
CN100463095C (zh) 等离子体显示屏的制造方法
JP4273844B2 (ja) プラズマディスプレイパネルのエージング方法
US20080165211A1 (en) Method for Driving Plasma Display Panel and Plasma Display Apparatus
KR100587285B1 (ko) 고주파를 이용한 플라즈마 디스플레이 패널의 구동회로
KR100312513B1 (ko) 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
CN100447931C (zh) 等离子显示面板的老化方法和老化装置
JP4375094B2 (ja) プラズマディスプレイパネルのエージング方法およびエージング装置
KR100701966B1 (ko) 플라즈마 디스플레이 장치
JP4466220B2 (ja) プラズマディスプレイパネルの製造方法
JP2008309826A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100813336B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100558710B1 (ko) 고주파를 이용한 플라즈마 디스플레이 패널의 구동회로
KR100289901B1 (ko) 고주파를 이용한 플라즈마 디스플레이 패널 구동 방법
JP2004265759A (ja) プラズマディスプレイパネルの製造方法およびエージング装置
KR100611833B1 (ko) 플라즈마 디스플레이 패널의 에이징 방법 및 에이징 장치
EP1777678A2 (en) Plasma display apparatus and driving method of the same
KR100509754B1 (ko) 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
JP2007066523A (ja) プラズマディスプレイパネルの製造方法およびエージング装置
JP2007011099A (ja) 容量性負荷駆動回路
KR20040080816A (ko) 플라즈마 디스플레이 패널 구동 회로
KR20020056073A (ko) 고주파 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 10510984

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048002124

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020047018630

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020047018630

Country of ref document: KR

122 Ep: pct application non-entry in european phase