[go: up one dir, main page]

WO2003013085A1 - Dispositif a semi-conducteurs et systeme de transfert de donnees - Google Patents

Dispositif a semi-conducteurs et systeme de transfert de donnees Download PDF

Info

Publication number
WO2003013085A1
WO2003013085A1 PCT/JP2001/006587 JP0106587W WO03013085A1 WO 2003013085 A1 WO2003013085 A1 WO 2003013085A1 JP 0106587 W JP0106587 W JP 0106587W WO 03013085 A1 WO03013085 A1 WO 03013085A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
level
circuit
semiconductor device
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2001/006587
Other languages
English (en)
French (fr)
Inventor
Hiroshi Takase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP2003518137A priority Critical patent/JPWO2003013085A1/ja
Priority to EP20010954387 priority patent/EP1414206A1/en
Priority to PCT/JP2001/006587 priority patent/WO2003013085A1/ja
Publication of WO2003013085A1 publication Critical patent/WO2003013085A1/ja
Priority to US10/727,521 priority patent/US20040108880A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H04L27/2623—Reduction thereof by clipping
    • H04L27/2624—Reduction thereof by clipping by soft clipping

Definitions

  • the present invention relates to a semiconductor device for receiving a data signal transmitted from an external device and a data transfer system.
  • FIG. 7 is a schematic block diagram of a data transfer system including the semiconductor device 51 and the external device 52.
  • the semiconductor device 51 is a serial bus controller corresponding to the P1394b standard.
  • An external device 52 is connected to the semiconductor device 51 via an AC coupling circuit 53.
  • the amplitude ⁇ V of the input signal IN is 60 OmV to 800 mV.
  • the input signal IN has a different center amplitude level VC according to the power supply voltage of the external device 52.
  • the center amplitude level VC when the power supply voltage is 2.5V, the center amplitude level VC is 1.4V to 1.7V, and when the power supply voltage is 1.8V, the center amplitude level is 0.7V to 1.0V.
  • the center amplitude level VC refers to the amplitude range of the center level of the input signal IN.
  • the C coupling circuit 53 converts the center amplitude level VC of the input signal IN from the external device 52 into a constant level so that the input signal IN can be determined by the input circuit 54 of the semiconductor device 51.
  • the AC power coupling circuit 53 is composed of a capacitor C 11 and resistors R 11 and R 12 .
  • the input signal IN is obtained by dividing the power supply voltage by the resistors R 11 and R 12.
  • the level is converted to a signal having a predetermined voltage as its center.
  • the input circuit 54 receives a control signal (enable signal) EN, and selectively supplies an input signal that has been level-converted to the internal circuit 55 in response to the control signal EN.
  • the AC coupling circuit 53 and the semiconductor device 51 are mounted on a circuit board.
  • the semiconductor device 51 is provided with a plurality of input circuits 54, and a plurality of external devices 52 are connected to the plurality of input circuits 54.
  • an AC coupling circuit 53 is required for each input circuit 54, which causes problems such as an increase in the number of components and an increase in the mounting area on the circuit board.
  • An object of the present invention is to provide a semiconductor device and a data transfer system capable of receiving a plurality of input signals having different center amplitude levels without using an AC coupling circuit. Disclosure of the invention
  • a semiconductor device In a first aspect of the present invention, a semiconductor device is provided.
  • a detection circuit for detecting a center amplitude level of the input signal to generate a control signal; and a control signal connected to the detection circuit; And a conversion circuit for converting the input signal into a signal having a certain level based on
  • a semiconductor device In a second aspect of the present invention, a semiconductor device is provided.
  • a detection circuit for detecting a center amplitude level of the input signal to generate a control signal; and a control signal connected to the detection circuit; And a selection circuit for selecting a judgment level of the input signal based on the
  • a data transfer system is provided. Data signal And a second device that receives the data signal as an input signal, wherein the second device detects and controls a center amplitude level of the input signal.
  • a detection circuit that generates a signal; and a conversion circuit that is connected to the detection circuit and that converts the input signal into a signal having a certain level based on the control signal.
  • a data transfer system comprising: a first device that outputs a data signal; and a second device that receives the data signal as an input signal, the second device detects a center amplitude level of the input signal.
  • a detection circuit that generates a control signal, and a selection circuit that is connected to the detection circuit and selects a determination level of the input signal based on the control signal.
  • FIG. 1 is a schematic block diagram of a data transfer system according to the first embodiment of the present invention.
  • FIG. 2 is a schematic block diagram of a data transfer system in which another external device is connected to the semiconductor device of FIG.
  • FIG. 3 is a circuit diagram of a detection circuit of the semiconductor device of FIG.
  • FIG. 4 is a schematic block diagram of a data transfer system according to the second embodiment of the present invention.
  • FIG. 5 is a circuit diagram of a receiving circuit of the semiconductor device of FIG.
  • FIG. 6 is a circuit diagram of a detection circuit of the semiconductor device of FIG.
  • FIG. 7 is a schematic block diagram of a conventional data transfer system.
  • FIG. 8 is a waveform diagram of the input signal. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a schematic block diagram of a data transfer system.
  • the semiconductor device 11 is a serial bus controller conforming to the P1394b standard, and is mounted on a circuit board of a personal computer and its peripheral devices.
  • the semiconductor device 11 is connected to an external device 13a via a communication cable 12, and performs data transfer with the external device 13a.
  • the external device 13a includes an output circuit 14a.
  • the output circuit 14a supplies an input signal (data signal) to the semiconductor device 11 based on the first power supply voltage V1.
  • the output circuit 14a in the external device 13a also complies with the P1394b standard as in the case of the semiconductor device 11, and, like the input signal IN shown in FIG. Send out the signal IN 1 that has it.
  • This signal IN1 has a center amplitude level VC of 1.4V to 1.7V.
  • the semiconductor device 11 is connected to another external device 13b that conforms to the P1394b standard in addition to the external device 13a, and is connected to the external device 13b. Data transfer can be performed.
  • the external device 13b has an output circuit 14b.
  • the amplitude ⁇ V of the input signal IN2 is also 600 to 80 OmV.
  • the input signal IN2 has a center amplitude level VC of 0.7V to 1.0V.
  • the semiconductor device 11 to which these external devices 13a or 13b are connected has an input signal IN 1, whose center amplitude level VC is 1.4V to 1.7 or 0.7V to 1.OV. IN 2 reception is possible.
  • the semiconductor device 11 includes an input circuit 15 and an internal circuit 16, and the input circuit 15 includes first and second receiving circuits 17, 18 and a detecting circuit 19.
  • the input circuit 15 is connected to the external device 13a or 13b via the communication cable 12, and the first and second receiving circuits 17, 18 and the detecting circuit 19 are connected to the same. Input the input signal IN1 or IN2 from the external device 13a or 13b.
  • the first receiving circuit (conversion circuit) 17 receives the input signal IN 1 and converts the input signal IN 1 The level is converted to a constant signal level required by the internal circuit 16 and the converted signal is output to the internal circuit 16.
  • the second receiving circuit (conversion circuit) 18 receives the input signal IN2, converts the level of the input signal IN2 to a constant signal level required by the internal circuit 16, and converts the converted signal to the internal circuit 1 Output to 6.
  • the first receiving circuit 17 receives the input signal IN 1 whose center amplitude level VC is the first level (1.4 V to 1.7 V), and sets the H level based on the level of the input signal IN 1. Or, output the L-level output signal OUT to the internal circuit 16.
  • the second receiving circuit 18 receives the input signal IN 2 whose center amplitude level VC is the second level (0.7 V to 1.0 V), and outputs the H level or the H level based on the level of the input signal IN 2. Outputs L-level output signal OUT to internal circuit 16.
  • the receiving circuit 17 is a three-state circuit having an enable terminal 17a.
  • the selection signal SEL1 from the detecting circuit 19 is input to the same terminal 17a.
  • the receiving circuit 18 is a three-state circuit having an enable terminal 18a.
  • the selection signal SEL2 from the detecting circuit 19 is input to the terminal 18a.
  • the receiving circuit 17 is activated based on the L-level selection signal SEL1, and outputs an output signal OUT corresponding to the input signal IN1 from the external device 13a to the internal circuit 16.
  • the receiving circuit 18 is activated based on the L-level selection signal SEL2, and outputs an output signal OUT corresponding to the input signal IN2 from the external device 13b to the internal circuit 16.
  • the detection circuit 19 responds to the center amplitude level VC of the input signals IN1 and IN2, and enables the output of one of the first and second reception circuits 17 and 18 to activate the first and second signals. Generate the selection signals SEL 1 and SEL 2. For example, the detection circuit 19 responds to the input signal INI whose center amplitude level VC is the first level (1.4 V to 1.7 V), and outputs the L-level first selection signal SEL 1 and the H level Generates the second selection signal SEL 2 of. Also, the detection circuit 19 responds to the input signal IN 2 whose center amplitude level VC is the second level (0.7 V to 1.0 V), and outputs the H level first selection signal SEL 1 and the L level Generate the second selection signal SEL2.
  • FIG. 3 shows a circuit diagram of the detection circuit 19.
  • the detection circuit 19 is composed of comparators 21 and 22 and OR circuits 23 and 24.
  • the input signal IN (IN1, IN2) is input to the non-inverting input terminal of the first comparator 21
  • the first reference voltage E 1 is input to the inverting input terminal 21.
  • the first reference voltage E1 is set corresponding to the first level, and is set to 1.7 V in the present embodiment.
  • the input signal IN is input to the non-inverting input terminal of the second comparator 22, and the reference voltage E2 is input to the inverting input terminal of the comparator 22.
  • the second reference voltage E2 is set corresponding to the second level, and is set to 1.0 V in the present embodiment.
  • the first comparator 21 outputs the L-level comparison signal S1
  • the second comparator 22 outputs the H-level comparison signal. Outputs the comparison signal S2.
  • the first and second comparators 21 and 22 output the comparison signals S1 and S2 of L level.
  • the first OR circuit 23 inputs the comparison signal S1 of the first comparator 21 and inverts the comparison signal S2 of the second comparator 22 and inputs an inverted comparison signal. Outputs the first selection signal SEL1.
  • the second OR circuit 24 inputs the comparison signal S1 of the first comparator 21 and the comparison signal S2 of the second comparator 22, and outputs the second selection signal SEL2 according to the comparison signal level.
  • the first comparator 21 in FIG. 3 outputs an L-level comparison signal S1
  • the second comparator 22 outputs an H-level comparison signal S2.
  • the first OR circuit 23 outputs an L-level first selection signal SEL1
  • the second OR circuit 24 outputs an H-level second selection signal SEL2. Therefore, the first receiving circuit 17 of FIG. 1 generates an output signal OUT having a predetermined level from the input signal IN1 in response to the first selection signal SEL1 at L level.
  • the second receiving circuit 18 sets the output terminal to high impedance in response to the H-level second selection signal SEL2.
  • the first device in FIG. when the external device 13b is connected to the semiconductor device 11 and the input signal IN2 having a center amplitude level of 0.7V to 1.0V is input, the first device in FIG. And the second comparators 21 and 22 output L-level comparison signals S 1 and S 2.
  • the first OR circuit 23 outputs an H-level first selection signal SEL1
  • the second OR circuit 24 outputs an L-level second selection signal SEL2. Therefore, in Figure 2
  • the first receiving circuit 17 sets the output terminal to high impedance, and the second receiving circuit 18 generates an output signal OUT having a predetermined level from the input signal IN2.
  • the semiconductor device 11 selectively activates the first and second receiving circuits 17 and 18 according to the center amplitude level VC of the input signal IN (INl, IN2). Effectively selects the judgment level of the input signal IN. Therefore, the first receiving circuit 17 and the second receiving circuit 18 function as a selection circuit. This makes it possible to receive input signals IN having different center amplitude levels VC.
  • the semiconductor device 11 includes an input circuit 15 including first and second receiving circuits 17 and 18 and a detecting circuit 19.
  • the first and second receiving circuits 17 and 18 receive the signals I N1 and I N2 having different center amplitude levels VC and output a signal OUT having a common level.
  • the detection circuit 19 detects the center amplitude level VC of the input signal IN, and generates selection signals SEL 1 and SEL 2 as control signals in response to the detection level.
  • the receiving circuit 1 7 is selected by the selection signals SEL 1 and SEL2.
  • the first and second receiving circuits 17 and 18 set the output terminal to high impedance in response to the selection signals SEL 1 and SEL 2 when their own receiving circuit is ineffective. Therefore, the effective output signal OUT of the receiving circuit can be reliably transmitted to the internal circuit 16.
  • the comparators 21 and 22 receive the reference voltages E 1 and E 2 corresponding to two different center amplitude levels VC, and input the reference voltages E l and E 2 and the input signal IN ( INI, IN 2).
  • the selection signals SEL 1 and SEL 2 for selecting the first and second receiving circuits 17 and 18 can be easily generated based on the comparison output of the comparators 21 and 22, which is practically preferable. It becomes a thing.
  • FIG. 4 is a schematic block diagram of the data transfer system of the present embodiment.
  • the semiconductor device 30 includes an input circuit 31 and an internal circuit 32, and the input circuit 31 includes a reception circuit (conversion circuit) 33 and a detection circuit 34.
  • This semiconductor device 30 is also a serial bus controller conforming to the P1394b standard.
  • the semiconductor device 30 is connected to the external device 13c via the communication cable 12, and performs data transfer with the external device 13c.
  • the external device 13c has an output circuit 14c.
  • the semiconductor device 30 is connected to another external device that outputs a signal whose center amplitude level VC is the second level (0.7 V to 1.0 V), and performs data transfer with the external device. Can be.
  • the semiconductor device 30 of the present embodiment also has an input signal having a center amplitude level VC of 1.4 V to 1.7 or 0.7 V to 1.0 V. IN, bar IN can be received.
  • FIG. 5 is a circuit diagram of the receiving circuit 33 in the present embodiment.
  • the receiving circuit 33 includes P-channel MOS transistors T 1, T 2 and N-channel MO transistors T 3, T 4, a current source 35, and a level converter 36.
  • the current source 35 includes a first constant current source 35a and a second constant current source 35b.
  • the input signal IN from the external device 13 is input to the gate of the N-channel MO transistor T3, and the input signal IN is input to the gate of the N-channel MOS transistor T4.
  • These input signals IN and IN are differential signals, and when one of them is at H level, the other is at L level.
  • the drain of transistor T3 is connected to power supply V3 via transistor T1, and the drain of transistor T4 is connected to power supply V3 via transistor T2.
  • the source of transistor T 3 and the source of transistor T 4 are connected, and these sources are grounded via current source 35.
  • the gate of transistor T1 is connected to the gate of transistor T1.
  • the gate of the transistor T2 is connected to the drain of the transistor ⁇ 2.
  • the level conversion section 36 is composed of a ⁇ channel MOS transistor ⁇ 5, ⁇ 6 and a MOSchannel MOS transistor ⁇ 7, ⁇ 8.
  • the gate of the transistor # 5 is connected to the drain of the transistor # 1, and the gate of the transistor # 6 is connected to the drain of the transistor # 2.
  • the source of the transistor # 5 is connected to the power supply V3, and the drain of the transistor # 5 is grounded via the transistor # 7.
  • the source of the transistor # 6 is connected to the power supply V3, and the drain of the transistor # 6 is grounded via the transistor # 8.
  • the drain of transistor # 7 is connected to the gates of transistors # 7 and # 8.
  • the output signal OUT is output from the node # 1 between the transistor # 6 and the transistor # 8 via the buffer 37 connected in series and the inverter circuit 38.
  • the amount of current flowing through the transistors T3 and T4 is determined according to the voltage levels of the signals IN and IN input to the transistors T3 and T4.
  • the sum of the amount of current flowing through each of the transistors T3 and T4 substantially matches the amount of current driven by the current source 35.
  • the level converter 36 Based on the difference between the amounts of current flowing through the transistors T3 and T4, the level converter 36 converts the current to a voltage (L level or H level) required by the internal circuit 32.
  • the receiving circuit 33 outputs the H-level signal OUT when the voltage level of the input signal IN and IN is greater than IN>, and outputs the L-level signal when the voltage level is IN> IN. Outputs signal OUT.
  • FIG. 6 is a circuit diagram of the detection circuit 34.
  • the detection circuit 34 includes first and second comparators 39 and 40 and first and second resistors R 1 and R 2.
  • the first and second resistors R l and R 2 are 10 k ⁇ resistors, respectively.
  • the voltage value between the first resistor R 1 and the second resistor R 2 is the intermediate voltage value between the input signal IN and the bar IN. Is set to Then, the intermediate voltage value is input to the non-inverting input terminal of each of the comparators 39 and 40.
  • the reference voltage E 1 is input to the inverting input terminal of the first comparator 39, and the reference voltage E 2 is input to the inverting input terminal of the second comparator 40.
  • the first comparator 39 outputs the L level signal. 1
  • the control signal CON 1 is output, and the second comparator 40 outputs the H-level second control signal CON 2.
  • the receiving circuit 33 drives only the first constant current source 35 a of the current source 35 in response to the control signals C ON 1 and CON 2.
  • the first comparator 39 sets the first level of the L level to the first level.
  • the control signal C ON 1 is output, and the second comparator 40 outputs the second control signal CON 2 of L level.
  • the receiving circuit 33 drives both the first constant current source 35a and the second constant current source 35b in response to the control signals CON1 and CON2.
  • the semiconductor device 30 includes an input circuit 31 including a reception circuit 33 and a detection circuit.
  • the receiving circuit 33 includes a current source 35, and adjusts the amount of current in the current source 35 in response to the control signals C ON 1 and CON 2 from the detecting circuit 34. By adjusting the current amount, the determination level of the input signal IN in the receiving circuit 33 is changed. By this change of the determination level, the receiving circuit 33 can receive the input signals IN and IN having different center amplitude levels VC, and the output having a certain level according to the level of the input signals IN and IN. Signal OUT can be output. As a result, do not connect the AC coupling circuit 53 (see FIG. 7) outside the semiconductor device 30. At least, one receiving circuit 33 can receive input signals IN and IN having different center amplitude levels VC.
  • the current source 35 includes constant current sources 35a and 35b corresponding to two different center amplitude levels VC, and detects the number of the constant current sources 35a and 35b to be driven.
  • the change in response to the control signals CON 1 and CON of the circuit 34 changes the amount of current flowing through the transistors T 3 and T 4. In this way, the determination level of the receiving circuit 33 can be changed corresponding to the center amplitude level VC of the input signal IN and the input signal IN.
  • the present invention may be applied not only to semiconductor devices (serial bus controllers) 11 and 30 compliant with the P1394b standard, but also to other semiconductor devices.
  • two signal determination levels are set in accordance with two input signals IN having different center amplitude levels VC.
  • three or more signal determination levels are set.
  • a level may be set. In this case, a number of receiving circuits corresponding to the signal determination level and an input circuit including a constant current source are used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Description

明細書 半導体装置及びデータ転送 技術分野
本発明は、 外部装置から送出されるデータ信号を受信する半導体装置及びデー タ転送システムに関する。
近年、 コンピュータ、 周辺機器や家庭用の音声 Z画像機器において音声 画像 に関するデータ転送が行われるようになってきている。 このデータ転送を行うた めに、 通信データのプロ トコルの統一が図られ、 そのプロ トコルを制御するため の半導体装置 （例えば、 シリアルバスコントローラ） がコンピュータ、 周辺機器 や音声 z画像機器に組み込まれている。 この半導体装置には、 異なる外部装置が 接続可能となっており、 それら外部装置からは、 中心振幅レベルの異なる信号が 送出される場合がある。 そのため、 中心振幅レベルの異なる複数の信号を取り込 むことができる半導体装置が必要となっている。 背景技術
図 7は、 半導体装置 5 1と外部装置 52とを備えるデータ転送システムの概略 的なブロック図である。 半導体装置 5 1は、 P 1 394 b規格に対応するシリア ルバスコントローラである。 同半導体装置 5 1には ACカツプリング回路 5 3を 介して外部装置 52が接続されている。 P 1 394 b規格に対応するシリアルバ スコントローラの場合、 図 8に示すように、 入力信号 I Nの振幅 Δ Vは 60 Om V〜800mVである。 また、 入力信号 I Nは、 外部装置 52における電源電圧 に応じて異なる中心振幅レベル VCを持つ。 例えば、 電源電圧が 2. 5Vの場合 には 1. 4V〜1. 7 Vの中心振幅レベル VCを持ち、 電源電圧が 1. 8Vの場 合には 0. 7〜1. 0 Vの中心振幅レベル V Cを持つ。 中心振幅レベル VCとは 入力信号 I Nの中心レベルの振幅範囲をいう。
つまり、 半導体装置 5 1に接続される外部装置 52に応じて入力信号 I Nの中 心振幅レベル VCが異なる。 それ故、 半導体装置 5 1と外部装置 52との間に A Cカツプリング回路 5 3が接続されている。 この A Cカツプリング回路 5 3は、 外部装置 5 2からの入力信号 I Nの中心振幅レベル V Cを、 半導体装置 5 1の入 力回路 5 4で入力信号 I Nを判定できるように一定のレベルに変換する。 A C力 ップリング回路 5 3は、 コンデンサ C 1 1、 抵抗 R 1 1、 R 1 2とからなり、 入 力信号 I Nを、 電源電圧を抵抗 R 1 1 , R 1 2により分圧することにより得られ た所定電圧を中心に振幅する信号にレベル変換する。 入力回路 5 4は、 制御信号 (イネ一ブル信号） E Nを入力し、 同制御信号 E Nに応答して内部回路 5 5ヘレ ベル変換された入力信号を選択的に供給する。
ところで、 コンピュータやその周辺機器において、 A Cカップリング回路 5 3 及び半導体装置 5 1は回路基板上に実装される。 半導体装置 5 1には、 複数の入 力回路 5 4が設けられ、 その複数の入力回路 5 4に対して複数の外部装置 5 2が 接続される。 その場合、 各入力回路 5 4毎に A Cカップリング回路 5 3が必要と なり、 部品点数の増加や回路基板における実装面積の増大といった問題が生じて しまう。
本発明の目的は、 A Cカップリング回路を用いることなく、 中心振幅レベルの 異なる複数の入力信号を受信することができる半導体装置及びデータ転送システ ムを提供することにある。 発明の開示
本発明の第 1の態様において、 半導体装置が提供される。 異なる中心振幅レべ ルを持つ入力信号を受信する半導体装置において、 前記入力信号の中心振幅レべ ルを検知して制御信号を生成する検知回路と、 前記検知回路に接続され、 前記制 御信号に基づいて前記入力信号を一定レベルを有する信号に変換する変換回路と を備える。
本発明の第 2の態様において、 半導体装置が提供される。 異なる中心振幅レべ ルを持つ入力信号を受信する半導体装置において、 前記入力信号の中心振幅レべ ルを検知して制御信号を生成する検知回路と、 前記検知回路に接続され、 前記制 御信号に基づいて前記入力信号の判定レベルを選択する選択回路とを備える。 本発明の第 3の態様において、 データ転送システムが提供される。 データ信号 を出力する第 1の装置と、 前記データ信号を入力信号として受信する第 2の装置 とを備えたデータ転送システムにおいて、 前記第 2の装置は、 入力信号の中心振 幅レベルを検知して制御信号を生成する検知回路と、 前記検知回路に接続され、 前記制御信号に基づいて前記入力信号を一定レベルを有する信号に変換する変換 回路とを備える。
本発明の第 4の態様において、 データ転送システムが提供される。 データ信号 を出力する第 1の装置と、 前記データ信号を入力信号として受信する第 2の装置 とを備えたデータ転送システムにおいて、 前記第 2の装置は、 前記入力信号の中 心振幅レベルを検知して制御信号を生成する検知回路と、 前記検知回路に接続さ れ、 前記制御信号に基づいて前記入力信号の判定レベルを選択する選択回路とを 備える。 図面の簡単な説明
図 1は、 本発明の第一実施形態におけるデータ転送システムの概略的なプロ ック図である。
図 2は、 図 1の半導体装置に別の外部装置が接続されたデータ転送システム の概略的なブロック図である。
図 3は、 図 1の半導体装置の検知回路の回路図である。
図 4は、 本発明の第二実施形態におけるデータ転送システムの概略的なブ口 ック図である。
• 図 5は、 図 4の半導体装置の受信回路の回路図である。
図 6は、 図 4の半導体装置の検知回路の回路図である。
図 7は、 従来のデータ転送システムの概略的なブロック図である。
図 8は、 入力信号の波形図である。 発明を実施するための最良の形態
以下、 本発明を、 外部装置 （第 1の装置） と半導体装置 （第 2の装置） とを備 えるデータ転送システムに具体化した第一実施形態を図 1〜図 3に従って説明す る。 図 1は、 データ転送システムの概略的なブロック図である。 半導体装置 1 1は 、 P 1 394 b規格に準拠したシリアルバスコントローラであり、 パーソナルコ ンピュータやその周辺機器における回路基板上に搭載される。 半導体装置 1 1は 、 通信ケーブル 1 2を介して外部装置 1 3 a と接続され、 同外部装置 1 3 aとの 間でデータ転送を行う。
外部装置 1 3 aは出力回路 14 aを備える。 出力回路 14 aには第 1電源電圧 V I (= 2. 5 V) が供給されており、 同出力回路 14 aは、 第 1電源電圧 V 1 に基づいて半導体装置 1 1に入力信号 （データ信号） I N 1を送出する。 外部装 置 1 3 aにおける出力回路 14 aも、 半導体装置 1 1と同様に P 1 394 b規格 に対応しており、 図 8に示す入力信号 I Nと同様に、 600〜800mVの振幅 厶 Vを持つ信号 I N 1を送出する。 この信号 I N 1は、 1. 4V〜1. 7Vの中 心振幅レベル V Cを持つ。
図 2に示すように、 半導体装置 1 1は、 外部装置 1 3 a以外にも P 1 394 b 規格に対応する別の外部装置 1 3 bと接続され、 同外部装置 1 3 bとの間でデー タ転送を行うことができる。 外部装置 1 3 bは出力回路 14 bを備える。 出力回 路 14 bには第 2電源電圧 V2 (= 1. 8 V) が供給されており、 同出力回路 1 4 aは、 第 2電源電圧 V 2に基づいて半導体装置 1 1に入力信号 I N 2を送出す る。 入力信号 I N 2の振幅 Δ Vも 600〜80 OmVである。 また、 入力信号 I N2は0. 7V〜1. 0 Vの中心振幅レべノレ V Cを持つ。
これら外部装置 1 3 a又は外部装置 1 3 bが接続される半導体装置 1 1は、 中 心振幅レベル VCが 1. 4V〜 1. 7 又は0. 7V〜 1. OVである入力信号 I N 1 , I N 2の受信が可能である。
以下、 半導体装置 1 1の構成について詳述する。
半導体装置 1 1は、 入力回路 1 5と内部回路 1 6を含み、 入力回路 1 5は第 1 及び第 2受信回路 1 7， 1 8と検知回路 1 9を含む。 入力回路 1 5は通信ケープ ル 1 2を介して外部装置 1 3 a又は外部装置 1 3 bに接続され、 第 1及び第 2受 信回路 1 7, 1 8及ぴ検知回路 1 9は、 同外部装置 1 3 a又は外部装置 1 3 bか らの入力信号 I N 1又は入力信号 I N 2を入力する。
第 1受信回路 （変換回路） 1 7は入力信号 I N 1を受信し、 入力信号 I N 1を 内部回路 1 6が必要とする一定の信号レベルにレベル変換し、 その変換後の信号 を内部回路 1 6に出力する。 第 2受信回路 （変換回路） 1 8は入力信号 I N2を 受信し、 入力信号 I N 2を内部回路 1 6が必要とする一定の信号レベルにレベル 変換し、 その変換後の信号を内部回路 1 6に出力する。
第 1受信回路 1 7は、 中心振幅レベル VCが第 1のレベル （1. 4V〜1. 7 V) である入力信号 I N 1を受信し、 該入力信号 I N 1のレベルに基づいて Hレ ベル又は Lレベルの出力信号 OUTを内部回路 1 6に出力する。 第 2受信回路 1 8は、 中心振幅レベル VCが第 2のレベル （0. 7V〜1. 0V) である入力信 号 I N 2を受信し、 該入力信号 I N 2のレベルに基づいて Hレベル又は Lレベル の出力信号 OUTを内部回路 1 6に出力する。
受信回路 1 7はィネーブル端子 1 7 aを持つスリーステート回路であり、 同端 子 1 7 aには検知回路 1 9からの選択信号 S EL 1が入力される。 受信回路 1 8 はィネーブル端子 1 8 aを持つスリーステート回路であり、 同端子 1 8 aには検 知回路 1 9からの選択信号 S E L 2が入力される。 受信回路 1 7は、 Lレベルの 選択信号 S EL 1に基づいて活性化し、 外部装置 1 3 aからの入力信号 I N 1に 対応した出力信号 OUTを内部回路 1 6に出力する。 受信回路 1 8は、 Lレベル の選択信号 S E L 2に基づいて活性化し、 外部装置 1 3 bからの入力信号 I N 2 に対応した出力信号 OUTを内部回路 1 6に出力する。
検知回路 1 9は、 入力信号 I N 1, I N 2の中心振幅レベル VCに応答し、 第 1及び第 2受信回路 1 7， 1 8のいずれか一方の出力を有効にする第 1及ぴ第 2 選択信号 S EL l , SEL 2を生成する。 例えば、 検知回路 1 9は、 その中心振 幅レベル VCが第 1のレベル （1. 4V〜1. 7V) である入力信号 I N Iに応 答し、 Lレベルの第 1選択信号 SEL 1と Hレベルの第 2選択信号 S E L 2を生 成する。 また、 検知回路 1 9は、 その中心振幅レベル VCが第 2のレベル （0. 7V〜1. 0V) である入力信号 I N 2に応答し、 Hレベルの第 1選択信号 S E L 1と Lレベルの第 2選択信号 S E L 2を生成する。
図 3は、 検知回路 1 9の回路図を示す。 検知回路 1 9は、 コンパレータ 2 1， 22とオア回路 23, 24とにより構成されている。 第 1コンパレータ 2 1の非 反転入力端子には入力信号 I N ( I N 1 , I N 2) が入力され、 同コンパレータ 2 1の反転入力端子には第 1基準電圧 E 1が入力される。 第 1基準電圧 E 1は第 1のレベルに対応して設定され、 本実施形態では 1. 7 Vに設定されている。 第 2コンパレータ 22の非反転入力端子には入力信号 I Nが入力され、 同コンパレ ータ 22の反転入力端子には基準電圧 E 2が入力される。 第 2基準電圧 E 2は第 2のレベルに対応して設定され、 本実施形態では 1. 0Vに設定されている。 従って、 第 1のレベルを持つ入力信号 I N 1が半導体装置 1 1に入力される場 合、 第 1コンパレータ 2 1は Lレベルの比較信号 S 1を出力し、 第 2コンパレー タ 22は Hレベルの比較信号 S 2を出力する。 また、 第 2のレベルを持つ入力信 号 I N 2が入力される場合、 第 1及び第 2コンパレータ 2 1 , 22は Lレべノレの 比較信号 S 1， S 2を出力する。
第 1オア回路 23は、 第 1コンパレータ 2 1の比較信号 S 1を入力し、 第 2コ ンパレータ 22の比較信号 S 2を反転して反転比較信号を入力し、 それら比較信 号レベルに応じて第 1選択信号 S E L 1を出力する。 第 2オア回路 24は、 第 1 コンパレータ 2 1の比較信号 S 1と第 2コンパレータ 22の比較信号 S 2とを入 力し、 それら比較信号レベルに応じて第 2選択信号 S E L 2を出力する。
具体的には、 図 1のように外部装置 1 3 aが半導体装置 1 1に接続され、 その 中心振幅レベル VCが 1. 4V〜1. 7 Vである入力信号 I N 1が入力される場 合、 図 3の第 1コンパレータ 2 1は Lレベルの比較信号 S 1を出力し、 第 2コン パレータ 22は Hレベルの比較信号 S 2を出力する。 第 1オア回路 23は Lレべ ルの第 1選択信号 S EL 1を出力し、 第 2オア回路 24は Hレベルの第 2選択信 号 S EL 2を出力する。 従って、 図 1の第 1受信回路 1 7は、 Lレベルの第 1選 択信号 SE L 1に応答し、 入力信号 I N 1から所定レベルを有する出力信号 OU Tを生成する。 第 2受信回路 1 8は、 Hレベルの第 2選択信号 S EL 2に応答し て出力端子をハイインピーダンスに設定する。
一方、 図 2のように外部装置 1 3 bが半導体装置 1 1に接続され、 中心振幅レ ベルが 0. 7V〜1. 0Vである入力信号 I N2が入力される場合、 図 3の第 1 及び第 2コンパレータ 2 1， 2 2は Lレベルの比較信号 S 1 , S 2を出力する。 この場合、 第 1オア回路 23は Hレベルの第 1選択信号 SEL 1を出力し、 第 2 オア回路 24は Lレベルの第 2選択信号 S E L 2を出力する。 従って、 図 2の第 1受信回路 1 7は出力端子をハイインピーダンスに設定し、 第 2受信回路 1 8は 入力信号 I N 2から所定レベルを有する出力信号 OUTを生成する。
このように、 半導体装置 1 1は、 入力信号 I N ( I N l , I N 2) の中心振幅 レベル VCに応じて第 1及び第 2受信回路 1 7， 1 8を選択的に有効とすること で、 実質的に入力信号 I Nの判定レベルを選択する。 従って、 第 1受信回路 1 7 と第 2受信回路 1 8は選択回路として機能する。 これにより、 中心振幅レベル V Cの異なる入力信号 I Nを受信することが可能となる。
次に、 本発明の第一実施形態における半導体装置 1 1の特徴を以下に記載する
(1) 半導体装置 1 1は、 第 1及び第 2受信回路 1 7， 1 8と検知回路 1 9と からなる入力回路 1 5を含む。 第 1及び第 2受信回路 1 7 , 1 8は、 互いに異な る中心振幅レベル VCを持つ信号 I N 1 , I N2を受信し、 互いに共通なレベル を持つ信号 OUTを出力する。 検知回路 1 9は、 入力信号 I Nの中心振幅レベル VCを検知し、 その検知レベルに応答して制御信号としての選択信号 S E L 1 , SEL 2を生成する。 この選択信号 SE L 1 , S E L 2によって、 受信回路 1 7
， 1 8のうちの 1つが有効となる。 このようにすれば、 半導体装置 1 1の外部に ACカップリング回路 53 (図 7参照） を接続しなくても、 中心振幅レベル VC の異なる入力信号 I Nを受信することができる。
(2) 第 1及び第 2受信回路 1 7， 1 8は、 選択信号 S EL 1 , S E L 2に応 答して自己の受信回路が非有効である場合に出力端子をハイインピーダンスに設 定するので、 有効である受信回路の出力信号 OUTを内部回路 1 6に確実に伝達 できる。
( 3) 検知回路 1 9において、 コンパレータ 2 1 , 22は、 2つの異なる中心 振幅レベル VCに対応する基準電圧 E 1 , E 2を入力し、 その基準電圧 E l， E 2と入力信号 I N ( I N I , I N 2) とを比較するようにした。 この場合、 各コ ンパレータ 21， 22の比較出力に基づいて、 第 1及び第 2受信回路 1 7, 1 8 を選択するための選択信号 S E L 1， S E L 2を容易に生成でき、 実用上好まし いものとなる。
(4) 半導体装置 1 1を用いることにより ACカツプリング回路 5 3が不要と なり、 パーソナルコンピュータやその周辺機器における部品点数や実装面積を抑 制することができる。
以下、 本発明を具体化した第二実施形態を図 4〜図 6に従って説明する。
図 4は、 本実施形態のデータ転送システムの概略的なブロック図である。 半導 体装置 30は、 入力回路 3 1と内部回路 3 2を含み、 入力回路 3 1は、 受信回路 (変換回路） 3 3と検知回路 34を含む。 この半導体装置 30も、 P 1 394 b 規格に準拠したシリアルバスコントローラである。 半導体装置 30は、 通信ケー ブル 1 2を介して外部装置 1 3 cと接続され、 同外部装置 1 3 cとの間でデータ 転送を行う。 外部装置 1 3 cは出力回路 1 4 cを備える。 この外部装置 1 3 cも 、 上記外部装置 1 3 a (図 1参照） と同様に、 第 1電源電圧 V I (= 2. 5 V) に基づいて中心振幅レベル VCが第 1のレベル （1. 4V〜1. 7V) の信号 I N, バー I Nを出力する。 また、 半導体装置 30は、 中心振幅レベル VCが第 2 のレベル （0. 7V〜1. 0V) の信号を出力する別の外部装置と接続され、 同 外部装置との間でデータ転送を行うことができる。
つまり、 本実施形態における半導体装置 30も、 第一実施の形態の半導体装置 1 1と同様に、 中心振幅レベル VCが 1. 4V〜1. 7 又は0. 7V〜 1. 0 Vである入力信号 I N, バー I Nを受信することができる。
図 5は、 本実施形態における受信回路 3 3の回路図である。 受信回路 3 3は、 Pチャネル MO S トランジスタ T 1 , T 2及び Nチャネル MO トランジスタ T 3, T 4と、 電流源 35と、 レベル変換部 36とを含む。 電流源 35は、 第 1定 電流源 35 aと第 2定電流源 3 5 bとからなる。
Nチャネル MO トランジスタ T 3のゲートには外部装置 1 3からの入力信号 I Nが入力され、 Nチャネル MOS トランジスタ T 4のゲートには入力信号バー I Nが入力される。 これら入力信号 I N, バー I Nは、 差動信号であり、 いずれ か一方が Hレベルである場合、 他方は Lレベルである。 トランジスタ T 3のドレ インはトランジスタ T 1を介して電源 V 3に接続され、 トランジスタ T4のドレ インはトランジスタ T 2を介して電源 V 3に接続されている。 トランジスタ T 3 のソースと トランジスタ T 4のソースとが接続され、 これらソースは電流源 35 を介して接地されている。 トランジスタ T 1のゲートは同トランジスタ T 1のド レインに接続され、 トランジスタ T 2のゲートは同トランジスタ Τ 2のドレイン に接続されている。
レベル変換部 36は、 Ρチャネル MO S トランジスタ Τ 5， Τ 6及び Νチヤネ ル MOS トランジスタ Τ 7， Τ 8とにより構成されている。 トランジスタ Τ 5の ゲートはトランジスタ Τ 1のドレインに接続され、 トランジスタ Τ 6のゲートは トランジスタ Τ 2のドレインに接続されている。 トランジスタ Τ 5のソースは電 源 V 3に接続され、 同トランジスタ Τ 5のドレインはトランジスタ Τ 7を介して 接地されている。 トランジスタ Τ 6のソースは電源 V 3に接続され、 同トランジ スタ Τ 6のドレインはトランジスタ Τ 8を介して接地されている。 トランジスタ Τ 7のドレインは、 トランジスタ Τ 7, Τ 8のゲートに接続されている。 トラン ジスタ Τ 6と トランジスタ Τ 8間のノード Ν 1から直列接続されたバッファ 3 7 、 ィンバータ回路 38を介して出力信号 OUTが出力される。
受信回路 33では、 トランジスタ T 3, T 4に入力される信号 I N, バー I N の電圧レベルに応じてトランジスタ T 3, T 4に流れる電流量が決定される。 こ こで、 各トランジスタ T 3, T 4に流れる電流量の総和が電流源 35で駆動され る電流量と実質的に一致する。 これらトランジスタ T 3, T4に流れる電流量の 差に基づいて、 レベル変換部 36は、 その電流を内部回路 32が必要とする電圧 (Lレベル又は Hレベル） に変換する。 具体的には、 受信回路 33は、 入力信号 I N, バー I Nの電圧レベルが I N>バー I Nである場合、 Hレベルの信号 OU Tを出力し、 I Nくバ一 I Nである場合、 Lレベルの信号 OUTを出力する。 ま たこのとき、 入力信号 I N, バ一 I Nの中心振幅レベル VCが 1. 4V〜1. 7 Vである場合には、 電流源 35における第 1定電流源 35 aのみが駆動されて電 流量を少なくする。 一方、 入力信号 I N, バー I Nの中心振幅レベル VCが 0 · 7V〜1. 0Vである場合には、 電流源 3 5における第 1定電流源 3 5 a及び第 2定電流源 35 bの両方が駆動されて電流量を多くする。 これにより、 受信回路 33における入力信号 I N, バー I Nの判定レベル （しきい値） が変更され、 入 力信号 I N, バー I Nの論理レベル （Lレベル又は Hレベル） に対応する一定レ ベルの出力信号 OUTが出力される。 なお、 電流源 35における電流量の切り替 えは、 検知回路 34から出力される制御信号 CON 1， CON 2に基づいて行わ れる。
図 6は、 検知回路 34の回路図である。 検知回路 34は、 第 1及び第 2コンパ レータ 39, 40と第 1及び第 2抵抗 R 1， R 2とにより構成される。 第 1及び 第 2抵抗 R l， R 2は、 それぞれ 1 0 k Ωの抵抗であり、 第 1抵抗 R 1と第 2抵 抗 R 2間の電圧値が入力信号 I N， バー I Nの中間電圧値に設定される。 そして 、 各コンパレータ 39, 40の非反転入力端子にはその中間電圧値が入力される 。 また、 第 1コンパレータ 39の反転入力端子には基準電圧 E 1が入力され、 第 2コンパレータ 40の反転入力端子には基準電圧 E 2が入力される。
従って、 その中心振幅レベル VCが第 1のレベル （1. 4V〜1. 7V) であ る入力信号 I N， バー I Nが半導体装置 30に入力される場合、 第 1コンパレー タ 39は Lレベルの第 1制御信号 CON 1を出力し、 第 2コンパレータ 40は H レベルの第 2制御信号 CON 2を出力する。 受信回路 33は、 これら制御信号 C ON 1 , CON 2に応答し、 電流源 35の第 1定電流源 3 5 aのみを駆動する。 一方、 中心振幅レベル VCが第 2のレベル （0. 7V〜1. 0V) である入力信 号 I N, バー I Nが半導体装置 30に入力される場合、 第 1コンパレータ 3 9は Lレベルの第 1制御信号 C ON 1を出力し、 第 2コンパレータ 40は Lレべノレの 第 2制御信号 CON 2を出力する。 受信回路 3 3は、 これら制御信号 CON 1， CON 2に応答し、 第 1定電流源 35 a及び第 2定電流源 35 bの両方を駆動す る。
次に、 本発明の第二実施形態における半導体装置 30の特徴を以下に記載する
(1) 半導体装置 30は、 受信回路 33と検知回路 34とからなる入力回路 3 1を含む。 受信回路 33は、 電流源 35を含み、 検知回路 34からの制御信号 C ON 1 , CON 2に応答して電流源 3 5における電流量を調節する。 この電流量 の調節により、 受信回路 3 3における入力信号 I Nの判定レベルが変更される。 この判定レベルの変更により、 受信回路 33において、 中心振幅レベル VCの異 なる入力信号 I N, バー I Nを受信することができ、 その入力信号 I N, バー I Nのレベルに応じて一定のレベルを有する出力信号 OUTを出力できる。 その結 果、 半導体装置 30の外部に ACカップリング回路 53 (図 7参照） を接続しな くても、 1つの受信回路 33により、 中心振幅レベル VCの異なる入力信号 I N ， バー I Nを受信することができる。
( 2 ) 電流源 3 5は、 2つの異なる中心振幅レベル V Cに対応する定電流源 3 5 a, 35 bから構成され、 駆動されるべき該定電流源 35 a , 35 bの数を検 知回路 34の制御信号 CON 1， CONに応答して変更することでトランジスタ T 3 , T 4に流れる電流量が変更される。 このようにすれば、 入力信号 I N, バ 一 I Nの中心振幅レベル VCに対応して受信回路 33の判定レベルを変更するこ とができる。
上記各実施形態は以下のように変更してもよい。
•本発明が、 P 1 3 94 b規格に対応する半導体装置 （シリアルバスコントロ ーラ） 1 1， 30のみならず、 他の半導体装置に適用されてもよい。
•上記各実施形態における入力回路 1 5， 3 1では、 中心振幅レベル VCの異 なる 2つの入力信号 I Nに応じて 2つの信号判定レベルを設定するものであった が、 3つ以上の信号判定レベルを設定してもよい。 この場合、 信号判定レベルに 対応する数の受信回路、 定電流源を備えた入力回路が用いられる。

Claims

請求の範囲
1 . 異なる中心振幅レベルを持つ入力信号を受信する半導体装置において、 前記入力信号の中心振幅レベルを検知して制御信号を生成する検知回路と、 前記検知回路に接続され、 前記制御信号に基づいて前記入力信号を一定レベル を有する信号に変換する変換回路と
を備えることを特徴とする半導体装置。
2 . 前記変換回路は、 互いに異なる中心振幅レベルを持つ複数の入力信号を 受信し、 共通なレベルを持つ出力信号を生成する複数の受信回路を含み、 前記検知回路は、 検知した中心振幅レベルに応じて前記複数の受信回路のうち の 1つを有効とするための前記制御信号を生成することを特徴とする請求項 1に 記載の半導体装置。
3 . 前記複数の受信回路のうち前記制御信号に応答して非有効である受信回 路は自己の出力端子をハイインピーダンスに設定することを特徴とする請求項 2 に記載の半導体装置。
4 . 前記変換回路は、 複数の判定レベルを有する受信回路であって、 該受信 回路は、 前記制御信号に基づいて判定レベルを変更し、 該判定レベルに従って前 記各入力信号を一定レベルを有する信号に変換するものであり、
前記検知回路は前記受信回路の各判定レベルが前記各入力信号の中心振幅レべ ルに対応するよう前記制御信号を生成することを特徴とする請求項 1に記載の半 導体装置。
5 . 前記受信回路は、 前記入力信号が供給されるゲートを有する M O S型ト ランジスタと、 該 M O S型トランジスタに接続された電流源と、 該 M O S型トラ ンジスタに接続され、 該 M O S型トランジスタに流れる電流を電圧に変換する変 換回路とを備え、 前記電流源は、 検知回路の制御信号に応答して電流量を変更して前記判定レべ ルを変更することを特徴とする請求項 4に記載の半導体装置。
6 . 前記各入力信号は差動信号であり、 該差動信号がそれぞれ供給されるゲ 一トを有する一対の M O S型トランジスタと、 該一対の M O S型トランジスタに 接続された電流源と、 該一対の M O S型トランジスタに接続され、 該一対の M〇 S型トランジスタに流れる電流を電圧に変換する変換回路とを備え、
前記電流源は、 前記検知回路の制御信号に応答して電流量を変更して前記判定 レベルを変更することを特徴とする請求項 4に記載の半導体装置。
7 . 前記電流源は、 前記入力信号の中心振幅レベルに対応する複数の定電流 源を含み、 駆動されるべき該複数の定電流源の数を前記検知回路の制御信号に応 答して変更することで前記電流量が変更されることを特徴とする請求項 5又は 6 に記載の半導体装置。
8 . 前記検知回路は、 前記複数の中心振幅レベルにそれぞれ対応する複数の コンパレータを備え、 各コンパレータは関連する中心振幅レベルに対応する基準 電位を入力し、 該基準電圧と前記入力信号の電圧とを比較し、 検知回路は該複数 のコンパレータの比較結果に基づいて前記制御信号を生成することを特徴とする 請求項 1〜 7のいずれか 1項に記載の半導体装置。
9 . 異なる中心振幅レベルを持つ入力信号を受信する半導体装置において、 前記入力信号の中心振幅レベルを検知して制御信号を生成する検知回路と、 前記検知回路に接続され、 前記制御信号に基づいて前記入力信号の判定レベル を選択する選択回路と
を備えることを特徴とする半導体装置。
1 0 . データ信号を出力する第 1の装置と、
前記データ信号を入力信号として受信する第 2の装置と を備えたデータ転送システムにおいて、
前記第 2の装置は、
入力信号の中心振幅レベルを検知して制御信号を生成する検知回路と、 前記検知回路に接続され、 前記制御信号に基づいて前記入力信号を一定 を有する信号に変換する変換回路と
を備えることを特徴とするデータ転送システム。
1 1 . データ信号を出力する第 1の装置と、
前記データ信号を入力信号として受信する第 2の装置と
を備えたデータ転送システムにおいて、
前記第 2の装置は、
入力信号の中心振幅レベルを検知して制御信号を生成する検知回路と、 前記検知回路に接続され、 前記制御信号に基づいて前記入力信号の判定レベル を選択する選択回路と
を備えることを特徴とするデータ転送システム。
PCT/JP2001/006587 2001-07-31 2001-07-31 Dispositif a semi-conducteurs et systeme de transfert de donnees Ceased WO2003013085A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003518137A JPWO2003013085A1 (ja) 2001-07-31 2001-07-31 半導体装置及びデータ転送システム
EP20010954387 EP1414206A1 (en) 2001-07-31 2001-07-31 Semiconductor device and data transfer system
PCT/JP2001/006587 WO2003013085A1 (fr) 2001-07-31 2001-07-31 Dispositif a semi-conducteurs et systeme de transfert de donnees
US10/727,521 US20040108880A1 (en) 2001-07-31 2003-12-05 Semiconductor device and data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/006587 WO2003013085A1 (fr) 2001-07-31 2001-07-31 Dispositif a semi-conducteurs et systeme de transfert de donnees

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/727,521 Continuation US20040108880A1 (en) 2001-07-31 2003-12-05 Semiconductor device and data transfer system

Publications (1)

Publication Number Publication Date
WO2003013085A1 true WO2003013085A1 (fr) 2003-02-13

Family

ID=11737604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/006587 Ceased WO2003013085A1 (fr) 2001-07-31 2001-07-31 Dispositif a semi-conducteurs et systeme de transfert de donnees

Country Status (4)

Country Link
US (1) US20040108880A1 (ja)
EP (1) EP1414206A1 (ja)
JP (1) JPWO2003013085A1 (ja)
WO (1) WO2003013085A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039286A (ja) * 2010-08-05 2012-02-23 Gvbb Holdings Sarl 受信回路、信号伝送回路、及び信号受信方法
JP2015195435A (ja) * 2014-03-31 2015-11-05 キヤノン株式会社 信号処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024093113A (ja) 2022-12-27 2024-07-09 旭化成エレクトロニクス株式会社 通信線からの信号を入力する装置および方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194445A (ja) * 1982-05-10 1983-11-12 Sansui Electric Co デイジタル信号抽出方式
JPH1093511A (ja) * 1996-09-11 1998-04-10 Sharp Corp 光通信システム、およびその光通信方法
JPH11205396A (ja) * 1998-01-07 1999-07-30 Nippon Columbia Co Ltd シリアル通信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2120030B (en) * 1982-03-04 1986-11-12 Sansui Electric Co Digital signal demodulator circuit
US4887048A (en) * 1988-01-21 1989-12-12 Texas Instruments Incorporated Differential amplifier having extended common mode input voltage range
US4851786A (en) * 1988-12-23 1989-07-25 Raytheon Company Differential amplifier
SG68589A1 (en) * 1995-09-27 1999-11-16 At & T Corp Differential amplifier circuit for use in a read channel for a magnetic recording system
US6040718A (en) * 1997-12-15 2000-03-21 National Semiconductor Corporation Median reference voltage selection circuit
GB2357644B (en) * 1999-12-20 2004-05-05 Ericsson Telefon Ab L M Low-voltage differential signal (LVDS) input circuit
EP1168603A1 (en) * 2000-06-26 2002-01-02 STMicroelectronics S.r.l. Switched-capacitor, fully-differential operational amplifier with high switching frequency
US6522160B1 (en) * 2001-06-13 2003-02-18 Micron Technology, Inc. Input buffer with automatic switching point adjustment circuitry, and synchronous DRAM device including same
JP2003017955A (ja) * 2001-07-04 2003-01-17 Fujitsu Ltd Ｏｔａおよびフィルタ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194445A (ja) * 1982-05-10 1983-11-12 Sansui Electric Co デイジタル信号抽出方式
JPH1093511A (ja) * 1996-09-11 1998-04-10 Sharp Corp 光通信システム、およびその光通信方法
JPH11205396A (ja) * 1998-01-07 1999-07-30 Nippon Columbia Co Ltd シリアル通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039286A (ja) * 2010-08-05 2012-02-23 Gvbb Holdings Sarl 受信回路、信号伝送回路、及び信号受信方法
JP2015195435A (ja) * 2014-03-31 2015-11-05 キヤノン株式会社 信号処理装置

Also Published As

Publication number Publication date
US20040108880A1 (en) 2004-06-10
JPWO2003013085A1 (ja) 2004-11-25
EP1414206A1 (en) 2004-04-28

Similar Documents

Publication Publication Date Title
US8284848B2 (en) Differential data transferring system and method using three level voltages
US7301371B2 (en) Transmitter of a semiconductor device
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
CN101174827B (zh) 复位装置
US7528636B2 (en) Low differential output voltage circuit
JP4141884B2 (ja) 信号伝送装置
US8698543B1 (en) Interface to a serial communications bus
KR20180045253A (ko) 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치
WO2003030360A2 (en) High voltage cmos output driver in low voltage process
US7940102B2 (en) Edge rate control for I2C bus applications
JP2003316338A (ja) デジタルデータ送受信回路を備える平板ディスプレイ装置（ｆｌａｔｐａｎｅｌｄｉｓｐｌａｙｈａｖｉｎｇｔｒａｎｓｍｉｔｔｉｎｇａｎｄｒｅｃｅｉｖｉｎｇｃｉｒｃｕｉｔｆｏｒｄｉｇｉｔａｌｉｎｔｅｒｆａｃｅ）
US7005891B2 (en) Data transmission circuit for universal serial bus system
US20110085617A1 (en) System and method for providing a full fail-safe capability in signal transmission networks
WO2018020782A1 (ja) リンギング抑制回路
KR20020095871A (ko) 크로스오버 전압을 조절할 수 있는 유니버셜 시리얼 버스저속 트랜시버
US20040151196A1 (en) Data tranmission circuit and data transmission method with two transmission modes
US7187197B2 (en) Transmission line driver
WO2003013085A1 (fr) Dispositif a semi-conducteurs et systeme de transfert de donnees
JP4393351B2 (ja) データ通信装置、データ通信システム及びデータ通信方法
US7768310B2 (en) Semiconductor device, method of switching drive capability of the semiconductor device, and system including semiconductor devices
JP3783699B2 (ja) 出力バッファ回路
US20220075439A1 (en) Slave communication apparatus and master communication apparatus
US7227381B2 (en) Input buffer and semiconductor device including the same
JP2010183533A (ja) 半導体集積装置
US20200136621A1 (en) Semiconductor device

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

Kind code of ref document: A1

Designated state(s): JP KR

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB IE IT LU MC NL PT SE TR

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003518137

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2001954387

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10727521

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001954387

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001954387

Country of ref document: EP