[go: up one dir, main page]

WO2003003561A1 - Frequency mixing circuit - Google Patents

Frequency mixing circuit Download PDF

Info

Publication number
WO2003003561A1
WO2003003561A1 PCT/JP2002/006399 JP0206399W WO03003561A1 WO 2003003561 A1 WO2003003561 A1 WO 2003003561A1 JP 0206399 W JP0206399 W JP 0206399W WO 03003561 A1 WO03003561 A1 WO 03003561A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
circuit
mixing circuit
semiconductor substrate
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2002/006399
Other languages
English (en)
French (fr)
Inventor
Hiroshi Miyagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to US10/481,996 priority Critical patent/US20040150457A1/en
Priority to JP2003509622A priority patent/JPWO2003003561A1/ja
Publication of WO2003003561A1 publication Critical patent/WO2003003561A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output

Definitions

  • the present invention relates to a frequency mixing circuit used for frequency conversion of a receiver.
  • General receivers employing the superheterodyne method perform high-frequency amplification of a modulated wave signal received via an antenna and then perform frequency conversion using a frequency mixing circuit, and convert the signal to an intermediate frequency signal having a predetermined frequency. Demodulation is performed after conversion.
  • a component including a transistor is integrally formed on a semiconductor substrate by using a CMOS process or a MOS process. It is formed using FET.
  • the semiconductor substrate described above is formed with an N-well, and it is desirable that components are formed on the N-well.
  • a pn junction is formed between the N-well and the semiconductor substrate below the N-well.
  • a guard ring is formed on the semiconductor substrate and around the component.
  • a guard ring is formed around the above-mentioned components from the surface of the semiconductor substrate to a position deeper than the N-well.
  • FIG. 1 is a diagram showing a configuration of an FM receiver according to an embodiment
  • Figure 2 is a diagram showing the noise characteristics of FEs manufactured using the CMOS process or the MOS process.
  • Figure 3 is a circuit diagram showing the specific configuration of the mixing circuit.
  • FIG. 4 is a sectional view showing a modification of the mixing circuit.
  • FIG. 5 is a plan view of the mixing circuit shown in FIG. 4,
  • FIG. 6 is a diagram showing another modification of the mixing circuit.
  • FIG. 7 is a sectional view showing a modification of the guard ring.
  • a frequency mixing circuit (hereinafter, simply referred to as a “mixing circuit”) according to an embodiment of the present invention will be described in detail.
  • FIG. 1 is a diagram showing a configuration of an FM receiver including the mixing circuit of the present embodiment.
  • the FM receiver shown in Fig. 1 has a high-frequency amplifier circuit 11, mixed circuit 12, local oscillator 13, intermediate frequency filters 14, 16, intermediate frequency amplifier circuit 15, and limit circuit formed as one-chip component 10. 17, FM detection circuit 18, and stereo demodulation circuit 19.
  • the local oscillator signal output from the local oscillator 13 is mixed to convert the high frequency signal into the intermediate frequency signal.
  • the intermediate frequency filters 14, 16 are provided before and after the intermediate frequency amplification circuit 15, and extract only a predetermined band component from the input intermediate frequency signal.
  • the intermediate frequency amplifying circuit 15 amplifies a part of the intermediate frequency signal passing through the intermediate frequency filters 14 and 16.
  • the limit circuit 17 amplifies the input intermediate frequency signal with high gain.
  • the FM detection circuit 18 performs an FM detection process on the signal of constant amplitude output from the limit circuit 17.
  • the stereo demodulation circuit 19 performs a stereo demodulation process on the composite signal after the FM detection output from the FM detection circuit 18 to generate an L signal and an R signal.
  • the above-described one-chip component 10 of the present embodiment is integrally formed on a semiconductor substrate using a CMOS process or a MOS process. On this semiconductor substrate, In addition to the case where only each circuit constituting the one-chip component 10 shown in FIG. 1 is formed, various analog circuits and digital circuits are formed. Since it is easy to form various CMOS components by the CMOS process or the MOS process, for example, a frequency synthesizer or a display device that varies the oscillation frequency of the local oscillator 13 to set the reception frequency and the like. It is desirable that the control circuit and the like be formed on the same semiconductor substrate.
  • a FET formed by a CMOS process or a MOS process has a feature that 1 / f noise, which is low-frequency noise, is larger than a bipolar transistor. Therefore, if the one-chip component 10 shown in Fig. 1 is formed on one chip using the CMOS process or the MOS process, the FET as an amplifying element contained in the component will be a source of 1 / f noise. turn into. Moreover, if the high-frequency modulated wave signal is converted to a low-frequency intermediate frequency signal using the mixing circuit 12, the ratio of the lZf noise component in the intermediate frequency signal increases, and the reception quality due to the deterioration of the SN ratio is increased. Will be deteriorated.
  • a p-channel type FET is used at least as an amplifying element (transistor) included in the mixing circuit 12.
  • FIG. 2 is a diagram showing the noise characteristics of the FEs manufactured using the CMOS process or the MOS process.
  • the horizontal axis indicates frequency, and the vertical axis indicates noise level.
  • the characteristics indicated by the solid line indicate the noise characteristics of the p-channel FET, and the characteristics indicated by the dotted line indicate the noise characteristics of the n-channel FET.
  • 1 / f noise that appears in the low-frequency region is smaller in the p-channel type FET than in the n-channel type FET. This is considered to be because the mobility of the p-channel type FET is smaller.
  • the 1 / f noise itself generated by the FET included in the mixing circuit 12 can be reduced. It is possible to improve the S / N ratio and improve the signal quality of the entire receiver.
  • FIG. 3 is a circuit diagram showing a specific configuration of the mixing circuit 12. A working example is shown.
  • the mixing circuit 12 shown in FIG. 3 includes FETs 31 and 32 for generating a constant current, a current source 33, and six FETs 41 to 46 used for synthesizing two types of input signals.
  • the load resistors 47 and 48 are included. Specifically, the input signals (IN +, IN—) from the high-frequency amplifier circuit 11 are input to FETs 41 and 42, and the input signals (Lo +, Lo—) from the local oscillator 13 are input to FETs 43 to 46. Has been entered. F ⁇ 1 31, 32, 41 to 46 included in this configuration all use the ⁇ channel type. In addition, by extracting output signals using the load resistors 47 and 48, all the components constituting the above-described mixed circuit 12 can be formed on the semiconductor substrate.
  • FIG. 4 is a cross-sectional view showing a modification of the mixing circuit 12 of the embodiment described above.
  • FIG. 5 is a plan view of the structure shown in FIG. In the structures shown in these figures, all components of the mixing circuit 12 are formed on the well 52. Since a junction surface is formed between the well 52 and the rectangular semiconductor substrate 50, if the potential of the well 52 is higher than that of the semiconductor substrate 50, the well 52 is connected to the semiconductor substrate 50. The current flowing toward is interrupted at this ⁇ junction. For this reason, it is possible to prevent noise generated in the mixing circuit 12 from passing through the semiconductor substrate 50 to other circuits.
  • a guard ring 54 is formed in the vicinity of the surface of the semiconductor substrate 50 and in a peripheral region surrounding the well 52.
  • the guard ring 54 is formed by forming a part of a rectangular semiconductor substrate 50 in a rectangular region. Since the guard ring 54 and the semiconductor substrate 50 form a layer, noise generated in the mixed circuit 12 can be effectively prevented from passing around the surface of the semiconductor substrate 50 to other circuits. .
  • the present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention.
  • the FM receiver is described.
  • the present invention can be applied to various receivers, transmitters, and communication devices such as an AM receiver and a data terminal device.
  • the relationship between the frequency of the local oscillation signal and the carrier frequency of the modulated wave signal is not particularly described, but the difference between these frequencies is small.
  • all the components of the mixing circuit 12 are formed on the semiconductor substrate. However, only some of the components may be externally mounted.
  • FIG. 6 is a diagram showing another modification of the mixing circuit.
  • the mixing circuit 12 A shown in FIG. 6 is obtained by replacing the load resistors 47 and 48 of the mixing circuit 12 shown in FIG. 3 with a transformer 60 and a capacitor 62.
  • the components of the mixed circuit 12 A except for the transformer 60 and the capacitor 62 are integrally formed, and the transformer 60 as an external component is connected via printed wiring or the like. And the capacitor 62 are connected.
  • the guard ring 54 is formed near the surface of the semiconductor substrate 50, but as shown in FIG. 7, instead of the guard ring 54, the guard ring 54 is formed from the surface of the semiconductor substrate 50.
  • a guard ring 54 A formed to a position deeper than the N-well 52 may be used.
  • the transistors included in the frequency mixing circuit are p-channel FETs having low mobility, thereby reducing 1 / f noise itself generated in each transistor. Therefore, low-frequency noise generated in the entire frequency mixing circuit can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Superheterodyne Receivers (AREA)
  • Structure Of Receivers (AREA)

Description

明 細 書 周波数混合回路 技術分野
本発明は、 受信機の周波数変換に用いられる周波数混合回路に関する。 背景技術
スーパ一ヘテロダイン方式を採用した一般の受信機は、 アンテナを介して受信 した変調波信号を高周波増幅した後に周波数混合回路を用いて周波数変換を行つ ており、 所定の周波数を有する中間周波信号に変換した後に復調処理を行ってい る。
特に、 最近では、 周波数混合回路を含むアナログ回路を CMO Sプロセスある いは MO Sプロセスで半導体基板上に一体形成する技術の研究が進んでおり、 一 部の装置では実用化されている。 CMO Sプロセスあるいは MO Sプロセスを用 いて 1チップ上に各種の回路を形成することにより、 装置全体の小型化ゃコスト 低減等が可能になるため、 1チップ上に形成される装置の範囲が今後拡大すると 考えられる。
ところで、 CMO Sプロセスあるいは MO Sプロセスで周波数混合回路を形成 する場合に、 使用する周波数帯域によっては l/f ノイズと称される低周波ノィ ズが増加するという問題があった。 特に、 バイポーラトランジスタに比べて MO S型の FETは 1/f ノイズが多く、 しかも、 2種類の信号を合成するために周 波数混合回路には多くのトランジス夕が使用されているためそれそれがノィズ源 となり、 回路全体として発生するノイズが多くなる。 周波数混合回路において発 生する 1/f ノイズが多くなるということは、 それだけ中間周波信号における 1 /f ノイズ成分の占める割合が高くなるということであり、 SN比の悪化による 受信品質の劣化を招くことになる。 発明の開示 本発明は、 このような点に鑑みて創作されたものであり、 その目的は、 C M O Sプロセスあるいは M O Sプロセスを用いて半導体基板上に一体成形した場合に 発生する低周波ノィズを低減することができる周波数混合回路を提供することに め 。
上述した課題を解決するために、 本発明の周波数混合回路は、 トランジスタを 含む構成部品が C M 0 Sプロセスあるいは M O Sプロセスを用いて半導体基板上 に一体形成されており、 このトランジスタを pチャネル型の F E Tを用いて形成 している。 周波数混合回路に含まれるトランジスタを移動度の小さな pチャネル 型の F E Tとすることにより、 それそれのトランジスタにおいて発生する 1 / f ノイズ自体を少なくすることができるため、 周波数混合回路全体で発生する低周 波ノィズを低減することができる。
また、 上述した半導体基板には Nゥヱルが形成されており、 この Nゥエル上に 構成部品が形成されていることが望ましい。 pチャネル型の F E Tを含む周波数 混合回路の全部品を Nゥエル上に形成することにより、 Nゥヱルとその下の半導 体基板との間に p n接合面が形成されるため、 この接合面を介してノイズ電流が 流れることを防止することが可能になり、 周波数混合回路において発生したノィ ズが半導体基板を通して他の部品に回り込むことを防止することができる。 また、 上述した半導体基板上であって、 構成部品の周囲にガードリングが形成 されていることが望ましい。 これにより、 周波数混合回路において発生したノィ ズが半導体基板を通して他の部品に回り込むことをさらに有効に防止することが できる。
また、 上述した構成部品の周囲に、 半導体基板表面から Nゥエルよりも深い位 置までガードリングが形成されていることが望ましい。 ガードリングを Nゥヱル よりも深い位置まで形成することにより、 このガードリングを越えて Nゥエル上 に形成された部品と外部の部品との間で回り込む低周波領域のノイズを除去する ことができる。 図面の簡単な説明
図 1は、 一実施形態の F M受信機の構成を示す図、 図 2は、 CMO Sプロセスあるいは MO Sプロセスを用いて製造した FE丁の ノイズ特性を示す図、
図 3は、 混合回路の具体的な構成を示す回路図、
図 4は、 混合回路の変形例を示す断面図、
図 5は、 図 4に示す混合回路の平面図、
図 6は、 混合回路の他の変形例を示す図、
図 7は、 ガードリングの変形例を示す断面図である。 発明を実施するための最良の形態
以下、 本発明を適用した一実施形態の周波数混合回路 （以後、 単に 「混合回 路」 と称する） について詳細に説明する。
図 1は、 本実施形態の混合回路を含む FM受信機の構成を示す図である。 図 1 に示す FM受信機は、 1チップ部品 10として形成された高周波増幅回路 1 1、 混合回路 1 2、 局部発振器 13、 中間周波フィルタ 14、 1 6、 中間周波増幅回 路 1 5、 リミット回路 1 7、 FM検波回路 18、 ステレオ復調回路 1 9を含んで 構成されている。
アンテナ 20によって受信した FM変調波信号を高周波増幅回路 1 1によって 増幅した後、 局部発振器 13から出力される局部発振信号を混合することにより、 高周波信号から中間周波信号への変換を行う。 中間周波フィルタ 14、 1 6は、 中間周波増幅回路 15の前段および後段に設けられており、 入力される中間周波 信号から所定の帯域成分のみを抽出する。 中間周波増幅回路 15は、 中間周波フ ィル夕 14、 1 6を通過する一部の中間周波信号を増幅する。
リミッ ト回路 1 7は、 入力される中間周波信号を高利得で増幅する。 FM検波 回路 1 8は、 リミット回路 17から出力される振幅一定の信号に対して FM検波 処理を行う。 ステレオ復調回路 19は、 FM検波回路 18から出力される FM検 波後のコンポジッ ト信号に対してステレオ復調処理を行って、 L信号および R信 号を生成する。
上述した本実施形態の 1チップ部品 10は、 CMO Sプロセスあるいは MO S プロセスを用いて半導体基板上に一体形成されている。 この半導体基板上には、 図 1に示した 1チップ部品 10を構成する各回路のみが形成されている場合の他 に、 各種のアナログ回路やデジタル回路が形成されている。 CMO Sプロセスあ るいは MO Sプロセスによって各種の CMO S部品を形成することが容易である ため、 例えば受信周波数を設定するために局部発振器 13の発振周波数を可変す る周波数シンセサイザや表示装置とその制御回路等を同じ半導体基板上に形成す ることが望ましい。
ところで、 一般にバイポーラトランジスタに比べて CMOSプロセスあるいは MO Sプロセスで形成した FETは、 低周波ノイズである 1/f ノイズが大きい という特徴がある。 したがって、 図 1に示した 1チップ部品 10を CMO Sプロ セスあるいは MO Sプロセスを用いて 1チップ上に形成すると、 その中に含まれ る増幅素子としての FETが 1/f ノイズの発生源になってしまう。 しかも、 高 い周波数の変調波信号を混合回路 1 2を用いて低い周波数の中間周波信号に変換 すると、 この中間周波信号における lZf ノイズ成分の占める割合が高くなつて、 SN比の悪化による受信品質の劣化を招くことになる。
このため、 本実施形態の FM受信機を構成する 1チップ部品 1 0では、 少なく とも混合回路 12に含まれる増幅素子 （トランジスタ） として pチャネル型の F E Tを用いている。
図 2は、 CM O Sプロセスあるいは MO Sプロセスを用いて製造した F E丁の ノイズ特性を示す図である。 横軸が周波数を、 縦軸がノイズレベルをそれぞれ示 している。 また、 実線で示した特性が pチャネル型の FETのノイズ特性を、 点 線で示した特性が nチャネル型の F E Tのノィズ特性をそれぞれ示している。 図 2に示すように、 pチャネル型の F E Tの方が、 nチャネル型の F E Tに比べて、 低周波領域に現れる 1/f ノイズが小さい。 これは、 pチャネル型の FETの方 が移動度が小さいからであると考えられる。
したがって、 pチャネル型の FETを増幅素子として用いることにより、 混合 回路 12に含まれる FETが発生する 1/f ノイズ自体を少なくすることができ るため、 混合回路 1 2における低周波ノイズの発生を低減して、 受信機全体にお ける SN比の向上および信号品質の改善を図ることが可能になる。
図 3は、 混合回路 1 2の具体的な構成を示す回路図であり、 一例として差動で 動作する例が示されている。 図 3に示す混合回路 1 2は、 定電流を生成する FE T 3 1、 32、 電流源 33と、 2種類の入力信号を合成するために用いられる 6 個の FET 4 1〜46と、 2個の負荷抵抗 47、 48を含んで構成されている。 具体的には、 高周波増幅回路 1 1からの入力信号 （I N+ 、 I N— ) が FET4 1、 42に入力され、 局部発振器 13からの入力信号 （Lo+ 、 Lo— ) が FE T 43〜46に入力されている。 この構成に含まれる F Ε Τ 3 1、 32、 4 1〜 46は全て ρチャネル型が用いられている。 また、 負荷抵抗 47、 48を用いて 出力信号を取り出すことにより、 上述した混合回路 12を構成する全部品を半導 体基板上に形成することができる。
図 4は、 上述した実施形態の混合回路 1 2の変形例を示す断面図である。 また、 図 5は図 4に示した構造の平面図である。 これらの図に示す構造では、 混合回路 12の全部品が Νゥエル 52上に形成されている。 Νゥエル 52と Ρ形の半導体 基板 50との間には ΡΝ接合面が形成されるため、 Νゥエル 52の電位の方が半 導体基板 50よりも高い場合には、 Νゥヱル 52から半導体基板 50に向けて流 れる電流がこの ΡΝ接合面で遮断される。 このため、 混合回路 1 2において発生 したノイズが半導体基板 50を通って他の回路に回り込むことを防止することが できる。
また、 図 5に示すように、 半導体基板 50の表面近傍であって、 Νゥエル 52 を囲む周辺領域に、 ガードリング 54が形成されている。 このガードリング 54 は、 Ρ形の半導体基板 50の一部を Ν形領域に形成したものである。 ガードリン グ 54と半導体基板 50によって ΡΝΡ層が形成されるため、 混合回路 12にお いて発生したノイズが半導体基板 50の表面近傍を通って他の回路に回り込むこ とを有効に防止することができる。
なお、 本発明は上記実施形態に限定されるものではなく、 本発明の要旨の範囲 内において種々の変形実施が可能である。 例えば、 上述した実施形態では、 FM 受信機について説明したが、 AM受信機やデータ端末装置等の各種の受信機や送 信機あるいは通信機であっても、 本発明を適用することができる。
また、 上述した実施形態では、 局部発振信号の周波数と変調波信号の搬送波周 波数との関係については特に言及していないが、 これらの周波数の差が少なくな ればなるほど混合回路 1 2から出力される中間周波信号の周波数も低くなるため、 1 / f ノイズの影響が最も大きくなる。 したがって、 このような設定がなされた 受信機に本発明の混合回路を用いることにより、 ノイズ低減の効果を最も大きく することができる。
また、 上述した実施形態では、 混合回路 1 2の全部品を半導体基板上に形成し たが、 一部の部品のみを外付けするようにしてもよい。
図 6は、 混合回路の他の変形例を示す図である。 図 6に示す混合回路 1 2 Aは、 図 3に示した混合回路 1 2の負荷抵抗 4 7、 4 8をトランス 6 0とコンデンサ 6 2に置き換えたものである。 半導体基板上には、 これらトランス 6 0とコンデン サ 6 2を除くそれ以外の混合回路 1 2 Aの各部品が一体形成されており、 プリン ト配線等を介して外付け部品としてのトランス 6 0およびコンデンサ 6 2が接続 される。
また、 図 4に示した例では、 ガードリング 5 4を半導体基板 5 0の表面近傍に 形成したが、 図 7に示すように、 このガードリング 5 4の代わりに、 半導体基板 5 0の表面から Nゥエル 5 2よりも深い位置まで形成したガ一ドリング 5 4 Aを 用いるようにしてもよい。 これにより、 Nゥエル 5 2上に形成された混合回路 1 2で発生したノイズがガードリング 5 4 Aの下側 （半導体基板 5 0の内部） を通 つて他の回路に回り込む場合に、 より低周波成分の回り込みを防止することが可 能になる。 産業上の利用可能性
上述したように、 本発明によれば、 周波数混合回路に含まれるトランジスタを 移動度の小さな pチャネル型の F E Tとすることにより、 それそれのトランジス 夕において発生する 1 / f ノイズ自体を少なくすることができるため、 周波数混 合回路全体で発生する低周波ノイズを低減することができる。

Claims

請 求 の 範 囲
1. トランジスタを含む構成部品が CMOSプロセスあるいは MO Sプロセス を用いて半導体基板上に一体形成された周波数混合回路であって、
前記トランジスタを pチャネル型の FETを用いて形成することを特徴とする 周波数混合回路。
2. 前記半導体基板には Nゥエルが形成されており、 この Nゥヱル上に前記構 成部品が形成されていることを特徴とする請求の範囲第 1項記載の周波数混合回 路。
3. 前記半導体基板上であって、 前記構成部品の周囲にガードリングが形成さ れていることを特徴とする請求の範囲第 1項記載の周波数混合回路。
4. 前記構成部品の周囲に、 前記半導体基板表面から前記 Nゥエルよりも深い 位置までガードリングが形成されていることを特徴とする請求の範囲第 2項記載 の周波数混合回路。
PCT/JP2002/006399 2001-06-29 2002-06-26 Frequency mixing circuit Ceased WO2003003561A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/481,996 US20040150457A1 (en) 2001-06-29 2002-06-26 Frequency mixing circuit
JP2003509622A JPWO2003003561A1 (ja) 2001-06-29 2002-06-26 周波数混合回路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-198216 2001-06-29
JP2001198216 2001-06-29
JP2001-395234 2001-12-26
JP2001395234 2001-12-26

Publications (1)

Publication Number Publication Date
WO2003003561A1 true WO2003003561A1 (en) 2003-01-09

Family

ID=26617845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/006399 Ceased WO2003003561A1 (en) 2001-06-29 2002-06-26 Frequency mixing circuit

Country Status (5)

Country Link
US (1) US20040150457A1 (ja)
JP (1) JPWO2003003561A1 (ja)
CN (1) CN1522489A (ja)
TW (1) TW561701B (ja)
WO (1) WO2003003561A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045949B2 (en) 2008-05-26 2011-10-25 Fujitsu Limited Noise cancellation circuit and amplifier with noise cancellation circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4079953B2 (ja) * 2005-02-17 2008-04-23 株式会社半導体理工学研究センター 高周波回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229404A (ja) * 1984-04-26 1985-11-14 Toshiba Corp 増幅回路
JPH0993051A (ja) * 1995-09-22 1997-04-04 Denso Corp 差動増幅回路
JPH10239151A (ja) * 1997-02-25 1998-09-11 Matsushita Electric Works Ltd 赤外線検出器
JP2000196364A (ja) * 1998-12-24 2000-07-14 Matsushita Electric Ind Co Ltd 周波数変換回路
JP2002204129A (ja) * 2000-12-28 2002-07-19 Niigata Seimitsu Kk Ａｍ放送用増幅回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979001A (en) * 1989-06-30 1990-12-18 Micrel Incorporated Hidden zener diode structure in configurable integrated circuit
JP3058699B2 (ja) * 1990-02-16 2000-07-04 テキサス インスツルメンツ インコーポレイテツド 誘導性負荷中の電流制御のための負電圧クランプ回路
KR0131373B1 (ko) * 1994-06-15 1998-04-15 김주용 반도체 소자의 데이터 출력버퍼
US5767726A (en) * 1996-10-21 1998-06-16 Lucent Technologies Inc. Four terminal RF mixer device
KR100324931B1 (ko) * 1999-01-22 2002-02-28 박종섭 반도체장치 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229404A (ja) * 1984-04-26 1985-11-14 Toshiba Corp 増幅回路
JPH0993051A (ja) * 1995-09-22 1997-04-04 Denso Corp 差動増幅回路
JPH10239151A (ja) * 1997-02-25 1998-09-11 Matsushita Electric Works Ltd 赤外線検出器
JP2000196364A (ja) * 1998-12-24 2000-07-14 Matsushita Electric Ind Co Ltd 周波数変換回路
JP2002204129A (ja) * 2000-12-28 2002-07-19 Niigata Seimitsu Kk Ａｍ放送用増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045949B2 (en) 2008-05-26 2011-10-25 Fujitsu Limited Noise cancellation circuit and amplifier with noise cancellation circuit

Also Published As

Publication number Publication date
JPWO2003003561A1 (ja) 2004-10-21
US20040150457A1 (en) 2004-08-05
TW561701B (en) 2003-11-11
CN1522489A (zh) 2004-08-18

Similar Documents

Publication Publication Date Title
US7099646B1 (en) Signal mixer having a single-ended input and a differential output
US7474885B2 (en) Passive subharmonic mixer
US7447493B2 (en) Tuner suitable for integration and method for tuning a radio frequency signal
US6205325B1 (en) Active radio frequency mixer circuit with feedback
US6774739B2 (en) Frequency converter, orthogonal demodulator and orthogonal modulator
US20210384931A1 (en) Wideband receivers and methods of operation
US7088168B2 (en) Direct conversion receiver using vertical bipolar junction transistor available in deep n-well CMOS technology
KR100827893B1 (ko) 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기
US6400224B2 (en) Two stage low noise amplifier
JP4092288B2 (ja) 受信機
JP2009512304A (ja) ラジオ信号受信を可能にする電子デバイス、システム、チップおよび方法
WO2003003561A1 (en) Frequency mixing circuit
JP4324468B2 (ja) 受信機
JP3712787B2 (ja) Ｆｍ受信機
JP2008103970A (ja) ミキサ及び受信装置
HK1066337A (en) Frequency mixing circuit
US7133653B2 (en) Receiver and composite component having local oscillator components and mixing circuit integrally formed on semiconductor substrate
JP3676495B2 (ja) Ｆｍ受信機
JPWO2006095581A1 (ja) 半導体装置
JP2011114440A (ja) 差動信号生成回路及び周波数変換回路
JP2005303982A (ja) Ｆｍラジオチューナの低ｉｆ選定方法およびそのｉｆを用いたｆｍラジオチューナ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003509622

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10481996

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 028131886

Country of ref document: CN

122 Ep: pct application non-entry in european phase