[go: up one dir, main page]

WO2003063170A1 - Circuit for deactivating faulty functional components - Google Patents

Circuit for deactivating faulty functional components Download PDF

Info

Publication number
WO2003063170A1
WO2003063170A1 PCT/DE2003/000055 DE0300055W WO03063170A1 WO 2003063170 A1 WO2003063170 A1 WO 2003063170A1 DE 0300055 W DE0300055 W DE 0300055W WO 03063170 A1 WO03063170 A1 WO 03063170A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit arrangement
functional components
arrangement according
memory
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2003/000055
Other languages
German (de)
French (fr)
Inventor
Matthias Binder
Torsten Obier
Bernhard Poschenrieder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2003063170A1 publication Critical patent/WO2003063170A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements

Definitions

  • the invention relates to a circuit arrangement with several functional components and a circuit arrangement with a memory with several memory areas.
  • the object of the invention is therefore to provide a circuit arrangement with a plurality of functional components in the case of a fault in a functional component, the entire circuit arrangement does not have to be discarded.
  • the first object is achieved according to the invention by a circuit arrangement with a plurality of functional components, which is characterized in that individual faulty functional components can be deactivated.
  • circuit arrangement according to the invention is that, owing to a fault in an individual functional component, the entire circuit arrangement does not have to be discarded, but the circuit arrangement can be used for other areas of application depending on the functional components that are still functioning.
  • a selection of voltage supply and / or data lines is provided with fusible links, the fusing of which deactivates a function of the connected functional component.
  • the second object is achieved by a circuit arrangement with a plurality of memory areas, which is characterized in that individual faulty memory areas can be deactivated. According to an advantageous further development, fusible links in voltage supply and / or data lines are also provided here.
  • the invention is particularly advantageously applicable to chip cards, in which integrated semiconductor circuits are used, which are both functional components for increasing of data security as well as a memory with several memory areas.
  • the invention is explained in more detail below on the basis of an exemplary embodiment.
  • the figure shows a block diagram of a chip card with several functional components and memories, which is constructed according to the invention.
  • the chip card in the figure has a number of functional components 1 and a number of memories 3, each of which has a number of memory areas 4. All functional components 1 and all memories 3 are connected to an address and data bus 5.
  • a CPU Central Processing Unit
  • MMU Memory Management Unit
  • the ROM, the EEPROM and the XRAM are connected to the bus 5 via several connections, since these memories are divided into several memory areas 4, each memory area being addressable separately from the other memory areas.
  • the lines to the individual storage areas 4 are each led through a melting bridge.
  • the connections to individual storage areas 4 can be interrupted by separating one or more fusible links.
  • the EEPROM z. B four areas. If an error is found in one of the areas during testing, the corresponding memory area can be separated from the address and data bus 5 by opening the associated fusible links 2. The remaining areas of the EEPROM can still be used, so that the entire chip card can also be used in areas of application in which not all four memory areas of the EEPROM are required, unless additional errors are found in other components. The same applies to the XRAM memory.
  • DES Data Encryption Standard
  • An advanced crypto engine 7 is not necessary in all applications , so that this functional component is designed to be separable by a fusible link 2.
  • the random number generator 8 is not a functional component that can be dispensed with for operating the chip card. Therefore, this functional component is not designed to be deactivated by a fusible link 2.
  • chip cards are significantly “cheaper than chip cards according to the prior art, since f -d " rejection rate during production is significantly lower ". 1 !
  • a chip card design according to the invention can also be advantageous without the occurrence of errors. Above all ' from a cost point of view, it is often cheaper to use a uniform design for different areas of application.' Hardware functional components are then implemented that are not actually required and paid for by the customer, but this is more cost-effective than creating your own design. Especially with customer-specific ⁇ chip cards, which are manufactured in smaller series, " ! Leads- " - ies to a clear saving. The components that the customer does not want can then simply be deactivated: '-'
  • the components''- can also be switched off electrically, for example by means of a' ':, in ⁇ ' series to a fuse bridge.
  • the ' e ⁇ ' D ⁇ activation by means of the transistor can be undone again 0 "'. This makes it possible to deactivate individual components when troubleshooting and thus * improve the analysis capability.
  • initially switched off components step by step until a faulty component can be identified. This is then finally deactivated via the fusible link.

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

The invention relates to a circuit comprising a plurality of functional components (1, 9) and/or memory areas (4), and is characterised in that individual faulty functional components (9) and/or memory areas can be deactivated. In an advantageous embodiment, this is achieved by means of fusible bridges in the voltage supply lines and/or data lines and/or address lines (2).

Description

Beschreibung description

SCHALTUNGSANORDNUNG ZUR DEAKTIVIERUNG FEHLERHAFTER FUNKTIONSKOMPONENTENCIRCUIT ARRANGEMENT FOR DEACTIVATING FAULTY FUNCTIONAL COMPONENTS

Die Erfindung betrifft eine Schaltungsanordnung mit mehreren Funktionskomponenten und eine Schaltungsanordnung mit einem Speicher mit mehreren Speicherbereichen.The invention relates to a circuit arrangement with several functional components and a circuit arrangement with a memory with several memory areas.

Heutige Schaltungsanordnungen werden in mehreren Funktions- komponenten aufgebaut. Insbesondere bei Halbleiterschaltungen für Chipkarten werden Funktionskomponenten zur Erhöhung der Datensicherheit vorgesehen.Today's circuit arrangements are built up in several functional components. In the case of semiconductor circuits for chip cards in particular, functional components are provided to increase data security.

Beim elektrischen Testen ergibt sich häufig, daß Fehler nur in einzelnen Funktionskomponenten auftreten, während die anderen Funktionskomponenten ordnungsgemäß arbeiten. Trotzdem muß die gesamte Schaltungsanordnung ausgesondert werden.Electrical testing often results in errors only occurring in individual functional components while the other functional components are working properly. Nevertheless, the entire circuit arrangement must be discarded.

Ähnliches gilt für Speicher in einer Schaltungsanordnung. Oft ist nur ein einzelner Bereich des Speichers defekt, während die anderen Speicherbereiche funktionsfähig sind. Auch in diesem Fall wird die gesamte Schaltungsanordnung ausgesondert .The same applies to memories in a circuit arrangement. Often only a single area of the memory is defective, while the other memory areas are functional. In this case too, the entire circuit arrangement is discarded.

Oftmals ist es aber nicht notwendig, daß alle Funktionskomponenten bzw. alle Speicherbereiche ordnungsgemäß funktionieren. Insbesondere bei Funktionskomponenten zur Erhöhung der Datensicherheit werden in vielen Einsatzgebieten nicht alle Sicherheitsfunktionen benötigt. Wenn also eine Funktionskom- ponente ausfällt, durch die eine sehr strenge Sicherheitsvorkehrung realisiert ist, wäre eine solche Schaltungsanordnung prinzipiell noch in anderen Einsatzgebieten verwendbar, in denen mit einem niedrigeren Sicherheitsstandard werden kann.However, it is often not necessary for all functional components or all memory areas to function properly. In particular in the case of functional components for increasing data security, not all security functions are required in many areas of application. If a functional component fails, by means of which a very strict safety precaution is implemented, such a circuit arrangement would in principle be usable in other areas of application in which a lower safety standard can be used.

Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung mit mehreren Funktionskomponenten anzugeben, bei der wegen eines Fehlers in einer Funktionskomponente nicht die gesamte Schaltungsanordenung ausgesondert werden muß.The object of the invention is therefore to provide a circuit arrangement with a plurality of functional components in the case of a fault in a functional component, the entire circuit arrangement does not have to be discarded.

Ebenso ist Aufgabe der Erfindung, eine Schaltungsanordnung mit einem Speicher mit mehreren Speicherbereichen anzugeben, bei der wegen eines Fehlers in einem der Speicherbereiche nicht die gesamte Schaltungsanordnung ausgesondert werden muß.It is also an object of the invention to provide a circuit arrangement with a memory having a plurality of memory areas in which the entire circuit arrangement does not have to be discarded due to an error in one of the memory areas.

Die erste Aufgabe wird gemäß der Erfindung durch eine Schaltungsanordnung mit mehreren Funktionskomponenten gelöst, die dadurch gekennzeichnet ist, daß einzelne fehlerhafte Funktionskomponenten deaktivierbar sind.The first object is achieved according to the invention by a circuit arrangement with a plurality of functional components, which is characterized in that individual faulty functional components can be deactivated.

Der Vorteil der erfindungsgemäßen Schaltungsanordnung besteht darin, daß wegen eines Fehlers in einer einzelnen Funktionskomponente nicht die gesamte Schaltungsanordnung verworfen werden muß, sondern die Schaltungsanordnung je nach den noch ■ funktionierenden Funktionskomponenten für andere Einsatzbe- reiche verwendet werden kann.The advantage of the circuit arrangement according to the invention is that, owing to a fault in an individual functional component, the entire circuit arrangement does not have to be discarded, but the circuit arrangement can be used for other areas of application depending on the functional components that are still functioning.

In einer vorteilhaften Ausführung gemäß den Unteransprüchen ist eine Auswahl von Spannungsversorgungs- und/oder Datenleitungen mit Schmelzbrücken versehen, durch deren Schmelzung eine Funktion der verbundenen Funktionskomponente deaktiviert ist .In an advantageous embodiment according to the subclaims, a selection of voltage supply and / or data lines is provided with fusible links, the fusing of which deactivates a function of the connected functional component.

Die zweite Aufgabe wird durch eine Schaltungsanordnung mit mehreren Speicherbereichen gelöst, die dadurch gekennzeichnet ist, daß einzelne fehlerhafte Speicherbereiche deaktivierbar sind. Gemäß einer vorteilhaften Weiterbildung sind auch hier Schmelzbrücken in Spannungsversorgungs- und/oder Datenleitungen vorgesehen.The second object is achieved by a circuit arrangement with a plurality of memory areas, which is characterized in that individual faulty memory areas can be deactivated. According to an advantageous further development, fusible links in voltage supply and / or data lines are also provided here.

Die Erfindung ist besonders vorteilhaft bei Chipkarten anwendbar, bei denen integrierte Halbleiterschaltungen eingesetzt werden, die sowohl Funktionskomponenten zur Erhöhung der Datensicherheit als auch einen Speicher mit mehreren Speicherbereichen aufweisen.The invention is particularly advantageously applicable to chip cards, in which integrated semiconductor circuits are used, which are both functional components for increasing of data security as well as a memory with several memory areas.

Die Erfindung wird nachfolgend anhand eines Ausführungsbei- spiels näher erläutert. Die Figur zeigt ein Blockschaltbild einer Chipkarte mit mehreren Funktionskomponenten und Speichern, die gemäß der Erfindung aufgebaut ist.The invention is explained in more detail below on the basis of an exemplary embodiment. The figure shows a block diagram of a chip card with several functional components and memories, which is constructed according to the invention.

Die Chipkarte in der Figur besitzt mehrere Funktionskomponen- ten 1 sowie mehrere Speicher 3, die jeweils mehrere Speicherbereiche 4 aufweisen. Alle Funktionskomponenten 1 und alle Speicher 3 sind mit einem Adreß- und Datenbus 5 verbunden. Außerdem ist eine CPU (Central Processing Unit) mit einer MMU (Memory Management Unit) vorgesehen. Das ROM, das EEPROM und das XRAM sind über mehrere Anbindungen mit dem Bus 5 verbunden, da diese Speicher in mehrere Speicherbereiche 4 aufgeteilt sind, wobei jeder Speicherbereich getrennt von den anderen Speicherbereichen ansprechbar ist. Die Leitungen zu den einzelnen Speicherbereichen 4 sind jeweils über eine Schmelz- brücke geführt. Durch Trennen einer oder mehrerer Schmelzbrücken sind die Verbindungen zu einzelnen Speicherbereichen 4 unterbrechbar .The chip card in the figure has a number of functional components 1 and a number of memories 3, each of which has a number of memory areas 4. All functional components 1 and all memories 3 are connected to an address and data bus 5. A CPU (Central Processing Unit) with an MMU (Memory Management Unit) is also provided. The ROM, the EEPROM and the XRAM are connected to the bus 5 via several connections, since these memories are divided into several memory areas 4, each memory area being addressable separately from the other memory areas. The lines to the individual storage areas 4 are each led through a melting bridge. The connections to individual storage areas 4 can be interrupted by separating one or more fusible links.

In der symbolischen Darstellung der Figur besitzt das EEPROM z. B. vier Bereiche. Wird beim Testen nun ein Fehler in einem der Bereiche gefunden, so kann der entsprechende Speicherbereich durch Auftrennen der zugehörigen Schmelzbrücken 2 von dem Adreß- und Datenbus 5 getrennt werden. Die übrigen Bereiche des EEPROMs sind weiterhin nutzbar, so daß auch die ge- samte Chipkarte in solchen Einsatzbereichen, in denen nicht alle vier Speicherbereiche des EEPROMs benötigt werden, nutzbar bleibt, sofern nicht zusätzliche Fehler in anderen Komponenten festgestellt werden. Gleiches gilt für den XRAM- Speicher.In the symbolic representation of the figure, the EEPROM z. B. four areas. If an error is found in one of the areas during testing, the corresponding memory area can be separated from the address and data bus 5 by opening the associated fusible links 2. The remaining areas of the EEPROM can still be used, so that the entire chip card can also be used in areas of application in which not all four memory areas of the EEPROM are required, unless additional errors are found in other components. The same applies to the XRAM memory.

In der dargestellten Chipkarte sind mehrere Sicherheitsfunktionen vorgesehen. Die dafür notwendigen Funktionskomponenten sind z. B. ein DES-Accelerator (Beschleuniger) 6 (DES: Data Encryption Standard) , eine Advanced Crypto Engine (Fortschrittlicher Kryptoprozessor) 7 oder ein Zufallszahlengenerator (Random Number Generator) 8. Eine Advanced Crypto En- gine 7 ist nicht in allen Einsatzfällen notwendig, so daß diese Funktionskomponente durch eine Schmelzbrücke 2 abtrennbar ausgelegt ist. Gleiches gilt für den DES-Accelerator 6. Bei dem Zufallszahlengenerator 8 hingegen handelt es sich nicht um eine Funktionskomponente, auf die zum Betrieb der Chipkarte verzichtet werden kann. Daher ist diese Funktionskomponente nicht durch eine Schmelzbrücke 2 deaktivierbar ausgestaltet. ι 'V" -■ 1 S-Several security functions are provided in the chip card shown. The necessary functional components are z. B. a DES accelerator 6 (DES: Data Encryption Standard), an advanced crypto engine 7 or a random number generator 8. An advanced crypto engine 7 is not necessary in all applications , so that this functional component is designed to be separable by a fusible link 2. The same applies to the DES accelerator 6. In contrast, the random number generator 8 is not a functional component that can be dispensed with for operating the chip card. Therefore, this functional component is not designed to be deactivated by a fusible link 2. ι 'V "- ■ 1 S-

Der Hauptvorteil der, Erfindung besteht darin, daß solche Chipkarten wesentlich' billiger sind als Chipkarten nach dem Stand der Technik, daf-d'άe Ausschußrate bei der Herstellung wesentlich geringer ist'-.1! Aber auch ohne das Auftreten von Fehlern kann ein Chipkartendesign gemäß der Erfindung vorteilhaft sein. Vor allem' unter Kostengesichtspunkten ist es oft günstiger, füπverschiedene Einsatzgebiete ein einheitliches Design zu verwenden.' Zwar werden dann hardwaretechnische Funk ions omponenten 'implementiert, die eigentlich nicht gefordert und vom Kunden bezahlt sind, dies ist aber kostengünstiger als die Erstellung eines eigenen Designs. Insbesondere bei kundenspezifischeή Chipkarten, die in kleineren Serien gefertigt werden,"!führt-"- ies zu einer deutlichen Ersparnis. Die vom Kunden nichtig wünschten Komponenten können dann einfach deaktiviert werden:'-'The main advantage of the "invention" is that such chip cards are significantly "cheaper than chip cards according to the prior art, since f -d " rejection rate during production is significantly lower ". 1 ! However, a chip card design according to the invention can also be advantageous without the occurrence of errors. Above all ' from a cost point of view, it is often cheaper to use a uniform design for different areas of application.' Hardware functional components are then implemented that are not actually required and paid for by the customer, but this is more cost-effective than creating your own design. Especially with customer-specificή chip cards, which are manufactured in smaller series, " ! Leads- " - ies to a clear saving. The components that the customer does not want can then simply be deactivated: '-'

In einer besonders- vorteilhaften Weiterbildung der Erfindung sind die Komponenten''- zusätzlich elektrisch abschaltbar, zum Beispiel durch einen'':,inΩ'Reihe zu einer Schmelzbrücke liegenden Transistor. Di'e^'D^aktivierung mittels des Transistors kann wieder rückgängig0"'gemacht werden. Dadurch besteht die Möglichkeit, bei eirier Fehlersuche einzelne Komponenten zu deaktivieren und so- die* Analysefähigkeit zu verbessern. Ausgehend von einem funktionierenden „Basissystem werden die zunächst abgeschalteten Komonenten schrittweise zugeschaltet, bis eine fehlerhafte Komponenten identifiziert werden kann. Diese wird über die Schmelzbrücke dann endgültig deaktiviert.In a particularly advantageous development of the invention, the components''- can also be switched off electrically, for example by means of a'':, inΩ ' series to a fuse bridge. The ' e ^' D ^ activation by means of the transistor can be undone again 0 "'. This makes it possible to deactivate individual components when troubleshooting and thus * improve the analysis capability. Starting from a functioning" basic system, initially switched off components step by step until a faulty component can be identified. This is then finally deactivated via the fusible link.

Das Ausführungsbeis.piel bezieht sich explizit auf Chipkarten. Die erfindungsgemäße, Ausgestaltung einer Schaltungsanordnung ist aber auf fast jedes Gebiet anwendbar, so daß die Erfindung nicht auf das technische Gebiet der Chipkarten beschränkt ist. The example of execution explicitly refers to chip cards. The configuration of a circuit arrangement according to the invention can, however, be applied to almost any field, so that the invention is not restricted to the technical field of chip cards.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1 Funktionskomponente1 functional component

2 Schaltbrücke 3 Speicher2 switching bridge 3 memory

4 Speicherbereich4 storage area

5 Adreß- und Datenbus5 address and data bus

6 DES-Accelerator (Beschleuniger)6 DES accelerator

7 Advanced Crypto Engine (Fortschrittlicher Kryptoprozes- sor)7 Advanced Crypto Engine

8 Zufallszahlengenerator8 random number generator

9 deaktivierbare Funktionsko ponente9 functional components that can be deactivated

10 CPU mit MMU 10 CPU with MMU

Claims

Patentansprüche claims 1. Schaltungsanordnung mit1. Circuit arrangement with • mehreren Funktionskomponenten (1, 9) , d a d u r c h g e k e n n z e i c h n e t , daß einzelne fehlerhafte Funktionskomponenten (9) deaktivierbar sind.• several functional components (1, 9), so that individual faulty functional components (9) can be deactivated. 2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß zumindest eine Auswahl von Spannungsversorgungs- und/oder Datenleitungen und/oder Adreßleitungen (5) zu einer deaktivierbaren Funktionskomponente (9) Schaltbrücken (2) besitzt, durch deren Öffnung eine Deaktivierung der verbundenen Funk- tionskomponenten (9) durchführbar ist.2. Circuit arrangement according to claim 1, characterized in that at least a selection of voltage supply and / or data lines and / or address lines (5) to a deactivatable functional component (9) has switching bridges (2), by opening them a deactivation of the connected functional components (9) is feasible. 3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Schaltbrücken durch Schmelzbrücken gebildet sind.3. Circuit arrangement according to claim 2, d a d u r c h g e k e n n z e i c h n e t that the switching bridges are formed by fusible links. 4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die deaktivierbaren Funktionskomponenten Sicherheitseinrichtungen zur Erhöhung der Datensicherheit sind.4. Circuit arrangement according to one of claims 1 to 3, d a d u r c h g e k e n n z e i c h n e t that the deactivatable functional components are security devices for increasing data security. 5. Schaltungsanordnung mit mindestens einem Speicher (3) mit mehreren Speicherbereichen (4) , d a d u r c h g e k e n n z e i c h n e t , daß einzelne fehlerhafte Speicherbereiche (4) des Speichers (3) deaktivierbar sind.5. Circuit arrangement with at least one memory (3) with several memory areas (4), so that individual faulty memory areas (4) of the memory (3) can be deactivated. 6. Schaltungsanordnung nach Anspruch 5, d a d u r c h g e k e n n z e i c h n e t , daß zumindest eine Auswahl von Spannungsversorgungs- und/oder Da- tenleitungen und/oder Adreßleitungen zu einem deaktivierbaren Speicherbereich (4) Schaltbrücken besitzt, durch deren Öff- nung eine Deaktivierung des verbundenen Speicherbereichs (4) durchführbar ist.6. Circuit arrangement according to claim 5, characterized in that at least a selection of voltage supply and / or data lines and / or address lines to a deactivatable memory area (4) has switching bridges, by their opening a deactivation of the connected memory area (4) can be carried out. 7. Schaltungsanordnung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Schaltbrücken (2) durch Schmelzbrücken gebildet sind.7. Circuit arrangement according to claim 6, d a d u r c h g e k e n n z e i c h n e t that the switching bridges (2) are formed by fusible links. 8. Schal tungsanordnung nach Ansprüche 3 , 4 oder 7 , dadurch gekennzeichnet, daß in Reihe zu einer Schmelzbrücken (2) ein zusätzliches Schaltelement angeordnet sind zur vorübergehenden Deaktivierung der verbundenen Funktionskomponente (9) .8. Scarf arrangement according to claims 3, 4 or 7, characterized in that an additional switching element are arranged in series with a fusible link (2) for temporarily deactivating the connected functional component (9). 9. Chipkarte, dadurch gekennzeichnet, daß sie eine Schaltungsanordnung nach einem der Ansprüche 1 bis 4 und/oder eine Schaltungsanordnung nach einem der Ansprüche 5 bis 8 aufweist . 9. Chip card, characterized in that it has a circuit arrangement according to one of claims 1 to 4 and / or a circuit arrangement according to one of claims 5 to 8.
PCT/DE2003/000055 2002-01-25 2003-01-09 Circuit for deactivating faulty functional components Ceased WO2003063170A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002103129 DE10203129A1 (en) 2002-01-25 2002-01-25 circuitry
DE10203129.0 2002-01-25

Publications (1)

Publication Number Publication Date
WO2003063170A1 true WO2003063170A1 (en) 2003-07-31

Family

ID=7713186

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/000055 Ceased WO2003063170A1 (en) 2002-01-25 2003-01-09 Circuit for deactivating faulty functional components

Country Status (3)

Country Link
DE (1) DE10203129A1 (en)
TW (1) TW200307948A (en)
WO (1) WO2003063170A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446772B2 (en) * 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946257A (en) * 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
US5970008A (en) * 1994-10-19 1999-10-19 Micron Technology, Inc. Efficient method for obtaining usable parts from a partially good memory integrated circuit
US6023431A (en) * 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131234B2 (en) * 1991-01-14 2001-01-31 株式会社日立製作所 Semiconductor device
DE10056590A1 (en) * 2000-11-15 2002-05-23 Philips Corp Intellectual Pty Digital signal processing and/or storing circuit for smart card controller has at least one programmable fuse formed in multiple stages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970008A (en) * 1994-10-19 1999-10-19 Micron Technology, Inc. Efficient method for obtaining usable parts from a partially good memory integrated circuit
US5946257A (en) * 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
US6023431A (en) * 1996-10-03 2000-02-08 Micron Technology, Inc. Low current redundancy anti-fuse method and apparatus

Also Published As

Publication number Publication date
DE10203129A1 (en) 2003-08-07
TW200307948A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
DE3526485C2 (en)
EP1151639B1 (en) Control circuit for led and corresponding operating method
DE68918040T2 (en) Integrated semiconductor circuit with input and output connections that allow an independent connection test.
DE102006025291B3 (en) Integrated electrical module with regular and redundant elements
DE3712178C2 (en)
EP1116042B1 (en) Circuit configuration with a scan path that can be deactivated
DE69432016T2 (en) Process for manufacturing integrated circuits and semiconductor wafer produced
EP1177628A1 (en) Circuit arrangement for generating current impulses in the supply current of integrated circuits
DE19719181B4 (en) Programmable fuse circuit and use thereof
WO2016005187A1 (en) Control arrangement for safety-relevant actuators
DE69120142T2 (en) Compound electrical components
DE112014006917B4 (en) Semiconductor device and semiconductor chip
WO2003063170A1 (en) Circuit for deactivating faulty functional components
EP1565974B1 (en) Circuit for protecting integrated circuits against electrostatic discharges
DE102015104409B4 (en) Semiconductor arrangement with ESD protection circuit
EP1046921B1 (en) Apparatus for carrying out Burn-in procedures of semiconductor devices on wafer planes
DE202012004532U1 (en) Semiconductor circuit with electrical connections with multiple signal or potential assignment
DE3518964A1 (en) METHOD AND DEVICE FOR REPLACING A DATA STORAGE IN THE CONTROL UNIT OF A MOTOR VEHICLE
DE69426935T2 (en) Electronic semiconductor circuit with surge protection
DE10338675A1 (en) Reserve input / output buffer
DE102006002521A1 (en) Semiconductor chip signature identification circuit, has resistor connected to power supply voltage, and fuse connected in series with resistor, where fuse is connected in series with three transistors
DE102020104129A1 (en) LOGIC BUFFER AND PROCEDURES
DE69028527T2 (en) METHOD AND APPARATUS FOR TESTING THE ASSEMBLY OF A VARIETY OF ELECTRICAL COMPONENTS ON A SUBSTRATE
EP0896761B1 (en) Integrated clock-signal generating circuit
DE102019103660A1 (en) Operating circuit for operating several loads

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): BR CA CN IL IN JP KR MX RU UA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP