WO2003061119A1

WO2003061119A1 - Element d'onde acoustique de surface et procede de fabrication d'un dispositif a semi-conducteur

Info

Publication number: WO2003061119A1
Application number: PCT/JP2003/000362
Authority: WO
Inventors: Wataru Hattori
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2002-01-17
Filing date: 2003-01-17
Publication date: 2003-07-24
Anticipated expiration: 2004-07-17
Also published as: JP2003218658A; CN1620753A; US20050070040A1

Description

明細書弾性表面波素子及び半導体装置の製造方法技術分野

本発明は、弾性表面波素子及び半導体装置の製造方法に関し、特に、高周波領域や短波長領域であっても、使用周波数や使用波長が高精度に定まった素子を安価に量産できる製造方法に関する。

背景技術

弾性表面波素子は、圧電体基板上に形成したすだれ状電極によって、基板表面に弾性表面波を発生する素子であり、無線通信分野では、帯域フィルタや共振器などとして広く用いられている。特に、帯域通過フィルタとして使用すると、誘電体フィルタや積層 L Cフィルタに比して、小型で、かつ急峻な帯域外除去特性を実現できる。このため、弾性表面波素子は、携帯電話等に用いられる帯域通過フィルタとしての主流を占めている。また、電気 ·通信の分野のみでなく、 D N Aを配列させるデバイスやセンサに用いられるなど、生化学分野等を含めた多岐の分野で使用されるようになってきている。

無線通信分野で使用する弾性表面波素子は、弾性表面波を圧電体基板上に発生させるすだれ状電極を有しており、そのすだれ状電極の幅は、使用周波数により定まる波長に依存する。例えば、弹性表面波素子を共振器として使用する場合には、すだれ状電極の幅は、弾性表面波の音速を共振器の共振周波数により除して得られる波長の 1 Z 4の値に設定される。近年、通常の光を用いたフォトリソグラフィ一技術の進展により、無線通信分野では、 Bluetoothや無線 L AN等で使用される周波数 2 . 4 GH z帯に適合する、電極幅 0 . 4 mのものまで製品化されている。

弾性表面波素子上に、微細な電極パターンを形成する方法としては、リフトォフ法が良く知られている。リフトオフ法では、まず、圧電体基板上に通常の光を用いたフォトリソグラフィ一によりレジストパターンを作製し、次いで金属膜を基板上一面に形成し、レジストと共に不必要な金属膜部分を剥離して金属電極パターンを形成する。また、これに代えて、電極用金属膜を圧電体基板上に形成した後に、通常の光を用いたフォトリソグラフィ一によりレジストパターンを形成し、そのレジストパターンに沿って金属膜をエッチングすることにより電極を形成する方法も知られている。

近年、使用できる周波数資源の逼迫と無線通信のブロードバンド化に伴い、通信で使用する電波の周波数帯がより高周波数帯に移行している。例えば、無線 L ANに使用される周波数帯は 2 . 4 GH z帯に引き続いて、 5 GH z帯、 2 6 G H z帯とその周波数帯が高くなつている。また、第 4世代携帯電話に使用される周波数帯も、 5 GH z帯か、又はそれ以上の周波数帯になると予想されている。これに伴い、弹性表面波素子には、高周波領域や短波長領域で使用するのに適した性能が要求される。

上述のように、すだれ状電極の幅は、使用する周波数によって決定され、使用する周波数が高いほど電極幅は狭くなる。ここで、高周波帯で使用する、特に電極幅の狭い弾性表面波素子の製造に際しては、電極幅の誤差を小さくするために、高精度なレジストパターンを形成する必要がある。

例えば、圧電体基板として LiTa0₃基板を用 ^て弾性表面波素子を製造する際には、高周波数化に伴う弾性表面波の短波長化に対応して、 0 . 4 i m未満の電極幅を、 1 %以下の誤差範囲内で実現できる高精度なレジストパターンを必要とする。従来の通常の光を用いたフォトリソグラフィー技術では、このような高精度なレジストパターンを形成することは困難であった。圧電体基板として、他の材質の基板、例えば LiNb0₃基板、水晶基板、ダイヤモンド薄膜基板、又は、 ZnO薄膜基板を用いた場合であっても、音速の違いから、多少の電極幅の違いはあるが、上記した電極幅と一桁まで違うことはない。従って、通常の光を用いたフォトリソグラフィー技術は、その適用限界に達している。

一方、微細で高精度のレジストパターンを形成できる技術として、レジストを電子ビームで照射して露光するリソグラフィ一技術がある。この技術では、 1ナノメ一ター程度の精度で 0 . 4 m未満の電極幅を実現できる。しかし、電子ビ —ム露光によるレジストパターンの形成では、電子ビームでレジス卜上をパターンに沿って描画していくため、一括露光できるフォトリソグラフィ一技術と比較してスループットが低いという欠点があった。更に、極めて高精度であるため、外気温の変化による基板の熱膨張や伸縮等に起因する、基板ごとの描画パターンの経時変化による誤差も無視できず、量産には問題があった。

本発明は、上記従来技術の問題を解決し、高周波領域や短波長領域であっても、使用周波数や使用波長が高精度に定まった素子を安価に量産できる、弾性表面波素子及び半導体装置の製造方法を提供することを目的とする。発明の開示

本発明の弾性表面波素子の製造方法は、圧電体基板上にレジストを塗布するステツプと、所望の凹凸パターンを表面に形成した型板を、前記圧電体基板上のレジストに押し付けて、レジスト溝パターンを形成するステップと、前記レジスト溝パターンに基づいて電極膜パ夕一ンを形成するステップとを有することを特徴とする。

本発明によれば、レジストパターンを形成する工程において、レジスト膜の表面に型板を押し付けることにより、当該レジスト膜を所望の凹凸を有するパターンに成型する。従って、光や電子ビームを用いた露光工程は存在せず、また、レジス卜に型板押しするだけの一括転写方式であるため、寸法精度が高い電極幅を有する弾性表面波素子を、スループットが高く製造できる。

また、本発明の半導体装置の製造方法は、基板上にレジストを塗布するステツプと、所望の凹凸パターンを表面に形成した型板を、前記基板上のレジストに押し付けて、レジスト溝パターンを形成するステップとを有することを特徵とする。レジストを型板によってパターニングする工程を用いることにより、寸法精度が高いパターンをスループッ卜が高く形成できる。

本発明の弾性表面波素子の製造方法では、前記電極膜パターンを形成するステップは、電極膜を堆積するステップと、該電極膜の一部を前記レジスト溝パ夕一ンと共に除去するリフトオフステップとを有する。或いは、前記レジストを塗布するステップに先立って電極膜を堆積するステツプを有し、前記電極膜パターンを形成するステップで前記電極膜をパターニングしても.良い。

本発明の弾性表面波素子の製造方法は、前記凹凸パターンが、電子ビーム露光を用いたリソグラフィ一によって前記型板上に形成されることが好ましい。

型板の作製方法として、電子ビーム露光を用いたリソグラフィ一技術を採用することにより、ナノメータ一オーダ一の精度で、パターンを形成できる。更に、この型板を再利用することにより、外気温差等から発生する電子ビーム露光における基板ごとの描画パターンの経時的な変化が生じない。

また、前記型板は、シリコン、シリコン酸化膜、シリコンガラス、サファイア、サファイアガラス、高分子樹脂、インバー、アンバー及びコバールから成るダループから選ばれた少なくとも一つの材料により形成されることが好ましい。

より具体的には、型板の材質として、微細加工に優れるシリコンやシリコン酸化膜、又は石英等熱膨張率の小さく硬いシリコンガラス、サファイア、サフアイァガラス、或いは、加工しやすい高分子樹脂、金属素材であれば熱膨張率の小さいインバー、アンバー、コバールを使用することが望ましい。

本発明の弾性表面波素子の製造方法は、前記型板の表面に、疎水基を有する有機高分子薄膜を形成することが好ましい。この場合、型板がレジストから剥離しやすくなる。

本発明の弾性表面波素子の製造方法は、前記レジスト溝パターンを形成するステツプに後続して、レジスト溝パターンをアツシングするステップを更に有することが好ましい。この場合、凹部に残存するレジストを除去することにより、電極用金属膜が剥離する事態を防止できる。

本発明の弾性表面波素子の製造方法は、前記電極膜パターンの電極幅が 0 . 4 m未満であることが好ましい。

本発明は、特に、主として使用する周波数が 2 . 5 GH z以上であるか、主として使用する弾性表面波の波長が 1 . 6 未満である弾性表面波素子を製造する場合に適用されると効果的である。図面の簡単な説明

図 1は、本発明の一実施形態の弾性表面波素子の製造方法の手順を示すフローチヤ一卜である。

図 2 A〜図 2 Fは、図 1の弾性表面波素子の製造方法の製造過程を示す模式図である。発明を実施するための最良の形態

以下、図面を参照し、本発明の実施形態を詳細に説明する。

図 1及び図 2 A〜図 2 Fを参照して、弾性表面波素子の製造方法を説明する。まず、図 2 Aに示すように、圧電体基板 1上に平坦なレジスト膜 2をスピンコ —ト法によって成膜する（ステップ S 1 )。圧電体基板1としては、 LiTi0₃、LiNb0₃、水晶のような単結晶の圧電体基板や、その上に絶縁膜を形成した基板、 PZT、 PLZT 等のセラミック圧電体からなる基板、或いは、ダイヤモンド薄膜や ΖηΟ薄膜のような薄膜を基板上に積層成膜した基板を好適に用いることができる。

次いで、図 2 Βに示すように、基板 1の表面にすだれ状微細電極パターン 4を上面に形成した型板 3を押し付ける。これによつて、図 2 Cに示すように、型板 3上のすだれ状の微細電極パターン 4をレジスト S莫 2に転写し、所望のレジストパタ一ン 5を形成する（ステップ S 2 ) 。レジスト膜 2に型番 3を押し付ける際には、基板の温度を制御して、レジスト膜 2のガラス転移温度以上とすることが望ましい。これにより、パターン転写時の圧力を小さくすることが出来る。また、型板 3は、予め電子ビーム露光を用いた精度の高いリソダラフィ一技術で作製しておくことが望ましい。

型板 3の材質としては、微細加工技術の最も進展しているシリコンや、シリコン基板上のシリコン酸化膜を使用すると加工が容易である。また、熱膨張率が小さくて硬いシリコンガラス、サファイア、サファイアガラスなどの石英材料を用いると、パターン転写時の温度調整条件が大幅に緩和される。更に、これらの可視光に対して透明な材質の型板を使用した場合は、基板との目合せが容易となる。或いは、型板の材質として、加工しやすい高分子樹脂を使用しても良い。この方法では、パターン転写時の温度調整条件が大幅に緩和されるため、金属素材であれば熱膨張率が小さいインバー、アンバー、コバールを使用することが望ましい。更に、型板 3の表面にパターン精度に影響しない程度の厚みで、或いは薄膜厚を予めパターン精度に組み入れた厚みで、疎水基を有する有機分子薄膜を形成しておくと、レジスト 2から型板 3を抜きやすくなる。

次に、図 2 Cのレジスト膜 4を全体的にアツシング、あるいは異方性の強いドライエッチングして、レジストパターン 5の凹部（溝内）に残存するレジストを除去する（ステップ S 3 ) 。この工程により、図 2 Dに示すように、レジストパターン 5の溝部で圧電体基板 1の表面が露出する。

次いで、図 2 Eに示すように、電極用の金属膜 6をスパッタリングによって成膜する（ステップ S 4 ) 。

その後、レジスト膜 2と共にその上の金属膜 6を剥離するリフトオフ法によつて、図 2 Fに示すように、圧電体基板 1上に微細な電極パターン 7が形成される

(ステップ S 5 ) 。

電極パターン 7の幅は、通常の使用周波数から算出される波長 λの 1 Ζ 4の値に一致させる。型板 3のパターンを細かく実測し選別することにより、 0 . 4 /2 m未満の電極幅についても、 1ナノメ一夕一程度の精度を達成することができる。作製した弹^^表面波素子は、ダイシングによって個々のチップに分離され、パッケージングされる。このように、基板上のレジスト膜にパターンを一括転写することができるため、電極形成工程のスループッ卜が高く、量産に適する。即ち、高周波領域や短波長領域であっても、使用周波数や使用波長が高精度に定まった素子を安価に量産することができる。

上記実施形態では、リフトオフ法を例に挙げて説明したが、本発明の弾性表面波素子の製造方法は、これに限るものではなく、例えば、レジストを塗布するェ程に先立って電極膜を堆積しておき、レジスト膜をパターニングしてレジストパターンを形成した後に、このレジストパターンをマスクとして電極膜をエツチングしても良い。

以上、本発明をその好適な実施形態に基づいて説明したが、本発明の弾性表面波素子及び半導体装置の製造方法は、上記実施形態例にのみ限定されるものでなく、上記実施形態例の構成から種々の修正及び変更を施した弾性表面波素子及び半導体装置の製造方法も、本発明の範囲に含まれる。

産業上の利用可能性

本発明の弾性表面波素子及び半導体装置の製造方法は、予め高精度の型板を作製し、基板上に塗布したレジスト膜に型板を押し付けることにより、レジスト膜を所望の凹凸を有するパターンに成型する。このため、高周波領域や短波長領域であっても、使用周波数や使用波長が高精度に定まった素子を安価に量産することができる。

Claims

請求の範囲

1 . 圧電体基板上にレジストを塗布し、

所望の凹凸パターンを表面に形成した型板を、前記圧電体基板上のレジストに押し付けて、レジスト溝パターンを形成し、

前記レジスト溝パターンに基づいて電極膜パターンを形成する弾性表面波素子の製造方法。

2 . 前記電極膜パターンは、電極膜を堆積し、該電極膜の一部をリフトオフ法により前記レジスト溝パターンと共に除去することにより形成される請求項 1 に記載の弾性表面波素子の製造方法。

3 . 前記レジストの塗布に先立って電極膜を堆積しておき、

前記電極 J3莫パターンは、前記電極膜をパターニングすることにより形成される請求項 1に記載の弾性表面波素子の製造方法。

4. 前記型板が、シリコン、シリコン酸化膜、シリコンガラス、サファイア、サファイアガラス、高分子樹脂、インバー、アンバー及びコバールから成るダループの中から選ばれた少なくとも一つの材料により形成される請求項 1に記載の弾性表面波素子の製造方法。

5 . 前記凹凸パターンが、電子ビーム露光を用いたリソグラフィ一によって前記型板上に形成される請求項 1に記載の弾性表面波素子の製造方法。

6 . 前記型板の表面に、疎水基を有する有機高分子薄膜が形成された請求項 1に記載の弾性表面波素子の製造方法。

7 . 前記レジスト溝パターンの形成後に、レジスト溝パターンをアツシングする請求項 1に記載の弾性表面波素子の製造方法。

8 . 前記電極膜パターンの電極幅が 0 . 4 未満である請求項 1に記載の弾性表面波素子の製造方法。

9 . 基板上にレジストを塗布し、

所望の凹凸パターンを表面に形成した型板を、前記基板上のレジストに押し付けて、レジスト溝パターンを形成する半導体装置の製造方法。