[go: up one dir, main page]

WO2002037565A3 - Procede permettant de connecter des conducteurs sur differents niveaux d'un dispositif microelectronique et appareil associe - Google Patents

Procede permettant de connecter des conducteurs sur differents niveaux d'un dispositif microelectronique et appareil associe Download PDF

Info

Publication number
WO2002037565A3
WO2002037565A3 PCT/US2001/045250 US0145250W WO0237565A3 WO 2002037565 A3 WO2002037565 A3 WO 2002037565A3 US 0145250 W US0145250 W US 0145250W WO 0237565 A3 WO0237565 A3 WO 0237565A3
Authority
WO
WIPO (PCT)
Prior art keywords
metallic layer
layer
dielectric layer
microelectronic device
via metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/US2001/045250
Other languages
English (en)
Other versions
WO2002037565A2 (fr
Inventor
Sundeep N Nangalia
Robert L Wood
Philip Alan Deane
Bruce William Dudley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MCNC
Original Assignee
MCNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MCNC filed Critical MCNC
Priority to AU2002220022A priority Critical patent/AU2002220022A1/en
Publication of WO2002037565A2 publication Critical patent/WO2002037565A2/fr
Publication of WO2002037565A3 publication Critical patent/WO2002037565A3/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention se rapporte à un procédé permettant de connecter électriquement des conducteurs sur différents niveaux d'un dispositif microélectronique. Une couche diélectrique est déposée sur une première couche métallique, et un trou d'interconnexion est ensuite formé dans la couche diélectrique, de façon à s'étendre à travers cette dernière. Un métal d'interconnexion est ensuite déposé dans le trou d'interconnexion, de sorte que ledit trou soit en contact électrique avec la première couche métallique. Une seconde couche métallique est ensuite déposée sur le métal d'interconnexion de sorte que la seconde couche métallique soit en contact électrique avec le métal d'interconnexion. Le métal d'interconnexion constitue ainsi une connexion électrique entre la première et la seconde couche métallique sur des surfaces opposées de la couche diélectrique. La couche diélectrique constitue ainsi un stencil permettant de déposer le métal d'interconnexion et un diélectrique intercouche séparant la première couche métallique de la seconde, tout en fonctionnant comme un substrat structurel pour le dispositif microélectronique. Le procédé de la présente invention permet notamment de connecter un conducteur à pas fin sur un côté de la couche diélectrique à un conducteur à grand pas sur le côté opposé. L'invention traite également d'un appareil associé audit procédé pouvant comprendre un circuit microélectronique connecté électriquement à au moins une des deux couches métalliques.
PCT/US2001/045250 2000-11-06 2001-11-01 Procede permettant de connecter des conducteurs sur differents niveaux d'un dispositif microelectronique et appareil associe Ceased WO2002037565A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2002220022A AU2002220022A1 (en) 2000-11-06 2001-11-01 Method of connecting conductors on different levels of a microelectronic device and associated apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US70723300A 2000-11-06 2000-11-06
US09/707,233 2000-11-06

Publications (2)

Publication Number Publication Date
WO2002037565A2 WO2002037565A2 (fr) 2002-05-10
WO2002037565A3 true WO2002037565A3 (fr) 2003-04-24

Family

ID=24840885

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US2001/045250 Ceased WO2002037565A2 (fr) 2000-11-06 2001-11-01 Procede permettant de connecter des conducteurs sur differents niveaux d'un dispositif microelectronique et appareil associe

Country Status (2)

Country Link
AU (1) AU2002220022A1 (fr)
WO (1) WO2002037565A2 (fr)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
EP0501357A1 (fr) * 1991-02-25 1992-09-02 Canon Kabushiki Kaisha Pièce de connexion électrique et son procédé de fabrication
US5300402A (en) * 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
WO1999005717A1 (fr) * 1997-07-22 1999-02-04 Commissariat A L'energie Atomique Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
US5882532A (en) * 1996-05-31 1999-03-16 Hewlett-Packard Company Fabrication of single-crystal silicon structures using sacrificial-layer wafer bonding
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300402A (en) * 1988-12-30 1994-04-05 International Business Machines Corporation Composition for photo imaging
EP0501357A1 (fr) * 1991-02-25 1992-09-02 Canon Kabushiki Kaisha Pièce de connexion électrique et son procédé de fabrication
US5116459A (en) * 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5882532A (en) * 1996-05-31 1999-03-16 Hewlett-Packard Company Fabrication of single-crystal silicon structures using sacrificial-layer wafer bonding
WO1999005717A1 (fr) * 1997-07-22 1999-02-04 Commissariat A L'energie Atomique Procede de fabrication d'un film conducteur anisotrope a inserts conducteurs
JPH11163022A (ja) * 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US20010005050A1 (en) * 1997-11-28 2001-06-28 Kenji Ohsawa Semiconductor device, method making the same, and electronic device using the same

Also Published As

Publication number Publication date
AU2002220022A1 (en) 2002-05-15
WO2002037565A2 (fr) 2002-05-10

Similar Documents

Publication Publication Date Title
EP0905792A3 (fr) Condensateurs de circuit intégré avec des franges empilées
WO2002017367A3 (fr) Dispositif a semiconducteur comportant des elements passifs et son procede de fabrication
WO2005013363A3 (fr) Ensemble circuit place sur un substrat et procede pour produire ledit ensemble
EP0758148A3 (fr) Procédé et appareil pour la fabrication de contacts électriques dans des circuits intégrés à multi-couche
EP0739037A3 (fr) Dispositif semi-conducteur avec un condensateur et son procédé de fabrication
US6929975B2 (en) Method for the production of an electronic component
EP1335422A3 (fr) Dispositif semi-conducteur à dimensions de puce et procédé de H01L21/60B2fabrication
TW360941B (en) Capacitors in integrated circuits
EP0110285A3 (fr) Interconnexion de circuits intégrés
TW368730B (en) Metallization method for porous dielectrics
EP1100294A3 (fr) Dissipateur de chaleur à barre omnibus
EP1170796A3 (fr) Substrat pour haute fréquences avec une structure d'interconnexion adaptée
EP2495732A3 (fr) Fines particules conductrices, procédé de placage de particules fines et structure de substrat
US3868723A (en) Integrated circuit structure accommodating via holes
EP0981157A3 (fr) Circuit et et son procédé de fabrication
CN1363139A (zh) 电子装置
WO2003012860A3 (fr) Couche de nitrure de titane dopee au bore pour dispositifs a semi-conducteur a rapport longueur/largeur important
EP1191578A3 (fr) Dispositif semi-conducteur et son procédé de fabrication
WO1996016435A3 (fr) Dispositif a semi-conducteur avec microcomposant ayant une electrode fixe et une electrode mobile
WO2002067643A3 (fr) Trou de liaison de haute résistance
JP2002523881A (ja) 回路担体における電気的構成部材の接続のための接続装置並びにその製造法
KR20030057881A (ko) 반도체 소자의 구리배선 형성 방법
EP1197128A1 (fr) Carte a circuit imprime
FI83273C (fi) Foer ytmontering avsedd plastsnitselkondensator.
WO2002037565A3 (fr) Procede permettant de connecter des conducteurs sur differents niveaux d'un dispositif microelectronique et appareil associe

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP