[go: up one dir, main page]

WO2002035607A3 - Halbleiter-anordnung und verfahren zur herstellung von derartigen halbleiter-anordnungen - Google Patents

Halbleiter-anordnung und verfahren zur herstellung von derartigen halbleiter-anordnungen Download PDF

Info

Publication number
WO2002035607A3
WO2002035607A3 PCT/DE2001/003880 DE0103880W WO0235607A3 WO 2002035607 A3 WO2002035607 A3 WO 2002035607A3 DE 0103880 W DE0103880 W DE 0103880W WO 0235607 A3 WO0235607 A3 WO 0235607A3
Authority
WO
WIPO (PCT)
Prior art keywords
interposer
semiconductor
assemblies
type
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2001/003880
Other languages
English (en)
French (fr)
Other versions
WO2002035607A2 (de
Inventor
Bernhard Brabetz
Anton Wimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of WO2002035607A2 publication Critical patent/WO2002035607A2/de
Publication of WO2002035607A3 publication Critical patent/WO2002035607A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10W74/111—
    • H10W20/40—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Auf der aktiven Oberfläche eines Halbleiter-Wafers wird ein Interposer (IP) aus einem elastischen Dielektrikum aufgebaut, wobei im Interposer (IP) ausgebildete elektrisch leitende Verbindungen (V) chipseitige Kontakte (K) mit Anschlüssen (A) auf der Oberseite (OS) des Interposers (IP) elektrisch leitend verbinden. Die einzelnen Halbleiter-Anordnungen (HA) entstehen dann durch Zerteilen des Halbleiter-Wafers. Durch die Elastizität des Interposers (IP) und durch die vorzugsweise mäanderförmige Ausgestaltung der Verbindungen (V) wird das unterschiedliche Wärmeausdehnungsverhalten von Chip (C) und Schaltungsträger weitgehend kompensiert.
PCT/DE2001/003880 2000-10-23 2001-10-10 Halbleiter-anordnung und verfahren zur herstellung von derartigen halbleiter-anordnungen Ceased WO2002035607A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10052452A DE10052452A1 (de) 2000-10-23 2000-10-23 Halbleiter-Anordnung und Verfahren zur Herstellung von derartigen Halbleiter-Anordnungen
DE10052452.4 2000-10-23

Publications (2)

Publication Number Publication Date
WO2002035607A2 WO2002035607A2 (de) 2002-05-02
WO2002035607A3 true WO2002035607A3 (de) 2002-10-03

Family

ID=7660718

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2001/003880 Ceased WO2002035607A2 (de) 2000-10-23 2001-10-10 Halbleiter-anordnung und verfahren zur herstellung von derartigen halbleiter-anordnungen

Country Status (2)

Country Link
DE (1) DE10052452A1 (de)
WO (1) WO2002035607A2 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
EP0465197A2 (de) * 1990-07-02 1992-01-08 General Electric Company Dielektrische Mehrschichtstruktur
DE4228274A1 (de) * 1992-08-26 1994-03-03 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
WO1998025298A1 (en) * 1996-12-04 1998-06-11 Seiko Epson Corporation Semiconductor device, method for manufacture thereof, circuit board, and electronic equipment
WO1999065075A1 (en) * 1998-06-12 1999-12-16 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
WO2000003571A1 (de) * 1998-07-10 2000-01-20 Siemens S.A. Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
WO2000004584A2 (de) * 1998-07-14 2000-01-27 Infineon Technologies Ag Halbleiterbauelement im chip-format und verfahren zu seiner herstellung
EP0991119A1 (de) * 1997-06-06 2000-04-05 Matsushita Electronics Corporation Halbleiteranordnung und herstellungsverfahren dafür

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
JPH1174399A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
SG77652A1 (en) * 1998-03-18 2001-01-16 Hitachi Cable Semiconductor device lead-patterning substrate and electronics device and method for fabricating same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0465197A2 (de) * 1990-07-02 1992-01-08 General Electric Company Dielektrische Mehrschichtstruktur
US5019673A (en) * 1990-08-22 1991-05-28 Motorola, Inc. Flip-chip package for integrated circuits
DE4228274A1 (de) * 1992-08-26 1994-03-03 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
WO1998025298A1 (en) * 1996-12-04 1998-06-11 Seiko Epson Corporation Semiconductor device, method for manufacture thereof, circuit board, and electronic equipment
US6255737B1 (en) * 1996-12-04 2001-07-03 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board, and electronic instrument
EP0991119A1 (de) * 1997-06-06 2000-04-05 Matsushita Electronics Corporation Halbleiteranordnung und herstellungsverfahren dafür
WO1999065075A1 (en) * 1998-06-12 1999-12-16 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
EP1091399A1 (de) * 1998-06-12 2001-04-11 Hitachi, Ltd. Halbleitervorrichtung und verfahren zur herstellung
WO2000003571A1 (de) * 1998-07-10 2000-01-20 Siemens S.A. Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
WO2000004584A2 (de) * 1998-07-14 2000-01-27 Infineon Technologies Ag Halbleiterbauelement im chip-format und verfahren zu seiner herstellung

Also Published As

Publication number Publication date
WO2002035607A2 (de) 2002-05-02
DE10052452A1 (de) 2002-05-08

Similar Documents

Publication Publication Date Title
EP1347513A3 (de) Ball grid array Gehäuse mit geringem Spannungsabfall und hoher thermischer Leistung
TW200509331A (en) Semiconductor chip package and method for making the same
EP0844657A4 (de) Montagemethode für halbleiterchip
KR20010071766A (ko) 반도체 소자용 캡슐
JP4663981B2 (ja) モノリシックフリップチップ内の複数の半導体素子
WO2004008532A3 (en) High power mcm package
KR940002993A (ko) 열전도체를 구비한 패드 어레이 반도체 소자 및 그 제조방법
WO2005065238A3 (en) Micro pin grid array with pin motion isolation
JP2002110905A5 (de)
CA2139266A1 (en) Semiconductor Package
WO2005091366A3 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
KR200312740Y1 (ko) 도전성 스프링을 갖는 집적화된 실리콘 콘택터
JP2901603B1 (ja) 電子部品導電シート
US6946747B1 (en) Semiconductor device and its manufacturing method
CA2044747A1 (en) Electronic circuit module with power feed spring assembly
KR200312739Y1 (ko) 도전체가 실장된 집적화된 실리콘 콘택터
WO2004015773A3 (de) Halbleiterwafer mit elektrisch verbundenen kontakt- und prüfflächen
GB1429078A (en) Component wafer for an electrical circuit packaging structure
WO2002035607A3 (de) Halbleiter-anordnung und verfahren zur herstellung von derartigen halbleiter-anordnungen
WO2002067322A3 (en) Semiconductor device having signal contacts and high current power contacts
TW200730050A (en) Wiring board and method for manufacturing the same, and semiconductor device
WO2001097285A3 (de) Elektronisches bauteil aus einem gehäuse und einem substrat
KR200368243Y1 (ko) 도전강화층이 형성된 집적화된 실리콘 콘택터
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
WO2003083493A1 (en) Ring type contactor pad of integrated silicone contactor

Legal Events

Date Code Title Description
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP