WO1998018163A1

WO1998018163A1 - Bande de support pelliculaire, ensemble dispositif a semi-conducteur servant de support de bande, dispositif a semi-conducteur, procede de fabrication associe, substrat de boitier et appareil electronique

Info

Publication number: WO1998018163A1
Application number: PCT/JP1997/003707
Authority: WO
Inventors: Nobuaki Hashimoto
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-10-22
Filing date: 1997-10-15
Publication date: 1998-04-30
Anticipated expiration: 1999-04-22
Also published as: AU4571897A; US6130110A; TW358233B; KR100455492B1; JP3584470B2; SG165145A1; CN1148793C; CN1206497A; KR19990076662A

Description

明細書

フィルムキャリアテープ、テープキャリア半導体装置アッセンブリ、半導体装置及びこれらの製造方法、実装基板並びに電子機器技術分野

本発明は、フィルムキャリアテープの製造方法，テープキャリア半導体装置ァッセンプリの製造方法，半導体装置の製造方法，フィルムキャリアテープ，半導体装置，実装基板および電子機器に関し、特に、チップ 'サイズ/スケール 'パヅケージ（Ch i p S i z e/S c a l e P a c k a g e ； C S P ) の製造技術ならびに C S Pの実装技術に関する。背景技術

チップ 'サイズ /スケール ·パッケージ（Ch i p S i z e/S c a l e Pa c kage ；以下、 C S Pという）については正式な定義はないが、一般に、パッケージサイズがチップサイズと同じか、わずかに大きい半導体パッケージ ( I Cパッケージ）と解されている。高密度実装を推進するためには、 CS P技術の開発が重要である。

C S Pに関する従来例としては、国際公開 WO 95/088 56号公報がある _c 同公報では、リードフレーム支持体（専用治具）上にリードフレームを載置し、特殊なツールによりリードを個別（一本毎）に切断すると同時に切断されたリードを下側に折り曲げ、 I Cチップのボンディングパッドに接続するという方式を採用している。

この方法では、特殊な治具や機械設備が必要であり、また、リードの切断による I Cチップへのボンディング時にリード曲がりが生じやすい。

本発明の目的は、可能な限り従来の製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減しつつ、製造工程におけるリ一ドの曲がりを低減し、チップサイズのパッケージを高い信頼性の下に製造すると共に、歩留まりを向上させることにある。発明の開示

本発明に係るフィルムキャリアテープの製造方法は、絶縁性フィルムに導体箔を形成する工程と、

- 端が自由端として形成され前記自由端に半導体チップとの電気的接続部を有する複数のリード、前記半導体チップの実装領域に設けられ前記複数のリードを相互に連結する連結部、前記連結部を介してすベての前記リードに電気的に接続される枠体、を有する導体パターンを前記導体箔から形成する工程と、

前記導体パターンにメツキを施す工程と、

前記連結部を打ち抜いて、前記複数のリ一ドの各々を電気的に独立のリードとする工程と、

を有する

本発明では、可能な限り従来の T A B ( T a p e A u t o m a t e d B o n d i n g ) の製造ラインや既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減する。

そして、最も重要なリードの先端部（半導体チップとの接続部，いわゆるフィンガー）はフレーム（枠体）に接続することなく、パターン形成のときから切り離しておき（つまり、終端させておき）、ボンディング工程に至るまで、一切、加工を加えない。また、ボンディング工程では、すでにフィンガ一は終端しているために切断する必要がなく、切断応力が加わる心配もない。つまり、パターン形成時以降、リードには外的負荷がかからないため、リードの曲がりが防止される。したがって、リードと半導体チップのボンディングパッドとの位置合わせが正確に行われる。

但し、ポリイミド等の絶縁性フィルム上に形成された多数のリード群に、例えば、一括して電気メヅキを施すためには、すべてのリードが結局は、電気的にフレーム（枠体）に接続されている必要がある。

このため、本請求項の発明では、半導体チップの実装領域内において複数の連結部を配置し、 1つの I Cチップの実装面の内側において多数のリードを連結し、そして、その連結部を介して電気的にフレーム（枠体）に接続する構成としている。これにより、フレームに電圧を印加する。例えば、フレームに片極（一般的には一極）を接続して、リードを含む導体パターンへの一括した電気メツキを行える。

そして、不要になった連結部を、絶縁性フィルムともども型抜きして除去し、各リードを電気的に独立化させる。この型抜きは一括して行うことができ、工程の複雑化を招かない。また、「連結部」は 1つの I Cチップの実装面の内側に配置されるもので、チップ実装面の境界に位置するリードの先端部（フィンガー）とは離れている。したがって、連結部の切断は、何らリードの先端部（フィンガ一）に影響を与えない。

このようにして、工程を複雑化させることなく、リード曲がりを防止し、的確なボンディングを実現できる。

前記導体パ夕一ンを形成する工程にて、前言己リードと前記連結部との間に外部接続用端子を形成するためのパッド部を、さらに形成してもよい。

前記導体箔を形成する工程の前に、前記絶縁性フィルムの所定位置に孔を形成するための打ち抜き工程を、さらに有してもよい。

前記半導体チップは、前記電気的接続部を避けて位置する電極を有し、前記リ一ドにおける前記一端の端部とは異なる箇所であって、前記電極が位置するべき箇所に導電性突起を形成する工程を、さらに有してもよい。

プリント配線基板等の実装基板との接続のために、導電性突起を形成するものでめる。

前記導体パターンの前記電気的接続部を除く領域で、且つ前記半導体チップが実装される領域に突起を形成する工程を、さらに有してもよい。

なお、フィルムキャリアテープ側に突起を形成する場合、その突起の形成を、フィルムキャリアテープの製造時ではなく、 C S Pパッケージの製造時に行うこともできる。

前記導体パターンを形成する工程の前に、前記絶縁性フィルムに開口部を設け、前記開口部領域に前記自由端の端部を位置させるように形成してもよい。的確なボンディングを行うべく、開口部を設けて、リードの先端を自由端としておくものである。

前記絶縁性フィルムの前記開口部に隣接する位置であって、前記リードの自由端の延長線上に、前記リードの曲がり検出用マークを形成してもよい。

万が一、リード（フィンガー）の曲がりが生じた場合は、その曲がりを検出し、不良品と判別しなければならない。そこで、リード曲がり判別のための基準として、リード曲がり検出用マークを形成したものである。

リード曲がり検出用マークとしては、例えば、リードの延長線上に設けられた「ダミーリード」や、同じくリードの延長線上の所定箇所において絶縁性フィルムに型抜きを行うことにより形成される「スリット」が考えられる。

前記曲がり検出用マ一クは、前記導体パターンの形成工程にて前記導体パ夕一ンと同じ工程で形成されてもよい。

導体箔の選択エッチングにより、所望の導体パターンと共に曲がり検出用マ一ク（ダミ一リード）も形成するものである。本製造方法によれば、曲がり検出用マークを形成するための独立した工程が不要であり、よって、製造工程が複雑化しない。

前記曲がり検出用マークの位置と前記リードの終端した前記一端との位置の比較によって前記リードの曲がりを検出する工程を、さらに具備してもよい。

これにより、不良品の選別が可能となる。

前記導体パ夕一ンの形成工程において、前記絶縁性フィルム上から前記開口部上へと突出する一対の突出部と、前記一対の突出部を接続する接続部と、を具備するように、前記複数のリードのうちの一部が形成されてもよい。

本発明におけるリードの先端（フィンガー）は終端して自由端になっているのが原則である。

しかし、 I Cチップのボンディングパッド位置に対応するべく、例えば、複数のリードの先端（フィンガー）が同一線上に位置しなければならない場合があり、このような場合には、リードの先端（フィンガー）形状を屈曲した形状とせざるを得ない。しかし、一本のリードの先端が屈曲していると、重力によって不要なモーメントが働き、リードのねじれが生じやすい。そこで、このような場合には、「コの字型」の形状のリードを用い、 I Cチップとの接続点を 2本のリード部分で支持してもよい。

これにより、ねじれのモーメントが働かなくなる。特に、左右のバランスを良くするために、左右対称の形状とするのが望ましい。

前記突出部及び接続部は、直角に形成されることが好ましい。

リード形状を、 T A B製造ラインで採用されている直交座標系に適合したパ夕 —ン（具体的には、例えば、放射線状や円弧状のパターンを除く、直交するパ夕 —ン）のみで構成される形状とすることにより、リード曲がり等の判別が容易であり、センサによる自動識別も可能となる。

前記一方の突出部と他方の突出部とは離間して設けられ、他のリードが間に介在してもよい。

前記導体パターンの形成工程において、前記リ一ドの前記半導体チップとの電気的接続部が突出した形状となるようにリードの厚み方向に加工を施してもよい。通常の T A B工程では、 T A Bのリードと半導体チップとの接続には、半導体チップ上に金属のバンプ（突起）を形成するが、このバンプ形成はかなり面倒である。そこで、半導体チップ上にバンプを形成する代わりに、 T A Bのリード側にバンプ（突起）を形成するものである。例えば、リードの先端を除く所定の箇所をハーフエッチングして厚みをへらし、その分だけリードの先端（フィンガ一）を突出させる。このリード先端を加工する技術は、本願出願人がすでに開発済みの実績ある技術であり、既存の T A B製造ラインを利用して実現可能である。また、この場合、半導体チップ側ではアルミ二ユウムのパッドを露出するだけでよく、金属バンプが不要となって工程が簡略化される。

本発明に係るフィルムキヤリァテープは、上述した製造方法により製造される。

C S P製造に適したフィルムキヤリァテープが得られる。

本発明に係るフイルムキヤリァテープは、リ一ドホールが形成された絶縁性フィルムと、

前記絶縁性フィルム上において、一端が前記リ一ドホールの領域内に延設され 0

て自由端となるリードと、

前記自由端の延長線上に位置する前記絶縁性フィルム上に形成された前記リードの曲がり検出用マークと、

を有する。

前記リ一ドの他端側には外部接続端子を形成するためのパッド部が形成されてもよい。

本発明に係るフィルムキヤリァテ一プは、リードホールが形成された絶縁性フイルムと、

前記絶縁性フィルム上において、半導体チップとの接続に用いる複数のリ一ド、前記半導体チップの実装領域に設けられ前記複数のリ一ドを相互に連結する連結部、前記連結部を介してすベての前記リードに電気的に接続される枠体、を有する導体パターンを形成し、

前記導体パターンの前記連結部に孔を形成して得られる。

本発明に係るフィルムキヤリァテープは、絶縁性フィルムと、

前記絶縁性フィルム上に並列して形成された複数のリードと、

前記複数のリードの隣に位置し、所定距離を隔てるとともに相互に接続される一対のリードと、

前記一対のリードの間に形成される他のリードと、

を有する。

本発明に係るテープキヤリア半導体装置アッセンプリの製造方法は、前記フィルムキヤリアテープにおける、前記複数のリードの各々の前記終端した一端に、半導体チップの電極を接続して、前記絶縁性フィルム上に複数の半導体チップが搭載されたテープキヤリア半導体装置アッセンプリを製造する方法である。

T A B方式の特徴を活かし、フィルムキャリアテープを単位として、連続した一括処理を行って、多数の半導体装置の集合体（アッセンプリ）を製造するものである。このアツセブリ単位で顧客に出荷することも可能である。

本発明は、前記半導体チップと前記絶縁性フィルムとの間に封止材を充填する工程を、さらに有してもよい。封止材は、半導体チップの保護ならびにチップと絶縁性フィルムとの熱膨張係数の差を吸収する働きをする。封止材としては、エポキシレジンやシリコーン樹脂，エラストマ一等を採用できる。

本発明に係る半導体装置の製造方法は、前記テープキヤリア半導体装置アツセンプリの製造方法によって製造されたテープキヤリア半導体装置アッセンプリの最終的な型抜きを行い、これによつて半導体装置を製造する。

最終的に型抜きして個別化し、最終製品である半導体装置（C S Pパッケージ）を得るものである。なお、この段階において導電性突起を形成することもできる。本発明に係る半導体装置は、上述した半導体装置の製造方法により製造される。信頼性の高い半導体装置が得られる。パッケージ形態をとるので、バ一イン等の処理を行うこともできる。

本発明に係る実装基板は、上述した半導体装置の前記外部接続端子が実装基板上の導電体層に接続されてなる。

チップサイズパッケージ（C S P ) の半導体装置を搭載した、高密度の実装基板である。

例えば、封止材と半導体チップとの界面に気泡が発生した場合でも、「連結部」の型抜きにより絶縁性フィルムに生じた穴がガス抜き用の穴として作用して、例えば、パッケージの加熱時に生じる水蒸気等のガスを外に逃がす。よって、パッケージの信頼性が低下しない。

本発明に係る電子機器は、上述した実装基板が組み込まれてなる。

特に、携帯用電子機器などの小型，軽量化が宿命づけられている電子機器の、信頼性向上が図れる。

本発明に係る半導体装置の製造方法は、絶縁性フィルムに導体箔を形成するェ程と、

一端が自由端として形成され前記自由端を半導体チップとの接続に用いる複数のリード、前記半導体チップの実装領域に設けられ前記複数のリードを相互に連結する連結部、前記連結部を介してすベての前記リードに電気的に接続される枠体、を有する導体パターンを前記導体箔から形成する工程と、前記導体パターンにメツキを施す工程と、

前記連結部を打ち抜いて、前記複数のリードの各々を電気的に独立のリードとする工程と、

前記リ一ドの一部を半導体チップの電極に接続する工程と、

前記枠体と前記複数のリードとを最終的に分離して、半導体装置を形成するェ程と、を有する。

本発明では、半導体チップの接続終了後に、 T A Bのリードをフレーム（枠体）から切り離すため、リード曲がりによる半導体チップのボンディング不良の心配がない。パッケージサイズの要求が比較的ゆるやかな場合に適する方法である。前記電極に接続する工程と、前記分離して半導体装置を形成する工程と間において、

前記半導体チップと前記絶縁性フィルムとの間に樹脂を充填する工程をさらに有してもよい。図面の簡単な説明

図 1は、本発明の半導体装置の製造方法の第 1の工程を示すフィルムキヤリァテープの断面図であり、図 2は、本発明の半導体装置の製造方法の第 2の工程を示すフィルムキャリアテープの断面図であり、図 3は、本発明の半導体装置の製造方法の第 3の工程を示すフィルムキャリアテープの断面図であり、図 4は、本発明の半導体装置の製造方法の第 4の工程を示すフィルムキヤリァテープの断面図であり、図 5は、本発明の半導体装置の製造方法の第 5の工程を示すフィルムキャリアテープの断面図であり、図 6は、本発明の半導体装置の製造方法の第 6 の工程を示すフィルムキャリアテープの断面図であり、図 7は、本発明の半導体装置の製造方法の第 7の工程を示すフィルムキヤリアテープの断面図であり、図 8は、本発明の半導体装置の製造方法の第 8の工程を示すフィルムキヤリァテ一プの断面図であり、図 9は、本発明の半導体装置の製造方法の第 9の工程を示すフィルムキャリアテープの断面図であり、図 1 0は、本発明の半導体装置の製造方法の第 9の工程を示すフィルムキヤリァテープおよび半導体チップの断面図であり、図 1 1は、本発明の半導体装置の製造方法の第 10の工程を示すフィルムキャリアテープおよび半導体チップの断面図であり、図 1 2は、本発明の半導体装置の製造方法の第 1 1の工程を示すフィルムキヤリァテープおよび半導体チップの断面図であり、図 13は、本発明の半導体装置の変形例を示すデバイスの断面図であり、図 14は、図 2の工程における、フィルムキャリアテープの平面図であり、図 1 5は、図 6の工程における、フィルムキャリアテープの平面図であり、図 1 6は、図 10の工程におけるフィルムキャリアテープの平面図であり、図 1 7は、図 1 1の工程における、フィルムキャリアテープの平面図であり、図 18は、個別化された本発明の半導体装置の平面図であり、図 19は、本発明のフィルムキャリアテープの製造方法（半導体装置の製造方法）の特徴を説明するための図であり、図 20は、本発明のフィルムキャリアテープの製造方法（半導体装置の製造方法）の、他の特徴を説明するための図であり、図 2 1 A〜図 2 1 Dは、本発明のフィルムキャリアテープの製造方法（半導体装置の製造方法）の、さらに他の特徴を説明するための図であり、図 22は、本発明のフィルムキヤリァテープの製造方法（半導体装置の製造方法）の変形例を示す図であり、図 23 は、本発明の実装基板の断面図であり、図 24は、本発明の電子機器の内部を示す図である。発明を実施するための最良の形態

次に、本発明の実施の形態について図面を参照して説明する。

( 1 ) 第 1の実施の形態

本実施の形態では、 TAB (Tap e Au t omat e d B ond i ng) 技術を活用して、チップサイズの半導体装置の製造を実現する。本実施の形態にかかる方法によれば、可能な限り従来の TABの製造ラインゃ既存の技術を利用して、設備の負担や特殊技術の開発負担を軽減し、一方、チップサイズのパッケ —ジを高い信頼性の下に製造すると共に、その歩留まりを向上させることが可能となる。

(本実施の形態の主要な特徴）具体例について説明する前に、本実施の形態の主要な特徴を図 1 9〜図 2 1 D を用いて説明する。

(a) 図 1 9に示すように、所定の開口部（リ一ドホール 40 a〜40 c , 樹脂注入用ホール 42等）が設けられたポリイミドフィルム 10上に、銅等の導体材料を箔状に形成したものを設け、その導体材料に対し例えばエッチング等を行うことで導体パターンを形成している。この導体パターンは、ポリイミドフィルムの表面，裏面のいずれに形成しても良い。または、両面に形成することも可能である。この場合には図示はしないが、ポリイミドフィルムにスルーホールを形成し、そのスルーホールを利用して両面の電気的導通を図っても良い。

この導体パターンは、フレーム（枠体） 59 a, 59 b, 59 cと、リード (54 a〜54 x, 54 y等）と、例えば導電性突起が一体形成もしくは別体形成されるパッド部 55と、各リード（および各パッド）を相互に連結するための複数の連結部（57 a〜57x， 57 y等）と、フレーム（枠体）とリード群とを電気的に接続するための吊りリード（TR 1〜TR 3等）とを具備する。

なお、パッド部に導電性突起が必須であるということはなく、必要に応じ実装される側、例えばマザ一ボード側に突起を設けてもよい。また、たとえパッド部に導電性突起を設けるとした場合にも、テープ形成時に予め設けるか、それともその後の工程、例えばパッケージ形成時およびそれ以降に設けるかは制限されない。

リード（ 54 a〜54x, 54 y等）の先端部は I Cチップに接続される部分でありフィンガーと呼ばれる。各フィンガ一は、リ一ドホール（40 a〜40 c) 上（すなわち、リードホール内）で終端しており、自由端となっている。つまり、リ一ドホール内に位置する側のフィンガ一はパターン形成時から予め終端させており、最終的に I Cチヅプのボンディングパッドへの接続（ボンディング）に至るまで何らの加工を受けない。また、 I Cチップのボンディングパッドに対するボンディングのときも、フィンガ一は自由端となっているため切断の必要がなく、したがって、切断応力によるフィンガーの曲がりも生じない。したがって、リードと I Cチップとの正確な位置合わせ及びボンディングが可能である。但し、ポリイミド等の絶縁性フィルム上に形成された多数のリード（ 54 a等）に一括して電気メツキを施すためには、すべてのリードが結局は、電気的にフレ —ム（枠体） 59 a, 59 b, 59 cに接続されている必要がある。そこで、本実施の形態では、半導体チップの実装領域内において複数の連結部（57 a〜5 7 X , 57 y等）を配置し、 1つの I Cチップの実装面の内側において多数のリ —ドを連結し、そして、その連結部（57 a〜 57 x, 57 y等）を介して電気的にフレーム 59 a, 59 b, 59 cに接続する構成としている。これにより、フレーム 59 a, 59 b, 59 cに電池 800の一極を接続して、リ一ド（ 54 a等）を含む導体パターンへの一括した電気メツキを行える。なお、「半導体チップの実装領域」ならびに「 1つの I Cチップの実装面」は共に、図 1 9中の一点鎖線で囲んで示される C S P端 700とほぼ一致する。

そして、不要になった連結部（ 57 a〜57x， 57 y等）は、絶縁性フィルムともども型抜きして除去し、各リード（ 54 a〜 54 x, 54 y等）を電気的に独立化させる。この型抜きは一括して行うことができ、工程の複雑化を招かない。なお、作業としては複雑化するが、絶縁性フィルム部分は必ずしも打ち抜かなくとも良く、少なくとも各リードが電気的に独立するようにリ一ド部分を打ち抜けば良い。また、連結部（57 a〜 57 x, 57 y等）は、 1つの I Cチップの実装面の内側に配置されるもので、チップ実装面の境界に位置するリードの先端部（フィンガ一）とは離れている。よって、連結部（ 57 a〜57x, 57 y 等）の切断は、何らリードの先端部（フィンガー）に影響を与えない。

また、本実施形態では、複数の連結部 57 a、 …が設けられているが、その数をできるだけ減らすことで、型抜きの工程を簡単にすることができる。

なお、連結部 57 a、 …を型抜きしたことにより形成された孔は、例えばェポキシレジンの注入孔としても利用することができ（図 12参照）、特に、平面視において中央に孔が位置するとエポキシレジンの注入を効率的に行うことができる。

さらに、ポリイミドフィルム 10の強度を考慮すると、複数の連結部 57 aの位置は、分散させることが好ましい。その場合には、連結部 57 aを型抜きして形成された孔は、エポキシレジンを注入するときの空気抜きや、完成した半導体装置における水蒸気抜きの孔として利用することができる。

このようにして、工程を複雑化させることなく、リード曲がりを防止し、的確なボンディングを実現できる。また、電気メツキも一括して行える。

また、図 1 9では回路パターンの 1部のみを示しているが、実際には同様の回路パターンがフィルムに連続して形成されている。

( b ) 本実施の形態では、従来の T A B技術を利用し、既存の製造ラインゃ既存の技術の活用をめざす。つまり、図 2 0に示すように、一つの I Cチップの実装領域における絶縁性フィルム 1 0は、サポートバ一 8 0 0 a， 8 0 0 b , 8 0 0 c， 8 0 0 dによりサポートされ、絶縁性フィルムの他の部分と一体化している。よって、絶縁性フィルムを処理単位として、連続した一括の処理が可能である。なお、図 2 0では、 4つのサポートバ一 8 0 0 a〜8 0 0 dが設けられているが、少なくとも 2つのサポートバ一が設けられていればよい。 2つのサポートバーは、相対向する位置に設けられる、例えば平行な 2辺から設けられることが好ましい。

但し、従来のフィルムキャリアテープの場合、リード 5 4 aの先端部（フィンガ一）の曲がりに対する目印がないため、本実施の形態では、新たに、リード曲がり検出用マーク（具体例として、ダミーリード）を形成する。つまり、ダミーリード（ 5 2 a等）を設けて、フィンガー曲がり判定の基準とするものである。ダミーリード（ 5 2 a等）は、フィンガーの延長線上に設けられる。これにより、フィンガ一曲がりを検査できるようになり、不良品の選別が可能となる。特に、図 2 0に示すダミーリード 5 2 aは、先端が細くなつており、リード 5 4 a の曲りの検出が容易になり、検査に要する作業工数を低減することができる。ただし、先端を細くしなくても、ダミーリード 5 2 aはフィンガー曲がりの検査に役立てることは可能である。

ダミーリード（ 5 2 a等）は、導体パターンの形成時に同時に形成するのが望ましい。但し、これに限定されるものではなく、例えば、ソルダ一レジスト等の別の材料でダミ一リードを別個に形成してもよい。なお、この場合には、ダミーリ一ドは周知の印刷技術を用いて形成する。

なお、以上説明した「ダミーリード」は、リード曲がり検出用マークの一例であり、その他のマ一クも使用可能である。例えば、絶縁性フィルムの該当個所に型抜きを行ってスリットを形成することで、そのスリットを曲がり検出用マークとするようにしてもよい。

( C ) 本発明におけるリードの先端（フィンガー）は終端して自由端になっているのが原則である。

しかし、図 2 1 A〜図 2 1 Dに示すように、 I Cチップのボンディングパッド位置に対応するべく、例えば、複数のリードの先端（フィンガ一）を同一線上に配置しなければならない場合がある。例えば、図 2 1 Aに示すように I 。チップ ( C P ) のボンディングパッド 2 4 0 c , 2 4 0 dとは同一線上にある。

このような場合、図 2 1 Bに示すようにリード 5 4を放射線形状としたり、図 2 1 Cに示すように屈曲した形状としたりする必要がある。

しかし、放射線形状のリードは直交座標系に合致せず、フィルムキャリアテープの製造上問題があり、また、リードの先端が屈曲し自由端となっていると、重力によって不要なモーメントが働き、リードのねじれが生じやすい。

そこで、このような場合には、図 2 1 Dに示すようなリード形状とする。つまり、リード L R 1の周囲を取り囲むようにリード L R 2を設ける。このリード L R 2は、直交座標系に適合する方位に伸びるリード部分 A , B , Cからなつている。つまり、リード L R 2は自由端ではなく、「コの字型」の形状となっている。図 2 1 Aの I Cチヅプ（ C P ) のボンディングパッド 2 4 0 dにはリード L R 1の Y部分が接続され、ボンディングパヅド 2 4 0 cにはリ一ド L R 2の X部分が接続される。すなわち、 I Cチップとの接続点（X点）を 2本のリード部分 ( A , C ) で支持することにした。これにより、ねじれのモーメントが働かなくなる。リード L R 2の形状は、左右のバランスを良くするために、左右対称の形状とするのが望ましい。

(半導体装置の製造方法の具体例）

次に、本実施の形態にかかる半導体装置の製造方法の具体例を、図 1〜図 1 2 (断面図）および図 14〜図 1 8 (平面図）を用いて説明する。図 14は図 2に対応し、図 1 5は図 5に対応し、図 1 6は図 10に対応し、図 1 7は図 1 1に対応する。特に、図 1〜図 1 0までがいわゆるフレキシブル基板を形成する工程であり、図 1 1がボンディング工程、図 1 2が樹脂注入工程である。

工程 1

図 1に示すように、絶縁性フィルム（具体的にはポリイミドフィルム） 1 0を用意し、その絶縁性フィルム 1 0の裏面に接着剤 1 2を塗布する。なお、絶縁性フィルムとしては、ポリイミド系の他にポリエステル系や B Tレジン系、ガラスエポキシ系等、各種フィルム材料を適用することが可能である。いずれにしても絶縁性フィルムは、可撓性を有する材料である。なお、以下は、絶縁性のフィルムの例としてポリィミドフイルムを用いることとする。

工程 2

例えば、プレスの打ち抜きやレーザー加工やケミカルエッチング加工等、所望の穴あけ手段により、図 2 , 図 14に示すように、ポリイミドフィルム 10を選択的に開口し、ビアホール 30 ( 30 a〜30x等），リードホール 40 (40 a, 40 b等），レジン注入用ホール（42) , レジン止めホール（44 a, 4 4b) を設ける。ここで、リードホール 40 a、 40 bは、図 1 1に示すように、ボンディングツール 5000を揷入できる大きさで形成されている。

なお、ビアホール 30は、配線がポリイミドフィルムの何れの面に形成されるかにより、その必要性がきまる。また、レジン止めホール（44 a， 44 b) は付加的な要素であり、なくてもよい。レジン注入用ホール 42も、例えばリードホール 40を利用することで省略することも可能である。但し、レジンの注入速度や注入における信頼性を考慮すれば、レジン注入用ホール（42) を積極的に利用した方がよい。

工程 3

図 3に示すように、ポリイミドフィルム 1 0の裏面（同図における下面）に銅箔 50を貼り付ける。なお、銅箔側に接着剤を設けておけば、工程 1に

ように予めポリイミドフィルム 10に接着剤 12を設けなくても良い。工程 4

図 4に示すように、基板の両面において、銅箔 50上を含むようにフォトレジスト 60、 62を形成する。同図において表面（同図における上面）側は全面にフォトレジストを設ける一方、裏面側はパターン形成されるようにフォトレジス卜が設けられていない領域も存在する。

工程 5

図 5に示すように、銅箔 50をエッチングして所定の導体パターンを形成し、その後、フォトレジスト 62を除去する。この状態の平面図が図 1 5である。図 1 5に示されるように、例えば銅からなる導体パターンは、フレーム 59 a, 59 b， 59 cと、リード（54 a, 54b, LR 1 , LR 2等）と、導電性突起を形成するためのパッド部（ 55 a〜 55 X等）と、連結部（ 57 a〜57 j ) と、ダミーリード（ 52 a， 52 b等）とを有する。図 1 5では、先に説明した図 1 9 , 図 20, 図 2 1 Dと同一の部分には同一の参照番号を付している。図 1 5中、点線で囲まれる Q部分が、図 2 1 Dに相当する部分である。

この状態では、ダミーリード（52 a, 52 b等）を除く各構成要素、すなわち、フレーム 59 a, 59 b， 59 cと、リード（ 54 a， 54b, LR 1 , L R 2等）と、導電性突起を形成するためのパッド部（ 55 a〜 55 X等）と、連結部（ 57 a〜57 j ) と、が電気的に導通した状態になっている。

工程 6

リード 54 a等の先端部分（ I Cチップと接続される部分，フィンガー）を突出させて接続用のバンプを形成するべく（図 8) 、まず、図 6に示すように裏面の導体パターン所定位置上にフォトレジスト 70， 72 , 74を形成する。なお、リード 54 a、 54 b、 LR U LR 2の長さは、 I Cチップ 200の A 1電極 240 a〜240 dの位置に関係する。また、本実施形態のように、ポリイミドフィルム 10における I Cチップ 200と相対向する側にリード 54 a、 54 b, LR 1、 LR 2が形成されている場合には、これらのリードは屈曲させずに A 1 電極 240 a〜 240 dにボンディング可能である。したがって、これらはフォ —ミング量を考慮する必要がないため、最短長さにて足りる。逆に、ポリイミド lb

フィルム 10における I Cチップ 200と相対向する面とは反対側にリード 54 a、 54b、 LR U L R 2が形成されている場合には、これらを屈曲させて A 1電極 240 a〜240 dにボンディングする必要があることから、屈曲量を考慮し、これらリードを長くすることが好ましい。

工程 7

図 7に示すように、裏面側において、導体パターンを厚み方向にハーフエッチ工程 8

図 8に示すように、フォトレジスト 60, 70, 72, 74を除去する。図示されるとおり、リード 54 a等の先端部分（ I Cチップと接続される部分，フィンガ一）に突起 56 aが形成されている。この突起 56 aが後のボンディングェ程において半導体チップの A 1電極に接続される。

なお、このときに、フィンガー以外の部分においても、突起 56 bを適宜に形成してもよい。例えば、この突起 56bは、導体パターンと I Cチップとの間の樹脂充填用のすきまを確保する働きをさせればよい。

なお、 TAB工程では、 TABのリードと半導体チップとの接続には、半導体チップ上に金属のバンプ（突起）を形成する場合もある。この場合、バンプは半導体チップの電極上に形成される。材質は通常、金または半田等が利用される。また、この場合、リード 54 a側に突起 56 aは不要である。従って、この場合には図 6〜図 8における各工程は不要である。

一方、本実施の形態では、半導体チップ上にバンプを形成する代わりに、 TA Bのリード側にバンプ（突起）を形成する例をあげて説明するものである。このリード先端を加工する技術は、本願出願人がすでに開発済みの実績ある技術であり、既存の TAB製造ラインを利用して実現可能である。また、この場合、半導体チップ側ではアルミ二ユウムのパッドを露出するだけでよく、金属バンプが不要となって工程が簡略化される。

工程 9

図 9に示すように、導体パターンの表面にレジスト 80 a, 8 Obを形成した後、導体パターンの裏面に電気メツキを施し、 N i ZA uからなるメツキ層（9 0 a〜9 0 b ) を形成する。ニッケル（N i ) はバリアメタルとして機能する。この電気メツキは、図 1 9でも説明したように、フレーム 5 9 a〜 5 9 cに電圧を印加することにより行われる。例えば、フレームに片極（一般的には一極）を接続して一括して行われる。

なお、電気メツキに限定されるものではない。例えば、無電解メツキ法を用いて導体パターンにメツキを施してもよい。メツキ処理終了後にレジスト 8 0 a , 8 0 bは除去する。

工程 1 0

まず、図 1 6に示されるように、連結部 5 7 a〜5 7 jの型抜きを行う。型抜きは一括で行う方が作業効率を考えれば好ましいが、別々に分けて行ってもよい。これにより、各リード 5 4 a等が電気的に独立となる。

続いて、図 1 0に示すように、ビアホール 3 0内に金属（ニッケル等） 9 8を充填し、続いて、外部接続用端子（半田ボール） 1 0 0を形成する。なお、高さ精度を得るためにビアホール内にアルミ二ユウム等の半田とは異なる金属を充填したが、製造工程を減らすといった点では半田をビアホール内に充填し、そのまま外部接続用端子の形成を図り、一括（一体）で形成することも可能である。これにより、 C S P用のフィルムキヤリァテープが完成する（図 1 6 ) 。

なお、無電解メツキの場合には型抜きを行わなくてもよい。

この段階で、ダミーリード等のリード曲がり検出用マークを基準としてフィンガー曲がりの検査を行い、不良品と良品の選別を行う。

また本実施形態においては、この外部接続用端子を形成する工程をフレキシブル基板を形成する工程内にて行っているが、この限りではない。例えば、半導体チヅプとのボンディングが行われた後以降のいずれのタイミングにおいても形成可能である。またその際に、ビアホール内のみフレキシブル基板形成工程にて先に形成し、その後に別工程にて外部接続用端子（半田ボール） 1 0 0を形成してもよい。適宜選択可能である。特に、外部接続用端子として半田を用いる場合には、ボンディング時のツールによる熱の影響を考慮すると、ボンディング後に外部接続用端子は形成した方が好ましい。

工程 1 1

次に、図 1 1 , 図 1 7に示すように、 I Cチップ 2 0 0の A 1電極（ボンディングパッド） 2 0 4 ( 2 0 4 a〜2 4 0 d等）を各リードの先端部に接続する (ボンディング）。この接続は、ボンディングツール 5 0 0 0によりリード先端の突起 5 6 aを押圧しながら加熱し、 A u /A 1の合金をつくることにより行われる。図 1 7において、太い実線で示されるのが I Cチップ 2 0 0である。なお、パターンの自由端側の端部は、半導体チップ領域内に位置させている。

工程 1 2

次に、エポキシ系等のレジン（樹脂）を注入する。例えば、図 1 2に示すように、レジン注入用ホール（図 1 7の参照番号 4 2 ) から注入する。なお、レジン注入用ホール以外に、例えばリ一ドホール 4 0を利用してレジン注入ができるので、必ずしもレジン注入用ホールを設けなければならないわけではない。但し、注入速度や注入の信頼性等を考慮すると、利用した方が良い結果が得られる。

レジンは、 I Cチップの A 1電極が形成された面（能動面）全体を覆う。特に I Cチップ 2 0 0とリード（ 5 4 a等）との接続部は、完全に覆われる。一方、レジン止めホール 4 4 a , 4 4 bを設けておけば、その存在により、横方向への広がりは規制される。図 1 2において、参照番号 3 0 0 a， 3 0 0 b , 3 0 0 c はレジンコート層を示す。フィンガーの先端部を半導体チップの領域内に位置させた結果、先端部の側面もレジン 3 0 0 aにて封止される。また、フィンガーにおける突起 5 6の設けられていない側にもレジンを充填し、フィンガ全体をレジン内に埋め込んでしまうことも 7能である。但し、この場合、レジンの最高位置を絶縁フィルム 1 0の外面位置よりも低い位置に設定する必要がある。そうしないと、外部接続用端子 1 0 0の接続の妨げになる。

次に、注入したレジンを熱硬化させる。このとき、工程 1 0において連結部 ( 5 7 a〜5 7 j ) を型抜きしたときに絶縁性フィルム 1 0に形成された穴は、例えば、パッケージの加熱時に生じる水蒸気等のガス抜き穴として作用し、パッケージの信頼性向上に役立つ。また、この連結部（ 5 7 a〜5 7 j ) を型抜きしたときに形成された穴のいくつかを利用してレジン注入を行うことも可能である。但し、全ての穴を同時にレジン注入用の穴として利用することは好ましくない。以上の工程により、多数の I Cチップが接続されたテープキャリア半導体装置アッセンプリが製造される。

なお、以上の例では、図 1 0に示すように外部接続端子 1 0 0を形成した後に、図 1 1 , 図 1 2の工程を経てテープキヤリア半導体装置アッセンプリを製造しているが、これに限定されるものではない。

先にも一部記載したが、例えば、図 1 2のレジン封止工程の後に、外部接続用端子 1 0 0を形成してもよい。この場合、 I Cチップ 2 0 0およびリード 5 4と I Cチップ 2 0 0との接続部がレジンで覆われてから外部接続端子を設ければ、外部接続端子の形成時にチップ領域を汚す心配がなく、したがって信頼性が向上するという利点がある。

工程 1 3

図 1 7の一点鎖線で囲んで示される C S P端 7 0 0に沿って絶縁性フィルム 1 0を型抜きする。これにより、図 1 8に示すようなチップサイズの半導体装置 ( C S P ) 1 0 0 0が完成する。図 1 8において、斜線が施されている領域がレジンで覆われている領域である。

図示されるように、吊りリード T R 1 , T R 2の切断面が露出するのみであり、耐湿性にも優れている。また、パッケージの形態をとるため、バーンイン等の検查も可能である。

なお、以上の例では、導体パターンを絶縁性フィルム 1 0の裏面に形成しているが、これに限定されるものではなく、絶縁性フィルム 1 0の表面に形成しても適用でき、また、同様の効果が得られる。

( 2 ) 第 2の実施の形態

図 1 3に示すように、 I Cチップ 2 0 0の内側のみならず、外側にも外部接続用端子（半田ボール） 1 0 0 bを形成することもできる。

本実施の形態では、 I Cチップ 2 0 0を凹部の形成されたキャン容器 3 0 0の凹部内に納め、そのキャン容器 3 0 0上にまでリード 5 0を延在させる。そして、ビアホール内に金属電極 98 bを形成し、この金属電極 98 bに半田ボール 1 0 0 bを接続する。

本実施の形態によれば、半導体チップ 200のサイズによる制限をうけることなく、外部接続用端子（半田ボール）の数を自由に増やすことが可能となる。

(3) 第 3の実施の形態

パッケージサイズの要求が比較的ゆるやかな場合には、図 22に示すように、半導体チヅプ 200とリード 54との接続（ボンディング）終了後に、チヅプとの接続点の外側において型抜きし（図 22中、二点鎖線で示される C S P端 90 0で型抜きし）、リード 54をフレーム（枠体） 59から切り離すという製造方法も採用できる。

本製造方法によれば、最終工程においてリ一ドをフレームから分離するため、リード曲がりによるボンディング不良の心配がない。

(4) 第 4の実施の形態

図 23は、本発明のチップサイズの半導体装置（CSP) 1 000をプリント配線基板 2000に実装した状態を示す。

チップサイズの半導体装置（CS P) 1000の外部接続用端子（半田ボール） 100 a, 1 00 bが、プリント配線基板（実装基板） 2000上の導体パターン 2 100 a, 2 1 0 O bに接続されている。パッケージサイズがチップサイズであるために、きわめて高密度の実装が可能となる。なお、図 23中、参照番号 202は、プリント配線基板 2000上に実装された他の I Cである。

(5) 第 5の実施の形態

図 24は、本発明のチップサイズの半導体装置（C SP) が実装された実装基板を組み込んだカメラ一体型 VTRの内部を示す図である。

カメラ一体型 VTR 3000には、 2つの実装基板 20 C 0 a， 2000 bが組み込まれており、各実装基板には本発明の C S P 1 000, 1002が搭載されている。

図 24において、参照番号 3 100はレンズを示し、参照番号 3200はレンズュニットを示し、参照番号 3300は電池ボックスを示し、参照番号 33 10 は電池を示す。

このように、発明の半導体装置（C S P) は、チップサイズであるため、小型，軽量化が宿命づけられているカメラ一体型 VTR等の携帯機器への適用が可能である。また、本発明半導体装置（C SP) は、耐湿性や耐熱性の面でも信頼性が高く、このことは、結果的に電子機器の信頼性向上にもつながる。

Claims

請求の範囲

1 . 絶縁性フィルムに導体箔を形成する工程と、

一端が自由端として形成され前記自由端に半導体チップとの電気的接続部を有する複数のリード、前記半導体チップの実装領域に設けられ前記複数のリードを相互に連結する連結部、前記連結部を介してすベての前記リードに電気的に接続される枠体、を有する導体パターンを前記導体箔から形成する工程と、

前記導体パターンにメツキを施す工程と、

を有するフィルムキヤリァテープの製造方法。

2 . 請求項 1記載のフィルムキャリアテープの製造方法において、

前記導体パターンを形成する工程にて、前記リードと前記連結部との間に外部接続用端子を形成するためのパヅド部を、さらに形成するフィルムキヤリァテープの製造方法。 '

3 . 請求項 1記載のフィルムキヤリァテープの製造方法において、

前記導体箔を形成する工程の前に、前記絶縁性フィルムの所定位置に孔を形成するための打ち抜き工程を、さらに有するフィルムキヤリァテープの製造方法。

4 . 請求項 1記載のフィルムキヤリアテープの製造方法において、

前記半導体チップは、前記電気的接続部を避けて位置する電極を有し、前記リ一ドにおける前記一端の端部とは異なる箇所であって、前記電極が位置するべき箇所に導電性突起を形成する工程を、さらに有するフィルムキヤリァテープの製造方法。

5 . 請求項 1記載のフィルムキヤリァテープの製造方法において、

前記導体パターンの前記電気的接続部を除く領域で、且つ前記半導体チップが実装される領域に突起を形成する工程を、さらに有するフィルムキヤリァテープの製造方法。

6 . 請求項 1記載のフィルムキヤリァテープの製造方法において、前記導体パ夕一ンを形成する工程の前に、前記絶縁性フィルムに開口部を設け、前記開口部領域に前記自由端の端部を位置させるように形成するフィルムキヤリァテープの製造方法。

7 . 請求項 6記載のフィルムキヤリァテープの製造方法において、

前記絶縁性フィルムの前記開口部に隣接する位置であって、前記リードの自由端の延長線上に、前記リードの曲がり検出用マークを形成するフィルムキヤリアテープの製造方法。

8 . 請求項 7記載のフィルムキヤリァテープの製造方法において、

前記曲がり検出用マークは、前記導体パターンの形成工程にて前記導体パ夕一ンと同じ工程で形成されるフィルムキヤリァテープの製造方法。

9 . 請求項 7記載のフィルムキヤリァテープの製造方法において、

前記曲がり検出用マークの位置と前記リードの終端した前記一端との位置の比較によって前記リ一ドの曲がりを検出する工程を、さらに具備するフィルムキヤリアテープの製造方法。

1 0 . 請求項 6記載のフィルムキャリアテープの製造方法において、

前記導体パターンの形成工程において、前記絶縁性フィルム上から前記開口部上へと突出する一対の突出部と、前記一対の突出部を接続する接続部と、を具備するように、前記複数のリ一ドのうちの一部が形成されるフィルムキヤリァテ一プの製造方法。

1 1 . 請求項 1 0記載のフィルムキャリアテープの製造方法において、

前記突出部及び接続部は、直角に形成されるフィルムキヤリアテープの製造方法。

1 2 . 請求項 1 1記載のフィルムキャリアテープの製造方法において、

前記一方の突出部と他方の突出部とは離間して設けられ、他のリ一ドが間に介在するフィルムキヤリァテープの製造方法。

1 3 . 請求項 1〜請求項 1 2のいずれかに記載のフィルムキヤリァテープの製造方法おいて、

前記導体パターンの形成工程において、前記リ一ドの前記半導体チップとの電気的接続部が突出した形状となるようにリ一ドの厚み方向に加工を施すフィルムキヤリアテープの製造方法。

1 4 . 請求項 1〜請求項 1 2のいずれかに記載のフィルムキヤリァテープの製造方法により製造されたフィルムキヤリァテープ。

1 5 . リードホールが形成された絶縁性フィルムと、

前記絶縁性フィルム上において、一端が前記リ一ドホールの領域内に延設されて自由端となるリードと、

を有するフィルムキヤリァテープ。

1 6 . 請求項 1 5記載のフィルムキヤリァテープにおいて、

前記リードの他端側には外部接続端子を形成するためのパッド部が形成されているフィルムキャリアテ一プ。

1 7 . リードホールが形成された絶縁性フィルムと、

前記絶縁性フィルム上において、半導体チップとの接続に用いる複数のリード、前記半導体チップの実装領域に設けられ前記複数のリ一ドを相互に連結する連結部、前記連結部を介してすベての前記リードに電気的に接続される枠体、を有する導体パターンを形成し、

前記導体パターンの前記連結部に孔を形成して得られるフィルムキヤリァテ一プ。

1 8 . 絶縁性フィルムと、

前記複数のリ一ドの隣に位置し、所定距離を隔てるとともに相互に接続される一対のリードと、

前記一対のリードの間に形成される他のリードと、

を有するフイルムキヤリァテープ。

1 9 . 請求項 1 4に記載のフィルムキャリアテープにおける、前記複数のリ一ドの各々の前記終端した一端に、半導体チップの電極を接続して、前記絶縁性フィルム上に複数の半導体チップが搭載されたテープキヤリァ半導体装置ァッセンプリを製造するテープキヤリア半導体装置アッセンプリの製造方法。

2 0 . 請求項 1 9記載のテープキャリア半導体装置アッセンプリの製造方法において、

前記半導体チップと前記絶縁性フィルムとの間に封止材を充填する工程を、さらに有するテ一プキヤリァ半導体装置ァヅセンブリの製造方法。

2 1 . 請求項 1 9に記載のテープキャリア半導体装置アッセンプリの製造方法によって製造されたテープキヤリァ半導体装置アッセンプリの最終的な型抜きを行い、これによつて半導体装置を製造する半導体装置の製造方法。

2 2 . 請求項 2 1に記載の半導体装置の製造方法により製造された半導体装置: 2 3 . 請求項 2 2に記載の半導体装置の外部接続端子が実装基板上の導電体層に接続されてなる実装基板。

2 4 . 請求項 2 3に記載の実装基板が組み込まれた電子機器。

2 5 . 絶縁性フィルムに導体箔を形成する工程と、

一端が自由端として形成され前記自由端を半導体チップとの接続に用いる複数のリード、前記半導体チップの実装領域に設けられ前記複数のリ一ドを相互に連結する連結部、前記連結部を介してすベての前記リードに電気的に接続される枠体、を有する導体パ夕一ンを前記導体箔から形成する工程と、

前記導体パターンにメツキを施す工程と、

前記リードの一部を半導体チップの電極に接続する工程と、

前記枠体と前記複数のリードとを最終的に分離して、半導体装置を形成するェ程と、を有する半導体装置の製造方法。

2 6 . 請求項 2 5記載の半導体装置の製造方法において、

前記電極に接続する工程と、前記分離して半導体装置を形成する工程と間において、

前記半導体チップと前記絶縁性フィルムとの間に樹脂を充填する工程をさらに有する半導体装置の製造方法 ₍