[go: up one dir, main page]

WO1997012437A1 - Controller for pwm-controlled converter - Google Patents

Controller for pwm-controlled converter Download PDF

Info

Publication number
WO1997012437A1
WO1997012437A1 PCT/JP1996/002742 JP9602742W WO9712437A1 WO 1997012437 A1 WO1997012437 A1 WO 1997012437A1 JP 9602742 W JP9602742 W JP 9602742W WO 9712437 A1 WO9712437 A1 WO 9712437A1
Authority
WO
WIPO (PCT)
Prior art keywords
current
voltage
phase
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1996/002742
Other languages
English (en)
French (fr)
Inventor
Akira Imanaka
Taro Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP09513279A priority Critical patent/JP3123079B2/ja
Priority to HK98103645.6A priority patent/HK1004448B/xx
Priority to US08/849,166 priority patent/US5880947A/en
Priority to DE19680963T priority patent/DE19680963T1/de
Priority to KR1019970703514A priority patent/KR987000725A/ko
Publication of WO1997012437A1 publication Critical patent/WO1997012437A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • 14 and 15 are current detectors for detecting the R-phase and T-phase input currents of the PWM control converter 2, and 16 and 17 are the R-phase output from the multipliers 12 and 13.
  • a subtractor that outputs the deviation between the input current command signal of the T-phase and the input current detection signal of the R-phase and the T-phase detected and output by the current detectors 14 and 15, 18b and 19b Consists of a proportional control operation element and a proportional integral operation element. It controls the deviation between the R-phase and T-phase input current command signals output from the subtracters 16 and 17 and the input current detection signal by proportional integral (PI) control.
  • PI proportional integral
  • the gate circuit 25 has a PWM control so that the input currents i R, i S, i T of the phase and T phases are equal to the command signals i R *, i S *, i T * which are sine wave signals.
  • a control signal is output to the control converter 2, and the switching elements 201 to 206 of the PWM control converter 2 are turned on and off.
  • the voltage controller 9 d is also a controller capable of obtaining a high response without any sampling delay or the like. It is preferable to adopt an analog control method that can increase the response of the voltage control system.
  • FIG. 29 is a diagram showing a detailed circuit configuration of an R-phase or T-phase current controller. This circuit diagram shows details of the case where the R-phase current controller 18b, which is a proportional-integral controller, is analog-controlled using an operational amplifier.
  • the output signal amplified by the operational amplifier 105 is at least output from the positive and negative voltage input terminals 106 and 107.
  • the voltage cannot be lower than the positive voltage of the input control power supply or higher than the negative voltage.
  • the output power is limited to a certain value and the output is saturated.
  • the T-phase current controller 19b has the same configuration and performs the same operation.
  • This circuit configuration is commonly used to achieve proportional-integral operation with an operational amplifier. This is a basic circuit that is commonly used.
  • the R-phase current controller 18b and the T-phase current controller 19b operate to compensate for the drop in voltage VDC, and the R-phase current controller 18b and T
  • the R-phase and T-phase control signals SR * and ST * output from the phase current controller 19b increase almost in inverse proportion to the voltage VDC.
  • the R-phase and T-phase control signals SR * and ST * are calculated by the current controllers 18b and 19b performing the proportional-integral operation.
  • the control device of the conventional PWM control converter needs to control the DC voltage on the output side of the PWM control converter 2 with high accuracy
  • an analog amplifier such as an operational amplifier is used as a method of realizing the voltage controller 9d.
  • the control method was widely used.
  • DC— was input, and the peak value command signal I PEAK * of the input current was output through proportional-integral control.
  • the current controller 18b operates so that the R-phase input current detection signal iR follows the R-phase input current command signal iR *, and the R-phase control signal SR * Is output.
  • the current controller 18b is configured to perform proportional-integral control on the deviation between the R-phase input current command signal iR * and the R-phase input current detection signal iR. If the input current is larger than the R-phase input current detection signal i R, that is, if the current is increased in the positive direction, the proportional gain and the integral gain are set to negative so as to decrease the R-phase control signal SR *. I have.
  • the R-phase control signal SR * is compared with the triangular waveform carrier signal output from the carrier generator 21 and is output as a pulse width modulation signal, and is output as a pulse width modulation signal. Reflected in input voltage VR.
  • the present invention has been made in order to solve the above-described problems, and is a state in which the DC voltage at the output side of the PWM control converter is reduced at startup or when the power of the load changes suddenly, or
  • An object of the present invention is to provide a control device of a PWM control converter that can control an input current satisfactorily in a state where a deviation from an actual current is large, such as when a command value changes sharply.
  • a DC voltage output from a PWM control converter connected to a three-phase AC power supply via a reactor and controlling an AC input current supplied from the three-phase AC power supply is detected.
  • Voltage control means for comparing the current value with the voltage setting value and outputting a current reference signal; an AC reference signal output means for outputting an AC reference signal synchronized with a three-phase AC power supply; and an AC reference signal output means.
  • a DC voltage output from a PWM control converter connected to a three-phase AC power supply via a reactor and controlling an AC input current supplied from the three-phase AC power supply is detected.
  • a control device for a PWM control converter wherein the voltage command output means outputs a voltage command value obtained by correcting and calculating a detection error of the DC voltage detection means.
  • the limit value is set based on a current reference signal output from the voltage control means.
  • the current control means includes a current limit level setter for setting a limit value of the AC input current, a limit value set by the current limit level setter, and the AC input current, and the AC input current determines the limit value. And a current controller integration reset circuit that outputs a signal when it exceeds.
  • the voltage control means has at least an integral element, and operates so as to reset the integral element to zero when the AC input current exceeds a set limit value.
  • FIG. 5 is an explanatory diagram showing a relationship between a control signal to a PWM control converter and a carrier.
  • FIG. 6 is a configuration diagram showing a configuration of a control device for a PWM control converter according to a second embodiment of the present invention.
  • FIG. 8 is a configuration diagram showing a configuration of a control device for a PWM control converter according to a third embodiment of the present invention.
  • FIG. 16 is a configuration diagram showing a configuration of a sixth embodiment of the control device of the PWM control converter according to the present invention.
  • FIG. 21 is a configuration diagram showing a detailed configuration of the current controller integration reset circuit of the eighth embodiment shown in FIG.
  • FIG. 1 is a configuration diagram showing a configuration of FIG.
  • FIG. 33 is a waveform diagram showing the voltage and current waveforms of each part at the time of an instantaneous power failure in a conventional control device for a PWM control converter.
  • AC voltage detector 10 is an AC voltage detector for detecting the AC voltage of the three-phase AC power supply 1, and 11 is detected by the AC voltage detector 10
  • a unit sine wave generator that generates R-phase and T-phase unit sine waves synchronized with the R-phase voltage and T-phase voltage from the AC voltage detection signal.
  • AC voltage detector 10 and unit sine wave generator 11 Constitute an AC reference signal output means.
  • 12 and 13 multiply the peak value command signal of the input current output from the voltage controller 9d by the R-phase and T-phase unit sine-wave signals output from the unit sine-wave generator 11 It is a multiplier that outputs R-phase and T-phase input current command signals, and constitutes current command means.
  • Fig. 4 shows a voltage-current vector diagram of the power supply side of the device in Fig. 1, where eS is the power supply voltage vector of the three-phase AC power supply 1 and VC is the AC side voltage of the PWM control converter 2.
  • Vector and VL are the voltage vector of reactor 3, and IS is the input current vector supplied from the power supply. If the input current IS is to be controlled to be in phase with the power supply voltage (high power factor), the reactor voltage VL must be advanced 90 degrees from the AC side voltage VC of the PWM control converter 2, and as a result, the AC The magnitude of the side voltage VC is always larger than the power supply voltage eS. Must be output.
  • the DC side voltage V DC is smaller than 1.64 times the AC side line effective voltage V RMS, that is, the amplitude of the control signals SR *, SS *, ST * of the R, S, and T phases is In the region where the amplitude of the carrier TX is larger than that of the carrier TX, the output voltage is limited by soil (V DC / 2) in the region where the control signal exceeds the carrier TX.
  • equation (4) By transforming equation (3), equation (4) holds.
  • the PWM control converter 2 is not controlled by the signal from the gate circuit 25, but the load device 5 is operated, that is, for example, the inverter is in operation.
  • the DC voltage VDC of the PWM control converter 2 is higher than that of the reactor 3 than the line voltage beak value of the three-phase AC power supply 1 ( ⁇ times the line voltage). The value is even lower by the voltage drop, and the effective value V RMS of the AC side line voltage of the PWM control converter 2 needs to be larger than the line voltage effective value of the three-phase AC power supply 1 as described above. Therefore, the DC voltage V DC is less than the value given by Eq. (4).
  • the R-phase and ⁇ -phase current controllers 18 a and 19 a perform proportional-integral control of the current deviation from the subtracters 16 and 17 and output the R-phase and T-phase control signals SR *.
  • the first embodiment proposes a control device for a PWM control converter that performs proportional control only at the time of start-up, in which the operational amplifier tends to saturate due to the proportional-integral control, so that it is likely that three-phase control cannot be performed.
  • the deviation eV is input to the voltage controller 9d, proportionally integrated controlled so that the deviation approaches zero, and a peak value command signal I PEAK * of the input current is output.
  • the peak value command signal I PEAK * is input to the multipliers 12 and 13 and is multiplied by the R-phase and T-phase unit sine wave signals from the unit sine wave generator 11.
  • the R-phase input current command signal iR * which is the output signal of the multiplier 12, and the R-phase input current detection signal iR, which is the output signal of the current detector 14, are input to the subtractor 16,
  • the T-phase input current command signal i T * which is the output signal of the multiplier 13
  • the current deviations eiR and eiT are input to the R-phase current controller 18a and the ⁇ -phase current controller 19a, which switch between proportional control and proportional integral control by the current control switch 26.
  • the output of the comparator 147 is input to the R-phase current controller 18a and the T-phase current controller 19a via the output terminal 148 as the output of the current control switch 26. .
  • the R-phase current controller 18a has the configuration shown in Fig. 2. When the input signal of the control input terminal 129 is at "L" level, the analog switch 128 is turned on and the capacitor 1 2 4 is short-circuited, and the current deviation ei R input via the input terminal 13 0 of the R-phase current controller 18 a performs only proportional control as shown in equation (5), and the output terminal 1 3 Output from 1 as R-phase control signal SR *.
  • s is a differential operator.
  • FIG. 6 is a configuration diagram showing another embodiment of the control device of the PWM control converter according to the present invention.
  • reference numeral 27 denotes a current control switching level setting device and reference numeral 28 denotes a comparator, which is detected by the voltage detection circuit 7b and the set value V SW * set by the current control switching level setting device 27. It compares the detected DC voltage with the detected DC voltage V DC-and outputs signals to control the R-phase and T-phase current controllers 18a and 19a.
  • Other configurations are the same as those of the embodiment shown in FIG.
  • V SW * is a higher value and may be set to a value equal to or lower than the set voltage V DC * of the voltage setting device 6.
  • the R-phase and T-phase unit sine-wave signals are unit sine-wave signals synchronized with the R-phase and T-phase voltages of the three-phase AC power supply 1, that is, the AC reference signal, which is detected by the AC voltage detector 10.
  • the AC voltage of the phase AC power supply 1 is input and output from the current reference signal generator constituting the unit sine wave generator 11.
  • the R-phase current deviation ei R is input to the integrator 30 and also to the coefficient unit 32, and the outputs of the proportional term and the integral term of the R-phase current control are added by the adder 36 to obtain R This becomes the phase control signal SR *.
  • the T-phase current deviation ei T is input to the integrator 31 and to the coefficient unit 34, and the outputs of the proportional term and the integral term of the T-phase current control are added by the adder 38. As a result, a T-phase control signal ST * is obtained.
  • the output of the integrator 30 as the integral term of the R-phase current control and the output of the integrator 31 as the integral term of the T-phase current control are input to the subtractor 35, and are subtracted from zero to obtain the S phase.
  • the sum of the first and second outputs is output for each phase as a control signal for the PWM control converter.
  • the S phase performs proportional control, Overcurrent, etc., at the same time, and even when VDC drops due to load fluctuation, it does not cause overcurrent, There is an effect that it is possible to control the well.
  • the DC voltage V DC divided by the fixed resistors 752 and 753 into the inputtable voltage range of the insulation amplifier 754 is converted to the insulation amplifier 754.
  • the signal is amplified by the operational amplifier 757 to an appropriate signal level and output from the output terminal 758.
  • the circuit configured in this way is a basic circuit generally used to adjust the offset and gain by an operational amplifier.
  • the difference from the conventional voltage detection circuit 7b shown in FIG. 28 is that there is no poly-medium for adjusting the offset and gain of the voltage detection value.
  • step S106 the correction coefficients A and B are stored in the storage circuit 40.
  • the voltage command value V DC * set by the voltage setting device 6 is converted by the voltage setting signal correction circuit 41 based on the equation (9).
  • the voltage setting signal V DC ** is obtained. This voltage setting signal V DC ** can be used to compensate for the offset error or gain error of the voltage detection circuit.
  • FIG. 12 is a diagram showing a detailed configuration of a voltage detection circuit 7c for detecting the DC voltage VDC from the PWM control converter.
  • reference numeral 76 1 denotes an input terminal connected to the positive potential of the smoothing capacitor 4
  • reference numerals 762 and 763 denote fixed resistors for dividing the DC voltage V DC
  • 764 and 765 are reference voltage sources
  • 766 is a signal switch for switching the input signal of the isolation amplifier 767, 768 to 769 are fixed resistors
  • 770 is an operational amplifier
  • 771 is the output terminal of the voltage detection circuit 7c It is.
  • the signal switch 766 is set to P2 and P3 so that a known voltage is supplied from the reference voltage sources 764 and 765. Calculation and storage of correction coefficients are performed in the same manner as described above. Note that the voltage of the reference voltage sources 764 and 765 is directly input to the isolation amplifier 767, while the DC voltage VDC is changed to the voltage of RL / (RH + RL) by the fixed resistors 762 and 763. Since the voltage is stepped down and input to the isolation amplifier 767, the voltage of the reference voltage sources 764 and 765 is multiplied by (RH + RL) / RL, and is regarded as the DC voltage V DC to calculate and store the correction coefficient. Just do it.
  • the DC voltage V DC divided by the fixed resistors 762 and 763 into the input voltage range of the insulation amplifier 767 is detected by the insulation amplifier 767 and detected, and an appropriate signal is output by the operation amplifier 770.
  • the output to the output terminal 77 1 after being amplified to the level is the same as that described in the fourth embodiment.
  • the voltage of the reference voltage source 764 and 765 can be regarded as a DC voltage by multiplying it by (RH + RL) / RL, a reference voltage source with a lower voltage level than the DC voltage VDC during normal operation is sufficient. .
  • FIG. 13 is a block diagram showing another embodiment of the control device of the PWM control converter according to the present invention.
  • 50 is a current limit level setter that sets the limit value of the AC input current
  • 51a is the R-phase and T-phase current controllers 18a and 19a that reset the integral element to zero
  • This circuit 51a is supplied with signals from the current limit level setter 50, the R-phase and T-phase current controllers 14 and 15, and outputs a signal to the circuit 51a. Signals are output to the current controllers 18a and 19a for the phase and T phases.
  • the same components as those of the first embodiment shown in FIG. 1 are denoted by the same component numbers.
  • the R-phase input current command signal i R * which is the output signal of the multiplier 12 and the R-phase input current detection signal i R which is the output signal of the current detector 14 are input to the subtractor 16.
  • the T-phase input current command signal i T *, which is the output signal of the multiplier 13, and the T-phase input current detection signal i T, which is the output signal of the current detector 15, are input to the subtracter 17.
  • the current deviations e i R and e i T are input to the R-phase current controller 18a and the T-phase current controller 19a.
  • the integrator which is an integral element, which is a component of the R-phase current controller 18a and the T-phase current controller 19a, is controlled by the current controller integration reset circuit 51a.
  • 255 is the output of the full-wave rectifier 25 Input current detection signals i R, i S, i T, which are the maximum value signals of the absolute values of each of the input current detection signals i R, i S, i T, and the input terminal 2 5
  • the comparator that compares the current limit level setting value I limit * input from 4 with the comparator 256.
  • the full-wave rectified signal i P of the input current is larger than the current limit level setting value I limit *. If the following conditions occur, a reset signal generator that outputs a signal for resetting the integral element of the R-phase current controller 18a and the T-phase current controller 19a to zero, 25 7 Is an output terminal for outputting the reset signal output from the reset signal generator 256.
  • the current controller integration reset circuit 51a shown in FIG. 14 is a circuit for controlling the input current of the R phase, S phase or T phase, that is, the AC input current to the set value I limit * of the current limit level setting unit 50.
  • the operation is performed so that the integral elements of the R-phase current controller 18a and the T-phase current controller 19a are reset to zero, as shown in FIG.
  • the R-phase control signal SR * and the T-phase control signal ST * can be quickly restored to the level required to allow the AC input current to flow according to the command value, and the current of the input current detection signal jumps out. It can be suppressed.
  • FIG. 15 illustrates the R-phase, the same applies to the T-phase, and the S-phase control signal SS * includes the R-phase control signal SR * and the T-phase control signal ST * Is subtracted from zero by the subtractor 20.
  • the current input current can be suppressed in exactly the same way as the R and T phases.
  • control signals SR *, SS *, ST * of the R-phase, S-phase, and T-phase which are the output signals of the R-phase current controller 18a, the subtractor 20 and the T-phase current controller 19a, are
  • the magnitude relation between the triangular waveform carrier signal output from the carrier generator 21 and the triangular waveform carrier signal is compared by comparators 22, 23, and 24, respectively, and is output as a pulse width modulation signal.
  • the pulse width modulation signal is input to the gate circuit 25, and R so that the detection value V DC of the DC voltage of the WM control converter 2 becomes equal to the setting signal V DC *, and the R-phase, S-phase, and T-phase
  • the output signal of the gate circuit 25 is set so that the input current detection signals i R, i S, i T of the gate circuit 25 are equal to the command signals i R *, i S *, i T * which are sinusoidal signals.
  • the switching elements 201 to 206 of the WM control converter 2 are turned on and off.
  • control is performed by detecting the currents of the R-phase and the T-phase.
  • the same control can be performed with a combination of other phases.
  • the three-phase circuit has been described here, it goes without saying that the same control can be performed with a single-phase circuit.
  • Embodiment 6 In the embodiment shown in FIG. 13, the current limit level setting device 50 is provided to set the current limit level setting value I limit * in advance, but as shown in FIG. A limit offset setting device 52 is provided, and the output signal I ost * and the input current peak value command signal I PEAK * output from the voltage controller 9 d are added by the adder 53.
  • the current limit level may be set to I limit * and the current controller integration reset circuit 51a may be used to compare the input current with the full-wave rectified signal.
  • the current limit level I limit * operates so as to change according to the peak value command signal I PEAK * of the input current, so especially when the peak value command signal I PEAK * of the input current is small, As shown in Fig.
  • the S-phase control signal SS * is obtained by subtracting the R-phase control signal SR * and the T-phase control signal ST * into a subtractor 20. Therefore, the S-phase AC input current can be suppressed in exactly the same way as the R-phase and T-phase.
  • FIG. 1 Yet another embodiment is shown in FIG. In this configuration, the current limit offset setter 52 and the current controller integration reset circuit 51b are connected. A full-wave rectified signal of the Iost * output signal of the current limit offset setting device 52 and the input current command signals i R * and i T * of each phase is provided by the current controller integration reset circuit 51b. The current limit level is set to I limit * by adding i P * and compared with the full-wave rectified signal of the input current.
  • Other configurations are the same as those of the embodiment shown in FIG.
  • FIG. 19 is a diagram showing a detailed configuration of the current controller integration reset circuit 51 shown in FIG.
  • 260 and 26 1 are input terminals for inputting the R-phase and T-phase input current detection signals i R and i T output from the current detectors 14 and 15, and 26 2 is an input terminal
  • a subtractor that subtracts the R-phase input current detection signal i R and the T-phase input current detection signal i T input from 260 and 2 61 from zero and outputs it as an S-phase input current detection signal i S , 263 are full-wave rectifiers that perform full-wave rectification on these R-phase, S-phase, and T-phase input current detection signals i R, i S, ⁇ T.
  • 2 6 8 is an input terminal for inputting the current limit offset setting value I ost * set and output by the current limit offset setting device 52
  • 26 9 is an input current that is the output of the full-wave rectifier 26 7
  • Adder that adds the full-wave rectified signal i P * of the command signal and the current limit offset set value I ost * input from the input terminal 268 to output the current limit level set value I limit *
  • 270 is a full-wave rectified signal of the input current that is the output of the full-wave rectifier 263, that is, each of the R-phase, S-phase, and T-phase input current detection signals iR, iS, and iT.
  • the set value I limit * of the current limit level is set optimally according to the input current command signal.
  • the control device of the PWM control converter when the AC input current exceeds the limit value, the absolute value of the integral element of the current control means is rapidly reduced or reset. And the limit value is set in relation to the current reference signal or current command signal output from the voltage control means.
  • the AC input current can be controlled well without causing overcurrent etc. at the time of recovery, and the current of the input current detection signal generated especially when the command value of the AC input current is small There is an effect that jumping out can be further suppressed.
  • the absolute value of the integral element of the current controller is suddenly reduced or reset when the AC input current exceeds the limit value.
  • the current limit level setting unit 50, the integration value comparison level setting unit 54, and the current controller integration reset Road 51C may be provided.
  • the integration element The absolute value is suddenly reduced or reset.
  • FIG. 20 the same or corresponding parts as those in FIGS. 13, 16, and 18 are denoted by the same reference numerals.
  • Input terminals for inputting the integrated value signals SR-i * and ST-i *, which are the values of the R-phase and T-phase integration elements, output from the detectors 18c and 19c, respectively.
  • Multiplier 3 2 receives the outputs of multipliers 3 0 and 3 1 1
  • the maximum value circuit for outputting a listening direction 3 1 4 Integral value comparison level setting unit 54
  • Input terminal for inputting the comparison value signal V comp of the integration value output from 4 and 3 13 are the comparison level signal of the integration value input from input terminal 3 1 4 and the maximum value circuit This is a comparator that compares the signals input from 3 1 2 and outputs when the output of the maximum value circuit is larger.
  • 3 15 is an input terminal for inputting the set value I limit * of the current limit level output from the current limit level setting device 50
  • 3 16 is a total input current which is the output of the full-wave rectifier 303.
  • the rectified signal i P is compared with the current limit level set value I limit * input from the input terminals 3 1 5 and the input current full-wave rectified signal i P is compared with the current limit level set value I limit *.
  • 3 is a comparator that outputs “1” when the output of the comparator 3 16 and the output of the comparator 3 1 3 are both “1”.
  • the output of the AND circuit 3 17 is input to 18 and when the input is “1”, the integral elements of the R-phase current controller 18 c and the T-phase current controller 19 c are reset to zero.
  • This is an integral reset signal generator of the current controller that outputs a signal for resetting from the output terminal 3 19.
  • the power supply voltage is determined, such as overshoot of current when the input current command signal iR * increases rapidly.
  • the current jump generated in the current state is distinguished, and this configuration enables the control device to operate only when the current jump can be suppressed by rapidly reducing or resetting the absolute value of the integral element of the current control system. .
  • the input current command signal i R * greatly increases in steps
  • the actual input current may overshoot depending on the setting of the control gain of the current control system.
  • the integral terms of the current controllers 18c and 19c for the T and T phases accumulate signals of almost the same phase as the power supply voltage.In this state, if the absolute value of the integral element is suddenly reduced or reset, the current This will further increase the jump-out.
  • the unit sine wave signals 0R * and 0T of the R phase and the ⁇ phase which are signals synchronized with the phase of the power supply voltage, are output from the comparators 306 and 307.
  • FIG. 23 is a configuration diagram showing Embodiment 9 of the control device of the PWM control converter according to the present invention.
  • the voltage controller integration reset circuit 55 which is a component of this embodiment has the same configuration as the current controller integration reset circuit 51a shown in FIG.
  • the circuit 55 resets the integral element of the voltage controller 9b to zero when the R-phase, S-phase, or T-phase input current exceeds the current limit level set value I limit *. It works. Therefore, the input current command values i R * and i T * of the R-phase and T-phase also become zero, and the recovery of the integral element of the current controller is accelerated, so that the current jump can be suppressed.
  • FIG. 24 is a diagram for explaining the operation of the embodiment of FIG. 23, in which only the R phase is shown for clarity.
  • the R-phase control signal SR * is It accumulates in the direction of increasing the R-phase input current i R, and stops accumulating when the R-phase input current i R becomes equal to the R-phase input current command signal i R * (C). . Thereafter, when the current limit level becomes larger than the set value I limit * (D), the integral element of the voltage controller 9b is reset to zero, and the R-phase input current command signal i R * also becomes zero.
  • the input of the current controller increases rapidly, and the recovery to the normal operation state is accelerated.
  • the integral element of the voltage controller is rapidly reduced or reset.
  • Voltage control means that operates so that the AC power supply voltage drops or is cut off for a short time due to a momentary power failure, etc.
  • the command value of the input current is large, that is, when the peak value command signal I PEAK * of the input current is large, there is an effect that the jump of the current can be further suppressed particularly.
  • FIG. 25 the same or corresponding parts as those in FIG. 23 are denoted by the same reference numerals.
  • FIG. 26 is a diagram showing details of the peak value command signal switch 56 of the input current.
  • 400 and 401 are output from the current detectors 14 and 15: input terminals for inputting the phase and T-phase input current detection signals i R and i T
  • 402 is an input terminal Subtraction that subtracts the R-phase input current detection signal i R and the ⁇ -phase input current detection signal i T input from 4 0 0 and 4 0 1 from zero, and outputs as the S-phase input current detection signal i S 403 is a full-wave rectifier that performs full-wave rectification of these R-phase, S-phase, and T-phase input current detection signals
  • 404 is a current limit level setting device that sets the current limit level output from 50.
  • 405 is a full-wave rectified signal of the input current that is the output of the full-wave rectifier 403, that is, each of the R-phase, S-phase, and T-phase input currents.
  • a comparator that compares the maximum value signal i P of the absolute value of the current limit value and the set value I limit * of the current limit level input from the input terminal 2 5 4.
  • Voltage control means that operates to change the current reference with a time function as a value, the voltage setting signal V DC * from the voltage setting device 6 and the DC voltage detected via the voltage detector 7 are provided.
  • the AC input current exceeds the limit value, and the positive and negative polarities of the integration element of the current controller and the positive and negative polarities of the AC reference signal.
  • current control means that operates to rapidly reduce or reset the integral element of the voltage controller when In this case, it is possible to control the input current satisfactorily without causing an overcurrent or the like at the time of the return. Overshoot can be suppressed, and when the input current command value greatly increases in a step-like manner, etc. Since the value is not suddenly reduced or reset, there is an effect that the jump of current can be further suppressed regardless of the control gain setting value of the current control system.
  • the reactor connected between the AC power supply and the PWM control converter described in the present embodiment may be replaced by a reactance component such as a transformer of the AC power supply 1 without special provision. .
  • Current command means that outputs a current command signal in which the amplitude of the AC reference signal output from the output means is changed according to the current reference signal, and PWM control of the control signal so that the AC input current follows the current command signal
  • a current control means for outputting to the converter, wherein the current control means outputs a control signal proportionally controlled for a certain period after the start of the control, and after a certain period, the proportional integral control
  • the PWM control converter is controlled using a proportionally controlled control signal for a certain period of time, and a proportional-integral control signal is output after a certain period of time. Since the PWM control converter is used to control the input current, there is an effect that the input current can be favorably controlled without causing an overcurrent or the like.
  • the current control means outputs a control signal subjected to proportional-integral control when the detected value of the DC voltage output from the PWM control converter becomes equal to or greater than a preset value, whereby the current Proportional control in control means And proportional-integral control can be switched at the optimal switching timing, so that the input current can be controlled satisfactorily, especially at startup, without causing overcurrent, etc., and the proportional control period during which a steady-state error occurs Can be easily set to the minimum value in consideration of the configuration of the entire circuit.
  • the output from the PWM control converter connected to the three-phase AC power supply via the reactor and controlling the AC input current supplied from the three-phase AC power supply is provided.
  • a voltage control means for comparing a detected DC voltage value and a voltage set value to output a current reference signal; an AC reference signal output means for outputting an AC reference signal synchronized with a three-phase AC power supply; and an AC reference signal.
  • Current command means for outputting a current command signal in which the amplitude of the AC reference signal output from the output means is changed in accordance with the current reference signal; and a control signal P such that the AC input current follows the current command signal.
  • Current control means for outputting to the WM control converter, wherein the current control means integrates any two-phase current command signal output from the current command means with a coefficient times the deviation of the AC input current.
  • Two phases Of the two phases adds the sign-inverted value of the two phases of the first output to form the first output of the remaining phases, and outputs the current command signal and AC input current of each phase. Is multiplied by a factor to obtain the second output of each phase, and the added value of the first output and the second output is output to the PWM control converter as a control signal for each phase. Since the phases perform proportional control, there is no overcurrent at start-up, and no overcurrent occurs even when the DC voltage VDC drops due to load fluctuations. There is an effect that it is possible to perform satisfactorily.
  • the control device is connected to a three-phase AC power supply via a reactor and supplied from the three-phase AC power supply.
  • DC voltage detection means for detecting the DC voltage output from the PWM control converter for controlling the AC input current
  • voltage command output means for outputting the DC voltage command value
  • voltage command output from the voltage command output means Voltage control means for comparing the current value with the voltage detection value output from the DC voltage detection means to output a current reference signal, and so that the AC input current follows the current command signal obtained from the current reference signal.
  • a current control means for outputting a control signal to the PWM control converter, wherein the voltage command output means outputs a voltage command value obtained by correcting and calculating a detection error of the DC voltage detection means.
  • the voltage command output means includes a storage means for storing a relationship between a known voltage applied to the DC voltage detection means and a detection value of the DC voltage detection means corresponding to the known voltage; and a storage means for storing the relationship.
  • Correction means for calculating and outputting the voltage command value so that the DC voltage output from the PWM control converter becomes a desired value using the relationship described above. Eliminates the need for a volume for compensating offset and gain errors, improves workability during manufacturing and adjustment, and has the effect of facilitating automation.
  • the voltage command output means includes a storage means for storing a relationship between a voltage of the reference voltage generation means provided in the DC voltage detection means and a detection value of the DC voltage detection means corresponding to the voltage of the reference voltage generation means; The relationship memorized in the means And a correction means for calculating and outputting a voltage command value so that the DC voltage output from the PWM control converter becomes a desired value using the DC voltage V DC during normal operation.
  • a detection value and a voltage setting of a DC voltage output from a PWM control converter connected to an AC power supply and controlling an AC input current supplied from the AC power supply are provided.
  • Voltage control means for comparing values and outputting a current reference signal; an AC reference signal output means for outputting an AC reference signal synchronized with an AC power supply; and an AC reference signal output from the AC reference signal output means.
  • a control device for a PWM control converter comprising a current control means, wherein the current control means is adapted to rapidly reduce an integral element when an AC input current exceeds a set limit value. Because it operates, if the voltage of the AC power supply drops or is cut off for a short time due to a momentary power failure, etc., it is possible to control the AC input current well without causing overcurrent at the time of recovery. This has the effect.
  • the current control means operates so as to reset the integral element to zero when the AC input current exceeds the set limit value, so that the voltage of the AC power supply drops or becomes short due to a momentary power failure or the like.
  • the power supply is cut off for a time, there is an effect that the AC input current can be reliably controlled without causing an overcurrent or the like at the time of recovery.
  • the limit value is set based on the current reference signal output from the voltage control means, the voltage of the AC power supply may drop due to a momentary power failure or the like. In short, when the power supply is cut for a short time, the AC input current can be satisfactorily controlled without causing an overcurrent at the time of recovery, and the input current generated especially when the AC input current command value is small There is an effect that jumping out of the current of the detection signal can be further suppressed. Since the limit value is set based on the current command signal output from the current command means, the limit value operates in accordance with the peak value command signal I PEAK * of the input current.
  • a detection value and a voltage setting value of a DC voltage output from a PWM control converter connected to an AC power supply and controlling an AC input current supplied from the AC power supply are provided.
  • the voltage control means has at least an integral element, and operates so as to reset the integral element to zero when the AC input current exceeds a set limit value.
  • the voltage control means sets the current reference signal at least as a time function with the current reference signal reduced from the current reference signal as an initial value. I changed it, This has the effect of rapidly increasing the input of the current controller and quickly restoring to a normal operating state.
  • control device of the PWM control converter according to the present invention is suitable for use in, for example, an accommodation device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Description

明 細 書
PWM制御変換器の制御装置
技術分野
本発明は、 交流電源電圧を直流電圧に変換する PWM制御変換器の制 御装置に関するものである。 背景技術
近年、 機器の内部で直流を扱う装置が増加し、 交流電源から直流電圧 を得ることにより直流電圧を使用するようにしているが、 交流電源から 直流電圧を得る際に発生する無効電力や高調波が問題となっていた。 こ の問題を解決するために、 交流電源電圧を直流電圧に変換する装置とし て、 PWM制御変換器が提案されている。
第 28図は、 従来の PWM制御変換器の制御装置を示すプロック図で あり、 例えば平成 3年電気学会全国大会講演論文集 5— 80頁に示され る 「絶縁トランスを必要としない三相インバー夕の制御法」 、 または特 開平 3— 2 1 2 1 62号公報に示された PWM制御変換器の制御装置と 同様のものである。
図において、 1は 3相交流電源、 2は 3相交流電源 1から供給される 交流入力電流を制御し、 直流電圧に変換して出力する PWM制御変換器 であり、 20 1〜 206のトランジスタ、 I GB T (絶縁ゲ一ト形バイ ポーラ トランジスタ） 等からなるスイッチング素子と、 207~2 1 2 の還流ダイオードとから構成されている。 3は 3相交流電源 1と PWM 制御変換器 2の間に接続されたリアク トル、 4は PWM制御変換器 2の 出力電流の脈動分を吸収するための平滑コンデンサ、 5はインバー夕、 抵抗成分等の負荷装置、 6は PWM制御変換器 2から出力される直流電 圧の電圧設定信号を出力する電圧設定器、 7 bは P WM制御変換器 2か ら出力される直流電圧を検出するための電圧検出回路であり、 電圧検出 回路自体のオフセッ ト、 ゲインを調節するボリューム等を含んでいる。
8は電圧設定器 6により設定され、 出力された電圧設定信号と電圧検 出回路 7 bにより検出され出力された電圧検出信号との偏差を出力する 減算器、 9 dは比例制御演算要素と比例積分演算要素とからなり、 減算 器 8から出力された電圧設定信号と電圧検出信号の偏差を比例積分 （ P I ) 制御する電圧制御器、 1 0は 3相交流電源 1の交流電圧を検出する ための交流電圧検出器、 1 1は交流電圧検出器 1 0により検出された交 流電圧検出信号から： 相電圧及び T相電圧に同期した R相及び T相の単 位正弦波を生成する単位正弦波生成器、 1 2及び 1 3は電圧制御器 9 d から出力された入力電流の波高値指令信号と単位正弦波生成器 1 1から 出力された R相及び T相の単位正弦波信号を乗算して R相及び T相の入 力電流指令信号を出力する乗算器である。
1 4及び 1 5は P WM制御変換器 2の R相及び T相の入力電流を検出 するための電流検出器、 1 6及び 1 7は乗算器 1 2及び 1 3から出力さ れた R相及び T相の入力電流指令信号と電流検出器 1 4及び 1 5により 検出され出力された R相及び T相の入力電流検出信号との偏差を出力す る減算器、 1 8 b及び 1 9 bは比例制御演算要素と比例積分演算要素と からなり、 減算器 1 6及び 1 7から出力された R相及び T相の入力電流 指令信号と入力電流検出信号の偏差を比例積分 （P I ) 制御して R相制 御信号と T相制御信号を出力する R相及び T相の電流制御器、 2 0は R 相及び T相の電流制御器 1 8 b、 1 9 bからの出力である R相制御信号 と T相制御信号を零から减算して S相制御信号として出力する減算器、 2 1は三角波形の搬送波を出力する搬送波発振器、 2 2、 2 3及び 2 4 は、 R相、 S相及び T相の制御信号と搬送波との大小関係を比較してパ ルス幅変調された信号を出力するコンパレー夕、 2 5はこれら R相、 S 相及び T相のパルス幅変調信号に応じて P W M制御変換器 2のスィツチ ング素子 2 0 1〜2 0 6をオン、 オフ制御する信号を出力するゲ一ト回 路である。
次に、 この従来装置の動作について説明する。 先ず、 電圧検出回路 7 bを介して検出された直流電圧の検出値 V DC ~と、 電圧設定器 6によ り設定された電圧設定信号 V DC* とを減算器 8に入力し、 偏差 e V = V DC* —V DC が求められる。 この偏差 e V は、 電圧制御器 9 dに 入力され、 比例積分制御されて入力電流の波高値指令信号 I PEAK* を 出力する。 この波高値指令信号 I PEAK* は、 乗算器 1 2及び 1 3に入 力され、 もう一方の入力である単位正弦波生成器 1 1からの R相及び T 相の単位正弦波信号と掛け合わされる。 R相及び T相の単位正弦波信号 は、 3相交流電源 1の R相及び T相電圧に同期した交流基準信号で、 交 流電圧検出器 1 0によって検出された 3相交流電源 1の交流電圧を入力 として単位正弦波生成器 1 1を構成する電流基準信号生成器から出力さ れる。乗算器 1 2及び 1 3からは R相入力電流指令信号 i R*と T相入力 電流指令信号 i T*が出力される。
乗算器 1 2の出力信号である R相入力電流指令信号 i R*と電流検出 器 1 4の出力信号である R相入力電流検出信号 i R とは減算器 1 6に 入力され、 偏差 e i R = i R*— i R が演算出力される。 同様に、 乗算 器 1 3の出力信号である T相入力電流指令信号 i T*と電流検出器 1 5 の出力信号である T相入力電流検出信号 i T が減算器 1 7に入力され、 偏差 e i T = i T*— i T が出力される。 この電流偏差 e i R 及び e i T は、 R相電流制御器 1 8 b及び T相電流制御器 1 9 bに夫々入力さ れ、 各々比例積分制御されて： R相及び T相の制御信号 S R*、 S T*を出 力する。 ここで、 S相の制御信号 S S*は、 R相制御信号 S R*と T相制御信号 S T*を減算器 2 0により零から減算して得る。 R相電流制御器 1 8 bと 減算器 2 0と T相電流制御器 1 9 bの出力信号である R相、 S相、 T相 の制御信号 S R*、 S S*、 S T*は、 各々コンパレータ 2 2、 2 3、 2 4 により搬送波発生器 2 1から出力された三角波形の搬送波信号との大小 関係を比較されてパルス幅変調信号として出力される。 このパルス幅変 調信号はゲ一ト回路 2 5に入力され、 P WM制御変換器 2の直流電圧の 検出値 V DC ^が設定信号 V DC* と等しくなるように、 また、 R相、 S 相、 T相の入力電流 i R 、 i S 、 i T が正弦波信号であるその指令信 号 i R*、 i S*、 i T*に等しくなるように、 ゲート回路 2 5は P WM制 御変換器 2に制御信号を出力し、 P WM制御変換器 2のスィツチング素 子 2 0 1〜2 0 6がオン、 オフ制御される。
このように構成された P WM制御変換器の制御装置では、 上述したよ うに R相電流制御器 1 8 bと T相電流制御器 1 9 bは、 乗算器 1 2、 1 3の出力である R相、 T相の入力電流指令信号 i R*、 i T*を指令信号 とし、 電流検出器 1 4、 1 5の出力である R相、 Τ相の入力電流検出信 号 i R 、 i T を負帰還信号として電流制御マイナーループを構成して いる。 この R相電流制御器 1 8 bと T相電流制御器 1 9 bはマイクロプ 口セッサ等を用いたデジタル制御により実現する方法と、 オペアンプ等 を用いたアナログ制御により実現する方法とがあるが、 デジタル制御で 実現した場合はサンプリング遅れによる無駄時間があり、 アナログ制御 で実現する場合と比較して制御系の応答を高く設計することができない。 その結果、 P W M制御変換器 2のスィツチング素子 2 0 1〜 2 0 6のォ ン、 オフ遅れや、 オン電圧により生じる電圧指令値 V DC* と実電圧と の誤差、 さらに 3相交流電源 1の交流入力電圧の歪み等により、 交流入 力電流波形が正弦波でなく歪み波形となり、 この歪みに対応した高調波 を含むという不都合が発生する。
従って、 入力電流波形を良好に正弦波に追従させるためには、 サンプ リング遅れ等が無く電流制御系の応答が高くできるアナログ制御方式を 採用するのが好ましい。 同様に、 電圧制御器 9 dも、 P WM制御変換器 2の直流側電圧を良好に設定値に追従するように制御するためには、 高 応答を得られる制御器として、 サンプリング遅れ等が無く電圧制御系の 応答が高くできるアナ口グ制御方式が採用するのが好ましい。
第 2 9図は、 R相または T相の電流制御器の詳細回路構成を示す図で ある。 この回路図では、 比例積分制御器である R相電流制御器 1 8 bを、 オペアンプを用いてアナログ制御を行う場合の詳細を示している。
第 2 9図において、 1 0 1〜 1 0 3は固定抵抗器、 1 0 4はコンデン サ、 1 0 5はオペアンプ、 1 0 6、 1 0 7はオペアンプ 1 0 5を駆動す る制御電源の正側及び負側の電圧入力端子、 1 0 8は入力端子、 1 0 9 は出力端子である。 このように構成された R相電流制御器 1 8 bにおい ては、 入力端子 1 0 8からの入力信号が正または負極性で一定期間以上 連続した場合、 比例積分動作の積分項に相当するコンデンサ 1 0 4の電 圧は正または負方向に増加し続けるが、 少なくとも正側及び負側の電圧 入力端子 1 0 6及び 1 0 7から入力される制御電源の正側電圧以下もし くは負側電圧以上になることはできず、 ある一定の値に制限されて出力 飽和状態となる。 また、 入力端子 1 0 8からの入力信号が大きい場合に おいても、 オペアンプ 1 0 5により増幅された出力信号は、 少なく とも 正側及び負側の電圧入力端子 1 0 6及び 1 0 7から入力される制御電源 の正側電圧以下もしくは負側電圧以上になることはできず、 ある一定の 値に制限されて出力飽和状態となる。
なお、 T相電流制御器 1 9 bも、 同様の構成であり、 同様の動作を行 う。 この回路構成は、 演算増幅器で比例積分動作を実現するために一般 的に用いられている基本的な回路である。
第 3 0図は、 直流電圧 V DCを検出するための電圧検出回路 7 bの具 体例を示す回路図である。 第 3 0図において、 7 0 1は平滑コンデンサ 4の正側電位に接続された入力端子、 7 0 2及び 7 0 3は直流電圧 V DC を分圧するための固定抵抗器であり、 固定抵抗器 7 0 3は平滑コン デンサ 4の負側電位に接続されている。 7 0 4は絶縁アンプ、 7 0 5 〜 7 0 6は固定抵抗器、 7 0 7はオペアンプ、 7 0 8及び 7 0 9は電圧検 出値のオフセッ ト及びゲインを調整するためのボリューム、 7 1 0は出 力端子であり、 直流電圧の検出値 V DC を出力する。 この回路構成は、 演算増幅器でオフセッ ト、 ゲインを調節するために一般的に用いられて いる基本的な回路であり、 オフセッ ト及びゲインを調整するためのボリ ユームを有している。
従来の P WM制御変換器の制御装置は、 上述のように構成されていた ため、 特に、 3相交流電源 1から負荷装置 5に対して既に電力が供給さ れている状態から起動する場合に、 過電流等を引き起こすという問題点 があった。
すなわち、 P W M制御変換器 2のスィツチング素子 2 0 1 〜 2 0 6が オフしている状態、 つまり P W M制御変換器 2の制御開始前でゲ一卜回 路 2 5が遮断されている状態において、 3相交流電源 1から負荷 5に対 して既に電力が供給されている場合、 負荷装置 5への電力はリアク トル 3と P W M制御変換器 2の還流ダイォ一ド 2 0 7 〜 2 1 2により供給さ れている。 この時、 R相、 S相、 T相の入力電流は第 3 1図に示すよう な波形となる。
この状態では、 P W M制御変換器 2の入力電圧は、 リアク トル 3に対 して第 3 1図の電流が流れていることによる電圧降下分だけ 3相交流電 源 1の電圧よりも小さくなり、 結果として P W M制御変換器 2の直流側 電圧、 つまり平滑コンデンサ 4の電圧 V DCが低下する。
この状態から制御を開始した場合、 R相電流制御器 1 8 b及び T相電 流制御器 1 9 bは電圧 V DCの低下を補うように動作し、 R相電流制御 器 1 8 b及び T相電流制御器 1 9 bから出力される R相及び T相の制御 信号 S R*、 S T*は電圧 V DCに対しほぼ反比例して大きくなる。 しか し、 従来の P W M制御変換器の制御装置では、 R相及び T相の制御信号 S R*、 S T*は比例積分動作を行う電流制御器 1 8 b、 1 9 bにより演 算され、 S相の制御信号 S S*は、 S R* + S S*+ S T*= 0の関係式から S S*= ( - S R* - S T*) として得ていた。 このため、 電圧 V DCの低 下を補償するように動作するので、 R相と T相の制御信号 S R*、 S T* が正または負に大きくなって飽和して一定の値に固定された場合、 S相 の制御信号 S S*も一定値に固定されてしまい、三相とも制御できない状 態となつていた。 特に、 第 3 1図の電流が流れている上述の起動時にお いては、 R相電流制御器 1 8 b及び T相電流制御器 1 9 bの入力である 電流偏差が、 一定期間正または負極性に接続するため、 構成要素である 積分項の値が大きくなり、 R相電流制御器 1 8 b及び T相電流制御器 1 9 bの出力が飽和状態となることが多く、 その結果三相とも制御できな い状態となって過大電流が流れ、 スィツチング素子 2 0 1〜2 0 6の保 護機能として一般的に回路に組み込まれている過電流保護機構による ト リップ等を引き起こしていた。
また、 通常の運転状態においても、 負荷装置 5の電力が急峻に変化し て V DCが低下した場合、 上述した起動時と同様に、 R相電流制御器 1 8 b及び T相電流制御器 1 9 bの出力が飽和状態となり、 その結果 S相 も含めた三相とも制御できない状態となって過大電流が流れ、 トリップ 等を引き起こすことがあった。
さらに、 電圧 V DCがその設定値通りに制御されている場合でも、 電 流指令の急変等により R相電流制御器 1 8 b及び T相電流制御器 1 9 b の入力である R相及び T相の電流偏差 e i R 、 e i T が大きくなつた 場合においては、 R相電流制御器 1 8 b及び Τ相電流制御器 1 9 bの構 成要素である比例項の値が大きくなり、 R相電流制御器 1 8 13及び丁相 電流制御器 1 9 bの出力が飽和状態となり、 その結果 S相も含めた三相 とも制御できない状態となって過大電流が流れ、 トリ ツブ等を引き起こ すことがあった。
また、 従来の P WM制御変換器の制御装置は、 精度良く P WM制御変 換器 2の出力側である直流電圧を制御する必要性から、 電圧制御器 9 d の実現方法としてオペアンプ等によるアナログ制御方式を広く用いてい た。 そして、 電圧制御器 9 dは、 電圧設定器 6により設定された電圧設 定信号 V DC* と電圧検出回路 7 bで検出された直流電圧 V DC—との 偏差 e V = V DC* — V DC—が入力され、 比例積分制御して入力電流 の波高値指令信号 I PEAK* を出力していた。 このため、 電圧検出回路 7 bは、 電圧検出回路自体のオフセッ ト誤差やゲイン誤差を補正、 調節 するための手段を内部に必要としており、 ボリューム等を設けて予め調 整しておく必要があった。 このポリユーム等による調整は自動化が困難 であり、 製造、 調整時において煩雑な作業を伴うという問題があった。 さらに、 従来の P WM制御変換器の制御装置は、 上述のように構成さ れていたため、 特に、 瞬時停電等により 3相交流電源 1の電圧が降下も しくは短時間切断された場合に、 電圧の復帰時に過電流等を引き起こす という問題点があった。
以下にこの問題点について説明する。
第 3 2図は、 R相電源電圧 e R 、 P WM制御変換器 2の R相入力電圧 V R 、 R相入力電流指令信号 i R*及び R相入力電流検出信号 i R の波 形を示す。 なお、 S相、 T相についても全く同様であり、 ここでは R相 についてのみ説明する。 R相電源電圧 e R 、 P WM制御変換器 2の R相 入力電圧 V R 、 及び R相入力電流検出信号 i R の間には、 次の関係が 成立する。 eR ^ L ^ + VR
dt 但し、 Lはリアク トル 3のインダク夕ンス値である。 また、 リアク ト ル 3の抵抗値は、 通常他に比較して非常に小さく無視できるため、 ここ では考慮しない。 ここで、 通常の P WM制御変換装置においては、 電源 電圧 e R に比較してリアク トル 3の電圧降下は数％〜十数％程度であ り、 電源電圧 e R と P WM制御変換器 2の入力電圧 V R はほぼ同位相 となる。
すなわち、 通常の動作状態においては、 R相入力電流指令信号 i R* に R相入力電流検出信号 i R が追従するように電流制御器 1 8 bが動 作し、 R相の制御信号 S R*が出力される。 そして、 電流制御器 1 8 bは、 R相入力電流指令信号 i R*と R相入力電流検出信号 i R の偏差を比例 積分制御する構成となっており、 R相入力電流指令信号 i R が R相入力 電流検出信号 i R よりも大きい場合、 つまり、 正方向に電流を増加させ る場合には R相の制御信号 S R*を減少させるように比例ゲイン及び積 分ゲインが負に設定されている。 なお、 R相の制御信号 S R*は、 搬送波 発生器 2 1から出力された三角波形の搬送波信号との大小関係を比較さ れてパルス幅変調信号として出力され、 P W M制御変換器 2の I 相入力 電圧 V R に反映される。
ここで、 瞬時停電等により 3相交流電源 1が切断された場合、 入力電 流が流れなくなるため、 R相入力電流指令信号 i R*と R相入力電流検出 信号 i R の間に偏差が生じ、 第 3 3図に示すように、 R相電流指令信号 i R*と逆方向に R相の制御信号 S R*が生じる。 通常、 R相入力電流指 令信号 i R*は、 R相電源電圧 e R とほぽ同位相に制御されているが、 瞬時停電等が生じた場合、結果として R相電源電圧 e R と逆極性の電圧 が P WM制御変換器 2の R相入力電圧 V R として出力されることにな る。 特に、 電流制御器 1 8 bをアナログ制御により構成し、 制御系の応 答を高く設計した場合、 電流制御器 1 8 bの積分要素の値は短時間で逆 極性への蓄積が増加していく。
そして、 R相入力電流指令信号 i R*は単位正弦波発生器 1 1の出力を 基準位相としているが、 単位正弦波発生器 1 1が通常ある一定の時定数 をもつ回路等で構成されており、 3相交流電源 1が短時間切断されても 電源電圧の位相を保持している。
これにより、電圧回復時、即ち復電時においては、 R相電源電圧 e R と P WM制御変換器 2の R相入力電圧 V R との差が大きくなっており、こ の電圧の差がリアク トル 3の両端に印加されるため、 R相入力電流検出 信号 i R に電流飛び出し等が生じていた。 このため、 スィツチング素子 2 0 1〜2 0 6の保護機能として一般的に回路に組み込まれている過電 流保護機構によるトリップ等を引き起こすことがあった。
さらに、 負荷装置 5に電力を多く供給している等、 入力電流指令信号 が大きい場合、 R相及び T相電流制御器 1 8 b、 1 9 bの入力である電 流偏差 e i R 、 e i T が大きく発生するため、 電流制御器の構成要素 である積分項の値がより大きくなり、 対応する相の電源電圧との差がさ らに拡大して電圧回復時の電流飛び出しが増加し、 過電流保護機構によ る トリ ヅプを頻繁に引き起こしていた。
なお、 以上の説明は R相について説明したが、 他の相についても同様 である。
このような交流電源 1の切断は、 長時間切断された場合は、 交流電源
1の切断の検出が容易である。 しかし、 上述のような瞬時停電等の短時 間の切断の場合、 特に、 電源周波数の 1 / 2周期程度の短時間の切断や 電圧低下においてはその検出が困難であり、 瞬時停電等により交流電源 1の電圧が降下もしくは短時間切断された状態から復帰した時に発生す る電流飛び出しや過電流等の抑制は従来不可能であった。
この発明は、 上記のような問題点を解消するためになされたもので、 起動時や負荷の電力が急変した時に P W M制御変換器の出力側の直流電 圧が低下している状態、 または、 電流指令値が急峻に変化した場合のよ うに実電流との偏差が大きくなった状態において、 良好に入力電流を制 御できる P WM制御変換器の制御装置を提供することを目的とする。
また、 電圧検出回路のオフセッ ト誤差やゲイン誤差を補償するための ボリューム等を不要とし、 製造、 調整時における作業性を向上でき、 自 動化が容易となる P W M制御変換器の制御装置を提供することを目的と する。
さらに、 瞬時停電等により交流電源の電圧が降下もしくは短時間切断 された場合において、 その復帰時に過電流等を引き起こすことなく、 良 好に入力電流を制御できる P WM制御変換器の制御装置を提供すること を目的とする。
また、 入力電流指令が大きく生じている状態で、 交流電源の電圧が低 下もしくは短時間切断された場合等、 より過電流保護トリ ップを引き起 こしゃすい状態においても、 その復帰時に過電流等を引き起こすことな く、 良好に入力電流を制御できる P W M制御変換器の制御装置を提供す ることを目的とする。 発明の開示
この発明は、 1つの観点によれば、 リアク トルを介して 3相交流電源 に接続され、 3相交流電源から供給される交流入力電流を制御する P W M制御変換器から出力される直流電圧の検出値と電圧設定値を比較し、 電流基準信号を出力する電圧制御手段と、 3相交流電源に同期した交流 基準信号を出力する交流基準信号出力手段と、 交流基準信号出力手段か ら出力された交流基準信号の振幅を電流基準信号に応じて変化させた電 流指令信号を出力する電流指令手段と、 交流入力電流が電流指令信号に 追従するように制御信号を P WM制御変換器に出力する電流制御手段と を備えたものにおいて、 電流制御手段が、 制御開始後の一定期間の間比 例制御された制御信号を出力し、 一定期間経過後は比例積分制御された 制御信号を出力する P W M制御変換器の制御装置を提供する。
特に、 電流制御手段が、 P W M制御変換器から出力された直流電圧の 検出値が予め設定された値以上になった時点で比例積分制御された制御 信号を出力するものである。
また、 他の観点によれば、 リアク トルを介して 3相交流電源に接続さ れ、 3相交流電源から供給される交流入力電流を制御する P W M制御変 換器から出力される直流電圧の検出値と電圧設定値を比較し、 電流基準 信号を出力する電圧制御手段と、 3相交流電源に同期した交流基準信号 を出力する交流基準信号出力手段と、 交流基準信号出力手段から出力さ れた交流基準信号の振幅を電流基準信号に応じて変化させた電流指令信 号を出力する電流指令手段と、 交流入力電流が電流指令信号に追従する ように制御信号を P W M制御変換器に出力する電流制御手段とを備えた ものにおいて、 電流制御手段が、 電流指令手段から出力されたいずれか 2相の電流指令信号と交流入力電流の偏差の係数倍を積分して 2相の第 1の出力とし、 2相の残りの 1相を 2相の第 1の出力の符号反転値を加 算して残りの相の第 1の出力とし、 各相の電流指令信号と交流入力電流 の偏差を係数倍して各相の第 2の出力とし、 各相毎に第 1の出力と第 2 の出力の加算値を制御信号として P W M制御変換器に出力する P W M制 御変換器の制御装置を提供する。
また、 他の観点によれば、 リアク トルを介して 3相交流電源に接続さ れ、 3相交流電源から供給される交流入力電流を制御する P W M制御変 換器から出力される直流電圧を検出する直流電圧検出手段と、 直流電圧 の指令値を出力する電圧指令出力手段と、 電圧指令出力手段から出力さ れた電圧指令値と直流電圧検出手段から出力された電圧検出値を比較し て電流基準信号を出力する電圧制御手段と、 交流入力電流が電流基準信 号から得られた電流指令信号に追従するように制御信号を P WM制御変 換器に出力する電流制御手段とを備えたものにおいて、 電圧指令出力手 段が、 直流電圧検出手段の検出誤差を補正演算した電圧指令値を出力す る P W M制御変換器の制御装置を提供する。
特に、 電流指令出力手段は、 直流電圧検出手段に印加された既知の電 圧と既知の電圧に対応する直流電圧検出手段の検出値との関係を記憶す る記憶手段と、 記憶手段に記憶された関係を用いて P W M制御変換器か ら出力される直流電圧が所望の値となるように電圧指令値を補正演算し て出力する補正手段とから構成されるものである。
また、 直流電圧検出手段に印加される既知の電圧としては、 P WM制 御変換器から出力される直流電圧を用いるものである。
さらに、 電圧指令出力手段は、 直流電圧検出手段に設けられた基準電 圧発生手段の電圧と基準電圧発生手段の電圧に対応する直流電圧検出手 段の検出値との関係を記憶する記憶手段と、 記憶手段に記憶された関係 を用いて P W M制御変換器から出力される直流電圧が所望の値となるよ うに電圧指令値を補正演算して出力する補正手段とから構成されるもの である。
また、 他の観点によれば、 交流電源に接続され、 交流電源から供給さ れる交流入力電流を制御する P WM制御変換器から出力される直流電圧 の検出値と電圧設定値を比較し、 電流基準信号を出力する電圧制御手段 と、 交流電源に同期した交流基準信号を出力する交流基準信号出力手段 と、 交流基準信号出力手段から出力された交流基準信号の振幅を電流基 準信号に応じて変化させた電流指令信号を出力する電流指令手段と、 交 流入力電流が電流指令信号に追従するように制御信号を P W M制御変換 器に出力する少なくとも積分要素を含む電流制御手段とを備えた P W M 制御変換器の制御装置において、 電流制御手段は、 交流入力電流が設定 された制限値を越えた場合、 積分要素を急激に減少させるように動作す る P W M制御変換器の制御装置を提供する。
特に、 電流制御手段は、 交流入力電流が設定された制限値を越えた場 合、 積分要素を零リセッ 卜させるように動作するものである。
また、 制限値は、 電圧制御手段から出力される電流基準信号に基づき 設定されるものである。
さらに、 制限値は、 電流指令手段から出力される電流指令信号に基づ き設定されるものである。
そして、 電流制御手段は、 交流入力電流の制限値を設定する電流制限 レベル設定器と、 電流制限レベル設定器により設定された制限値と交流 入力電流が入力され、 交流入力電流が前記制限値を越えた場合に信号を 出力する電流制御器積分リセッ ト回路とを有するものである。
さらに、 電流制御手段は、 交流入力電流が設定された制限値を越え、 かつ積分要素の正負極性と対応する相の交流基準信号の正負極性が異な る極性に一定値以上蓄積された場合に、 積分要素を急激に減少させるよ うに動作するものである。
また、 他の観点によれば、 交流電源に接続され、 交流電源から供給さ れる交流入力電流を制御する P W M制御変換器から出力される直流電圧 の検出値と電圧設定値を比較し、 電流基準信号を出力する電圧制御手段 と、 交流電源に同期した交流基準信号を出力する交流基準信号出力手段 と、 交流基準信号出力手段から出力された交流基準信号の振幅を電流基 準信号に応じて変化させた電流指令信号を出力する電流指令手段と、 交 流入力電流が電流指令信号に追従するように制御信号を P W M制御変換 器に出力する電流制御手段とを備えた P W M制御変換器の制御装置にお いて、 電圧制御手段は、 交流入力電流が設定された制限値を越えた場合、 電流基準信号を減少させるように動作する P WM制御変換器の制御装置 を提供する。
特に、 電圧制御手段は少なく とも積分要素を有し、 交流入力電流が設 定された制限値を越えた場合、 積分要素を零リセッ 卜させるように動作 するものである。
また、 電圧制御手段は、 交流入力電流が設定された制限値を越えた場 合、 少なく ともその時点の電流基準信号よりも減少させた電流基準信号 を初期値とする時間関数で電流基準信号を変化させるものである。
さらに、 電圧制御手段は、 交流入力電流が設定された制限値を越え、 かつ電流制御手段の積分要素の正負極性と対応する相の交流基準信号の 正負極性が異なる極性に一定値以上蓄積された場合に、 電流基準信号を 減少させるように動作するものである。 図面の簡単な説明
第 1図は、 この発明による P W M制御変換器の制御装置の実施例 1の 構成を示す構成図である。
第 2図は、 第 1図に示した R相の電流制御器の構成の詳細を示す構成 図である。
第 3図は、 第 1図に示した電流制御切換器の詳細な構成を示す構成図 である。 第 4図は、 第 1図の装置の電源側の電圧電流べク トル図である。
第 5図は、 P W M制御変換器への制御信号と搬送波の関係を示す説明 図である。
第 6図は、 この発明による P W M制御変換器の制御装置の実施例 2の 構成を示す構成図である。
第 7図は、 第 6図に示した実施例 2の動作を説明するためのフローチ ヤー卜である。
第 8図は、 この発明による P W M制御変換器の制御装置の実施例 3の 構成を示す構成図である。
第 9図は、 この発明による P WM制御変換器の制御装置の実施例 4の 構成を示す構成図である。
第 1 0図は、 第 9図に示した電圧検出回路の構成の一例を示す回路図 である。
第 1 1図は、 第 9図に示した実施例 4の動作を説明するためのフロー チャートである。
第 1 2図は、 第 9図に示した電圧検出回路の構成のその他の例を示す 回路図である。
第 1 3図は、 この発明による P WM制御変換器の制御装置の実施例 5 の構成を示す構成図である。
第 1 4図は、 第 1 3図に示した実施例 5の電流制御器積分リセッ ト回 路の詳細な構成を示す構成図である。
第 1 5図は、 第 1 3図に示した実施例 5の動作の説明を示す説明図で め o
第 1 6図は、 この発明による P W M制御変換器の制御装置の実施例 6 の構成を示す構成図である。
第 1 7図は、 第 1 6図に示した実施例 6の動作の説明を示す説明図で ある。
第 1 8図は、 この発明による P WM制御変換器の制御装置の実施例 7 の構成を示す構成図である。
第 1 9図は、 第 1 8図に示した実施例 7の電流制御器積分リセッ ト回 路の詳細な構成を示す構成図である。
第 2 0図は、 この発明による P W M制御変換器の制御装置の実施例 8 の構成を示す構成図である。
第 2 1図は、 第 2 0図に示した実施例 8の電流制御器積分リセッ ト回 路の詳細な構成を示す構成図である。
第 2 2図は、 第 2 0図に示した実施例 8の動作の説明を示す説明図で ある。
第 2 3図は、 この発明による P W M制御変換器の制御装置の実施例 9 の構成を示す構成図である。
第 2 4図は、 第 2 3図に示した実施例 9の動作の説明を示す説明図で ある。
第 2 5図は、 この発明による P W M制御変換器の制御装置の実施例 1 0の構成を示す構成図である。
第 2 6図は、 第 2 5図に示した実施例 1 0の入力電流の波高値指令信 号切換器の詳細な構成を示す構成図である。
第 2 7図は、 この発明による P W M制御変換器の制御装置の実施例 1
1の構成を示す構成図である。
第 2 8図は、 従来の P WM制御変換器の制御装置を示す構成図である。 第 2 9図は、 従来の R相の電流制御器の構成の詳細を示す図である。 第 3 0図は、 従来の電圧検出回路の構成の詳細を示す図である。
第 3 1図は、 P W M制御変換器の制御開始前の入力電流を示す波形図 である。 第 3 2図は、 PWM制御変換器の制御装置の電源電圧、 電源電流及び PWM制御変換器の電圧の波形を示す波形図である。
第 33図は、 従来の PWM制御変換器の制御装置における瞬時停電時 の各部電圧、 電流波形を示す波形図である。 発明を実施するための最良の形態
次に、 本発明について、 以下の通り、 実施例を説明する。
実施例 1.
第 1図は、 この発明に係わる PWM制御変換器の制御装置のひとつの 実施例を示す構成図である。 図において、 1は 3相交流電源、 2は 3相 交流電源 1から供給される交流入力電流を制御し、 直流電圧に変換して 出力する PWM制御変換器であり、 2 0 1〜 2 0 6のスィツチング素子 と、 2 0 7〜 2 1 2の還流ダイオードとから構成されている。
3は 3相交流電源 1 と PWM制御変換器 2の間に接続されたリアク ト ル、 4は PWM制御変換器 2の出力電流の脈動分を吸収するための平滑 コンデンサ、 5はインバー夕等の負荷装置、 6は PWM制御変換器 2か ら出力される直流電圧の電圧設定信号を出力する電圧設定器、 Ί bは P WM制御変換器 2から出力される直流電圧を検出するための電圧検出回 路である。
8は電圧設定器 6により設定され、 出力された電圧設定信号と電圧検 出回路 7 bにより検出され出力された電圧検出信号との偏差を出力する 減算器、 9 dは比例制御演算要素と比例積分演算要素とからなり、 減算 器 8から出力された電圧設定信号と電圧検出信号の偏差を比例積分 （P I ) 制御する電圧制御器であり、 減算器 8と電圧制御器 9 dとにより電 圧制御手段を構成している。 1 0は 3相交流電源 1の交流電圧を検出す るための交流電圧検出器、 1 1は交流電圧検出器 1 0により検出された 交流電圧検出信号から R相電圧及び T相電圧に同期した R相及び T相の 単位正弦波を生成する単位正弦波生成器であり、 交流電圧検出器 1 0及 び単位正弦波生成器 1 1とにより交流基準信号出力手段を構成している。 1 2及び 1 3は電圧制御器 9 dから出力された入力電流の波高値指令信 号と単位正弦波生成器 1 1から出力された R相及び T相の単位正弦波信 号を乗算して R相及び T相の入力電流指令信号を出力する乗算器であり、 電流指令手段を構成している。
1 4及び 1 5は P WM制御変換器 2の R相及び T相の入力電流を検出 するための電流検出器、 1 6及び 1 7は乗算器 1 2及び 1 3から出力さ れた R相及び T相の入力電流検出信号と電流検出器 1 4及び 1 5により 検出され出力された R相及び T相の入力電流検出信号との偏差を出力す る減算器、 1 8 a及び 1 9 aは比例制御演算要素と比例積分演算要素と からなり、 減算器 1 6及び 1 7から出力された R相及び T相の入力電流 指令信号と入力電流検出信号の偏差を制御して R相制御信号と T相制御 信号を出力する R相及び T相の電流制御器、 2 0は R相及び T相の電流 制御器 1 8 a、 1 9 aからの出力である R相制御信号と T相制御信号を 零から減算して S相制御信号として出力する減算器である。
2 1は三角波形の搬送波を出力する搬送波発振器、 2 2、 2 3及び 2 4は、 R相、 S相及び T相の制御信号と搬送波との大小関係を比較して パルス幅変調された信号を出力するコンパレー夕、 2 5はこれら R相、 S相及び T相のパルス幅変調信号に応じて P WM制御変換器 2のスィッ チング素子 2 0 1〜 2 0 6をオン、 オフ制御する信号を出力するゲート 回路、 2 6は R相の電流制御回路 1 8 a及び T相の電流制御回路 1 9 a の積分要素を零に制御するための電流制御切換器である。 これらの電流 検出器 1 4、 1 5、 減算器 1 6、 1 7、 R相及び T相の電流制御器 1 8 a、 1 9 a、 減算器 2 0、 搬送波発振器 2 1、 コンパレー夕 2 2、 2 3、 2 4、 ゲート回路 2 5、 及び電流制御切換器 2 6により電流制御手段を 構成している。 なお、 図において、 1〜 1 7及び 2 0〜 2 5は上述の従 来装置と同様のものである。
第 2図は、 第 1図に示した R相電流制御器 1 8 aの詳細な構成を示す 図である。 第 2図において、 1 2 1〜 1 2 3は抵抗値 r l〜r 3の固定 抵抗器、 1 2 4は容量 C 1のコンデンサ、 1 2 5はオペアンプ、 1 2 6、 1 2 7はオペアンプ 1 2 5を駆動する制御電源の正側及び負側の電圧入 力端子、 1 2 8はコンデンサ 1 2 4の両端に接続されたアナログスィ ッ チ、 1 2 9はアナログスィ ツチ 1 2 8のオン、 オフを制御する制御信号 が入力される制御入力端子、 1 3 0は減算器 1 6から出力された偏差が 入力される R相電流制御器 1 8 aの入力端子、 1 3 1はコンパレ一夕 2 2へ R相の制御信号を出力する: 相電流制御器 1 8 aの出力端子である。 なお、 T相電流制御器 1 9 aも同様の構成である。
第 3図は、 第 1図に示した電流制御切換器 2 6の詳細な構成を示す図 である。 第 3図において、 1 4 1〜 1 4 4は抵抗値 r 1 1〜r 1 4の固 定抵抗器、 1 4 5は容量 C 1 1のコンデンサ、 1 4 6はスイ ッチ、 1 4 7は比較器、 1 4 8は R相の電流制御回路 1 8 a及び Τ相の電流制御回 路 1 9 aを制御するための信号を出力する出力端子である。
ここで、 実施例 1の動作を説明する前に、 動作原理について説明する。 第 4図は、 第 1図の装置の電源側の電圧電流ベク トル図を示すもので、 e S は 3相交流電源 1の電源電圧べク トル、 V C は P W M制御変換器 2の交流側電圧べク トル、 V L はリアク トル 3の電圧べク トル、 I S は 電源から供給される入力電流べク トルである。入力電流 I S を電源電圧 と同位相 （高力率） に制御しょうとすれば、 リアク トル電圧 V L は P W M制御変換器 2の交流側電圧 V C より 9 0度進ませる必要があり、その 結果、 交流側電圧 V C の大きさは電源電圧 e S よりも常に大きい値を 出力しなければならない。
次に、 直流側電圧 V DCと PWM制御変換器 2の交流側電圧べク トル V C の大きさである交流側線間電圧の実効値（ここでは説明の都合上 V RMS とする） の関係について述べる。 R相、 S相、 T相の制御信号 S R*、 S S*、 S T*の振幅が搬送波 Txの振幅よりも小さい場合、 制御信 号 S R*、 S S*、 S T*が正弦波であれば各相の電圧基本波成分も正弦波 となる。 いま、 PWM制御変換器 2の直流側電圧 V DCの 1/2電圧を 基準電位として考えた場合、 制御信号 S R*、 S S*、 S T*が搬送波 Tx の振幅と等しい時に土 （V DC/2 ) となることから、 R相、 S相、 T 相の制御信号 S R*、 S S*、 S T*の振幅が搬送波 Txの振幅よりも小さ くなるための線間電圧の実効値 V RMS と直流側電圧 V DC の関係は ( 1 ) 式で与えられる。
( 1 ) 式を変形して、 （ 2) 式が成立する。
Figure imgf000023_0001
= V RMS 1. 64···
これにより、 PWM制御変換器 2の直流側電圧 V DCの 1/2電圧を 基準電位として考えた場合、 各相の出力電圧が飽和せず、 元の基本波成 分どおりに出力できる条件は、 PWM制御変換器 2の直流側電圧 V DC が交流側線間電圧実効値 V RMS の 1. 64倍以上となる。 そして、 直 流側電圧 V DCが交流側線間電圧実効値 V RMS の 1. 64倍よりも小 さい、 即ち R相、 S相、 T相の制御信号 S R*、 S S*、 S T*の振幅が搬 送波 T Xの振幅よりも大きい領域では、 制御信号が搬送波 T Xを越えた 領域において出力電圧が土 （V DC/ 2) で制限されてしまうことにな る。
しかし、 従来の PWM制御変換器の制御装置では、 R相及び T相の制 御信号 S R*、 S T*の比例積分動作を行う電流制御器により演算し、 S 相の制御信号 S S*は S R*+ S S*+ S T*= 0の関係式から、 S S*= (― S R*- S T*) として得ているため、 制御信号の振幅が搬送波 Txの振 幅を越える場合は、 第 5図に示すように残りの相の制御信号が自動的に 変化して、 線間電圧が指令値通りとなるように制御される。 これは、 各 相が 60度飽和以内、 つまり制御信号の振幅が搬送波 Txの振幅を越え る期間が 60度以内の場合にのみ良好に制御され、 その線間電圧の実効 値 VRMS と直流側電圧 V DCとの条件は （ 3) 式で与えられる。
( 3) 式を変形して、 （4) 式が成立する。
V RMS ≤ V DC/2 ( 2/V_3") ~3" · · · (3)
V DC≥ V RMS x · · · (4)
= V RMS x 1. 1 - ここで、 PWM制御変換器 2がゲ一ト回路 2 5からの信号により制御 はされていないが、 負荷装置 5が作動されている、 即ち例えばインバー 夕が作動状態である負荷状態からの起動時等においては、 PWM制御変 換器 2の直流側電圧 V DCは 3相交流電源 1の線間電圧ビーク値 （線間 電圧のΓ 倍） よりもリアク トル 3の電圧降下分だけさらに低い値とな つており、 PWM制御変換器 2の交流側線間電圧の実効値 V RMS は上 述したように 3相交流電源 1の線間電圧実効値よりも大きな値を必要と するため、 直流側電圧 V DCは （4) 式で与えられる値以下となる。 こ の場合、 PWM制御変換器 2の交流側線間電圧は入力電流を電源電圧と 同位相 （高力率） に指令通り制御しょうとしても、 電圧が不足して制御 不可能な領域が生じ、 電流指令値と実電流は一致しなくなる。
その結果、 R相、 Τ相の電流制御器 1 8 a、 1 9 aが、 減算器 1 6、 1 7からの電流偏差を比例積分制御して出力する R相と T相の制御信号 S R*、 S T*は、 積分器に偏差が蓄えられていき正または負に大きくな つてオペアンプの飽和電圧に固定され、 また S相の制御信号 S S*も S S*= (— S R*— S T*) として得ているために、 3 11*と 3 1>*が飽和す ることによって一定値に固定されてしまい、 三相とも制御できない状態 が生じることになる。
ここで、 電流制御器 1 8 a、 1 9 aを比例制御とすれば、 直流側電圧
V DCが低下して電流指令値と実電流が一致しない状態でも、 R相と T 相の制御信号 S R*、 S T*は偏差を比例倍した値となり、 オペアンプが 飽和に至ることはなく、 少なくとも一相は制御可能となる。 但し、 電流 制御器 1 8 a、 1 9 aを比例制御とすると電流指令値と実電流の間に定 常偏差を生じることになる。
そこで、 実施例 1では、 比例積分制御によってオペアンプが飽和して 三相とも制御できない状態となりやすい起動時のみ比例制御とする P W M制御変換器の制御装置を提案するものである。
次に、 第 1〜3図に示す実施例 1の動作を説明する。 先ず、 電圧検出 回路 7 bを介して検出された直流電圧の検出値 V DC と、 電圧設定器 6により設定された電圧設定信号 V DC* とを減算器 8に入力し、 偏差 e V = V DC* 一 V DC が求められる。 この偏差 e V は、 電圧制御器 9 dに入力され、 偏差が零に近づくように比例積分制御され、 入力電流 の波高値指令信号 I PEAK* を出力する。この波高値指令信号 I PEAK* は、 乗算器 1 2及び 1 3に入力され、 単位正弦波発生器 1 1からの R相 及び T相の単位正弦波信号と掛け合わされる。 R相及び T相の単位正弦 波信号は、 3相交流電源 1の R相及び T相電圧に同期した単位正弦波信 号、 即ち交流基準信号で、 交流電圧検出器 1 0によって検出された 3相 交流電源 1の交流電圧を入力として単位正弦波生成器 1 1を構成する電 流基準信号生成器から出力される。 乗算器 1 2及び 1 3からは R相入力 電流指令信号 i R*と T相入力電流指令信号 i T*が出力される。 次に、乗算器 1 2の出力信号である R相入力電流指令信号 i R*と電流 検出器 1 4の出力信号である R相入力電流検出信号 i R とは減算器 1 6に入力され、 偏差 e i R = i R*- i R が演算出力される。 同様に、 乗算器 1 3の出力信号である T相の入力電流指令信号 i T*と電流検出 器 1 5の出力信号である T相入力電流検出信号 i T が減算器 1 7に入 力され、 偏差 e i T = i T*- i Τ が出力される。 この電流偏差 e i R 及び e i T は、電流制御切換器 2 6によって比例制御と比例積分制御の 切換が制御される R相電流制御器 1 8 a及び Τ相電流制御器 1 9 aに入 力される。
電流制御切換器 2 6は、 第 3図に示す構成であり、 制御開始、 即ち起 動信号が入力されたと同時にスィツチ 1 4 6がオンされる。 これにより、 比較器 1 4 7の正側入力の電圧は固定抵抗器 1 4 2とコンデンサ 1 4 5 により決定される時定数で上昇する。 比較器 1 4 7の出力は、 比較器 1 4 7の正側入力の電圧が負側入力の電圧よりも小さい期間は " L " レべ ルとなり、 固定抵抗器 1 4 2とコンデンサ 1 4 5により緩やかに上昇し た正側入力の電圧が固定抵抗器 1 4 3と 1 4 4で設定された負側入力の 電圧よりも大きくなると " H " レベルとなる。
この比較器 1 4 7の出力は電流制御切換器 2 6の出力として、 出力端 子 1 4 8を介して R相電流制御器 1 8 a及び T相電流制御器 1 9 aに入 力される。 R相電流制御器 1 8 aは第 2図で示した構成であり、 制御入 力端子 1 2 9の入力信号が " L " レベルの時はアナログスィツチ 1 2 8 が "オン" 状態となり、 コンデンサ 1 2 4は短絡され、 R相電流制御器 1 8 aの入力端子 1 3 0を介して入力された電流偏差 e i Rは （ 5 ) 式 で示すように比例制御のみ行われ、 出力端子 1 3 1から R相の制御信号 S R*として出力される。
S R*= - K 1 X e i R · · · ( 5 ) 但し、 K 1 = r 2/r 1
また、 制御入力端子 129の入力信号が " Η" レベルの時はアナログ スィッチ 128が "オフ" 状態となり、 R相電流制御器 18 aの入力端 子 130を介して入力された電流偏差 e iRは （6) 式で示すように比 例積分制御されて出力端子 131から R相の制御信号 S R*として出力 される。
S R*= -K 1 ( 1 + 1/ ( S X T) ) X e i R · . . (6) 但し、 K 1 = r 2/r 1
T = C 1 x C 2
sは微分演算子である。
T相の電流制御器 19 aも同様の動作により、 制御入力端子 129の 入力信号が "L" レベルの時は電流偏差 e i Tが比例制御され、 "Η" レベルの時は比例積分制御されて Τ相の制御信号 S Τ*として出力され る。 また、 S相の制御信号 S S*は、 R相制御信号 S I ^と Τ相制御信号 S Τ*を減算器 20により零から減算して得られる。 R相電流制御器 18 a、 減算器 20及び T相電流制御器 19 aの出力信号である R相、 S相、 T相の制御信号 S R*、 S S*、 S T*が、 各々コンパレータ 22、 23、 24により搬送波発生器 21から出力された三角波形の搬送波信号との 大小関係を比較されてパルス幅変調信号として出力される。 このパルス 幅変調信号はゲート回路 25に入力され、 PWM制御変換器 2の直流電 圧の検出値 V DC ~が電圧設定器 6により設定された設定信号 V DC* と等しくなるように、 また、 R相、 S相、 T相の入力電流 i R、 i S 、 i T が正弦波信号であるその指令信号 i R*、 i S*、 i T*に等しくな るように、 ゲート回路 25は PWM制御変換器 2に制御信号を出力し、 PWM制御変換器 2のスイ ッチング素子 20 1〜 206がオン、 オフ制 御される。 なお、 実施例 1に示したものでは、 R相及び T相の電流を検出して制 御するように構成したが、 他のどのような 2相の組み合わせでも同様の 効果を奏するのは言うまでもない。
以上のように、 この実施例 1による P W M制御変換器の制御装置にお いては、 電流制御手段を、 制御開始後の一定期間の間比例制御された制 御信号を出力し、 この一定期間経過後は比例積分制御された制御信号を 出力するようにしたので、 起動時においては一定期間の間は比例制御さ れた制御信号を用いて P WM制御変換器が制御され、 一定期間経過後は 比例積分制御された制御信号を用いて P W M制御変換器が制御されるた め、 過電流等を引き起こすことなく、 入力電流の制御が良好に行うこと ができるという効果がある。
実施例 2 .
第 6図は、 この発明に係わる P W M制御変換器の制御装置の他の実施 例を示す構成図である。 第 6図において、 2 7は電流制御切換レベル設 定器、 2 8は比較器であり、 電流制御切換レベル設定器 2 7により設定 された設定値 V SW* と電圧検出回路 7 bにより検出された直流電圧の 検出値 V DC—とを比較し、 R相及び T相の電流制御器 1 8 a、 1 9 a を制御する信号を出力する。 その他の構成は、 第 1図に示す実施例と同 惊 める。
第 1図に示した実施例では、 R相及び Τ相の電流制御器 1 8 a、 1 9 aが、 制御開始後において電流制御切換器 2 6で設定された一定期間の 間、 即ち固定抵抗器 1 4 2とコンデンサ 1 4 5により決定される時定数 により設定された期間の間比例制御された制御信号を出力し、 この一定 期間経過後は比例積分制御された制御信号を出力するようにしていた。 これに対して、 この第 6図に示す実施例では、 電流制御切換レベル設定 器 2 7と比較器 2 8を設け、 電圧検出回路 7 bにより検出された直流電 圧の検出値 V DC が電流制御切換レベル設定器 2 7により予め設定さ れた値である V SW* 以下の場合は、 R相及び T相の電流制御器 1 8 a、 1 9 aが比例制御された制御信号を出力し、 直流電圧の検出値 V DC " が V SW* 以上になった時点で R相及び T相の電流制御器 1 8 a、 1 9 aが比例積分制御された制御信号を出力するように切換制御するように したものである。
つまり、 比較器 2 8は電流制御切換レベル設定器 2 7の出力である設 定レベル V SW* と電圧検出回路 7 bを介して検出された直流電圧 V DC が入力され、 直流電圧 V DC が V SW* 以上となるまで R相及び T相の電流制御器 1 8 a、 1 9 aが比例制御を行うための制御信号であ る " L " レベルを出力する。 直流電圧 V DC—が V SW* 以上になれば、 R相及び T相の電流制御器 1 8 a、 1 9 aが比例積分制御を行うための 制御信号である " H " レベルを出力する。 R相の電流制御器 1 8 aは、 第 2図に示す制御入力端子 1 2 9の入力信号が " L " レベルの時は入力 された電流偏差 e i Rを比例制御し、 制御入力端子 1 2 9の入力信号が " H " レベルの時は比例積分制御して、 出力端子 1 3 0から R相の制御 信号 S R*として出力する。 T相の電流制御器 1 9 aも同様に、 制御入力 端子の入力信号が " L " レベルの時は入力された電流偏差 e i Tを比例 制御し、 制御入力端子 1 2 9の入力信号が " Η " レベルの時は比例積分 制御して、 出力端子 1 3 0から Τ相の制御信号 S Τ*として出力する。 この第 6図に示す実施例の構成の動作を、 第 7図のフローチャートに より説明する。 先ず装置が起動されると、 即ち制御が開始されると、 ス テツプ S 1において電流制御器 1 8 a、 1 9 aが比例制御に設定される。 次に、 ステップ S 2により、 電流制御切換レベル設定器 2 7の設定出力 である設定レベル V SW* と電圧検出回路 7 bを介して検出された直流 電圧の検出値 V DC が比較器 2 8により比較され、直流電圧 V DC—が V SW* よりも小さい間はステップ 1の比例制御の設定を継続する。 ス テツプ S 2で、 直流電圧 V DC—が V SW* 以上と判断されれば、 ステツ プ S 3に移り、 電流制御器 1 8 a、 1 9 aが比例積分制御に設定される。 ここで、 上述の （4 ) 式で説明したように、 直流側電圧 V DCが交流側 線間電圧実効値 V RMS の約 1 . 4 1倍以上においては指令値通りに電 圧を制御できることから、 電流制御切換レベル設定器 2 7の設定レベル
V SW* はこれ以上の値であって、電圧設定器 6の設定電圧 V DC* 以下 の値を設定しておけばよい。
以上のように、 この実施例 2による P W M制御変換器の制御装置にお いては、 制御開始後に P W M制御変換器の直流電圧の検出値が予め設定 された値以上になるまで電流制御手段は比例制御された制御信号を出力 し、 直流電圧の検出値が予め設定された値以上になった時点で電流制御 手段は比例積分制御に切り換えられた制御信号を出力する構成としたの で、 電流制御手段における比例制御と比例積分制御とを最適な切換夕ィ ミングでの切換が可能となり、 特に起動時において過電流等を引き起こ すことなく、 入力電流の制御を良好に行うことができ、 さらに定常偏差 を生じる比例制御の期間を、 回路全体の構成を考慮して容易に最小値に 設定することができるという効果がある。
実施例 3 .
第 8図は、 この発明による P W M制御変換器の制御装置の他の実施例 を示す構成図である。 この第 8図において、 2 9は減算器 1 6及び 1 7 から出力された R相及び T相の入力電流指令信号 i R*、 i T*と電流検 出器 1 4、 1 5により検出された R相及び Τ相入力電流検出信号 i R 、 i T の偏差を零から減算し、 S相の入力電流指令信号と入力電流検出信 号の偏差として出力する減算器である。 3 0及び 3 1は減算器 1 6及び 1 7から出力された R相及び Τ相の入力電流指令信号 i R*、 i T*と入 力電流検出信号 i R 、 i T との偏差の係数倍を積分して出力する積分 器、 3 2〜3 4は各々減算器 1 6、 2 9、 1 7から出力された R相、 S 相、 T相の入力電流指令信号と電流検出信号の偏差を係数倍して出力す る係数器である。
また、 3 5は積分器 3 0及び 3 1から出力された R相及び T相の電流 偏差の積分値が入力され、 零から減算して出力する減算器、 3 6、 3 7、 3 8は係数器 3 2、 3 3、 3 4の出力と積分器 3 0、 減算器 3 5、 積分 器 3 1の出力とが入力され、各々の相毎に加算して各相の制御信号 S R*、 S S*、 S T*として出力する加算器である。 その他の構成は、 第 1図ま たは第 6図に示した実施例の構成と同様であり、 同一の部品番号は同一 のものを示す。
第 1図または第 6図の実施例に示したものでは、 R相及び Τ相の電流 制御手段を比例制御と比例積分制御とに切り換えて P WM制御変換器の 制御信号を出力するように構成したが、 第 8図で示した実施例のもので は、 電流指令手段を構成する乗算器 1 2、 1 3から出力された R相、 Τ 相の 2相の電流指令信号と交流入力電流の偏差の係数倍を積分してそれ ら R相、 Τ相の 2相の第 1の出力とし、 残りの S相である相は R相、 Τ 相の 2相の第 1の出力の符号反転値を加算して S相の第 1の出力とし、 また、 各相の電流指令信号と交流入力電流の偏差を係数倍して各相の第 2の出力とし、 各相毎に第 1の出力と第 2の出力の加算値を P WM制御 変換器の制御信号として出力するように構成したものである。
次に、 第 8図に示した実施例の動作について説明する。 先ず、 電圧検 出回路 7 bを介して検出された直流電圧 V DC ^と、 電圧設定器 6によ り設定された電圧設定信号 V DC* とが減算器 8に入力され、 偏差 e V = V DC* —V DCTが求められる。 この偏差 e V は、 電圧制御器 9 d に入力され、 偏差が零に近づくように比例積分制御され、 入力電流の波 高値指令信号 I PEAK* を出力する。 この波高値指令信号 I PEAK* は、 乗算器 1 2及び 1 3に入力され、 単位正弦波発生器 1 1からの R相及び T相の単位正弦波信号と掛け合わされる。 R相及び T相の単位正弦波信 号は、 3相交流電源 1の R相及び T相電圧に同期した単位正弦波信号、 即ち交流基準信号で、 交流電圧検出器 1 0によって検出された 3相交流 電源 1の交流電圧を入力として単位正弦波生成器 1 1を構成する電流基 準信号生成器から出力される。
次に、乗算器 1 2の出力信号である R相入力電流指令信号 i R*と電流 検出器 1 4の出力信号である R相入力電流検出信号 i R とが減算器 1 6に入力され、 偏差 e i R = i R* - i R が演算出力される。 同様に、 乗算器 1 3の出力信号である T相の入力電流指令信号 i T*と電流検出 器 1 5の出力信号である T相入力電流検出信号 i T が減算器 1 7に入 力され、 偏差 e i T = i T* - i T が出力される。 さらに、 S相の電流 偏差 e i S を（ e i R + e i S + e i T = 0 )の関係を用いて演算す る。 即ち、 減算器 2 9に e i R 及び e i Τ を入力し、 零から減算して S相の電流偏差 e i S を出力する。
R相の電流偏差 e i R は積分器 3 0に入力されると共に係数器 3 2 に入力され、 それらの出力である R相電流制御の比例項と積分項は加算 器 3 6で加算されて R相の制御信号 S R*となる。 また、 T相の電流偏差 e i T は積分器 3 1に入力されると共に係数器 3 4に入力され、それら の出力である T相電流制御の比例項と積分項は加算器 3 8で加算されて T相の制御信号 S T*となる。 また、 R相電流制御の積分項である積分器 3 0の出力と T相電流制御の積分項である積分器 3 1の出力は、 減算器 3 5に入力され、 零から減算されて S相の積分項を出力し、 この減算器 3 5の出力と減算器 2 9の出力である S相の電流偏差 e i S を係数器 3 3により係数倍した S相の比例項とを加算器 3 7に入力し、 加算され て S相の制御信号 S S*として出力される。
加算器 3 6、 3 7、 3 8の出力信号である R相、 S相、 T相の制御信 号 S R*、 S S*、 S T*は、 各々コンパレー夕 2 2、 2 3、 2 4により搬 送波発生器 2 1から出力された三角波形の搬送波信号との大小関係を比 較されてパルス幅変調信号として出力される。 このパルス幅変調信号は ゲート回路 2 5に入力され、 P WM制御変換器 2の直流電圧の検出値 V DC—が電圧設定器 6により設定された設定信号 V DC* と等しくなる ように、 また、 R相、 S相、 T相の入力電流 i R 、 i S 、 i T が正弦 波信号であるその指令信号 i R*、 i S*、 i T*に等しくなるように P W M制御変換器 2に制御信号を出力し、 P WM制御変換器 2のスィッチン グ素子 2 0 1〜2 0 6がオン、 オフ制御される。
以上のように、 この実施例 3による P WM制御変換器の制御装置にお いては、 電流制御手段が、 電流指令手段を構成する乗算器 1 2、 1 3か ら出力された R相、 T相の 2相の電流指令信号と交流入力電流の偏差の 係数倍を積分してそれら R相、 T相の 2相の第 1の出力とし、 残りの S 相である相は R相、 T相の 2相の第 1の出力の符号反転値を加算して S 相の第 1の出力とし、 また、 各相の電流指令信号と交流入力電流の偏差 を係数倍して各相の第 2の出力とし、 各相毎に第 1の出力と第 2の出力 の加算値を P WM制御変換器の制御信号として出力するように構成した ので、 S相が比例制御を行っているため、 起動時において過電流等を引 き起こすことがなく、 また負荷の変動により V DCが低下した場合にお いても過電流を引き起こすことがなく、 電流の制御を良好に行うことが できるという効果がある。
実施例 4 .
第 9図は、 この発明に係わる P WM制御変換器の制御装置の他の実施 例を示す構成図である。 この第 9図において、 7 aはP WM制御変換器 2から出力される直流電圧を検出するための電圧検出回路であり、 直流 電圧検出手段を構成している。 4 0は電圧検出回路 7 aに印加された既 知の電圧と電圧検出回路 7 aが検出した検出値との関係を予め記憶して おく記憶回路、 4 1は記憶回路 4 0に記憶された関係を用いて、 電圧設 定器 6により設定され出力された電圧設定信号を補正して減算器 8に出 力する電圧設定信号補正回路であり、 記憶回路 4 0、 電圧設定信号補正 回路 4 1及び電圧設定器 6により電圧指令出力手段を構成している。 そ の他の構成において、 第 1図に示した実施例 1と同様の構成については 同一の部品番号を付した。
第 1 0図は、 第 9図における直流電圧 V DCを検出するための電圧検 出回路 7 aの詳細構成を示す回路図である。 第 1 0図において、 Ί 5 1 は平滑コンデンサ 4の正側電位に接続された入力端子、 7 5 2及び 7 5 3は直流電圧 V DCを分圧するための固定抵抗器であり、 固定抵抗器 7 5 3の一端は平滑コンデンサ 4の負側電位に接続されている。 7 5 4は 絶縁アンプ、 7 5 5〜 7 5 6は固定抵抗器、 7 5 7はオペアンプ、 7 5 8は減算器 8へ直流電圧の検出値 V DC ~を出力する出力端子である。 このように構成された電圧検出回路 7 aでは、 固定抵抗器 7 5 2及び 7 5 3によって絶縁アンプ 7 5 4の入力可能電圧範囲に分圧された直流 電圧 V DCを、 絶縁アンプ 7 5 4によって絶縁して検出し、 オペアンプ 7 5 7によって適当な信号レベルに増幅されて出力端子 7 5 8から出力 される。 このように構成された回路では、 演算増幅器でオフセッ ト、 ゲ ィンを調節するために一般的に用いられている基本的な回路である。 な お、 第 2 8図に示した従来の電圧検出回路 7 bとの違いは、 電圧検出値 のオフセッ ト及びゲインを調整するためのポリユームがないところであ る。
次に、 第 9、 1 0図に示した実施例 4の動作を、 第 1 1図に示したフ 口一チャートを用いて説明する。 先ず、 第 1 1図に示したフローチヤ一 卜のように、 調節時において、 記憶回路 40に既知の電圧と電圧検出回 路 7 aによる直流電圧の検出値の関係を記憶させる。
即ち、 ステップ S 10 1において、 電圧検出回路 7 aに外部より既知 の電圧 V Iを印加する。 この既知の電圧は、 PWM制御変換器 2のスィ ヅチング素子 20 1〜206をオフ状態としておき、 3相交流電源 1の 電圧を PWM制御変換器 2の還流ダイオード 20 Ί〜2 1 2により直流 に変換して印加することができる。 また、 外部に設置された別の直流電 源を用い、 この直流電源を電圧検出回路 7 aに接続して電圧を印加して もよい。
次に、 ステップ S 102において、 電圧検出回路 7 aに印加された既 知の電圧 V 1と、 この印加された既知の電圧 V 1に対応して電圧検出回 路 7 aにより検出された電圧の値 V 1一とを記憶回路 40に記憶する。 続いて、 ステップ S 103において、 電圧検出回路 7 aに既知の電圧 V 1とは異なる既知の電圧 V 2を印加する。 次に、 ステップ S 1 04に おいて、 電圧検出回路 7 aに印加された既知の電圧 V 2と、 この印加さ れた既知の電圧 V 2に対応して電圧検出回路 7 aにより検出された電圧 の値 V 2 Λとを記憶回路 40に記憶する。
次に、 ステップ S 1 05では、 印加された既知の電圧 V 1、 V2と、 電圧検出回路 7 aにより検出された電圧の値 V 1 ~、 V2 とを用い、 ( 7) 式及び （8) 式により、 電圧検出回路のオフセッ 卜誤差またはゲ ィン誤差を補償し、 PWM制御変換器 2の直流電圧が所望の値となるよ うに電圧指令値を補正し、 電圧設定信号とするための補正係数 A、 Bを 計算する。
A= (V 2 ~— V ） / (V 2— V I ) · . · ( 7 )
B = ( V 1一 X V 2— V 2 ~ X V 1 ) / ( V 2— V 1 ) · · · ( 8) V DC** = A x V DC* + B · · · ( 9 )
続いて、 ステップ S 1 0 6において、 この補正係数 A及び Bを記憶回 路 4 0に記憶する。 このようにして記憶回路 4 0に記憶された補正係数 A及び Bを用い、 電圧設定器 6により設定された電圧指令値 V DC* を、 ( 9 ) 式に基づき電圧設定信号補正回路 4 1により補正し、 電圧設定信 号 V DC**を得ることになる。この電圧設定信号 V DC**を用いて電圧検 出回路のオフセッ ト誤差またはゲイン誤差を補償することができること になる。
なお、 このような補正の一連の動作は、 P W M制御変換器を設置した 段階、 または試験作業を行う段階等の通常の動作を開始させる以前に行 われるもので、 マイクロコンビュー夕に記憶させたプログラムにより自 動的に行わせることができる。 このため、 従来電圧検出回路のオフセッ ト誤差またはゲイン誤差を補償するために、 電圧検出回路に取り付けら れていたボリュームを不要とでき、 また補償のための煩わしい作業をな く し、 操作性の向上が図れることになる。
また、 上述の説明では、 電圧検出回路 7 aに印加された既知の電圧と 検出値の関係を一次関数に近似して演算し、 補正係数 A、 Bを求め記憶 する方法を示したが、 既知の電圧と検出値のデ一夕をさらに複数用いて 折れ線近似して演算し、 補正係数 A、 Bを求め記憶すれば、 さらに精度 よく補正できる。 さらに、 電圧検出回路 7 aに零オフセッ トがない場合 は、 ステップ S 1 0 3及び S 1 0 4を省略し、 V 2 = 0、 V 2 = 0と して補正係数を計算してもよい。 逆に、 電圧検出回路 7 aのオフセッ ト のみが大きく問題となる場合は、 V 1 = 0としてステップ S 1 0 1を実 行し、 ステップ S 1 0 3及び S 1 0 4を省略してもよい。 また、 補正係 数 A、 Bを求める際に、 既知の電圧と電圧検出回路 7 aが検出した電圧 値とを記憶回路 4 0に記憶することにより演算することを説明したが、 これらの一連の動作を行わせるためのマイクロコンビュー夕のメモリに 電圧値を記憶させ、 補正係数を演算した後、 その結果としての補正係数 を記憶回路 4 0に記憶させるようにしてもよい。
以上のようにして得られた補正係数 A、 Bを用いて行う P WM制御変 換器の制御装置の動作について説明する。 電圧設定器 6により設定され た電圧指令値 V DC* が電圧設定信号補正回路 4 1に入力され、 調節時 に記憶回路 4 0に予め記憶された補正係数 A、 B及び （9 ) 式を用いて 電圧指令値 V DC* を補正して補正後の電圧設定信号 V DC**を減算器 8に出力する。 次に、 減算器 8に補正後の電圧設定信号 V DC**と電圧 検出回路 7 aから出力された電圧検出信号 V DC ~が入力され、偏差 e V = V DC**— V DC が出力される。 この偏差 e V は、 電圧制御器 9 d に入力され、 比例積分制御されて入力電流の波高値指令信号 I PEAK* が出力される。 このようにして得られた波高値指令信号 I PEAK* を用 いて行う制御装置の動作は第 1、 6、 8図に示した実施例の動作と同様 であるので、 その説明は省略する。
以上のように、 この実施例 4に示した P W M制御変換器の制御装置に おいては、 直流電圧検出手段に印加された既知の電圧と検出値の関係を 予め記憶し、 記憶された既知の電圧と検出値の関係を用いて実際の P W M制御変換器の直流電圧が所望の値となるように、 直流電圧検出手段の 検出誤差を補正演算した電圧指令値を出力する電圧指令出力手段とした ので、 電圧検出回路のオフセッ ト誤差やゲイン誤差を補償するためのボ リユーム等を不要とすることができ、 また補償のための煩わしい作業を なくし操作性の向上が図れ、 製造、 調整時における自動化が容易になる という効果がある。
なお、 上述の実施例 4では、 電圧検出回路に外部より既知の電圧を与 え、 この既知の電圧と電圧検出回路が検出した検出値の関係を予め記憶 させるように構成したが、 第 1 2図に示すような電圧検出回路 7 cとし てもよい。 即ち、 第 1 2図に示す電圧検出回路では、 既知の電圧を得る ための手段として基準電圧発生部を設けたものである。
第 1 2図は、 PWM制御変換器からの直流電圧 V DCを検出するため の電圧検出回路 7 cの詳細な構成を示す図である。 第 1 2図において、 76 1は平滑コンデンサ 4の正側電位に接続された入力端子、 7 62及 び 763は直流電圧 V DCを分圧するための固定抵抗器であり、 固定抵 抗器 7 63は平滑コンデンサ 4の負側電位に接続されている。 764及 び 76 5は基準電圧源、 766は絶縁アンプ 7 67の入力信号を切り換 える信号切換器、 768〜 769は固定抵抗器、 770はオペアンプ、 77 1は電圧検出回路 7 cの出力端子である。
この第 1 2図に示された電圧検出回路 7 cでは、 調節時において、 信 号切換器 76 6を P 2及び P 3にして、 基準電圧源 764、 765から 既知の電圧を与えるようにし、 上述の説明と同様に補正係数の計算と記 憶を行う。 なお、 この基準電圧源 764及び 765の電圧は直接絶縁ァ ンプ 767に入力されているのに対して、 直流電圧 V DCは固定抵抗器 762及び 7 63によって R L / (R H +R L )の電圧に降圧されて 絶縁アンプ 7 67に入力されるため、 基準電圧源 7 64及び 7 65の電 圧を （R H +R L ) /R L 倍して直流電圧 V DCと見なして補正係数 の計算と記憶を行えばよい。 また、 通常の動作時において、 固定抵抗器 762及び 763によって絶縁アンプ 767の入力可能電圧範囲に分圧 された直流電圧 V DCを絶縁アンプ 767によって絶縁して検出し、 ォ ペアンプ 770によって適当な信号レベルに増幅されて出力端子 77 1 より出力するのは、 上述の実施例 4の説明と同一である。
なお、 実施例 4では、 通常の動作時と同レベルの直流電圧を電圧検出 回路に印加する必要があるが、 第 1 2図に示した電圧検出回路 7 cでは、 基準電圧源 7 6 4及び 7 6 5の電圧を （R H + R L ) / R L倍して直 流電圧と見なせるため、 通常動作時の直流電圧 V DCに比べて低い電圧 レベルの基準電圧源でよい。
この第 1 2図に示した電圧検出回路 7 cの構成では、 実施例 4により 得られる効果と共に、 入力端子 7 6 1から入力される直流電圧 V DCを 分圧するための固定抵抗器 7 6 2、 7 6 3及び基準電圧源 7 6 4、 7 6 5のみに精度の高いものを使用しておけば、 電圧検出回路 7 cを構成し ているその他の部品、 例えば絶縁アンプ 7 6 7やオペアンプ 7 7 0等が 経年変化を起こしても、 別の直流電源を用意することなく補正できると いう効果がある。
実施例 5 .
第 1 3図は、 この発明による P W M制御変換器の制御装置の他の実施 例を示す構成図である。 図において、 5 0は交流入力電流の制限値を設 定する電流制限レベル設定器、 5 1 aは R相及び T相の電流制御器 1 8 a、 1 9 aの積分要素を零にリセッ トするための電流制御器積分リセヅ ト回路であり、 この回路 5 1 aには電流制限レベル設定器 5 0、 R相及 び T相の電流制御器 1 4、 1 5から信号が入力され、 R相及び T相の電 流制御器 1 8 a、 1 9 aへ信号を出力している。 その他の構成において、 第 1図に示した実施例 1と同一の構成については、 同一の部品番号を付 した。
次に、 第 1 3図に示した実施例の動作について説明する。 先ず、 電圧 検出回路 7 bを介して検出された直流電圧の検出値 V DC—と、 電圧設 定器 6により設定された電圧設定信号 V DC* とを減算器 8に入力し、 偏差 e V = V DC* - V DC が求められる。 この偏差は、 電圧制御器 9 dに入力され、 偏差が零に近づくように比例積分制御され、 入力電流 の波高値指令信号 I PEAK* を出力する。この波高値指令信号 I PEAK* は、 乗算器 1 2及び 1 3に入力され、 単位正弦波発生器 1 1からの R相 及び T相の単位正弦波信号と掛け合わされる。 R相及び T相の単位正弦 波信号は、 交流電源 1の R相及び T相電圧に同期した単位正弦波信号、 即ち交流基準信号で、 交流電圧検出器 1 0によって検出された交流電源 1の交流電圧を入力として単位正弦波生成器 1 1を構成する電流基準信 号生成器 1 1から出力される。
次に、乗算器 1 2の出力信号である R相入力電流指令信号 i R*と電流 検出器 1 4の出力信号である R相入力電流検出信号 i R とを減算器 1 6に入力し、 偏差 e i R = i R*— i R が演算出力される。 同様に、 乗 算器 1 3の出力信号である T相の入力電流指令信号 i T*と電流検出器 1 5の出力信号である T相入力電流検出信号 i T が減算器 1 7に入力 され、偏差 e i T = i T*— i T が出力される。この電流偏差 e i R 及 び e i T は、 R相電流制御器 1 8 a及び T相電流制御器 1 9 aに入力さ れる。 ここで、 R相電流制御器 1 8 a及び T相電流制御器 1 9 aの構成 要素である積分要素となる積分器は、 電流制御器積分リセッ ト回路 5 1 aにより制御される。
第 1 4図は、 電流制御器積分リセッ ト回路 5 1 aの詳細な構成を示す 図である。 図において、 2 5 0及び 2 5 1は電流検出器 1 4及び 1 5か ら出力された R相及び T相の入力電流検出信号 i R 、 i T を入力する 入力端子、 2 5 2は入力端子 2 5 0及び 2 5 1から入力された R相の入 力電流検出信号 i R と T相の入力電流検出信号 i T を零から減算して S相の入力電流検出信号 i S として出力する減算器、 2 5 3はこれら R 相、 S相、 T相の入力電流検出信号 i R 、 i S 、 i T を全波整流して 出力する全波整流器、 2 5 4は電流制限レベル設定器 5 0により設定さ れ出力された交流入力電源制限レベルの制限値である設定値 I limit*を 入力する入力端子である。 さらに、 2 5 5は、 全波整流器 2 5 3の出力 である入力電流の全波整流信号、 つまり R相、 S相、 T相入力電流検出 信号 i R 、 i S 、 i T の各々の絶対値の最大値信号である i P と、 入力端子 2 5 4から入力された電流制限レベルの設定値である I limit* とを比較する比較器、 2 5 6は、 電流制限レベルの設定値 I limit*より も入力電流の全波整流信号 i P が大きくなつた場合に、 : R相の電流制御 器 1 8 a及び T相の電流制御器 1 9 aの積分要素を零にリセッ 卜するた めの信号を出力するリセッ ト信号発生器、 2 5 7はリセッ ト信号発生器 2 5 6から出力されたリセッ ト信号を出力する出力端子である。
この第 1 4図に示した電流制御器積分リセッ ト回路 5 1 aは、 R相、 S相または T相の入力電流、 即ち交流入力電流が電流制限レベル設定器 5 0の設定値 I limit*よりも大きくなつた場合、 R相の電流制御器 1 8 a及び T相の電流制御器 1 9 aの積分要素を零にリセッ 卜するように動 作するため、第 1 5図に示すように、 R相の制御信号 S R*及び T相の制 御信号 S T*はその交流入力電流を指令値通りに流すために必要なレべ ルまでの回復が速まり、 入力電流検出信号の電流飛び出しを抑制するこ とができる。 第 1 5図において、 瞬時停電等により電源が切断されてい る区間（A )及び R相の入力電流検出信号 i R が R相の入力電流指令信 号 i R*に到達しない区間 （B ) では、 R相の制御信号 S R*は R相の入 力電流検出信号 i R を増加させる方向に蓄積されていき、; 相の入力鼋 流検出信号 i R が R相の入力電流指令信号 i R*と等しくなつた時点 ( C ) においてその蓄積は停止する。 その後、 電流制限レベル設定器 5 0の設定値 I limit*より大きくなつた時点 （D ) において積分要素が零 リセッ トされることにより正常な動作状態への回復が速まる。
なお、 第 1 5図では R相について説明しているが、 T相についても同 様であり、 また、 S相の制御信号 S S*は、 R相制御信号 S R*と T相制 御信号 S T*を減算器 2 0により零から減算して得られるため、 S相の交 流入力電流の抑制も R相、 T相と全く同様に可能である。
さらに、 R相電流制御器 1 8 a、 減算器 2 0及び T相電流制御器 1 9 aの出力信号である R相、 S相、 T相の制御信号 S R*、 S S*、 S T*は、 搬送波発生器 2 1から出力された三角波形の搬送波信号との大小関係を 各々コンパレー夕 2 2、 2 3、 2 4により比較されてパルス幅変調信号 として出力される。 パルス幅変調信号はゲート回路 2 5に入力され、 Ρ WM制御変換器 2の直流電圧の検出値 V DC が設定信号 V DC* と等 しくなるように、 また、 R相、 S相、 T相の入力電流検出信号 i R 、 i S 、 i T が正弦波信号であるその指令信号 i R*、 i S*、 i T*に等し くなるように、 ゲート回路 2 5の出力信号は P WM制御変換器 2のスィ ツチング素子 2 0 1〜 2 0 6をオン、 オフ制御する。
なお、 この実施例では、 R相及び T相の電流を検出して制御するよう に構成したが、 他の相の組み合わせでも同様の制御を行えるのは言うま でもない。 また、 ここでは三相回路について述べたが、 単相回路でも同 様の制御が行えるのは言うまでもない。
さらに、 この実施例では、 交流入力電流がその制限値を越えた場合に 積分要素を零リセッ トさせるように動作する例を示したが、 交流入力電 流がその制限値を越えた場合に積分要素の絶対値を急激に減少させるよ うに動作させるように構成してもよい。
以上のように、 この実施例によれば、 P WM制御変換器の制御装置に おいて、 交流入力電流が制限値を越えた場合に、 電流制御手段の積分要 素の絶対値を急激に減少若しくはリセッ トさせるように動作させたので、 瞬時停電等により交流電源の電圧が降下もしくは短時間切断された場合 において、 その復帰時に過電流等を引き起こすことなく、 良好に交流入 力電流を制御することができるという効果がある。
実施例 6 . 第 1 3図に示した実施例では、 電流制限レベル設定器 5 0を設け、 電 流制限レベルの設定値 I limit*を予め設定するようにしたが、 第 1 6図 に示すように、 電流制限オフセッ ト設定器 5 2を設け、 この出力信号で ある I ost*と電圧制御器 9 dの出力である入力電流の波高値指令信号 I PEAK* とを加算器 5 3によ り加算して電流制限レベルの設定値 I limit*とし、 電流制御器積分リセッ ト回路 5 1 aにより入力電流の全波 整流信号と比較するように構成してもよい。 この構成では、 電流制限レ ベル I limit*は入力電流の波高値指令信号 I PEAK* に応じて変化する ように動作するため、 特に入力電流の波高値指令信号 I PEAK* が小さ い場合は、 第 1 7図に示すように、 電流制御器積分リセッ ト回路 5 1 a からの出力信号により R相の電流制御器 1 8 a及び T相の電流制御器 1 9 aの積分要素を零リセッ トするタイミングを速めることができ、 R相 の制御信号 S R*及び T相の制御信号 S T*はその交流入力電流を指令値 通りに流すために必要なレベルまでの回復をより一層速めることができ、 入力電流検出信号の電流飛び出しをさらに抑制することができる。
なお、 第 1 7図では R相について説明したが、 T相についても同様で あり、 また S相の制御信号 S S*は、 R相制御信号 S R*と T相制御信号 S T*を減算器 2 0により零から減算して得られるため、 S相の交流入力 電流の抑制も R相、 T相と全く同様に可能である。
また、 この実施例では、 交流入力電流がその制限値を越えた場合に積 分要素を零リセッ 卜させるように動作する例を示したが、 交流入力電流 がその制限値を越えた場合に積分要素の絶対値を急激に減少させるよう に動作させるように構成してもよい。
実施例 Ί .
さらに別の実施例として、 第 1 8図に示すものがある。 この構成では、 電流制限オフセッ ト設定器 5 2と電流制御器積分リセッ ト回路 5 1 bを 設け、 電流制御器積分リセッ ト回路 5 1 bにより、 電流制限オフセッ ト 設定器 5 2の出力信号である I ost*と各相の入力電流指令信号 i R*、 i T*の全波整流信号 i P*とを加算して電流制限レベルの設定値 I limit* とし、 入力電流の全波整流信号と比較するようにしたものである。 その 他の構成は、 第 1 3図に示した実施例と同様である。
第 1 9図は、 第 1 8図に示した電流制御器積分リセッ ト回路 5 1 の 詳細な構成を示す図である。 図において、 2 6 0及び 2 6 1は電流検出 器 1 4及び 1 5から出力された R相及び T相の入力電流検出信号 i R 、 i T を入力する入力端子、 2 6 2は入力端子 2 6 0及び 2 6 1から入力 された R相の入力電流検出信号 i R と T相の入力電流検出信号 i T を 零から減算して S相の入力電流検出信号 i S として出力する減算器、 2 6 3はこれら R相、 S相、 T相の入力電流検出信号 i R 、 i S 、 ： ί T を 全波整流して出力する全波整流器である。 また、 2 6 4及び 2 6 5は乗 算器 1 2及び 1 3から出力された R相及び Τ相の入力電流指令信号 i R*、 i T*を入力する入力端子、 2 6 6は入力端子 2 6 4及び 2 6 5か ら入力された R相の入力電流指令信号 i R*と T相の入力電流指令信号 i T*を零から減算して S相の入力電流指令信号 i S*として出力する減 算器、 2 6 7はこれら R相、 S相、 T相の入力電流指令信号 i R*、 i S*、 i T*を全波整流して出力する全波整流器である。 2 6 8は電流制限 オフセッ ト設定器 5 2により設定され出力された電流制限オフセッ ト設 定値 I ost*を入力する入力端子、 2 6 9は全波整流器 2 6 7の出力であ る入力電流指令信号の全波整流信号 i P*と入力端子 2 6 8から入力さ れた電流制限オフセッ ト設定値 I ost*を加算して電流制限レベルの設定 値 I limit*を出力する加算器である。 さらに、 2 7 0は、 全波整流器 2 6 3の出力である入力電流の全波整流信号、 つまり R相、 S相、 T相入 力電流検出信号 i R 、 i S 、 i T の各々の絶対値の最大値信号である 1 P と、 加算器 2 6 9の出力である電流制限レベルの設定値 I limit* とを比較する比較器、 2 7 1は、 電流制限レベルの設定値 I limit*より も入力電流の全波整流信号 i P が大きくなつた場合に、 R相の電流制御 器 1 8 a及び T相の電流制御器 1 9 aの積分要素を零にリセッ 卜するた めの信号を出力するリセッ ト信号発生器、 2 7 2はリセッ ト信号発生器
2 7 1から出力されたリセッ ト信号を出力する出力端子である。 この構 成では入力電流指令信号に応じて電流制限レベルの設定値 I limit*が最 適に設定される。
即ち、 入力電流指令信号が小さい場合は、 電流制限レベルの設定値 I limit*も小さくなり、 R相の電流制御器 1 8 a及び T相の電流制御器 1 9 aの積分要素を零にリセッ 卜する夕イミングを速めることができ、 入 力電流検出信号の電流の飛び出しを抑制することが可能となる。
以上のように、 この実施例によれば P WM制御変換器の制御装置にお いて、 交流入力電流が制限値を越えた場合に、 電流制御手段の積分要素 の絶対値を急激に減少若しくはリセッ トするように動作させ、 さらに制 限値を電圧制御手段から出力される電流基準信号または電流指令信号に 関連づけて設定するように構成したので、 瞬時停電等により交流電源の 電圧が降下もしくは短時間切断された場合において、 その復帰時に過電 流等を引き起こすことなく、 良好に交流入力電流を制御することができ、 特に交流入力電流の指令値が小さい場合に発生する入力電流検出信号の 電流の飛び出しをより一層抑制できるという効果がある。
実施例 8 .
第 1 3、 1 6、 1 8図に示した実施例では、 交流入力電流が制限値を 越えた場合に、 電流制御器の積分要素の絶対値を急激に減少若しくはリ セッ トするように構成したが、 第 2 0図に示すように、 電流制限レベル 設定器 5 0と積分値比較レベル設定器 5 4と電流制御器積分リセッ ト回 路 5 1 Cを設けるように構成してもよい。 この構成では、 交流入力電流 が制限値を越え、 かつ電流制御器の積分要素の正負極性と対応する相の 交流基準信号の正負極性が異なる極性に一定値以上蓄積された場合に積 分要素の絶対値を急激に減少若しくはリセットするものである。
第 2 0図において、 第 1 3、 1 6、 1 8図と同一又は相当部分には同 一符号を付した。
第 2 1図は電流制御器積分リセッ ト回路 5 1 cの詳細な構成を示す図 である。 図において、 3 0 0及び 3 0 1は電流検出器 1 4及び 1 5から 出力された R相及び T相の入力電流検出信号 i R、 i Tを入力する入力 端子、 3 0 2は入力端子 3 0 0及び 3 0 1から入力された R相の入力電 流検出信号 i Rと T相の入力電流検出信号 i Tを零から減算して S相の 入力電流検出信号 i Sとして出力する減算器、 3 0 3はこれら R相、 S 相、 T相の入力電流検出信号 i R、 i S、 i Tを全波整流して出力する 全波整流器である。
また、 3 0 4及び 3 0 5は単位正弦波生成器 1 1から出力された R相 電圧及び Τ相電圧に同期した R相及び Τ相の単位正弦波信号 0 R*、 Θ T*を入力する入力端子、 3 0 6及び 3 0 7は入力端子 3 0 4及び 3 0 5 から入力された R相の単位正弦波信号 0 R*と T相の単位正弦波信号 0 T*を零と比較し、 入力が正極性の場合は "一 1 " を出力し、 負極性の場 合は " + 1 " を出力する比較器、 3 0 8及び 3 0 9は R相及び T相の電 流制御器 1 8 c及び 1 9 cから出力された R相及び T相の積分要素の値 である積分値信号 S R— i *、 S T— i *を入力する入力端子、 3 1 0 及び 3 1 1は比較器 3 0 6及び 3 0 7の出力と入力端子 3 0 8及び 3 0 9から入力された R相及び T相の積分要素の値である積分値信号 S R— i *、 S T— i *を乗算する乗算器、 3 1 2は乗算器 3 1 0及び 3 1 1 の出力が入力され、 その値の大きい方を出力する最大値回路、 3 1 4は 積分値比較レベル設定器 5 4から出力された積分値の比較レベル信号 V c o m pネを入力する入力端子、 3 1 3は入力端子 3 1 4から入力され た積分値の比較レベル信号と最大値回路 3 1 2から入力された信号を比 較し、 最大値回路の出力の方が大きい場合に を出力する比較器 である。 さらに、 3 1 5は電流制限レベル設定器 5 0から出力された電流制限 レベルの設定値 I limit*を入力する入力端子、 3 1 6は全波整流器 3 0 3の出力である入力電流の全波整流信号 i P と入力端子 3 1 5から入 力された電流制限レベルの設定値 I limit*とを比較し、 入力電流の全波 整流信号 i P が電流制限レベルの設定値 I limit*よりも大きい場合に " 1 " を出力する比較器、 3 1 7は比較器 3 1 6の出力と比較器 3 1 3 の出力が共に " 1 " の場合に " 1 " を出力する A N D回路、 3 1 8は A N D回路 3 1 7の出力が入力され、 その入力が " 1 " の場合に R相の電 流制御器 1 8 c及び T相の電流制御器 1 9 cの積分要素を零にリセッ ト するための信号を出力端子 3 1 9から出力する電流制御器の積分リセッ ト信号発生器である。
電流制御器積分リセッ ト回路 5 1 cを第 2 1図のように構成すること により、 入力電流指令信号 i R *が急激に増加した場合の電流オーバ一 シュート等、 電源電圧が確定している状態で生じた電流飛び出しを区別 し、 この構成により電流制御系の積分要素の絶対値を急激に減少若しく はリセッ トすることによって電流飛び出しが抑制できる場合のみ制御装 置を作動するようにした。
例えば、 第 2 2図で示すように入力電流指令信号 i R *がステップ状 に大きく増加した場合、 電流制御系の制御ゲインの設定によっては実際 の入力電流がオーバーシュートを生じることがある。 この場合、 R相及 び T相の電流制御器 1 8 c及び 1 9 cの積分項は、 電源電圧とほぼ同位 相の信号を蓄積しており、 この状態において積分要素の絶対値を急激に 減少若しくはリセッ トすると電流飛び出しをさらに増加させることにな る。 そこで、 電流制御器積分リセッ ト回路 5 1 cでは、 比較器 3 0 6、 3 0 7により電源電圧の位相に同期した信号である R相及び Τ相の単位 正弦波信号 0 R*、 0 T*の極性を反転して取り出し、 この信号を別の入 力である R相及び T相の積分値信号 S R— i *、 S T一 i *とを乗算器 3 1 0 , 3 1 1で乗算して、 各々の相の単位正弦波信号と積分値信号の極 性が異なるときに正極性となるような信号を演算する。 さらに、 最大値 回路 3 1 2により、 これらの最大値を計算し、 その出力と積分値比較レ ベル設定器 5 4から出力された積分値の比較レベル信号 V c o m p *を 比較器.3 1 3で比較し、 積分値の比較レベル信号よりも最大値回路の出 力が大きい場合にのみ比較器 3 1 6の結果を有効とするように動作する。 以上のように、 この実施例によれば、 P WM制御変換器の制御装置に おいて、 交流入力電流がその制限値を越え、 かつ電流制御器の積分要素 の正負極性と交流基準信号の正負極性が異なる極性の場合のみ積分要素 の絶対値を急激に減少若しくはリセッ トするように動作する電流制御手 段を設けたので、 瞬時停電等により交流電源の電圧が降下もしくは短時 間切断された場合に、 その復帰時に過電流等を引き起こすことなく良好 に入力電流を制御することができ、 特に、 入力電流指令値がステップ状 に大きく増加した場合等に生じる入力電流のオーバ一シュート時は積分 要素の絶対値を急激に減少若しくはリセッ トしないように構成したので、 電流制御系の制御ゲイン設定値によらず、 電流の飛び出しがより抑制で きるという効果がある。
なお、 上述の実施例 5〜 8では、 電流制御手段の積分要素を制御する 構成を示したが、 以下の実施例では電圧制御手段を制御する構成につい て説明する。 特に、 以下の実施例では、 負荷装置 5に電力を多く供給し ている等、 入力電流指令信号が大きく生じている状態で、 交流電源の電 圧が低下もしくは短時間切断された場合等、 過電流保護トリップをさら に引き起こしゃすい状態においても、 その復帰時に過電流等を引き起こ すことなく、 良好に入力電流を制御できるものである。
実施例 9 .
第 2 3図は、 この発明に係わる P WM制御変換器の制御装置の実施例 9を示す構成図である。 図において、 上述の実施例と同一または相当部 分には同一符号を付した。 この実施例の構成要素である電圧制御器積分 リセッ ト回路 5 5は、 第 1 4図に示した電流制御器積分リセッ ト回路 5 1 aと同様の構成であり、 この電圧制御器積分リセッ ト回路 5 5により、 R相、 S相または T相の入力電流がその電流制限レベルの設定値 I limit*よりも大きくなつた場合、 電圧制御器 9 bの積分要素を零にリセ ッ トするように動作するものである。 このため、 R相及び T相の入力電 流指令値 i R*、 i T*も零になり、 電流制御器の積分要素の回復が速ま つて電流飛び出しを抑制することができる。
第 2 4図は第 2 3図の実施例の動作を説明するための図であり、 見や すくするために R相のみ示している。 図において、 電源が切断されてい る区間 （Α ) 及び R相の入力電流 i R が R相の入力電流指令信号 i R* に到達しない区間 （B ) においては、 R相の制御信号 S R*は R相の入力 電流 i R を増加させる方向に蓄積されていき、 R相の入力電流 i R が R相の入力電流指令信号 i R*と等しくなつた時点（C )においてその蓄 積は停止する。 その後、 電流制限レベルの設定値 I limit*よりも大きく なった時点 （D ) において電圧制御器 9 bの積分要素が零にリセッ トさ れ、 R相の入力電流指令信号 i R*も零になり、電流制御器の入力が急激 に増加して正常な動作状態への回復が速まる。 以上のように、 この実施例によれば P WM制御変換器の制御装置にお いて、 交流入力電流がその制限値を越えた場合に、 電圧制御器の積分要 素を急激に減少若しくはリセッ トするように動作する電圧制御手段を設 けたので、 瞬時停電等により交流電源の電圧が降下もしくは短時間切断 された場合に、 その復帰時に過電流等を引き起こすことなく、 良好に入 力電流を制御することができ、 入力電流の指令値が大きい、 つまり入力 電流の波高値指令信号 I PEAK*が大きい場合において特に電流の飛び 出しがより抑制できるという効果がある。
実施例 1 0 .
実施例 9では、 電圧制御器積分リセッ ト回路 5 5により、 R相、 S相 または T相の入力電流がその電流制限レベルの設定値 I limit*よりも大 きくなつた場合、 電圧制御器 9 bの積分要素を零にリセッ 卜するように 構成したが、 第 2 5図に示すように入力電流の波高値指令信号切換器 5 6を設ける構成としてもよい。
なお、 第 2 5図において、 第 2 3図と同一又は相当部分には同一符号 を付した。
第 2 6図は入力電流の波高値指令信号切換器 5 6の詳細を示す図であ る。 図において、 4 0 0及び 4 0 1は電流検出器 1 4及び 1 5から出力 された： 相及び T相の入力電流検出信号 i R、 i Tを入力する入力端子、 4 0 2は入力端子 4 0 0及び 4 0 1から入力された R相の入力電流検出 信号 i Rと Τ相の入力電流検出信号 i Tを零から減算し、 S相の入力電 流検出信号 i Sとして出力する減算器、 4 0 3はこれら R相、 S相、 T 相の入力電流検出信号を全波整流して出力する全波整流器、 4 0 4電流 制限レベル設定器 5 0から出力された電流制限レベルの設定値 I limit* を入力する入力端子である。 さらに、 4 0 5は全波整流器 4 0 3の出力 である入力電流の全波整流信号、つまり R相、 S相、 T相入力電流の各々 の絶対値の最大値信号 i P と入力端子 2 5 4から入力された電流制限 レベルの設定値 I limit*とを比較する比較器、 4 0 6は電圧制御器 9 d の出力である入力電流の波高値指令信号 I PEAK* を入力する入力端子、 4 0 7、 4 0 8は信号を切り換えるスィッチ、 4 0 9は入力を時間関数 で出力する一次遅れ回路、 4 1 0は入力端子 4 0 6から入力された入力 電流の波高値指令信号 I PEAK* または一次遅れ回路 4 0 9からの信号 を乗算器 1 2及び 1 3に出力する出力端子である。
次に、 入力電流の波高値指令信号切換器 5 6の動作について説明する。 入力端子 4 0 4から入力された電流制限レベルの設定値 I limit*よりも 全波整流器 4 0 3の出力である入力電流の全波整流信号 i P が小さい 場合、 スイッチ 4 0 7及び 4 0 8は （B ) 側に接続され、 入力端子 4 0 6から入力された電圧制御器 9 dの出力である入力電流の波高値指令信 号 I PEAK* がそのまま出力端子 4 1 0から出力される。 そして、 入力 端子 4 0 4から入力された電流制限レベルの設定値 I limit*よりも全波 整流器 4 0 3の出力である入力電流の全波整流信号 i P が大きくなつ た場合、 スィッチ 4 0 7及び 4 0 8は （A ) 側に接続され、 入力端子 4 0 6から入力された電圧制御器 9 dの出力である入力電流の波高値指令 信号 I PEAK* は一次遅れ回路 4 0 9に入力され、 零から時間関数で増 加した信号となり、 元の入力電流の波高値指令信号 I PEAK*に到達す る。 この信号が出力端子 4 1 0から出力される。
以上のように、 この実施例によれば P W M制御変換器の制御装置にお いて、 交流入力電流がその制限値を越えた場合に、 少なくともその時点 の電流基準よりも減少させた電流基準を初期値とする時間関数で電流基 準を変化させるように動作させる電圧制御手段を設けたので、 電圧設定 器 6からの電圧設定信号 V DC* と電圧検出器 7を介して検出された直 流電圧の検出値 V DC Λとの偏差 e V が大きい場合、 即ち電圧制御器 9 dの比例要素によって入力電流の波高値指令信号 I PEAK* が生じてい る場合に R相及び T相の入力電流指令値 i R*、 i T*を零にすることが でき、 電流制御器の入力が急激に増加して正常な動作状態への回復が速 まるという効果がある。
実施例 1 1 .
実施例 9及び実施例 1 0では、 電流制限レベル設定器 5 0を設けて電 流制限レベルの設定値 I limit*を予め設定するようにしたが、 第 2 7図 に示すように電流制限レベル設定器 5 0と積分値比較レベル設定器 5 4 と電圧制御器積分リセッ ト回路 5 7を設け、 交流入力電流がその制限値 を越え、 かつ積分要素の正負極性と対応する相の交流基準信号の正負極 性が異なる極性に一定値以上蓄積された場合に電圧制御器 9 bの積分要 素の絶対値を急激に減少若しくはリセッ トするように構成してもよい。 第 2 7図において、 実施例 8及び実施例 1 0と同一の構成要素は同一 符号を付してあり、 同様の動作を行い、 電圧制御器積分リセッ ト回路 5 7の詳細な構成は電流制御器積分リセッ ト回路 5 1 cの詳細な構成と同 様であり、 説明は省略する。
以上のように、 この実施例によれば P WM制御変換器の制御装置にお いて、 交流入力電流がその制限値を越え、 かつ電流制御器の積分要素の 正負極性と交流基準信号の正負極性が異なる極性の場合に、 電圧制御器 の積分要素を急激に減少若しくはリセッ トするように動作する電流制御 手段を設けたので、 瞬時停電等により交流電源の電圧が降下もしくは短 時間切断された場合において、 その復帰時に過電流等を引き起こすこと なく、 良好に入力電流を制御することができ、 特に、 入力電流の指令信 号が大きい、 つまり入力電流の波高値指令信号が大きい場合に電流の飛 び出しがより抑制でき、 さらに入力電流指令値がステップ状に大きく増 加した場合等に生じる入力電流のオーバーシュ一ト時は積分要素の絶対 値を急激に減少若しくはリセットしないように構成したので、 電流制御 系の制御ゲイン設定値によらず、 電流の飛び出しがより抑制できるとい う効果がある。
また、 これら実施例を適当に組み合わせて実施することにより、 より 電流飛び出しが抑制できるのは言うまでもない。 さらに、 本実施例にお いて記載した、 交流電源と P WM制御変換器との間に接続されるリアク トルは、 特別に設けることなく交流電源 1のトランス等のリアクタンス 成分で代用してもよい。
以上のようにこの発明による P W M制御変換器の制御装置においては、 リアク トルを介して 3相交流電源に接続され、 3相交流電源から供給さ れる交流入力電流を制御する P WM制御変換器から出力される直流電圧 の検出値と電圧設定値を比較し、 電流基準信号を出力する電圧制御手段 と、 3相交流電源に同期した交流基準信号を出力する交流基準信号出力 手段と、 交流基準信号出力手段から出力された交流基準信号の振幅を電 流基準信号に応じて変化させた電流指令信号を出力する電流指令手段と、 交流入力電流が電流指令信号に追従するように制御信号を P W M制御変 換器に出力する電流制御手段とを備えたものにおいて、 電流制御手段が、 制御開始後の一定期間の間比例制御された制御信号を出力し、 一定期間 経過後は比例積分制御された制御信号を出力するので、 起動時において は、 一定期間の間は比例制御された制御信号を用いて P WM制御変換器 が制御され、 一定期間経過後は比例積分制御された制御信号を用いて P WM制御変換器が制御されるため、 過電流等を引き起こすことなく、 入 力電流の制御が良好に行うことができるという効果がある。
また、 電流制御手段が、 P WM制御変換器から出力された直流電圧の 検出値が予め設定された値以上になった時点で比例積分制御された制御 信号を出力するものとすることにより、 電流制御手段における比例制御 と比例積分制御とを最適な切換タイミングでの切換が可能となり、 特に 起動時において過電流等を引き起こすことなく、 入力電流の制御を良好 に行うことができ、 さらに定常偏差を生じる比例制御の期間を、 回路全 体の構成を考慮して容易に最小値に設定することができるという効果が め
また、 この発明による P WM制御変換器の制御装置においては、 リア クトルを介して 3相交流電源に接続され、 3相交流電源から供給される 交流入力電流を制御する P WM制御変換器から出力される直流電圧の検 出値と電圧設定値を比較し、 電流基準信号を出力する電圧制御手段と、 3相交流電源に同期した交流基準信号を出力する交流基準信号出力手段 と、 交流基準信号出力手段から出力された交流基準信号の振幅を電流基 準信号に応じて変化させた電流指令信号を出力する電流指令手段と、 交 流入力電流が電流指令信号に追従するように制御信号を P WM制御変換 器に出力する電流制御手段とを備えたものにおいて、 電流制御手段が、 電流指令手段から出力されたいずれか 2相の電流指令信号と交流入力電 流の偏差の係数倍を積分して 2相の第 1の出力とし、 2相の残りの 1相 を 2相の第 1の出力の符号反転値を加算して残りの相の第 1の出力とし、 各相の電流指令信号と交流入力電流の偏差を係数倍して各相の第 2の出 力とし、 各相毎に第 1の出力と第 2の出力の加算値を制御信号として P WM制御変換器に出力するので、 少なくともひとつの相が比例制御を行 つているため、 起動時において過電流等を引き起こすことがなく、 また 負荷の変動により直流電圧 V DCが低下した場合においても過電流を引 き起こすことがなく、 電流の制御を良好に行うことができるという効果 がある。
また、 この発明による P WM制御変換器の制御装置においては、 リア ク トルを介して 3相交流電源に接続され、 3相交流電源から供給される 交流入力電流を制御する P W M制御変換器から出力される直流電圧を検 出する直流電圧検出手段と、 直流電圧の指令値を出力する電圧指令出力 手段と、 電圧指令出力手段から出力された電圧指令値と直流電圧検出手 段から出力された電圧検出値を比較して電流基準信号を出力する電圧制 御手段と、 交流入力電流が電流基準信号から得られた電流指令信号に追 従するように制御信号を P W M制御変換器に出力する電流制御手段とを 備えたものにおいて、 電圧指令出力手段が、 直流電圧検出手段の検出誤 差を補正演算した電圧指令値を出力するものとしたので、 直流電圧検出 手段のオフセッ ト誤差やゲイン誤差を補償するためのボリューム等を不 要とすることができ、 製造、 調整時における作業性の向上を図れるとい う効果がある。
また、 電圧指令出力手段は、 直流電圧検出手段に印加された既知の電 圧と既知の電圧に対応する直流電圧検出手段の検出値との関係を記憶す る記憶手段と、 記憶手段に記憶された関係を用いて P WM制御変換器か ら出力される直流電圧が所望の値となるように電圧指令値を補正演算し て出力する補正手段とから構成されることにより、 直流電圧検出手段の オフセッ ト誤差やゲイン誤差を補償するためのボリューム等を不要とし、 製造、 調整時における作業性を向上でき、 自動化が容易となる効果があ る
また、 直流電圧検出手段に印加される既知の電圧として P WM制御変 換器から出力される直流電圧を用いたものとすることにより、 特別な回 路を必要とせず、 簡単な構成で既知の電圧を用いた電圧指令値の補正演 算が行うことができるという効果がある。
また、 電圧指令出力手段は、 直流電圧検出手段に設けられた基準電圧 発生手段の電圧と基準電圧発生手段の電圧に対応する直流電圧検出手段 の検出値との関係を記憶する記憶手段と、 記憶手段に記憶された関係を 用いて P WM制御変換器から出力される直流電圧が所望の値となるよう に電圧指令値を補正演算して出力する補正手段とから構成されることに より、 通常動作時の直流電圧 V DCと同レベルの高電圧の直流電源を用 意する必要がなく、 簡単な構成で既知の電圧を用いた電圧指令値の補正 演算が行うことができるという効果がある。
また、 この発明による P WM制御変換器の制御装置においては、 交流 電源に接続され、 交流電源から供給される交流入力電流を制御する P W M制御変換器から出力される直流電圧の検出値と電圧設定値を比較し、 電流基準信号を出力する電圧制御手段と、 交流電源に同期した交流基準 信号を出力する交流基準信号出力手段と、 交流基準信号出力手段から出 力された交流基準信号の振幅を電流基準信号に応じて変化させた電流指 令信号を出力する電流指令手段と、 交流入力電流が電流指令信号に追従 するように制御信号を P WM制御変換器に出力する少なく とも積分要素 を含む電流制御手段とを備えた P WM制御変換器の制御装置において、 電流制御手段を、 交流入力電流が設定された制限値を越えた場合、 積分 要素を急激に減少させるように動作するものとしたので、 瞬時停電等に より交流電源の電圧が降下もしくは短時間切断された場合において、 そ の復帰時に過電流等を引き起こすことなく、 良好に交流入力電流を制御 することができるという効果がある。
また、 電流制御手段を、 交流入力電流が設定された制限値を越えた場 合、 積分要素を零リセッ 卜させるように動作するものとしたので、 瞬時 停電等により交流電源の電圧が降下もしくは短時間切断された場合にお いて、 その復帰時に過電流等を引き起こすことなく、 確実に交流入力電 流を制御することができるという効果がある。
また、 制限値を、 電圧制御手段から出力される電流基準信号に基づき 設定するものとしたので、 瞬時停電等により交流電源の電圧が降下もし くは短時間切断された場合において、 その復帰時に過電流等を引き起こ すことなく、 良好に交流入力電流を制御することができ、 特に交流入力 電流の指令値が小さい場合に発生する入力電流検出信号の電流の飛び出 しをより一層抑制できるという効果がある。 また、 制限値を、 電流指令手段から出力される電流指令信号に基づき 設定するものとしたので、制限値は入力電流の波高値指令信号 I PEAK* に応じて変化するように動作するため、 特に入力電流の波高値指令信号 I PEAK* が小さい場合に、 電流制御器の積分要素を零リセッ トする夕 ィミングを速めることができ、 制御信号はその交流入力電流を指令値通 りに流すために必要なレベルまでの回復をより一層速めることができ、 入力電流検出信号の電流飛び出しをさらに抑制することができる。 また、 電流制御手段は、 交流入力電流の制限値を設定する電流制限レ ベル設定器と、 電流制限レベル設定器により設定された制限値と交流入 力電流が入力され、 交流入力電流が前記制限値を越えた場合に信号を出 力する電流制御器積分リセッ ト回路とを有するものとしたのて、 瞬時停 電等により交流電源の電圧が降下もしくは短時間切断された場合におい て、 その復帰時に過電流等を引き起こすことなく、 交流入力電流を制御 することができるという効果がある。
また、 電流制御手段を、 交流入力電流が設定された制限値を越え、 か つ積分要素の正負極性と対応する相の交流基準信号の正負極性が異なる 極性に一定値以上蓄積された場合に、 積分要素を急激に減少させるよう に動作するものとしたので、 瞬時停電等により交流電源の電圧が降下も しくは短時間切断された場合に、 その復帰時に過電流等を引き起こすこ となく良好に入力電流を制御することができ、 特に、 入力電流指令値が ステツプ状に大きく増加した場合等に生じる入力電流のオーバーシュ一 ト時は積分要素の絶対値を急激に減少若しくはリセッ トしないように構 成したので、 電流制御系の制御ゲイン設定値によらず、 電流の飛び出し がより抑制できるという効果がある。
また、 この発明による P W M制御変換器の制御装置においては、 交流 電源に接続され、 交流電源から供給される交流入力電流を制御する P W M制御変換器から出力される直流電圧の検出値と電圧設定値を比較し、 電流基準信号を出力する電圧制御手段と、 交流電源に同期した交流基準 信号を出力する交流基準信号出力手段と、 交流基準信号出力手段から出 力された交流基準信号の振幅を電流基準信号に応じて変化させた電流指 令信号を出力する電流指令手段と、 交流入力電流が電流指令信号に追従 するように制御信号を P W M制御変換器に出力する電流制御手段とを備 えた P W M制御変換器の制御装置において、 電圧制御手段を、 交流入力 電流が設定された制限値を越えた場合、 電流基準信号を減少させるよう に動作するものとしたので、 瞬時停電等により交流電源の電圧が降下も しくは短時間切断された場合に、 その復帰時に過電流等を引き起こすこ となく、 良好に入力電流を制御することができ、 入力電流の指令値が大 きい、 つまり入力電流の波高値指令信号 I PEAK*が大きい場合におい て特に電流の飛び出しがより抑制できるという効果がある。
また、 電圧制御手段は少なくとも積分要素を有し、 交流入力電流が設 定された制限値を越えた場合、 積分要素を零リセッ トさせるように動作 するものとしたので、 瞬時停電等により交流電源の電圧が降下もしくは 短時間切断された場合において、 その復帰時に過電流等を引き起こすこ となく、 確実に交流入力電流を制御することができるという効果がある。 また、 電圧制御手段を、 交流入力電流が設定された制限値を越えた場 合、 少なく ともその時点の電流基準信号よりも減少させた電流基準信号 を初期値とする時間関数で電流基準信号を変化させるものとしたので、 電流制御器の入力が急激に増加して正常な動作状態への回復が速まると いう効果がある。
また、 電圧制御手段を、 交流入力電流が設定された制限値を越え、 か つ電流制御手段の積分要素の正負極性と対応する相の交流基準信号の正 負極性が異なる極性に一定値以上蓄積された場合に、 電流基準信号を減 少させるように動作するものとしたので、 瞬時停電等により交流電源の 電圧が降下もしくは短時間切断された場合に、 その復帰時に過電流等を 引き起こすことなく、 良好に入力電流を制御することができ、 特に、 入 力電流の指令信号が大きい、 つまり入力電流の波高値指令信号が大きい 場合に電流の飛び出しがより抑制でき、 さらに入力電流指令値がステッ プ状に大きく増加した場合等に生じる入力電流のオーバ一シュート時は 積分要素の絶対値を急激に減少若しくはリセッ トしないように構成した ので、 電流制御系の制御ゲイン設定値によらず、 電流の飛び出しがより 抑制できるという効果がある。 産業上の利用可能性
以上のように、 この発明に係わる P W M制御変換器の制御装置は、 例 えばィンバ一夕装置に用いられるのに適している。

Claims

請 求 の 範 囲
1 . リアク トルを介して 3相交流電源に接続され、 前記 3相交流電源か ら供給される交流入力電流を制御する P W M制御変換器から出力される 直流電圧の検出値と電圧設定値を比較し、 電流基準信号を出力する電圧 制御手段と、 前記 3相交流電源に同期した交流基準信号を出力する交流 基準信号出力手段と、 前記交流基準信号出力手段から出力された前記交 流基準信号の振幅を前記電流基準信号に応じて変化させた電流指令信号 を出力する電流指令手段と、 前記交流入力電流が前記電流指令信号に追 従するように制御信号を前記 P W M制御変換器に出力する電流制御手段 とを備えた P W M制御変換器の制御装置において、 前記電流制御手段は、 制御開始後の一定期間の間比例制御された制御信号を出力し、 前記一定 期間経過後は比例積分制御された制御信号を出力することを特徴とする P W M制御変換器の制御装置。
2 . 電流制御手段は、 P W M制御変換器から出力された直流電圧の検出 値が予め設定された値以上になった時点で比例積分制御された制御信号 を出力することを特徴とする請求項 1記載の P W M制御変換器の制御装 置。
3 . リアク トルを介して 3相交流電源に接続され、 前記 3相交流電源か ら供給される交流入力電流を制御する P W M制御変換器から出力される 直流電圧の検出値と電圧設定値を比較し、 電流基準信号を出力する電圧 制御手段と、 前記 3相交流電源に同期した交流基準信号を出力する交流 基準信号出力手段と、 前記交流基準信号出力手段から出力された前記交 流基準信号の振幅を前記電流基準信号に応じて変化させた電流指令信号 を出力する電流指令手段と、 前記交流入力電流が前記電流指令信号に追 従するように制御信号を前記 P W M制御変換器に出力する電流制御手段 とを備えた P WM制御変換器の制御装置において、 前記電流制御手段は、 前記電流指令手段から出力されたいずれか 2相の電流指令信号と前記交 流入力電流の偏差の係数倍を積分して前記 2相の第 1の出力とし、 前記 2相の残りの 1相を前記 2相の第 1の出力の符号反転値を加算して前記 残りの相の第 1の出力とし、 各相の電流指令信号と交流入力電流の偏差 を係数倍して各相の第 2の出力とし、 各相毎に前記第 1の出力と前記第 2の出力の加算値を前記制御信号として前記 P W M制御変換器に出力す ることを特徴とする P WM制御変換器の制御装置。
4 . リアク トルを介して 3相交流電源に接続され、 前記 3相交流電源か ら供給される交流入力電流を制御する P WM制御変換器から出力される 直流電圧を検出する直流電圧検出手段と、 前記直流電圧の指令値を出力 する電圧指令出力手段と、 前記電圧指令出力手段から出力された電圧指 令値と前記直流電圧検出手段から出力された電圧検出値を比較して電流 基準信号を出力する電圧制御手段と、 前記交流入力電流が前記電流基準 信号から得られた電流指令信号に追従するように制御信号を前記 P WM 制御変換器に出力する電流制御手段とを備えた P W M制御変換器の制御 装置において、 前記電圧指令出力手段は、 前記直流電圧検出手段の検出 誤差を補正演算した電圧指令値を出力することを特徴とする P WM制御 変換器の制御装置。
5 . 電流指令出力手段は、 直流電圧検出手段に印加された既知の電圧と 前記既知の電圧に対応する前記直流電圧検出手段の検出値との関係を記 憶する記憶手段と、 前記記憶手段に記憶された関係を用いて P WM制御 変換器から出力される直流電圧が所望の値となるように電圧指令値を補 正演算して出力する補正手段とから構成されることを特徴とする請求項 4記載の P W M制御変換器の制御装置。
6 . 直流電圧検出手段に印加される既知の電圧として P W M制御変換器 から出力される直流電圧を用いたことを特徴とする請求項 5記載の PW M制御変換器の制御装置。
7. 電圧指令出力手段は、 直流電圧検出手段に設けられた基準電圧発生 手段の電圧と前記基準電圧発生手段の電圧に対応する前記直流電圧検出 手段の検出値との関係を記憶する記憶手段と、 前記記憶手段に記憶され た関係を用いて PWM制御変換器から出力される直流電圧が所望の値と なるように電圧指令値を補正演算して出力する補正手段とから構成され ることを特徴とする請求項 4記載の PWM制御変換器の制御装置。
8. 交流電源に接続され、 前記交流電源から供給される交流入力電流を 制御する PWM制御変換器から出力される直流電圧の検出値と電圧設定 値を比較し、 電流基準信号を出力する電圧制御手段と、 前記交流電源に 同期した交流基準信号を出力する交流基準信号出力手段と、 前記交流基 準信号出力手段から出力された前記交流基準信号の振幅を前記電流基準 信号に応じて変化させた電流指令信号を出力する電流指令手段と、 前記 交流入力電流が前記電流指令信号に追従するように制御信号を前記 PW M制御変換器に出力する少なくとも積分要素を含む電流制御手段とを備 えた PWM制御変換器の制御装置において、 前記電流制御手段は、 交流 入力電流が設定された制限値を越えた場合、 積分要素を急激に減少させ るように動作することを特徴とする PWM制御変換器の制御装置。
9. 電流制御手段は、 交流入力電流が設定された制限値を越えた場合、 積分要素を零リセッ トさせるように動作することを特徴とする請求項 8 記載の P WM制御変換器の制御装置。
10. 制限値は、 電圧制御手段から出力される電流基準信号に基づき設 定されることを特徴とする請求項 8記載の PWM制御変換器の制御装置。
1 1. 制限値は、 電流指令手段から出力される電流指令信号に基づき設 定されることを特徴とする請求項 8記載の PWM制御変換器の制御装置。
1 2 . 電流制御手段は、 交流入力電流の制限値を設定する電流制限レべ ル設定器と、 前記電流制限レベル設定器により設定された制限値と交流 入力電流が入力され、 前記交流入力電流が前記制限値を越えた場合に信 号を出力する電流制御器積分リセッ ト回路とを有することを特徴とする 請求項 8記載の P WM制御変換器の制御装置。
1 3 . 電流制御手段は、 交流入力電流が設定された制限値を越え、 かつ 積分要素の正負極性と対応する相の交流基準信号の正負極性が異なる極 性に一定値以上蓄積された場合に、 前記積分要素を急激に減少させるよ うに動作することを特徴とする請求項 8記載の P WM制御変換器の制御
1 4 . 交流電源に接続され、 前記交流電源から供給される交流入力電流 を制御する P WM制御変換器から出力される直流電圧の検出値と電圧設 定値を比較し、 電流基準信号を出力する電圧制御手段と、 前記交流電源 に同期した交流基準信号を出力する交流基準信号出力手段と、 前記交流 基準信号出力手段から出力された前記交流基準信号の振幅を前記電流基 準信号に応じて変化させた電流指令信号を出力する電流指令手段と、 前 記交流入力電流が前記電流指令信号に追従するように制御信号を前記 P WM制御変換器に出力する電流制御手段とを備えた P WM制御変換器の 制御装置において、 前記電圧制御手段は、 前記交流入力電流が設定され た制限値を越えた場合、 前記電流基準信号を減少させるように動作する P WM制御変換器の制御装置。
1 5 . 電圧制御手段は少なく とも積分要素を有し、 交流入力電流が設定 された制限値を越えた場合、 前記積分要素を零リセッ トさせるように動 作することを特徴とする請求項 1 4記載の P WM制御変換器の制御装置。
1 6 . 電圧制御手段は、 交流入力電流が設定された制限値を越えた場合、 少なく ともその時点の電流基準信号よりも減少させた電流基準信号を初 期値とする時間関数で電流基準信号を変化させることを特徴とする請求 項 14記載の PWM制御変換器の制御装置。
17. 電圧制御手段は、 交流入力電流が設定された制限値を越え、 かつ 電流制御手段の積分要素の正負極性と対応する相の交流基準信号の正負 極性が異なる極性に一定値以上蓄積された場合に、 電流基準信号を減少 させるように動作することを特徴とする請求項 14記載の PWM制御変 換器の制御装置。
PCT/JP1996/002742 1995-09-27 1996-09-24 Controller for pwm-controlled converter Ceased WO1997012437A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP09513279A JP3123079B2 (ja) 1995-09-27 1996-09-24 Ｐｗｍ制御変換器の制御装置
HK98103645.6A HK1004448B (en) 1995-09-27 1996-09-24 Control device for a pwm controlled converter
US08/849,166 US5880947A (en) 1995-09-27 1996-09-24 Control device for a PWM controlled converter having a voltage controller
DE19680963T DE19680963T1 (de) 1995-09-27 1996-09-24 Steuervorrichtung für einen PWM-gesteuerten Umrichter, der die Spannung einer Wechselspannungsquelle in eine Gleichspannung umrichtet
KR1019970703514A KR987000725A (ko) 1995-09-27 1996-09-24 Pwm 제어변환기의 제어장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7/249733 1995-09-27
JP24973395 1995-09-27

Publications (1)

Publication Number Publication Date
WO1997012437A1 true WO1997012437A1 (en) 1997-04-03

Family

ID=17197403

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/002742 Ceased WO1997012437A1 (en) 1995-09-27 1996-09-24 Controller for pwm-controlled converter

Country Status (7)

Country Link
US (1) US5880947A (ja)
JP (1) JP3123079B2 (ja)
KR (1) KR987000725A (ja)
CN (1) CN1054240C (ja)
DE (1) DE19680963T1 (ja)
TW (1) TW312759B (ja)
WO (1) WO1997012437A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3388276B2 (ja) 1997-10-01 2003-03-17 三菱電機株式会社 コンバータ装置
JP3388278B2 (ja) 1997-10-01 2003-03-17 三菱電機株式会社 コンバータ装置
JP3388277B2 (ja) 1997-10-01 2003-03-17 三菱電機株式会社 コンバータ装置
WO2008026547A1 (en) * 2006-08-28 2008-03-06 Daikin Industries, Ltd. Current control type converter
JP2009254093A (ja) * 2008-04-04 2009-10-29 Fuji Electric Systems Co Ltd 電圧検出器のオフセット及びゲイン調整方法
JP2019187175A (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 電力変換装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19723774C2 (de) * 1997-06-06 2001-09-13 Adeo Antriebstechnik Gmbh Elektromagnetisch verträglicher getakteter Verstärker für Gleich- / Wechselstromverstärkung
US6147848A (en) * 1998-12-21 2000-11-14 Caterpillar Inc. Pulse width modulation driver having programmable current control
KR100588140B1 (ko) * 1999-07-20 2006-06-09 삼성전자주식회사 영상표시기기의 포커스전압 안정화회로
US6611442B2 (en) * 2001-03-30 2003-08-26 Sanyo Denki Co., Ltd. Controlled rectifier equipment with sinusoidal waveform supply current
US6549440B2 (en) * 2001-07-19 2003-04-15 Powerware Corporation AC power supply apparatus and methods providing output control based on estimated instantaneous reactive power
US7126832B2 (en) * 2002-01-24 2006-10-24 Mitsubishi Denki Kabushiki Kaisha Controller for power converter
US6894463B2 (en) 2002-11-14 2005-05-17 Fyre Storm, Inc. Switching power converter controller configured to provide load shedding
US7129677B2 (en) * 2004-03-16 2006-10-31 Tyco Electronics Power Systems, Inc. Vector controller, a polyphase synchronous rectifier, and a method of vector-controlling thereof
US7561451B2 (en) * 2004-04-29 2009-07-14 Eaton Corporation Power converter apparatus and methods using a phase reference derived from a DC bus voltage
US7221130B2 (en) * 2005-01-05 2007-05-22 Fyrestorm, Inc. Switching power converter employing pulse frequency modulation control
US20070274115A1 (en) * 2005-03-15 2007-11-29 Dennis Michaels Harmonics attenuator using combination feedback controller
US7064692B1 (en) * 2005-03-18 2006-06-20 Honeywell International Inc. Solid-state synchro/resolver converter
WO2006102930A1 (en) * 2005-04-01 2006-10-05 Freescale Semiconductor, Inc. Electronic switch circuit, converter and method of operation
US7647125B2 (en) * 2007-09-28 2010-01-12 Cirrus Logic, Inc. Time-based control of a system having integration response
JP5160934B2 (ja) 2008-03-28 2013-03-13 新電元工業株式会社 バッテリ充電装置、バッテリ充電制御方法
JP5365058B2 (ja) * 2008-04-18 2013-12-11 ダイキン工業株式会社 コンバータの制御方法
US7894224B2 (en) * 2008-10-07 2011-02-22 DRS Power & Technologies, Inc. Voltage drive system with hysteretic current control and method of operating the same
FR2954618B1 (fr) * 2009-12-22 2012-12-28 Astrium Sas Onduleur reconfigurable, a tolerance de pannes, pour l'alimentation d'un moteur triphase synchrone a aimants permanents, et ensemble desdits onduleur et moteur
CN103138543A (zh) * 2011-11-28 2013-06-05 中国北车股份有限公司大连电力牵引研发中心 四象限变流器的控制装置及方法
TWI473388B (zh) 2012-12-03 2015-02-11 Lite On Technology Corp 電流補償模組、充電裝置及其充電裝置控制之方法
TWI506393B (zh) * 2013-05-17 2015-11-01 Macroblock Inc 適用於可變負載之負載能量控制電路以及利用此負載能量控制電路之可變負載的負載能量控制方法
CN103414330B (zh) * 2013-08-21 2015-12-23 西安龙腾新能源科技发展有限公司 一种抑制单相并网逆变器并网电流尖峰的方法
US9893644B1 (en) * 2016-11-15 2018-02-13 International Business Machines Corporation Electric power devices with automatically established input voltage connection configuration
JP6420399B1 (ja) * 2017-04-07 2018-11-07 ファナック株式会社 パワー素子の故障検出機能を備えたコンバータ装置及びパワー素子の故障検出方法
JP6305605B1 (ja) * 2017-05-22 2018-04-04 三菱電機株式会社 モータ制御装置
CN107786038B (zh) * 2017-09-21 2020-01-24 北京机械设备研究所 一种防撞死电动舵机执行机构
US11697355B2 (en) * 2018-08-22 2023-07-11 Ford Global Technologies, Llc Electrified vehicle electrical distribution system component protection systems and methods
US11764668B2 (en) * 2018-12-06 2023-09-19 Rohm Co., Ltd. Control device for controlling an electric power conversion device incorporating a bidirectional inverter
US10574153B1 (en) * 2019-01-30 2020-02-25 Ametek Rotron Control circuit and control method for a three phase Vienna converter
CN110068779A (zh) * 2019-06-12 2019-07-30 邢台子中电子科技有限公司 一种鉴别凸波的比例积分电路及方法
DE102019213076A1 (de) * 2019-08-30 2021-03-04 Robert Bosch Gmbh Regelvorrichtung für einen Gleichspannungskonverter, Gleichspannungskonverter und Verfahren zur Regelung eines Gleichspannungskonverters
CN111221371A (zh) * 2020-01-03 2020-06-02 深圳市汇川技术股份有限公司 模拟电压输出方法、系统、设备以及计算机可读存储介质
US12249903B2 (en) * 2022-02-17 2025-03-11 Power Switching Llc Switching technique using PWM for increasing switching efficiency

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485576A (en) * 1987-09-24 1989-03-30 Mitsubishi Electric Corp Power converting device
JPH0266406A (ja) * 1988-09-01 1990-03-06 Tokyo Keiki Co Ltd 自動較正機能付計測装置
JPH03212162A (ja) * 1990-01-16 1991-09-17 Fuji Electric Co Ltd パルス幅変調制御整流器の制御回路
JPH06133554A (ja) * 1992-10-15 1994-05-13 Fuji Electric Co Ltd パルス幅変調制御整流器の電流抑制回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3682033D1 (de) * 1985-11-21 1991-11-21 Toshiba Kawasaki Kk Steuereinrichtung fuer leistungskonverter.
US5483435A (en) * 1989-05-15 1996-01-09 Kabushiki Kaisha Toshiba Power generation system having induction generator and controlled bridge rectifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485576A (en) * 1987-09-24 1989-03-30 Mitsubishi Electric Corp Power converting device
JPH0266406A (ja) * 1988-09-01 1990-03-06 Tokyo Keiki Co Ltd 自動較正機能付計測装置
JPH03212162A (ja) * 1990-01-16 1991-09-17 Fuji Electric Co Ltd パルス幅変調制御整流器の制御回路
JPH06133554A (ja) * 1992-10-15 1994-05-13 Fuji Electric Co Ltd パルス幅変調制御整流器の電流抑制回路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3388276B2 (ja) 1997-10-01 2003-03-17 三菱電機株式会社 コンバータ装置
JP3388278B2 (ja) 1997-10-01 2003-03-17 三菱電機株式会社 コンバータ装置
JP3388277B2 (ja) 1997-10-01 2003-03-17 三菱電機株式会社 コンバータ装置
WO2008026547A1 (en) * 2006-08-28 2008-03-06 Daikin Industries, Ltd. Current control type converter
AU2007289757B2 (en) * 2006-08-28 2010-08-26 Daikin Industries, Ltd. Current control type converter
US7830683B2 (en) 2006-08-28 2010-11-09 Daikin Industries, Ltd. Current control type converter
KR101025089B1 (ko) 2006-08-28 2011-03-25 다이킨 고교 가부시키가이샤 전류 제어형 컨버터
CN101496271B (zh) * 2006-08-28 2012-04-25 大金工业株式会社 电流控制型转换器
JP2009254093A (ja) * 2008-04-04 2009-10-29 Fuji Electric Systems Co Ltd 電圧検出器のオフセット及びゲイン調整方法
JP2019187175A (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
HK1004448A1 (en) 1998-11-27
CN1054240C (zh) 2000-07-05
JP3123079B2 (ja) 2001-01-09
DE19680963T1 (de) 1998-12-03
KR987000725A (ko) 1998-03-30
TW312759B (ja) 1997-08-11
CN1165593A (zh) 1997-11-19
US5880947A (en) 1999-03-09

Similar Documents

Publication Publication Date Title
WO1997012437A1 (en) Controller for pwm-controlled converter
JPWO1997012437A1 (ja) Ｐｗｍ制御変換器の制御装置
JP4945476B2 (ja) 単相電圧型交直変換装置及び三相電圧型交直変換装置
EP2269294A2 (en) Dc bus voltage harmonics reduction
WO2008013000A1 (en) Inverter
WO2009025517A2 (en) Power factor correction circuit
US20150207433A1 (en) Single-phase three-wire power control system and power control method therefor
JP4909857B2 (ja) コンバータ装置
US20140191743A1 (en) Current mode control arrangement and method thereof
KR101529889B1 (ko) 역률개선 기능이 구비된 수배전반
JP2001515338A (ja) 下位の回路網部分の電圧の質の改善方法および装置
JP2019146369A (ja) 電力変換装置
JP6911677B2 (ja) 交流−直流変換装置
US7778053B2 (en) Power system having a voltage regulator with a notch filter
JP2809463B2 (ja) 電源装置および力率改善方法
CN104541222B (zh) 静止型无功功率补偿装置和电压控制方法
JP5115730B2 (ja) Ｐｗｍコンバータ装置
JPH08223920A (ja) コンバータの制御方法とその装置及びそれに使用するコンバータ交流電流の補正方法
JP6837576B2 (ja) 電力変換装置
JPH1132435A (ja) 電力変換装置
KR100707081B1 (ko) 순시전류 제어장치 및 방법
JP4649940B2 (ja) コンバータの制御方法及びコンバータの制御装置
CN117353364A (zh) 无输入传感器校正功率因数控制系统
JP3247252B2 (ja) 電力変換装置の制御装置
JP2000276243A (ja) 半導体スイッチの制御装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96191129.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN DE JP KR US

WWE Wipo information: entry into national phase

Ref document number: 1019970703514

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 08849166

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1019970703514

Country of ref document: KR

RET De translation (de og part 6b)

Ref document number: 19680963

Country of ref document: DE

Date of ref document: 19981203

WWE Wipo information: entry into national phase

Ref document number: 19680963

Country of ref document: DE

WWR Wipo information: refused in national office

Ref document number: 1019970703514

Country of ref document: KR