WO1996042033A1 - Liquid crystal display panel driving device - Google Patents

Description

明細書

液晶表示パネル駆動装置

[技術分野]

本発明は、 液晶表示パネルを駆動するためのドライバに鬨し、 より詳 しく は HV反転及び H反転に対応することができ、 且つ片側駆動及び両 側駆動にも対応することができる、 アナログ LCDドライバに閧する。

[背景技術]

T F T (Ihin Film Transistor) Z L C Dパネルを駆動するソース ' ドライバには、 ディジタル式とアナログ式がある。 ディジタル式は、 各 ピクセルに対応する輝度データをディジタル値でドライバに渡し、 ドラ ィパはその值をラッチして、 その值に対応する電圧を出力する。 この電 圧を出力する方法として実用化されているのは、 スィッチ方式と、 ディ ジタル ·アナログ変换 （DAC) 方式である。 スィッチ方式とは、 複数 のリファレンス電圧を選択して出力するものである。 現在、 この方式の ドライバでは、 4ビッ ト （ 16階調） 又は 6ビッ ト （64階調） が主流 であるが、 ドライバの各出力毎に 16個又は 64個のスィッチが必要と なり、 6ビッ トを超える階調を実現するには現実的ではない。 また DA C方式とは、 ドライバの各出力毎に DACを用意し、 受け取った輝度デ 一夕をアナログ值に変換して出力するものである。 この方式はドライバ の各出力に設けられる D ACの性能を均質にすることが困難であり、 回 路サイズも大きくなるという欠点がある。

このようなディジタル式の出力電圧は通常 0から 5 Vであり、 0Vか ら 6V、 0Vから一 6 Vの電圧で交互に駆動しなけれならない LCDに 対応するためには、 コモン反転駆動という方式を採用しなければならな い。 このコモン反転駆動とは、 液晶表示パネルの共通電極 （コモン電極， CGnman Electrode) の電圧を所定の周期で変化させる （A C駆動する） ことにより、 見かけ上ドライバの出力を I Vから 6 V、 一 I Vから一 6 Vにするものである （ I Vから一 1 Vは不感帯である。 ） 。 しかし、 こ の共通電極の電圧を A C駆動できる周期は、 水平同期信号の周期 （H周 期） が限度であるため、 このディジタル方式では画面の横 1ライン毎に 書き込み電圧の極性を切り換える H反転駆動方式が一般的である。 この H反転駆動方式では、 画面の水平方向にクロストークが生じるため、 画 像の劣化は避けられない。

一方アナログ方式とは、 各ドライバにて D /A変換するのではなく、 各ピクセルに対応する輝度データをアナログ値でドライバに渡し、 その アナログ值をサンプルホールド回路に保持し、 バッファアンプを通して 出力するものである。 アナログ式では、 一 6 Vから 6 Vの電圧を出力す ることが可能であり、 当然コモン反転駆動を行う必要もない。 回路サイ ズに関しては、 高耐圧の素子を用いるため 1つ 1つの素子の大きさは多 くなるが、 簡素な回路を設計できるため、 全体としてはディジタル式よ りも小さくできる可能性が高い。 さらに、 原理的には無限段階の階調に 対応することができ、 階調数に関係なく同じ回路を用いることができる ので、 2 5 6階調以上 （フルカラー） を実現するのに適している。 また、 ュモン反転駆動を行う必要がないので、 K合うピクセルに異なる極性で 書き込みを行う H V反転という駆動方式も可能となる。 よって、 クロス トークも生じないので、 高品位の画像を表示することができる。

このように高画質の画像を提供するためには有利なアナログ式ではあ るが、 出力のばらつきや誤差を十分低く抑えるために高度な設計技術や 実装技術を必要とする。 また、 出力用バッファアンプは消費電力が大き い。 上述のように一 6 Vから + 6 Vまでの出力を必要とするからである。 よって今まではあまりノートブック型のコンピュー夕の表示装置用と いった消費電力の要求が厳しい用途には用いられず、 また大きさについ ても液晶表示パネルのソース線をパネルの上下から駆動する方式にて X G Aや S V G Aといった高解像度に用いるような大型のものが多かった _c 特開平 6— 2 9 5 1 6 2号にも両側駆動の方法にて駆動する方式が記載 されている。

[発明の開示]

よって本発明の目的は、 H反転及び H V反転を可能にし、 また片側駆 動及び両側駆動を可能にする液晶表示パネル駆動装置を提供することで ある。

また、 他の目的はアナログ L C Dドライパにおける消費電力を减少さ せることである。

上述のような目的を達成するため、 液晶表示パネル駆動装置である本 発明は以下のような構成を有している。 すなわち、 正極の人力ビデオ信 号を第 1制御信号 （一 S P P ) に応答してサンプル及びホールドするサ ンプル ·ホールド回路と、 液晶表示パネルのデータ線に電流の注入を行 うことができ前記ホールド期間中に付勢されるバウファ · アンプとを有 する、 複数の正極用サンプル · ホールド及びバッファアンプ部と、 負極 の入力ビデオ信号を第 2制御信号 （+ S P N ) に応答してサンプル及び ホールドするサンプル · ホールド回路と、 液晶表示パネルのデータ線か ら電流の吸人を行うことができ前記ホールド期間中に付勢されるバッフ ァ · アンプとを有する、 複数の負極用サンプル · ホールド及びパヅファ アンプ部と、 1の正極用サンプル · ホールド及びバッファアンプ部及び

1の負極用サンプル · ホールド及びバッファアンプ部を組とし、 当該組 のバッファアンプの出力を第 3制御信号 （B— S e 1 P及び N ) により 選択し、 どちらも選択されていない期間中にデータ線を共通電圧にする 手段を有する出力選択部と、 サンプリング ' パルスを生成する双方向シ フト レジスタと、 液晶表示パネルを片側駆動するか両側駆動するか、 又 H反転させるか H V反転させるかを指定するモード指定信号と、 水平同 期信号及び垂直同期信号に応答して作成され液晶表示パネルへの出力電 圧の極性を制御する第 4制御信号と、 サンプリング ·パルスとから、 サ ンプル♦ホールド回路のサンプル及びホールドのタイミングを制御する 第 1及び第 2制御信号と、 第 3制御信号とを生成する制御手段とを有す る。

この液晶表示パネル駆動装置を用いるユーザは、 自己の実施形態によ り、 液晶表示パネルの片側駆動か両側駆動か、 また H反転させるか H V 反転させるを示すモード指定信号を入力する。 このモード指定信号と、 外部のコントローラにより水平同期信号 （H S ) と垂直同期信号 （V S ) とから生成された第 4制御信号とを用いて、 出力選択部にて用いられる 第 3制御信号、 及び正極用及び負極用サンプルホールド及びバッファァ ンプ部で用いられる第 1及び第 2制御信号を生成する。 このようにして ユーザの多様な要求に対応することができる。

さらに、 サンプル ' ホールド及びバッファアンプ部を正極、 負極に分 け、 第 1及び第 2制御信号によりどちらを稼働させるか選択し、 必要の ない場合には電力消費量の多いバウファアンプの駆動を半分に抑えてい る。 さらに、 出力選択部においては、 第 3制御信号により稼働中のサン プルホールド及びバッファアンプ部の出力を液晶表示パネルのデータ線 (ソース線） に出力するようにし、 どちらも選択されない期間を設ける ことにより、 データ線を共通電圧にして、 バッファアンプでの駆動量、 よつてバッファアンプでの電力消費量を削減している。 また本発明の他の態様としては、 正極の人力ビデオ信号を第 1制御信 号 （― S P P ) に応答してサンプル及びホールドするサンプル ·ホール ド回路と、 液晶表示パネルのデータ線に電流の注人を行うことができ前 記ホールド期間中に付勢されるパッファ · アンプとを有する、 複数の正 極用サンプル · ホールド及びバッファアンプ部と、 負極の入力ビデオ信 号を第 2制御信号 （+ S P N ) に応答してサンプル及びホールドするサ ンプル · ホールド回路と、 液晶表示パネルのデータ線から電流の吸人を 行うことができホールド期間中に付势されるパッファ · アンプとを有す る、 複数の負極用サンプル · ホ一ルド及びバッファアンプ部と、 1の正 極用サンプル · ホールド及びバッファアンプ部及び 1の負極用サンプル · ホールド及びバ、ジファアンプ部を組とし、 当該組のバッファアンプの出 力を第 3制御信号 （B— S e 1 P及び N ) により選択し、 どちらも選択 されていない期間中にデータ線を共通電圧にする手段を有する出力選択 部と、 サンプリング ·パルスを生成する双方向シフト レジスタと、 液晶 表示パネルを片側駆動するか両側駆動するか、 又 H反転させるか H V反 転させるかを指定するモード指定信号と、 水平同期信号及び垂直同期信 号に応答して作成され液晶表示パネルへの出力電圧の極性を制御する第 4制御信号とから、 前記第 3制御信号と、 サンプリング · パルスを正極 用及び負極用のサンプル · ホールド及びバヅファアンプ部の先の組のい ずれかに分配するための第 5制御信号とを生成する制御手段と、 第 5制 御信号とサンプリング · パルスとから、 サンプル · ホールド回路のサン プル及びホールドのタイミングを制御する第 1及び第 2制御信号を生成 する、 複数のパルス分 S手段とを有する液晶表示パネル駆動装置である。 この態様では、 先に述べた態様における制御手段を、 制御手段とパル ス分配手段に分割したものである。 さらに本発明の他の態様としては、 正極の入力ビデオ信号を第 1制御 信号 （一 S P P ) に応答してサンプル及びホールドするサンプル ·ホー ルド回路と、 液晶表示パネルのデータ線に電流の注人を行うことができ 前記ホールド期間中に付勢されるバッファ · アンプとを有する、 複数の 正極用サンプル · ホールド及びバッファアンプ部と、 負極の入力ビデオ 信号を第 2制御信号 （+ S P N ) に応答してサンプル及びホールドする サンプル ·ホールド回路と、 液晶表示パネルのデータ線から電流の吸入 を行うことができホールド期間中に付勢されるパッファ ·アンプとを有 する、 複数の負極用サンプル ·ホールド及びバッファアンプ部と、 1の 正極用サンプル · ホールド及びバ、ジファアンプ部及び 1の負極用サンプ ル · ホールド及びバウファアンプ部を組とし、 当該組のバウファアンプ の出力を第 3制御信号 （B— S e 1 P及び N ) により選択し、 どちらも 選択されていない期間中にデータ線を共通電圧にする手段を有する出力 選択部と、 サンプリング ·パルスを生成する双方向シフト レジスタと、 液晶表示パネルを片側駆動するか両側駆動するか、 又 H反転させるか H

V反耘させるかを指定するモード指定信号と、 水平同期信号及び垂直同 期信号から、 液晶表示パネルへの出力電圧の極性を制御する第 4制御信 号と、 第 3制御信号とを生成する制御手段と、 第 4制御信号とサンプリ ング ·パルスとから、 サンプル ·ホールド回路のサンプル及びホールド のタイミングを制御する第 1及び第 2制御信号を生成する、 複数のパル ス分配手段とを有する液晶表示パネル駆動装置である。

この態様では、 外部に有するコントローラの一部をこの駆動装置に設 けた態様である。 すなわち、 水平同期信号及び垂直同期信号から先に述 ベた 2つの態様では第 4制御信号を生成するが、 この第 4制御信号を生 成する部分もこの駆動装置に設けるものである。 このようにすると、 外 部のコントローラの構成が簡単になる。 以上述べた 3つの態様においては、 正極用サンプル ·ホールド及びバ ッファアンプ部又は負極用サンプルホールド及びバッファアンプ部の各 々が、 入力ビデオ信号が人力される人力端を有し、 第 1 スィッチ信号に よりスィッチされる第 1 スィッチ手段と、 入力端が第 1 スィッチ手段の 出力端に接続され、 第 1 スイッチ信号によりスィッチされる第 2スイツ チ手段と、 一端が第 2スィッチ手段の出力端に接続され、 第 1人力ビデ ォ信号に応じて電荷を充電するためのホールドコンデンサと、 人力側が 第 2スィッチ手段の出力端に接続されたパ、ソファアンプと、 一端が第 2 スィッチ手段の人力端に接続され、 他端がバッファアンプの出力側に接 統され、 第 2スィッチ信号によりスイッチされる第 3スィッチ手段とを 有し、 第 1 スィッチ信号は、 サンプリング期間において第 1及び第 2ス イッチ手段を付勢するように変化し、 第 2スィッチ信号は、 ホールド期 間中において第 3スイツチ手段を付势するように変化するようにすると よい。 このようなサンプル · ホールド及びパウ ファアンプ部は、 高速で 正確なサンプル ·ホールドが行われる。

また、 先のホールドコンデンサには、 当該ホールドコンデンサの保持 罨圧の変化を補正する手段が接続されているいるようにすることもでき る。 このようにすれば、 より正確なサンプル · ホールドが行われる。 以上述べた液晶表示パネル駆動装置は、 液晶表示パネルにおいて用い られるのは言うまでもない。

[図面の簡単な説明]

第 1図は、 本発明の全体の概要を示す図である。

第 2図は、 本発明のソースドライパ 3を示す図である。

第 3図は、 片側駆動で H反転を行う場合を示す模式図である。

第 4図は、 片側駆動で H V反転を行う場合を示す模式図である。 -&- 第 5図は、 両側駆動で H反転を行う場合を示す模式図である。

第 6図は、 両側駆動で H V反転を行う場合を示す模式図である。

第 7図は、 シーケンサ 1 を示す図である。

第 8図は、 シーケンサ 2を示す図である。

第 9図は、 シーケンサ 1及び 2に関連する信号波形を示す図である。 第 1 0図は、 パルス制御及びバイアス制御回路 2 9を説明するための 図である。

第 1 1図は、 各モードごとの P— S e l O— E及び P— S e l O— 0 の波形図である。

第 1 2図は、 サンプリングパルス分 S3器 2 3を説明するための図であ る。

第 1 3図は、 サンプリングパルス分 E器 2 3の処理を示すための信号 波形図である。

第 1 4図は、 サンプルホールド回路及びパッファアンプ 2 5を説明す るための図である。

第 1 5図は、 サンプルホールド回路及びパッファアンプ 2 5の動作を 説 Kするための信号波形図である。

第 1 6図は、 Gショート動作を説明するための図である。

第 1 7図は、 Gショート動作の効果の 1つを説明するための図である。 これらの図面にて用いられる符合の主なものを説明しておく。

1 液晶表示パネル 3 ソースドライバ

5 ゲート ドライバ 7 コントローラ

9 D ZAコンパ一夕

2 1 双方向シフト レジスタ 2 3 サンプリングパルス分配器

2 5 サンプルホールド回路及びバッファアンプ 27 出力選択器 29 反転及びパイァス制御回路

[発钥を実施するための最良の形態]

本発明の全体を示す概略図を第 1図に示す。 液晶表示パネル 1は多数 のセル （画素数に対応） により構成されている。 すなわち、 トランジス タ 105及び液晶 （等価的にはキャパシタンス 107) と、 共通電極 1 09である。 このトランジスタ 105のゲートにはゲート線 103が接 統され、 ソースにはソース線 101が接続されている。 この共通電極 1 09は、 共通電圧 （6. 5V程度） にしてある。

ソースドライバ 3は、 液晶表示パネル 1の各セルに設けられたトラン ジスタ 105のソースに接続されており、 ゲート ドライバ 5は、 同様に トランジスタ 105のゲートに接続されている。 ゲート ドライバ 5及び ソースドライバ 3は、 外部のコントローラ 7に接続され、 また、 ソース ドライパ 3には D/ Aコンバータ 9が接続されている。

この構成の動作を説明すると、 フレーム · バッファ （図示せず） から 読み取られたディジタル · ビデオ信号は、 DZAコンバータ 9によりァ ナログ · ビデオ信号に変換される。 このアナログ信号は、 本発頃の構成 では、 RGBごとであって、 且つそれぞれにっき正極及び負極の信号を、 異なる信号線にて出力し ·、 この際にガンマ変换も行われることが好まし い。 そして生成されたアナログ · ビデオ信号はソースドライバ 3に人力 される。 また、 水平同期信号 （HS) 、 垂直同期信号 （VS) 等が入力 されるコントローラ 7は、 ソースドライバ 3及びゲート ドライバ 5の信 号出力を制御する信号を生成する。 よって、 ソースドライパ 3は、 DZ Aコンバータ 9からのアナログ · ビデオ信号を適当なタイミングで適当 なソース線 101に出力し、 ゲート ドライバ 5は適当なタイミングにて 適当なゲート線 103をアクティブにするように動作する。 それでは、 本発明の対象たるソース ♦ ドライパ 3の概略図を第 2図に 示す。 ソースドライバ 3は、 第 2図に示したとおり、 双方向シフト レジ スタ 21と、 サンプリングパルス分 S器 23と、 サンプルホールド回路 及びバッファアンプ 25と、 出力選択器 27と、 反転及びバイアス制御 回路 29とから構成される。 この 1つのソース ' ドライバは、 240個 の画素 （ 1色当たり 80偭） を担当し、 VGAのように 1色当たり 64 0 X 480画素必要なパネルについては、 8個のドライバをもって 1つ のパネルを駆動する。

双方向シフト レジスタ 21は、 スタート ' パルスを受取り、 クロック に同期して、 出力を 1つずつシフトさせていく レジスタである。 すなわ ち、 スタートパルスの後であって最初のクロックが受信されると、 出力

SPOをオンにし、 次のクロックで SP 1をオンにする、 といったよう に動作する。 双方向でなければならないのは、 両側駆動を行う可能性が あるからである。 すなわち、 シフトさせる方向が 2通り生じるのである。 この出力 SPn (nは一般化するためのもの） をサンプリングパルスと し、 このサンプリングパルスと後に説明する反転及びバイアス制御回路 29からの出力により、 適切なタイミングにて適切な極性でもって液晶 表示パネル 1のソース線 101を駆動する。

それでは、 ソースドライバ 3の動作の制御を行う反転及びバイアス制 御回路 29の説明を行う。 この反転及びパイァス制御回路 29には、 入 力として P— Se l O、 P_S e 1 1、 Mo d e l、 Mo d e 2、 G S M信号が入力される。 この P— Se 10及び P— Se 1 1信号は、 外部 のコントローラ 7 (第 1図） によって生成されるものである。 また、 M o d e 1及び Mo d e 2信号は、 2ビッ 卜信号ということで、 液晶表示 パネルを片側駆動するか両側駆動するか、 又は H反転駆動するか、 HV 反転駆動するかを指定するための信号である。 例えば、 Mo d e l信号 が 0、 Mo d e 2信号が同じく 0を示す時、 総称して Mo d e Aとし、 片側駆動であって H反転を行うという意味とする （第 3図） 。 また、 M o d e 1信号が 0、 Mo d e信号が 1 を示す場合、 総称して Mo d e B とし、 片側駆動であって HV反転を行うという意味とする （第 4図） 。 さらに、 両側駆動である場合には、 両側に設けられたソース ドライバ 3 毎にモードを指定する。 例えば、 上側が Mo d e Aであって、 下側も M o d e Aを示している場合には、 第 5図に示したように両側駆動であつ て H反転を行うという意味である。 また、 上側が Mo d e Aであって、 下側が Mo d e 1信号が 1、 Mo d e 2信号が 0の総称 Mo d e Cであ る場合には、 両側駆動であって HV反転を行うことを意味する （第 6図）

。 G SM信号は、 後に述べるソースドライバ 3の消費電力を軽减する手 法を用いるか否かを選択するための信号である。

まず、 外部のコントローラ 7において生成される P— S e 1 0及び P — S e l l信号をどのように生成するかを説明する。 この P— S e 1 0 及び P— S e 1 1信号は、 第 7図及び第 8図に示す状態遷移に従う 2つ のシーケンサによって生成される。 第 7図のシーケンサは、 リセッ トさ れると状態 P— S e 1 が状態 00に変化する。 この状態 P— S e 1 は、 最初のビッ 卜が P_S e 1 0信号を表し、 次のビッ トが P— S e 1 1信 号を表す。 そして、 水平同期信号 <H S) がアサートされ （― H Sとな る） 、 第 8図に示すシーケンサの状態 I n i t— Pが状態 0 1 1でない 場合 （ ！ =は≠の意味） には、 シーケンサは状態 1 0に変化する。 よつ て、 P— S e 1 0信号が 1 に変化する。 状態 00で、 状態 I n i t— P が状態 0 1 1 であり、 H Sがアサートされると、 状態は 0 1 に変化する。 よって、 P— S e 1 1信号が 1 に変化する。 状態 00ではこの 2つ以外 の変化が生じても状態 00から変化しない。 状態 1 0では、 H Sがアサ 一トされている間は状態は変化しないが、 H Sのアサートが終了すると 状態は 1 1に変化する。 よって、 P— S e 1 1信号も 1 に変化する。 状 態 1 1で、 I n i t—Pが状態 1 00であって、 再度 H Sがアサ一トさ れると、 状態は 1 0に戻る。 よって P— S e l l は 0となる。 また、 I n i t— Pが状態 1 00でなく、 且つ再度 H Sがアサ一卜されると、 状 態は 0 1 に変化する。 よって、 P— S e 1 0は 0に変化する。 それ以外 の場合には状態 1 1から変化しない。 さらに、 先にアサートされた H S が元に戻ると、 状態 0 1 は状態 00に遷移する。 よって、 P— S e 1 1 も 0に変化する。 それ以外は、 状態 0 1 に留まる。 このようにして、 P — S e 1 0及び P— S e 1 1信号は変化する。

続いて第 8図も説明する。 リセッ トされると状態 I n i t—Pは状態

000に変化し、 垂直同期信号 （VS) がアサート （― VSとなる） ま で、 この状態 000に留まる。 V Sがアサートされると状態は 1 00に 変化し、 状態 P— S e 1 が状態 00又は （ttで表す） 状態 1 1である間 は、 状態 1 00のままである （P— S e 1 0信号が 0で且つ P— S e 1 1信号が 0、 又は P— S e 1 0信号が 1 で且つ P— S e 1 1信号も 1で ある場合）。 しかし、 状態 P— S e 1 が 1 0又は 0 1である場合 （P_ S e 1 0信号が 0で且つ P— S e 1 1信号が 1、 又は P— S e 1 0信号 が 1で且つ P— S e 1 1信号が 0である場合） には、 状態 1 1 0に変化 する。 この状態 1 1 0で V Sがアサートされたままであれば状態は変化 しないが、 V Sのアサートが終了した場合には、 状態 1 1 1 に変化する。 状態 1 1 1では、 V Sがアサートされない間は状態変化は生じないが、 V Sが再度アサートされた場合には、 状態 0 1 1 に変化する。 この状態 0 1 1 は状態 1 00と同様の変化をする。 よって、 状態 P— S e 1 が状 態 00又は状態 1 1である間は状態変化はなく、 状態 P— S e 1 が 1 0 又は 0 1である場合は状態 00 1 に変化する。 状態 00 1で VSが変化 しない間は状態変化はないが、 VSのアサートが終了すると状態 000 に戻る。

以上のような状態変化を実際の信号の波形で見ると第 9図のようにな る。 この波形図は、 V Sが 2回アサートされる周期を 2段にして示して いる。 先のシーケンサの状態遷移を示す第 7図及び第 8図を参照すれば、 その波形は先の説明のとおりであることがわかるので詳細な説明は省略 する。 但し、 2段目の V Sが 2回目にアサートされ、 HSがアサートさ れた後に P— S e 1 1のみ 1に変化している波形があるが、 これは、 H 反転でも HV反転でも同一ピクセルに対し V S 1周期ごとに異なる極性 の鼋圧を与えなければならないことから生じるものである。 なお、 以上 のシーケンサが正常に動作するためには V Sがアサートされた後、 HS がアサ一トされる条件が必要である。

以上反転及びバイアス制御回路 29に入力される信号の説明をしたが、 次にこの反転及びバイアス制御回路 29での処理を第 10図に示す。 先 に説明した人力信号は左側から入力され、 出力は右側に示されている。 個々の回路は当業者には周知のものの組み合わせに当たるため詳細には 述べないが、 1 1 1で示す回路はアナログ · スィッチを示す。 例えば、 Pチャネル FETと Nチャネル F ETを組み合わせた回路であり、 また そのいずれかでも構成することができる。

出力信号を上から説明すると、 +B i a s P— E, -B i a s N_E, +B i a s P— 0, -B i a s N— 0は、 第 2図に示すパイァス制御信 号であり、 サンプルホールド回路及びパッファアンプ 25に人力される。 この + B i a s P— E及び +B i a s P— 0は、 後に述べる正極用のサ ンプルホールド及びバッファァンプ部のバ ファアンプをアクティブに する信号であり、 Eと 0の差異はそのバ、リファアンプの接統されている 出力選択部 27に付された符合 （SOから S239まで） の数字が偶数 であれば +B i a s P— Eが入力されることを示し、 数字が奇数であれ ば + B i a s P— 0が人力されることを示す。 これらの信号は、 カレン トミラーを用いたバイアス制御部によ り生成される。 同様に、 一 B i a sN— E, - B i asN— Oは、 負極用サンプルホールド及びバッファ ァンプ部のバヅファアンプをアクティブにする信号である。

また、 P— S e 10— 0及び P— S e 10— Eは、 第 2図のパルス制 御信号であり、 サンプリングパルス分 器 23に人力される。 この信号 は双方向シフ卜 レジスタ 21により生成されたサンプリングパルスを分 配する先を指定するための信号である。 Eと 0の差異は、 先に述べたの と同様であり、 後に詳細に説明する。 これら信号の各モード時の信号波 形を第 1 1図に示す。

残余の信号は第 2図の出力制御信号であり、 出力選択器 27に入力さ れる。 GSho r t信号は、 GSM信号によって省電力モードが指定さ れた場合の省電力を制御するための信号である。 また、 一 B— Se l— E_P, - B_S e 1 _0_P, +B— Se l— E— N, + B_S e 1 — O— Nは、 出力選択器 27の出力選択の制御に用いられる。 すなわち、

- B_S e 1 _E_P, - B_S e 1— O— Pがアクティブにされると 正極用のバッファアンプからの出力が液晶表示パネルに出力される。 ま た、 +B— Se l— E— N, + B— S e 1— 0— Nがアクティブの状態 にされると負極用のバッファアンプからの出力が液晶表示パネルに出力 される。 Eと 0の差異は先の述べたのと同様である。

ここまでで、 第 2図に示したサンプリングパルス分 S器 23への入力 信号まで説明することができた。 そこで次にサンプリングパルス分配器 23の説明を第 12図を用いて行う。 双方向シフト レジスタ 21からの 出力は、 各々 3つの部分 Dnに分 S3される。 この Dnの nが奇数であれ ば、 先に説明した P— S e 10— 0が部分 Dnに人力される。 また、 n が偶数であれば P— S e 10— Eが部分 Dnに人力される。 各 Dnは、 2つの出力を生成する。 すなわち、 一 SPPと + SPNである。 この一 SPPと + SPNのサフィックスは、 出力先の担当色とその番号である。 各 D nの構成は点線内に記載されているが、 当業者には周知の素子を用 いたものでありこれ以上述べない。 なお、 +P— S e l Oは、 P— S e 1 0— 0又は P_S e 1 0— Eであり、 一 P— S e 1 0は + P— S e 1

0の逆極性の信号である。

このようにサンプリングパルス分 S器 23での処理を波形図で表すと、 第 1 3図のようになる。 第 1 1図に示したように、 各モード指定により P— Se 1 0— E及び P— Se 1 0—0は異なるが、 P— S e 1 0— E 又は P— Se l O— 0が、 （ a) に示したような波形を形成し、 また双 方向シフト レジスタ 21からのサンプリングパルスが （ b ) のようにな ると、 出力は （c ) 及び （d) のようになる。 すなわち、 P— S e l O — E又は P— Se 10— 0が 1である場合には、 サンプリングパルスの タイミング及び期間にて +SPNがアクティブになる。 P— S e 1 0— E又は P— S e 1 0— 0が 1である期間、 一 S P Pは非アクティブな状 態にされる。 また、 P— Se l O— E又は P— S e l O— 0が 0である 場合には、 サンプリングパルスのタイミング及び期間にて一 S P Pがァ クティブになる。 P— S e 10— E又は P— S e 10—0が 0である期 間、 + S P Nは非アクティブな状態にされる。 このように、 P— Se l 0— E又は P— S e l 0— 0の変化に伴い + SPN及び— SPPはァク ティブの期間が変化する。

次に、 サンプルホールド回路及びバッファアンプ 25及び出力選択器 27の構成を第 14図に示す。 サンプルホールド回路及びバッファアン プ 25は、 正極用サンプルホールド及びバッファアンプ部 41 と、 負極 用サンプルホールド及びバッファアンプ部 43とに分けることができる。 まず、 正極用サンプルホールド及びバッファアンプ部 41は、 一 SPP にゲー卜が接続ざれた 2つの Pチャネル F ET 51及び 53と、 一 B— S e 1 Pにゲー卜が接続された Pチャネル F ET 55を有し、 それらは T字型に接続されている。 Pチャネル FET53の出力側にはサンプリ ングした電圧を保持するためのホールドコンデンサ 63が接続されてお り、 さらにバッファアンプ 59も接続されている。 このバッファアンプ

59は、 電流の吐き出し （チャージ， 注入） のみを行う。 バッファアン プ 59の電源部分にはバイアス用 Nチャネル F ET 57が接銃されてお り、 この F E T 57のゲートには + B i a s Pが接続されている。 さら に、 ホールドコンデンサ 63には、 補正回路である Pチャネル FET 6 1が接統され、 +CMP P補正信号の電圧により、 サンプル用スィッチ がオンからオフに切り替わる瞬間に、 スイッチのゲート · ソース間容量 によりホールドコンデンサに保持した電圧が変化するのを補正する。 また負極用サンプルホールド及びバッファアンプ部 43は、 + SPN がゲー卜に接続された Nチャネル FET 65及び 67と、 +B_Se 1 Nにゲートが接続された Nチャネル FET 69を有し、 それらもまた T 字型に接较されている。 Nチャネル F E T 67の出力側にはホールドコ ンデンサ 77が接続され、 バ、ソファアンプ 73 接続されている。 この バッファアンプ 73は電流の吸い込み （デイスチャージ、 吸人） のみを 行う。 バッファアンプ 73の電源部分にはバイアス用 Pチャネル F ET 71が接続され、 この F E T 71は一 B i a s Nに接続されている。 さ らに、 ホールドコンデンサ 77は、 正極用のものと同様に— CMPN補 正信号により制御される補正回路 75に接続されている。

次に、 出力選択器 27の構成を述べる。 バッファアンプ 59の出力は、 FET55のゲートに入力された信号である一 B— Se 1 Pが同じくゲ ートに人力された Pチャネル F ET 79と、 FET 69のゲートに入力 された信号である + B— Se l Nが同じく ゲートに入力された Nチヤネ ル FET81と、 GSho r t信号がゲートに接続された、 Gショート 用 Nチャネル FET83にて構成される。

まず、 正極用も負極用もサンプルホールド回路はほぼ構成も同様であ るから、 サンプルホールド回路の動作を正極用を例に簡単に説明してお く。 サンプルホールド回路は、 通常サンプリングを行う期間と、 そのサ ンプリングした電圧を保持する期間がある。 FET51及び 53は、 一 SPPによりアクティブにされている間、 入力信号である + V i nを通 し、 ホールドコンデンサ 63に電荷をチャージし、 サンプリングを行う。 このホールドコンデンサ 63の容量がこのサンプルホールド回路の速度 を左右する。 すなわち、 少ない容量の方が動作が高速である。 この間、

FET55は一 B— Se I Pによりオフされている。 サンプリングを行 う期間 （F ET 51及び 53がオンされている期間） は、 このサンプル ホールド回路及びバッファアンプ 25の担当する画素についてのアナ口 グ - ビデオ信号が入力されている期間のみである。 そして、 サンプリン グ期間が終わり、 ホールド期間が始まると、 FET55はオンされ、 F

ET51及び 53はオフされる。 これによ り、 入力信号 +V i nはホー ルドコンデンサ 63まで届かなくなる。 また、 パ、クファアンプ 59の出 力は FET55がオンされるため、 FET51及び FET53の接統点 まで届く ようになる。 よって、 バッファアンプ 59の人力及び出力、 そ して F ET 51及び 53の接続点が同一電位になり、 +V i nからの雑 音がバッファアンプの出力まで届かない。 よって、 ホールドコンデンサ 63に保持された電圧がそのまま正確に出力されるようになる。 より詳 しい内容は、 特願平 6— 322957号に記載されている。

ではこのことを踏まえて第 15図の波形を見ながら第 14図の構成の 動作を説明する。 サンプリングパルス分配器 23により生成された + S

P N ( f ) は、 アクティブになるとその時の負極ビデオ人力— V i nを -1S- サンプリングする。 よって、 サンプリング期間なので一 B i a s N (h) はオンされず、 バッファアンプ 73も稼働しない。 また、 +B— Se l N (b) もアクティブにならないので、 FET69はオフされ、 出力選 択用 FET81もオフされるので、 負極用サンプルホールド及びバヅフ ァアンプ 43は出力しない。 なお、 サンプリング中はホールドコンデン サ 77の電位を補正する必要はないので、 一 CMPN ( g ) もァクティ ブにはならない。 これに対して、 正極用サンプルホールド及びバッファ アンプ 41は、 ホールド期間中であり、 一 SPP ( c ) はオフのままで、 一 B— S e 1 P (a) はオンに変化する。 よって、 FET51及び 53 はオフのままで、 出力選択用 FET 79はオンされる。 また + B i a s

P ( e ) はアクティブになるので、 バッファアンプ 59は稼働中となり、 ホールドコンデンサ 63に保持された電圧が出力される。 バッファアン プ 59は電流の吐き出しのみを行う。 なお、 補正信号 +CMPP ( d ) もオンとなり、 電圧の補正を行う。

ここで一 B— Se l P (a) と + B— Se l N (b) は同時に立ち下 がることはない。 これは、 先に説 ¾した G SMがオンにされ、 省電力モ 一ドが選択された場合には、 それらの信号の立ち下がり時間のずれの間、 GSho r t ( i ) がアクティブになり、 FET83がオンになるので、 ソース線を共通電圧に接続する。 このことは後に説明する。 正極及び負 極のバヅファアンプの出力はどちらも選択されていない期間があること になり、 この時 V o u t線は H i Z状態になる。 そして、 FET83に よりソース線を共通電圧にする。

そして今度は正極ビデオ入力 + V i nをサンプルするように、 サンプ リングパルス分 S器 23により生成された— SPP (c) は図示のタイ ミング及び期間アクティブになる。 この間に電荷をホールドコンデンサ

63に蓄積する。 このサンプリング期間中は、 +B i as P ( e ) はォ フにされ、 バッファアンプ 59は稼働しない。 また、 一 B— Se l P ( a) はオフの状態であるので、 FET55及び 79はオフとなり、 出力 は選択されない。 なお、 サンプリング期間中は補正する必要がないので + CMPP ( d ) はアクティブにならない。 この間、 負極用サンプルホ 一ルド及びバッファアンプ部 43はホールド期間にあたる。 よって、 一

B i a s N (h) をアクティブにしてバッファアンプ 73を稼働させ、 + B_S e 1 N (b ) で出力を選択し、 ホールドコンデンサ 77に保持 した電圧を液晶表示パネルのソース線 （Vo u t ) に出力する。 この時、 バッファアンプ 73は電流の吸い込みを行う。 なお、 ホールドコンデン サ 73の電圧を補正するために、 一 CMPN ( g ) はオンされる。

このような繰り返しにより、 サンプル ， ホールド動作、 及び出力選択、 G S h o r t信号による Gショ一卜動作を行う。 この Gショート動作は、 先に述べたようにソース線 （Vou t, データ線ともいう） を、 いずれ も選択されない状態にて共通電圧に接続する動作である。 このような動 作をするとなぜ省電力となるのであろうか。 これは、 第 16図に示すよ うに従来一 6 V (- V c c ) から + 6V ( + V c c ) まで変化させる場 合や、 +6Vから一 6Vまで変化させる場合にはそのまま 12V分駆動 していたのに対し、 Gショート動作により、 0 \1 1 線は （； 0111111 ( 対向電極の電圧） にショートされるので、 そのバッファアンプの駆動分 が不要になるためである。 よって、 +方向に駆動しなければならない場 合には V c o mmを超えた分について駆動し、 —方向に駆動しなければ ならない場合にも V c o mmを下回る分について駆動すればよい。 この ようにすると消費電力は従来のほぼ 2分の 1になる。 この効果は H反転 でも HV反転でも得ることができる。 さらに、 HV反転を行っている場 合には、 第 17図に示すように液晶表示パネル上で局所的に電荷が打ち 消し合う効果もあり、 共通電極に出入りする電荷も少なくなるという効 果もある。 この第 1 7図では、 Gショート動作を行っている F E T 8 3 がオンとなっている状態を示したものである。

以上の構成により、 ユーザの選択する駆動方式に合わせた構成を容易 に行うことができ、 また消費電力も大幅に減少させることができたわけ であるが、 上述の構成は一例に過ぎず、 様々な変更をすることができる。 すなわち、 外部のコン卜ローラ 7の機能はこのソースドライバ 3とは別 に設けてあるが、 このソースドライパ 3内に設けることもできる。 この ようにすると入力信号が簡単になるが、 ソースドライバ 3は通常 1つで は 1枚の液晶表示パネルを構成できないので、 回路の重複を生じる。 ま た、 第 1 0図に示した論理回路は他の構成にても実施可能であり、 それ は当業者には周知のものである。 さらに、 第 7図及び第 8図に示したシ 一ケンサも同様である。

[産業上の利用可能性]

以上のように、 H反転及び H V反転を可能にし、 また片側駆動及び両 側駆動を可能にする液晶表示パネル駆動装置を提供することができた。 また、 アナログ L C Dドライバにおける消費電力を减少させることも できた。

Claims

請求の範囲

1 . 正極の人力ビデオ信号を第 1制御信号に応答してサンプル及びホー ルドするサンプル ·ホールド回路と、 液晶表示パネルのデータ線に電流 の注人を行うことができ前記ホールド期間中に付勢されるバウファ ·ァ ンプとを有する、 複数の正極用サンプル · ホールド及びバッファアンプ 部と、

負極の入力ビデオ信号を第 2制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線から 電流の吸入を行うことができ前記ホールド期間中に付势されるパッファ アンプとを有する、 複数の負極用サンプル · ホールド及びバウファアン プ部と、

1の前記正極用サンプル ·ホールド及びバッファアンプ部及び 1の前 記負極用サンプル ' ホールド及びバッファアンプ部を組とし、 当該組の パッファアンプの出力を第 3制御信号により選択し、 どちらも選択され ていない期間中に前記データ線を共通電圧にする'手段を有する出力選択 部と、

サンプリング ·パルスを生成する双方向シフ卜 レジスタと、 前記液晶表示パネルを片側駆動するか両側駆動するか、 又 H反転させ るか H V反転させるかを指定するモード指定信号と、 水平同期信号及び 垂直同期信号に応答して作成され前記液晶表示パネルへの出力電圧の極 性を制御する第 4制御信号と、 前記サンプリング ·パルスとから、 前記 サンプル · ホールド回路のサンプル及びホールドのタイミングを制御す る前記第 1及び第 2制御信号と、 前記第 3制御信号とを生成する制御手 段と を有する液晶表示パネル駆動装置。

2 . 正極の人力ビデオ信号を第 1制御信号に応答してサンプル及びホー ルドするサンプル ·ホールド回路と、 液晶表示パネルのデータ線に電流 の注人を行うことができ前記ホールド期間中に付势されるバッファ · ァ ンプとを有する、 複数の正極用サンプル · ホールド及びバ、ジファアンプ 部と、

負極の入力ビデオ信号を第 2制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線から 電流の吸入を行うことができ前記ホールド期間中に付势されるパッファ · アンプとを有する、 複数の負極用サンプル · ホールド及びバッファアン プ部と、

1の前記正極用サンプル · ホールド及びパッファアンプ部及び 1の前 記負極用サンプル ·ホールド及びバッファアンプ部を組とし、 当該組の バッファアンプの出力を第 3制御信号により選択し、 どちらも選択され ていない期間中に前記データ線を共通電圧にする手段を有する出力選択 部と、

サンプリング ·パルスを生成する双方向シフ 卜 レジスタと、

前記液晶表示パネルを片側駆動するか両側駆動するか、 又 H反転させ るか H V反転させるかを指定するモード指定信号と、 水平同期信号及び 垂直同期信号に応答して作成され前記液晶表示パネルへの出力電圧の極 性を制御する第 4制御信号とから、 前記第 3制御信号と、 前記サンプリ ング ·パルスを前記正極用及び前記負極用のサンプル · ホールド及びパ ッファアンプ部の前記組のいずれかに分配するための第 5制御信号とを 生成する制御手段と、

前記第 5制御信号と前記サンプリング ·パルスとから、 前記サンプル · ホールド回路のサンプル及びホールドのタイミングを制御する前記第 1 及び第 2制御信号を生成する、 複数のパルス分 S手段と

を有する液晶表示パネル駆動装置。

3 . 正極の人力ビデオ信号を第 1制御信号に応答してサンプル及びホー ルドするサンプル ·ホールド回路と、 液晶表示パネルのデータ線に電流 の注入を行うことができ前記ホールド期間中に付势されるバッファ · ァ ンプとを有する、 複数の正極用サンプル ·ホールド及びバウファアンプ 部と、

負極の人力ビデオ信号を第 2制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線から 電流の吸入を行うことができ前記ホールド期間中に付势されるバッファ · アンプとを有する、 複数の負極用サンプル · ホールド及びバッファアン プ部と、

1の前記正極用サンプル · ホールド及びバッファアンプ部及び 1の前 記負極用サンプル · ホールド及びバウファアンプ部を祖とし、 当該組の バッファアンプの出力を第 3制御信号により選択し、 どちらも選択され ていない期間中に前記データ線を共通電圧にする手段を有する出力選択 部と、

サンプリング ·パルスを生成する双方向シフト レジスタと、

前記液晶表示パネルを片側駆動するか両側駆動するか、 又 H反転させ るか H V反転させるかを指定するモード指定信号と、 水平同期信号及び 垂直同期信号から、 前記液晶表示パネルへの出力電圧の極性を制御する 第 4制御信号と、 前記第 3制御信号とを生成する制御手段と、

前記第 4制御信号と前記サンプリング ·パルスとから、 前記サンプル · ホールド回路のサンプル及びホールドのタイミングを制御する前記第 1 及び第 2制御信号を生成する、 複数のパルス分配手段と

を有する液晶表示パネル駆動装置。

.

4 . 前記正極用サンプル · ホールド及びバッファアンプ部又は前記負極 用サンプルホールド及びパヅファアンプ部の各々が、

前記人力ビデオ信号が入力される人力端を有し、 第 1 スィッチ信号に よりスィ 'クチされる第 1 スィッチ手段と、

入力端が前記第 1 スィッチ手段の出力端に接続され、 前記第 1 スイツ チ信号によりスィッチされる第 2スィッチ手段と、

一端が前記第 2スィッチ手段の出力端に接続され、 前記第 1入力ビデ ォ信号に応じて電荷を充電するためのホールドコンデンサと、

入力側が前記第 2スィッチ手段の出力端に接続されたバッファアンプ と、

一端が前記第 2スィッチ手段の入力端に接続され、 他端が前記バッフ ァアンプの出力側に接蜣され、 第 2スィッチ信号によりスィッチされる 第 3スィッチ手段と

を有し、

前記第 1 スィッチ信号は、 サンプリング期間において前記第 1及び第 2スィッチ手段を付势するように変化し、 前記第 2スィッチ信号は、 ホ ールド期間中において前記第 3スィッチ手段を付勢するように変化する ことを特徴とする請求項 1乃至 3のいずれか記載の液晶表示パネル駆動 装置。

5 . 前記ホールドコンデンサには、 当該ホールドコンデンサの保持電圧 の変化を補正する手段が接続されていることを特徴とする請求項 4記載 の液晶表示パネル駆動装置。

6 . 液晶表示パネルと、

液晶表示パネル駆動装置であつて、

正極の入力ビデオ信号を第 1制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線に鼋 流の注入を行うことができ前記ホールド期間中に付势されるバッファ · アンプとを有する、 複数の正極用サンプル · ホールド及びバヅファアン プ部と、

負極の人力ビデオ信号を第 2制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線から 電流の吸入を行うことができ前記ホールド期間中に付勢されるバッファ アンプとを有する、 複数の負極用サンプル · ホールド及びパッファアン プ部と、

1の前記正極用サンプル · ホールド及びバッファアンプ部及び 1の前 記負極用サンプル · ホールド及びバッファアンプ部を組とし、 当該組の バッファアンプの出力を第 3制御信号により選択し、 どちらも選択され ていない期間中に前記データ線を共通電圧にする手段を有する出力選択 部と、

サンプリング · パルスを生成する双方向シフ ト レジスタと、 前記液晶表示パネルを片側駆動するか両側駆動するか、 又 H反転させ るか H V反転させるかを指定するモード指定信号と、 水平同期信号及び 垂直同期信号に応答して作成され前記液晶表示パネルへの出力電圧の極 性を制御する第 4制御信号と、 前記サンプリング · パルスとから、 前記 サンプル， ホールド回路のサンプル及びホールドのタイミングを制御す る前記第 1及び第 2制御信号と、 前記第 3制御信号とを生成する制御手 段と を有する液晶表示パネル駆動装置と

を有する液晶表示装置。

7 . 液晶表示パネルと、

液晶表示パネル駆動装置であって、

正極の入力ビデオ信号を第 1制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線に電 流の注入を行うことができ前記ホールド期間中に付势されるバッファ · アンプとを有する、 複数の正極用サンプル · ホールド及びバヅファアン プ部と、

負極の入力ビデオ信号を第 2制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線から 電流の吸入を行うことができ前記ホールド期間中に付势されるバッファ · アンプとを有する、 複数の負極用サンプル · ホールド及びバッファアン プ部と、

1の前記正極用サンプル ·ホールド及びバッファアンプ部及び 1の前 記負極用サンプル · ホールド及びパッファアンプ部を組とし、 当該組の バッファアンプの出力を第 3制御信号により選択し、 どちらも選択され ていない期間中に前記データ線を共通電圧にする手段を有する出力選択 部と、

サンプリング ·パルスを生成する双方向シフ ト レジスタと、

前記液晶表示パネルを片側駆動するか両側駆動するか、 又 H反転させ るか H V反転させるかを指定するモード指定信号と、 水平同期信号及び 垂直同期信号に応答して作成され前記液晶表示パネルへの出力電圧の極 性を制御する第 4制御信号とから、 前記第 3制御信号と、 前記サンプリ ング ·パルスを前記正極用及び前記負極用のサンプル ·ホールド及びパ ッファアンプ部の前記組のいずれかに分 Sするための第 5制御信号とを 生成する制御手段と、

前記第 5制御信号と前記サンプリング · パルスとから、 前記サンプル · ホールド回路のサンプル及びホールドのタイミングを制御する前記第 1 及び第 2制御信号を生成する、 複数のパルス分配手段と

を有する液晶表示パネル駆動装置と

を有する液晶表示装置。

8 . 液晶表示パネルと、

液晶表示パネル駆動装置であって、

正極の入力ビデオ信号を第 1制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線に電 流の注入を行うことができ前記ホールド期間中に付勢されるバッファ · アンプとを有する、 複数の正極用サンプル · ホールド及びバヅファアン プ部と、

負極の入力ビデオ信号を第 2制御信号に応答してサンプル及びホール ドするサンプル · ホールド回路と、 前記液晶表示パネルのデータ線から 電流の吸入を行うことができ前記ホールド期間中に付势されるパッファ · アンプとを有する、 複数の負極用サンプル · ホールド及びバッファアン プ部と、

1の前記正極用サンプル ·ホールド及びバッファアンプ部及び 1の前 記負極用サンプル · ホールド及びバッファアンプ部を組とし、 当該組の バッファアンプの出力を第 3制御信号により選択し、 どちらも選択され ていない期間中に前記データ線を共通電圧にする手段を有する出力選択 部と、

サンプリング · パルスを生成する双方向シフト レジスタと、 前記液晶表示パネルを片側駆動するか両側駆動するか、 又 H反転させ るか H V反転させるかを指定するモード指定信号と、 水平同期信号及び 垂直同期信号から、 前記液晶表示パネルへの出力電圧の極性を制御する 第 4制御信号と、 前記第 3制御信号とを生成する制御手段と、

前記第 4制御信号と前記サンプリング ·パルスとから、 前記サンプル · ホールド回路のサンプル及びホールドのタイミングを制御する前記第 1 及び第 2制御信号を生成する、 複数のパルス分 S手段と

を有する液晶表示パネル駆動装置と

を有する液晶表示装置。