[go: up one dir, main page]

WO1992002080A1 - Clock regenerating circuit - Google Patents

Clock regenerating circuit Download PDF

Info

Publication number
WO1992002080A1
WO1992002080A1 PCT/JP1991/000953 JP9100953W WO9202080A1 WO 1992002080 A1 WO1992002080 A1 WO 1992002080A1 JP 9100953 W JP9100953 W JP 9100953W WO 9202080 A1 WO9202080 A1 WO 9202080A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
lpf
clock
controlled oscillator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1991/000953
Other languages
English (en)
French (fr)
Inventor
Kazunori Yamate
Keiichi Danmoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to EP91913067A priority Critical patent/EP0493607B1/en
Priority to DE69124965T priority patent/DE69124965T2/de
Publication of WO1992002080A1 publication Critical patent/WO1992002080A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1676Time-division multiplex with pulse-position, pulse-interval, or pulse-width modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/82Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822Digital/analogue converters with intermediate conversion to time interval using pulse width modulation

Definitions

  • the present invention relates to a PWM method for improving a signal-to-noise ratio (SZN) of a pulse width modulation (hereinafter, referred to as PWM) type digital-to-analog (DZA) converter. This is related to the D / A converter's quick recovery circuit.
  • SZN signal-to-noise ratio
  • DZA digital-to-analog
  • the clock fundamental wave for the PWM DZA converter is divided by the ⁇ ⁇ ⁇ frequency division of the clock fundamental wave for the PWM DZA converter (where n is an integer). ),
  • the output signal waveform will be the time domain waveform shown in Fig. 2 when an unnecessary spectrum occurs.
  • Fig. 2 (a) is a waveform diagram of only the fundamental wave for the PWM DZA converter
  • Fig. 2 (b) is the 1Z2 divided output mixed into the fundamental wave. The waveform diagram at the time when the frequency domain in Fig. 1 was changed to the time domain.
  • Fig. 3 (a) If you pass through a fan as shown in Fig. 3 (a) (this pump returns feedback to the input and output of the inverter in the open-circuit circuit).
  • the waveform in the logic circuit is the same as that shown in Fig. 3 (b) when only the fundamental wave shown in Fig. 2 (a) is input.
  • the fundamental wave shown in Fig. 3 (b) and the 1Z2 frequency are input, the result is as shown in Fig. 3 (c). That is, in FIG. 3 (c), jitter has occurred, and as shown in the above-mentioned literature, noise has occurred. Will increase.
  • Fig. 4 shows an example of a doubling circuit using a PLL.
  • the input signal V in is the input terminal 3 1 good Ri to the phase comparator 3 2, or divider (iota Zeta eta) 3 output of 5 to phase ratio ⁇ 3 2 Entered.
  • the output of the phase comparator 32 is input to a low-pass fin- olator (LPF) 33.
  • the oscillation frequency of the voltage-controlled oscillator (VCO) (CR type) 34 is controlled by the output of LPF 33. Controlled.
  • the output of this VC034 is output from terminal 36 as a clock (fp).
  • V i A sin ( ⁇ i mein t + ⁇ (t)) ⁇ (1)
  • A amplitude
  • ⁇ ⁇ ⁇ input signal frequency
  • the output signal output from the divider 35 is V.
  • V o u t ⁇ B jcos (j ⁇ ⁇ i. T + (t)) (2)
  • phase comparator 3 2 As the output of the frequency divider 35, a harmonic that is an integral multiple of ⁇ ⁇ ⁇ is generally generated because a sine wave output cannot be obtained.
  • the output of the phase comparator 3 2 in order was Ru been found have use is the multipliers to the phase comparator 3 2 V in x V. It can be expressed by ut . Therefore, set the output of phase comparator 32 to V. given that,
  • V c A sin (6 in t + 0 (t)) ' ⁇ B j cos (j ⁇ , n t + ⁇ i (t))
  • V c A sin ( ⁇ i n t + ⁇ (t)) ⁇ B icos ( ⁇ i n t + ⁇ i (t))
  • V c [sin ⁇ 2 ⁇ ⁇ n t + ⁇ (t) + ⁇ ⁇ (t) ⁇ + si ⁇ ⁇ (t)- ⁇ ! (t) ⁇ )
  • a lead-lag type LPF is used as the LPF in order to ensure the fast-pull-in position characteristic of the PLL characteristic.
  • the signal is input.
  • C one R-shaped VC 0 3 4 of output, amplitude Les Bell of the be wa Chi output clock locked f P n ⁇ fi n is at the very large can have state, f in xl, finx 2, fin 3 f in xj of unnecessary scan Bae click door ram is that Re manifested.
  • the present invention has been made to solve the above problems, and has as its object to provide a mouthpiece regeneration circuit for removing unnecessary spectra. .
  • the clock reproduction unit of the PWM type D / A converter includes a first clock reproduction unit and a second clock reproduction unit.
  • the first clock regeneration unit is equipped with a voltage-controlled oscillator (VC0) using a crystal, and the crystal VCO when the clock frequency for the PWM D / A converter is fp is Clock playback is performed with fpZn (n is an integer).
  • the output of this crystal VCO (first clock regeneration unit) is used as the input of the second clock regeneration unit.
  • the second click lock reproduction unit resistor one displacement of this - in (R C-shaped) VCO, Ri Contact oscillates at f P, f P / n ( n is an integer) have ⁇ the frequency of the It is a doubling.
  • the second clock reproducing unit is composed of a comparator, a loop filter, an R-C type VCO, and an n (n is an integer) frequency divider. ing .
  • the loop filter has a two-stage configuration.
  • the second-stage filter is a filter that determines the characteristics of a lead-lag type PLL.
  • door La-up frequency is that has been selected in (f P / n) xk ( k is an integer).
  • the order of the filters in the first and second stages may be reversed. Unnecessary spectrum generated by the ⁇ divider and further generated by the phase comparator can be removed by the first-stage LPF or trap circuit. 2 of click lock reproduction unit by Ri in the click-locking of the resulting been Ru f P unnecessary scan Bae click door La-time high not f P-containing or not the name purity click lock is obtained, et al. As a result, the S / N of the PWM DZA converter can be improved.
  • the first clock regeneration unit does not need to use a crystal for the input to form VC0 with respect to the input. No ram occurs.
  • the VCO follows the control voltage obtained from the phase comparator and LPF.
  • the LPF is composed of a first filter and a second LPF. In the first filter, first, one is more than the second LPF. or even introduce the LPF Do not Let 's that can at frequencies above the cut-off frequency is high Ku or f P Z n is sufficiently removed, was or, in a second unnecessary vinegar Bae click bet As shown in Eq.
  • Fig. 1 is a clock spectrum diagram when the clock jitter is caused by bow I
  • Fig. 2 is the time domain waveform diagram of Fig. 1.
  • A) is the time-domain waveform of only the clock fundamental wave
  • (b) is the time-domain waveform when the frequency divider is mixed
  • Fig. 3 is a block diagram of the amplifier.
  • (B) and (c) are the same figures
  • (a) Time domain waveform diagram of the output after passing through the amplifier
  • FIG. 4 is a block diagram of a conventional multiplying circuit
  • FIG. 5 is an embodiment of the present invention.
  • Figure (a) shows the overall block diagram
  • Figure (a) shows the block diagram of the first clock regeneration unit in Figure (a).
  • c) is a block diagram of the second clip playback unit.
  • FIG. 5 is an embodiment showing a structure of a click ⁇ click reproducing circuit that put the example is also for the Ah is
  • FIG. 5 (a) is a schematic blanking lock diagram of the present invention
  • FIG. 5 (b) shows the internal configuration of the first clock reproduction unit and the second clock reproduction unit in each of Fig. 5).
  • 1 is a signal input terminal
  • 10 is a clock reproducing section
  • 1 is a clock reproducing section from the 1st clock reproducing section 11 and the 2nd clock reproducing section 12.
  • Be configured. 13 is a PWM type DZA converter
  • 14, 1 and 16 are data shift clocks, identification signals, and serial signals applied to each PWM type D / A converter 13.
  • the first clock reproducing unit 11 has a configuration as shown in FIG. 5 (b).
  • 11a is a crystal oscillating at, for example, 12 MHz
  • 11b is a voltage controlled oscillator (VCO)
  • 11c is a divider
  • lid Is a phase comparator whose input terminal is connected to input terminal 1.
  • the output of VCO 11b is supplied to the second clock regeneration unit 12.
  • the second clock reproducing section 12 has a structure as shown in FIG. 5 (c).
  • 21 is a terminal to which a signal output from the first clock reproducing unit 11 is input
  • 22 is a phase comparator
  • 22 is a phase comparator.
  • 2 3 is a first LPF which receives the output of the phase comparator 22 as an input
  • 24 is a second lead-lag type LPF that receives the output of the first LPF as an input
  • 26 is an oscillator whose frequency is controlled by the output of the second LPF 24.
  • the VCO 27 is a trap circuit that can be used in place of the first LPF 23.
  • an input signal having a frequency of 2 MHz is input to the first clock reproducing unit 11 and the first clock reproducing unit 11 outputs the input signal.
  • Ri perform click lock reproduced using a crystal with frequency of ⁇ of Ah Ru f P basic click-locking the PWM type D / a converter 1 3 ⁇ / ⁇ ( ⁇ is an integer).
  • the frequency of the output fpZn of the first clock reproducing unit 11 is input to the second clock reproducing unit 12.
  • Second click lock player 1 2 R in the frequency of f P - intends rows click lock playback Ri by the C oscillator.
  • the output of the second click-locking reproducing unit 1 2 next to the click lock playback frequency of f P is are entered into the PWM type DZA converter 1 3.
  • Other signals input to the PWM DZA converter 13 include the data (serial) 16 and the data shift port 14, if any.
  • the PWM type D / A converter 16 has 2 channels (ch), there is an identification signal 11 for identifying lch and 2ch.
  • an input signal having a frequency of fp / n is input from terminal 21 to one input terminal of phase comparator 22 and the other input terminal has R—C
  • the output of the VC026 is input to the T through the frequency divider 25 for phase comparison.
  • the output of the phase comparator 22 is input to the first LPF 23 or the trap circuit 27.
  • the filter characteristics of the first LPF 23 the second LPF (lead-lag type) having the loop filter characteristics of the original PLL is used. 2 of 4 Cutoff characteristics by high rather than you or One f P Z n also Ri is Ru Oh select Ni Let 's that have a full Note1 over characteristics Do not Let' s that can be sufficiently attenuated.
  • the capital La-up circuit 2 7 f P / n X k (k is an integer), ⁇ ⁇ / ⁇ ,
  • the filter can remove the higher harmonic component as shown in the equation (6), and the phase comparison information from which the higher harmonic component has been removed can be obtained by the second filter. This is input to the LPF (lead-lag type) 24 of the R-CV and gives the original characteristics of the PLF to control the R-C type VCO 26.
  • the present invention increases the clock purity of a high-frequency clock that cannot be oscillated in the basic oscillation mode of the crystal and increases the spectral purity.
  • the DZA converter can be supplied in a state where it is in an optimal state, and the S / N of the PWM D / A converter can be improved.
  • the R-C type VCO is used to reduce the oscillation frequency of the crystal VCO.
  • a higher clock In order to obtain a high clock here, use an overtone crystal oscillator that uses a conventional crystal or an inductance (transform).

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Noise Elimination (AREA)

Description

明 細 書
発明 の 名称
ク 口 ッ ク 再生回路
技術分野
本発明 は、 パ ル ス 幅変調 (以下、 P W M と い う ) 方式 デ ィ ジ' タ ル · ア ナ ロ グ ( D Z A ) 変換器の信号対 ノ イ ズ比 ( S Z N ) を改善す る P W M方式 D / A変換器の ク 口 ッ ク 再生回路 に 関す る 。
背景技術
デ ィ ジ タ ル技術 を 用 い た 機器 が実用 に 供 さ れ て 以来久 し い が、 ア ナ ロ グ量を離散化 し て デ ィ ジ タ ル処理を行 い、 ま た ア ナ π グ暈に変換す る過程で D Z A変換器が用 い ら れる 。 そ の D Z A 変換方式 と し て、 従来は R — 2 R型で代表 さ れ る よ う な抵抗 ラ ダー型の も のが用 い ら れて き たが、 コ ス ト ダ ウ ン を図 る た め I C 化が成 さ れて き た。 し か し量子化数が増大す る に と も な っ て I C 内部でつ く る こ と の可能な抵抗値の精度に よ り D Z A変換器 の 変換精度が と れ な く な り 、 精度を と る た め に は I C 自 体の コ ス ト ア ツ プ に つ な が っ て き た。 し か し最近で は P W Mを利用 し た I C ィヒ さ れ た D Z A変換器 に よ り I C 内 の 抵抗値精度 に よ ら ず、 ロ ジ ッ ク 回路 と P W Mに よ り 変換精度が確保 さ れ る よ う に な り 精度の 向上が図 ら れ る よ う に な つ て き た。 し か し な が ら 精 度が向上す る に伴い P W M方式 D Z A変換器 に入力 す る 基本 ク 口 ッ ク の周波数が高 く な り 、 基本波発振 の水晶発振器で は対応 で き な く な っ て き て お り 、 て い倍回路を使用 し て対応を図 っ て し か し な が ら最近で は、 3種類の サ ン プ リ ン グ周波数の機器 〔 コ ン ク ト デ ィ ス ク プ レ ー ヤ ( C D) , デ ィ ジ タ ル オ ー デ ィ ォ テ ー プ レ コ ー ダ ( D A T) , B S チ ュ ー ナ 〕 が実用 (匕 さ れ る に至 り 、 P W M方式の ク 口 ッ ク と し て は上記の機器の入力 サ ン プ リ ン グ周波数の一定の倍数 の ク ロ ッ ク が必要 と な り 、 D A 変換す る 入力信号の サ ン プ リ ン グ周波数に応 じ て P WM方式の ク ロ ッ ク 周波数を切 り 換え る 必要がでて き た。 ま た、 上述 し た よ う に P WM方式の D Z A変換器へ の ク 口 ッ ク 周 波数が高 く な り 、 水晶の基本発振で は対応で き な く な つ て き た た め、 位相同 期回路 ( Phase L ock L oop) を使用 し た て い倍回路, ォ ー ト ー ン発振 に よ る て い倍回路 も し く は ィ ン ダ ク タ ン ス ( ト ラ ン ス ) を利用 し た ダ ブ ラ ー ( イ ン ダ ク タ ン ス と 容量 と 並列共 振 さ せ て基本発振の 2倍, 3 倍等々 の周波数を と り だす) 方式 が、 よ り 高 い ク ロ ッ ク 周 波数 を得 る 手段 と し て提案 さ れ て き た。 し か し、 上記ォ 一 パ ー ト ー ン発振及び ダ ブ ラ ー方式で は ィ ン ダ ク タ ン ス 成分が必要な た め I C化に 向 い て お ら ず、 P L L を使用 し た て い倍回路が通常用 い ら れて い る 。 こ の時、 第 1 図 に示す よ う に、 切換回路内 で分周 し た場合 の不要成分の ス ぺ ク ト ラ ム 及 び P L L を使用 し た て い 倍回路 に お け る リ ー ド ラ グ フ ィ ル タ 一特性に よ り 発生す る 不要成分 ス ぺ ク ト ラ ム が現わ れ る よ う に な り 、 こ の不要成分の ス ぺ ク ト ラ ム に よ り P WM方式の •D Z A変換器の S / Nを劣化さ せ る と い う 問題が判明 し て き た。 こ の劣化の様子の シ ミ ュ レ ー シ ョ ン に つ い て 「 P W M型 D / A 変換器 に お け る ク 口 ッ ク ジ ッ タ の考察」 (昭和 6 3年 1 0 月 、 B本音響学会講演論文集 p 4 1 1 4 1 2 、 金秋哲彦外 : 松下電器産業㈱, A V研究所) の文献 に記載 さ れて い る 。 こ の 文献 は シ ミ ュ レ 一 シ ョ ン の結論 と し て、 " ク ロ ッ ク ジ ッ タ は ノ ィ ズ レ ベ ル を増加 さ せ、 ノ ィ ズ レ ベ ル と ジ ッ タ 量 は比例す る 。" と な っ て い る 。 こ こ で第 1 図 に示す よ う に P WM方式 D Z A変 換器用 ク ロ ッ ク 基本波 に対 し て、 P W M方式 D Z A変換器用 ク ロ ッ ク 基本波 の Ι Ζ η分周 ( n は整数) の不要 ス ペ ク ト ラ ム が 発生 し た 時 (第 1 図で は 1 2 分周 時を示す)、 出力儈号波形 は第 2 図 に示す時間領域の波形図 と な る 。 第 2 図(a)は P W M方 式 D Z A変換器用 ク 口 ッ ク 基本波の み の時の波形図で あ り 、 第 2 図(b)は 1 Z 2分周 出力 が基本波 に混入 し た時の 波形図 で あ つ て、 第 1 図の周波数領域を時間領域 に変化 さ せ た 時の も の で あ る
こ こ で第 3 図(a)に示す よ う な ァ ン ブ を通 せ ば ( こ の ァ ン プ は 口 ジ ッ ク 回路 に お け る ィ ン バ ー タ ー の入出力 に帰還をか け た タ イ ブの も の)、 ロ ジ ッ ク 回路 で の 波形 は 、 第 2 図(a)に示す基本 波 の み を入力 し た 時 は第 3図(b)の よ う に 、 ま た第 3 図(b)に示す 基本波 と 1 Z 2分周 波を入力 し た時は第 3 図(c)の如 く に な る 。 す な わ ち 、 第 3 図(c)で は ジ ッ タ が生 じ た こ と に な り 、 前記の文 献 に示 さ れ る よ う に ジ ッ タ が生 じ た た め に ノ イ ズが增加す る こ と に な る 。 こ こ で 、 P L L を利用 し た て い倍回路例を第 4図 に 示す。 第 4図 に お い て 、 入力信号 V i nが端子 3 1 よ り 位相比較 器 3 2 に入力 さ れ、 ま た分周器 ( Ι Ζ η ) 3 5 の 出力 も 位相比 較器 3 2 に入力 さ れ る 。 位相比較器 3 2 の 出力 は ロ ー パ ス フ ィ ノレ タ ー ( L P F ) 3 3 に入力 さ れ る 。 L P F 3 3 の 出力 に よ つ て電圧制御発振器 ( V C O) ( C - R形) 3 4 の発振周 波数が 制御さ れる 。 こ の V C 0 3 4 の出力が ク ロ ッ ク ( f p ) と し て 端子 3 6 よ り 出力さ れる。
こ こ で入力信号を V i nと し て
V i„ = A sin ( ω i„t + Θ (t) ) ···,·♦· (1) 但 し A : 振幅, ω ί η : 入力信号周波数
Θ (t) : 入力信号位相
と し て、 分周器 3 5 に よ り 出力 さ れる 出力信号を V。 と し て、
V o u t = ∑ B jcos ( j · ω i。t + (t) ) (2)
j - 1
と す る 。
分周器 3 5 の出力と しては、 一般的に正弦波出力が得られないた め に ω ί ηの整数倍の高調波が発生す る。 位相比較器 3 2 に は乗 算器が用 い ら れ る た め に位相比較器 3 2 の出力 は V i n x V。u t で表現で き る 。 従 っ て、 位相比較器 3 2 の 出力を V。 と すれば、
V c = V i„ - V o u t (3) で表現で き(3)式に(1)式及び(2)式を代入すれば
V c = A sin( 6 i nt + 0 (t)) ' ∑ B j cos( j · ω , nt + Θ i (t) )
i - 1
(4) と な る 。 こ こ で(4)式の∑ の項を個別に書け ば ―
V c = A sin ( ω i nt + ^ (t) ) · B icos ( ω i n t + ^ i (t) )
+ A sin ( ω i nt + Θ (t) ) - B 2cos ( 2 ω ; n t + 6> Ξ (t) )
+ A sin ( ω i n t + Θ (t) ) · B 3cos ( 3 ω i„t + Θ 3 (t) )
+ A sin ( ω i nt + ^ (t) ) · B j cos ( j · ω i n t + ^ j (t) ) A • B
V c = [sin {2 ω ί nt + θ (t) + ^ ι (t) } + s i η { ^ (t) - Θ ! (t)} )
2
A •'Β 2
+—— -—— Csin {3 ω i nt + Θ (t) + Θ 2 {t)}
2
+ sin {— ω i nt + 0 (t) — 0 2(t)}〕
A • B 3
+ Csin {4 ω ί ηΐ + θ (t) + Θ 3 (t) }
2
+ sin { - 2 ω i nt + Θ (t) - θ 3 (t) } )
A · Β j
+ Csin { (1 + j ) ω i n t + 0 (t) + 0 j (t) }
2
+ s i n { ( 1 — ]· ) ω i n t + Θ (t) - Θ j (t)} ]
……(6) と な り 、 ω ί ηの整数倍の高周 波が位相比較器 3 2 の 出力 に表わ れ る 。 ま た 、 一般的 に は上記式中 の B j の項は Β Ι 〉 Β 2 > Β 3 > > Β ; > の振幅値 と な る。 こ こ で P L L に使用 さ れ る L P F
3 3 に よ り 通常 な高調波成分が除去 さ れ る 。 こ こ で 、 P L L 特 性の速 い 引 き こ み位置特性を確か に す る た め に L P F と し て は リ ー ド ラ グ形 の L P F が用 い ら れ る が、 リ ー ド ラ グ形 フ ィ ル タ ー の特性は高域部 の振幅特性が—定 と な り 0 に収束 し な い た め に C — R 形 V C 0 3 4 に は ω i nの高調波を含ん だ制御信号が 入力 さ れ る 。 こ の結果、 C 一 R 形 V C 0 3 4 の 出力、 す な わ ち 出力 ク ロ ッ ク に は f P = n · f i nの 振幅 レ ベ ル が 一番大 き い 状 態で 、 f i n x l , f i n x 2 , f i n 3 f i n x j の不要 ス ぺ ク ト ラ ム が現わ れ る 。 そ こ で こ れ ら の不要 ス ぺ ク ト ラ ム に よ る ί Ρよ り 周 波数 の 低 い成分 に よ り 、 前述 の如 く (第 1 図〜第 3 図で の ベた如 く ) ジ ッ タ が発生 し て P W M形 D / A変換器の S / N を劣化 さ せ る こ と に な る と い う 問題があ る 。
本発明は上記問題点を解決す る も の であ り 、 不要ス ぺ ク ト ラ ム を除去す る ク 口 ッ ク 再生回路を提供す る こ と を 目 的 と す る も の で あ る 。
発明 の 開示
本発明 は、 P W M方式の D / A変換器の ク ロ ッ ク 再生部を、 第 1 の ク ロ ッ ク 再生部 と 第 2 の ク ロ ッ ク 再生部で構成す る。 第 1 の ク ロ ッ ク 再生部は、 水晶を利用 し た電圧制御発振器 ( V C 0 ) を備え 、 P W M方式の Dノ A変換器用 の ク ロ ッ ク 周波数を f p と し た時の水晶 V C O は f pZ n ( n は 整数) で ク ロ ッ ク 再生 を行 う よ う に し て い る 。 こ の水晶 V C O (第 1 の ク ロ ッ ク 再生 部) の 出力 を第 2 の ク ロ ッ ク 再生部の入力 と し て い る 。 こ の第 2 の ク ロ ッ ク 再生部 は抵抗 一 容量形は ( R — C 形) V C O で、 f Pで発振 し て お り 、 f P/ n ( n は整数) の周波数を π て い倍 す る も の で あ る 。 こ こ で第 2 の ク ロ ッ ク 再生部は、 位栢比較器 と 、 ル ー プ フ ィ ル タ ー と 、 R — C形 V C O と 、 n ( n は整数) の分周器で構成 し て い る 。 そ し て、 ルー プ フ ィ ル タ 一 は 2 段構 成 と し て い る 。 第 2 段 目 の フ ィ ル タ 一 は リ ー ド ラ グ形 P L L 本 来の特性を決定す る フ ィ ル タ 一 で あ る 。 ま た第 1 段 目 の フ ィ ル 夕 一 は 2 種類 あ り 、 1 つ は L P F で、 遮断周波数 と し て は上記 リ ー ド ラ グ形の遮断周波数よ り も 高 く ί ρ/ η以上の周 波数 成分が十分に減衰で き る よ う に選択 さ れた も の で あ る 。 も う 1 つ は ト ラ ッ プ回路を構成 し た フ ィ ル タ ー で 、 ト ラ ッ プ周 波数 は ( f P/ n ) x k ( k は整数) に選択 さ れて い る 。 な お、 上記 第 1 段 目 と 第 2 段 目 の フ ィ ル タ 一 は順序が前後 し て も 良 い。 η 分周器で発生 し 、 さ ら に位相比較器で発生 し た不要 ス ぺ ク ト ラ ム は上記の第 1 段 目 の L P F ま た は ト ラ ッ プ回路 に よ り 除去で き 、 第 2 の ク ロ ッ ク 再生部よ り 得 ら れ る f Pの ク 口 ッ ク に は 不 要 ス ぺ ク ト ラ ム を含 ま な い純度の高 い f Pの ク ロ ッ ク が得 ら れ、 P W M方式 D Z A変換器の S / N を 向上す る こ と がで き る 。
し た が っ て、 本発明 は上記構成に よ り 、 第 1 の ク ロ ッ ク 再生 部で は入力 に対 し て水晶 に よ り V C 0 を構成す る た め に不要な ス ぺ ク ト ラ ム が発生 し な い。 ま た第 2 の ク ロ ッ ク 再生部 に お い て は 、 R — C 形の V C O を使用 し て い る た め に位相比較器及 び L P F よ り 得 ら れ る 制御電圧 に V C O が追随す る が、 L P F を 第 1 フ イ ソレ タ ー と 第 2 の L P F で構成 し、 第 1 の フ ィ ル タ 一 に お いて は、 ま ず、 1 つ と し ては第 2 の L P F よ り も遮断周波数が高 く ま た f PZ n 以上 の 周 波数が十分 に 除去で き る よ う な L P F を導入す る か、 ま た は、 2 つ 目 と し て は不要 な ス ぺ ク ト ラ ム が (6)式で示 さ れ る 如 く すべてが ω ί η (周 波数で言え ば f p, n ) の整数倍の高調波 と な る た め f P/ n x k ( k は整数)で ト ラ ッ プを構成 し た も の を利用 す る こ と に よ り 、 f i nZ n の高調波を 除去す る こ と が で き 、 R — C 形 V C O の 出力 と し て は不要 ス ぺ ク ト ラ ム を含 ま な い f P = n · f ; nが得 ら れ る こ と に な.:る。
図面の 簡単な説明
第 1 図は ク ロ ッ ク ジ ッ タ を 弓 I起 こ し た と き の ク ロ ッ ク の ス ぺ ク 卜 ラ ム 図、 第 2 図 は第 1 図 の時間領域波形図で あ り 、 (a)は ク ロ ッ ク 基本波 の み の 時間領域波形、 (b)は分周 波混入時の 時間領 域波形、 第 3 図 )は ア ン プ の ブ ロ ッ ク 図、 第 3 図(b) , (c)は 同図 (a)の ア ン プを通 っ た後の出力の時間領域波形図、 第 4図は従来 の て い倍回路の ブ ロ ッ ク 図、 第 5 図は本発明の一実施例 に おけ る ク ロ ッ ク 再生回路で、 同図(a)は全体の ブロ ッ ク 図、 同図( は 同図(a)の,第 1 ク ロ ッ ク 再生部の ブ ロ ッ ク 図、 同図(c)は第 2 ク 口 ッ ク 再生部の プロ ッ ク 図で あ る。
発明を実施す る た め の最良の形態
第 5 図は本発明 の一実施例におけ る ク σ ッ ク 再生回路の構成 を示す も の で あ り 、 第 5 図(a)は概略 ブ ロ ッ ク 図、 第 5 図(b),(c) は おの おの第 5 図 )の第 1 ク ロ ッ ク 再生部、 第 2 の ク ロ ッ ク 再 生部の内部構成を示す も のであ る 。
第 5 図(a)に おいて、 1 は信号入力端子、 1 0 は ク ロ ッ ク 再生 部で、 第 1 ク ロ ッ ク 再生部 1 1 と 第 2 ク ロ ッ ク 再生部 1 2 か ら 構成 さ れる 。 1 3 は P W M形 D Z A変換器、 1 4, 1 , 1 6 は おの おの P WM形 D / A変換器 1 3 に加わ る デー タ シ フ ト ク ロ ッ ク , 識別信号, シ リ ア ルデー タ であ る。 第 1 ク ロ ッ ク 再生 部 1 1 は第 5 図(b)に示すよ う な構成を して い る 。 第 5 図(b)に お い て、 1 1 a は、 た と えば 1 2 M Hzで発振す る水晶、 1 1 b は 電圧制御形発振器 ( V C O)、 1 1 c は分周器、 l i d は位相 比較器で、 そ の一方の入力端子に入力端子 1 が接続さ れ る 。 ま た、 V C O l 1 b の 出力が第 2 ク ロ ッ ク 再生部 1 2 へ供給 さ れ る 。 ま た、 第 2 ク ロ ッ ク 再生部 1 2 は第 5 図(c)に示す よ う な構 '成を成 して い る 。 第 5図(c)に おいて、 2 1 は第 1 ク ロ ッ ク 再生 部 1 1 よ り 出力 さ れ る信号が入力 さ れ る端子、 2 2 は位相比較 器で、 端子 2 1 か ら の入力信号 と 分周器 2 5 の出力信号を入力 す る。 2 3 は位相比較器 2 2 の出力 を入力 と す る第 1 の L P F、 2 4 は第 1 の L P Fの出力を入力 と する第 2の リ ー ド ラ グ形 L P F、 2 6 は第 2 の L P F 2 4 の 出力 に よ っ て発振周 波数が制御 さ れ る R — C 形 V C O、 2 7 は第 1 の L P F 2 3 の代わ り に使用可 能 な ト ラ ッ プ回路で あ る 。
次に上記実施例の動作につ いて説明す る 。 第 5 図(a)に お いて、 た と え ば、 周波数 2 M Hzの入力信号を第 1 ク ロ ッ ク 再生部 1 1 に入力 し 、 同第 1 ク ロ ッ ク 再生部 1 1 に よ り 、 P W M形 D / A 変換器 1 3 の基本 ク 口 ッ ク で あ る f Pの ί Ρ/ η ( η は整数)の周 波数で水晶を用いて ク ロ ッ ク再生を行う 。 第 1 ク ロ ッ ク再生部 1 1 の 出力 f pZ n の周 波数が第 2 ク ロ ッ ク 再生部 1 2 の 入力 と な る 。 第 2 ク ロ ッ ク 再生部 1 2 は f Pの 周 波数で R — C 発振器 に よ り ク ロ ッ ク 再生を行 う 。 次 に f Pの 周 波数 で ク ロ ッ ク 再生 さ れた第 2 ク 口 ッ ク 再生部 1 2 の出力が P W M形 D Z A変換器 1 3 に入力 さ れ る 。 P W M形 D Z A変換器 1 3 に入力 さ れ る そ の他 の 信号 と し て は 、 デ ー タ ( シ リ ア ル ) 1 6 と デ ー タ シ フ ト ク 口 ッ ク 1 4 と 、 若 し P W M形 D / A変換器 1 6 が 2 チ ヤ ン ネ ル ( c h ) 分の時の l c h と 2 c h を識別す る た め の識別信号 1 1 があ る 。
第 5 図(c)に お い て、周波数 f p/ n で あ る 入力信号が端子 2 1 よ り 位相比較器 2 2 の一方の入力端子に入力 さ れ、 他方の入力 端子 に は R — C 形 V C 0 2 6 の 出力 が分周器 2 5 を経 T入力 さ れて位相比較が行わ れ る 。 位相比較器 2 2 の 出力 は第 1 の L P F 2 3 ま た は ト ラ ッ プ回路 2 7 に入力 さ れ る 。 こ こ で第 1 の L P F 2 3 の フ ィ ル タ ー 特性 と し て は、 本来の P L L で の ルー プ フ ィ ル タ ー特性を有す る 第 2 の L P F ( リ ー ド ラ グ形) 2 4 の 遮断特性よ り も高 く な おか つ f PZ n以上が十分 に 減衰で き る よ う な フ ィ ル タ ー特性を有す る よ う に選択 し て あ る 。 ま た、 ト ラ ッ プ回路 2 7 は f P / n X k ( k は整数) で 、 ί Ρ / η ,
2 f Ρ / η 3 f Pノ η k f Pノ η で ト ラ ッ プ特性 を有す る も の で あ る 。 よ っ て上記 フ ィ ル タ 一 に よ り (6)式 に示 し た と こ ろ の' 高調波成分を除去可能 と な り 、 高調波成分の除去 さ れた位相比 較情報が第 2 の L P F ( リ ー ド ラ グ形) 2 4に入力 さ れ、 P L F 本来の特性を与え R — C形 V C O 2 6 を制御す る 。
産業上の利用可能性
本発明 は上記実施例か ら 明 ら か な よ う に、 水晶の基本発振 モ ー ド で発振で き な い よ う な高い周波数の ク ロ ッ ク を、 ス ぺ ク ト ラ ム純度を高め た状態で供給で き 、 P WM形 D Z A変換器の ク 口 ツ ク と して最適な状態と な り P WM形 D / A変換器の S / N を向上させる こ と ができ る。 さ ら に、 一度水晶 V C Oで ク ロ ッ ク 再生を行い、 そ の水晶 V C Oの出力をてい倍する と こ ろ で R— C形 V C O を使用 す る こ と に よ り 水晶 V C O の発振周波数よ り も高 い ク ロ ッ ク を供給で き る 。 こ こ で高 い ク ロ ッ ク を得 る た め に は、 従来よ り 水晶を利用 し たオ ー バ ー ト ー ン水晶発振器や イ ン ダ ク タ ン ス ( ト ラ ン ス ) を使用 し た ダ プ ラ 一 回路等々 が あ る が、 こ れ ら 2 つ の タ イ プ は イ ン ダ ク タ ン ス ま た は ト ラ ン ス が必 須であ り I C化 し た時に は外付け部品 と な り 、 コ ス ト 的 ま た高 密度実装の面で不利 と な る 。 一方、 本発明 におい ては、 水晶振 動子は外付け と な る が R — 形 V C Oは I C 内で実現で き 、 ィ ン ダ ク タ ン ス成分を必要 と せず大き な コ ス ト ダ ウ ン の効果を有 す る 。

Claims

一 11 一
請 求 の 範 囲
P WM方式 D Z A変換器に入力す る基本ク 口 ッ ク 周波数を f Pと し た と き 、 f p / n ( n は整数) の水晶を利用 し た電 圧制御発振器で f pZ n の 第 1 の ク 口 ッ ク 再生 を行 う 第 1 の ク 口 ッ ク 再生部 と 、
上記 f pZ n の ク 口 ッ ク 周 波数に対 し て f Pを再生す る 第 2 の ク ロ ッ ク 再生部 と を備え、
上記第 2 の ク ロ ッ ク 再生部は、 第 1 の ク ロ ッ ク 再生部の 出力信号を一方の入力信号 と す る 位相比較器 と 、 抵抗 一 容 量形電圧制御発振器 と 、 こ の抵抗 - 容釁形電圧制御発振器 の 出力信号 f Pを 分周 し て上記位相比較器 の 他方め入力 と し て供給す る 分周器 と 、 上記抵抗 - 容量形電圧制御発振器 の発振周波数を制御す る た め の第 2 の L P F と 、 上記第 2 の L P F の カ ツ ト オ フ 周波数 よ り 高い と こ ろ に カ ツ ト オ フ 周 波数を も ち 、 かつ上記 f PZ n以上 の 周 波数成分 が遮断 可能な フ ィ ル タ ー特性を も つ第 1 の L P F と を備え て な る ク 口 ッ ク 再生回路。
位相比較器の 出力端子 に第 2 の L P F を接続 し、 第 2 の L P F と 抵抗 一 容量形電圧制御発振器の間に第 1 の P F を挿入 し た請求の範囲第 1 項記載の ク 口 ッ ク 再生回路。
第 1 の L P F に 代 わ っ て 、 f P/ n x k ( k は 1', 2 ,
3 k ) の ト ラ ッ ブ特性を も つ ト ラ ッ プ回路を使用 す る 請求の範囲第 1 項記載の ク 口 ッ ク 再生回路。
PCT/JP1991/000953 1990-07-20 1991-07-17 Clock regenerating circuit Ceased WO1992002080A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP91913067A EP0493607B1 (en) 1990-07-20 1991-07-17 Clock regenerating circuit
DE69124965T DE69124965T2 (de) 1990-07-20 1991-07-17 Schaltung zur taktrückgewinnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2/190755 1990-07-20
JP2190755A JP2943005B2 (ja) 1990-07-20 1990-07-20 クロック再生回路

Publications (1)

Publication Number Publication Date
WO1992002080A1 true WO1992002080A1 (en) 1992-02-06

Family

ID=16263195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1991/000953 Ceased WO1992002080A1 (en) 1990-07-20 1991-07-17 Clock regenerating circuit

Country Status (5)

Country Link
US (1) US5272451A (ja)
EP (1) EP0493607B1 (ja)
JP (1) JP2943005B2 (ja)
DE (1) DE69124965T2 (ja)
WO (1) WO1992002080A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745062A (en) * 1995-08-10 1998-04-28 Zircon Corporation Pulse width modulation analog to digital converter
US6020939A (en) * 1996-01-19 2000-02-01 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic interference radiated by cathode ray tube displays
JP3291198B2 (ja) * 1996-05-08 2002-06-10 富士通株式会社 半導体集積回路
GB2364838B (en) 1998-03-04 2002-03-20 Fujitsu Ltd Mixed-signal circuitry and integrated circuit devices
US6061009A (en) * 1998-03-30 2000-05-09 Silicon Laboratories, Inc. Apparatus and method for resetting delta-sigma modulator state variables using feedback impedance
US6118399A (en) * 1998-03-30 2000-09-12 Silicon Laboratories, Inc. Coarse/fine switching on digital-to-analog conversion output
US6064326A (en) * 1998-03-30 2000-05-16 Silicon Laboratories, Inc. Analog-to-digital conversion overload detection and suppression
JP2000348346A (ja) * 1999-03-31 2000-12-15 Ricoh Co Ltd データ記録装置の記録用クロック信号発生装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153488A (en) * 1979-05-17 1980-11-29 Sony Corp Color television receiver of beam index type
JPS5736048U (ja) * 1980-08-11 1982-02-25
JPS5819029A (ja) * 1981-07-24 1983-02-03 Shimadzu Corp D−a変換器
JPS58137333A (ja) * 1982-02-10 1983-08-15 Fujitsu General Ltd Pll回路
JPS63164619A (ja) * 1986-12-26 1988-07-08 Matsushita Electric Ind Co Ltd 位相同期ル−プ回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180783A (en) * 1977-09-06 1979-12-25 Rca Corporation Phase lock loop data timing recovery circuit
JPS5736048A (ja) * 1980-08-11 1982-02-26 Nippon Steel Corp Renzokuchuzoyoigatanoreikyakuseigyohoho
JPH0752838B2 (ja) * 1985-03-20 1995-06-05 株式会社日立製作所 集積回路
US4806879A (en) * 1987-05-01 1989-02-21 Ecrm Incorporated Method and apparatus for synchronizing to a pulse train packet signal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153488A (en) * 1979-05-17 1980-11-29 Sony Corp Color television receiver of beam index type
JPS5736048U (ja) * 1980-08-11 1982-02-25
JPS5819029A (ja) * 1981-07-24 1983-02-03 Shimadzu Corp D−a変換器
JPS58137333A (ja) * 1982-02-10 1983-08-15 Fujitsu General Ltd Pll回路
JPS63164619A (ja) * 1986-12-26 1988-07-08 Matsushita Electric Ind Co Ltd 位相同期ル−プ回路

Also Published As

Publication number Publication date
DE69124965T2 (de) 1997-06-12
EP0493607A1 (en) 1992-07-08
JP2943005B2 (ja) 1999-08-30
EP0493607A4 (en) 1992-12-09
DE69124965D1 (de) 1997-04-10
EP0493607B1 (en) 1997-03-05
JPH0481021A (ja) 1992-03-13
US5272451A (en) 1993-12-21

Similar Documents

Publication Publication Date Title
JP2985489B2 (ja) 位相同期ループ
WO1992002080A1 (en) Clock regenerating circuit
JP3486119B2 (ja) マルチレートクロック発生装置およびマルチレートディジタルデータ再生装置
JPH0863893A (ja) クロック発生装置
US6351507B1 (en) Reproducing apparatus capable of generating clock signal synchronized in phase with reproduced data
CN1117667A (zh) 用于检测指示信号的开关电容带通滤波器
JPH09213009A (ja) 再生装置
JP2003023352A (ja) クロック再生回路
CN1080518C (zh) 高保真视频录/放系统的正弦波调制器和录/放调制解调器
JPS5923158B2 (ja) マルチチヤンネルレコ−ド復調用フエ−ズ・ロツクド・ル−プ
JPS62169525A (ja) Pll回路
JPH05122067A (ja) 周波数シンセサイザ
JPS6011484B2 (ja) 信号変換装置
JPH0738584B2 (ja) 位相ロックループ回路
JPH07505990A (ja) 直流成分を有する変調信号によって変調されるpll回路
Zumbahlen An Outboard Digital-to-Analog Converter for Digital Audio Sources
JPH0666687B2 (ja) サンプリングafc装置
JPH03217122A (ja) 位相同期信号発生装置
JPS60157316A (ja) フイルタ回路
JPH04154309A (ja) 位相追尾型fm復調回路
JPH0459809B2 (ja)
JPH1013220A (ja) クロック信号再生回路
JPS6058788A (ja) ビデオ信号記録再生装置
JPS6016731A (ja) Pll回路装置
JPH0342912A (ja) Rwm方式ディジタルアナログ変換器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1991913067

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1991913067

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1991913067

Country of ref document: EP