[go: up one dir, main page]

WO1990000117A1 - Ic memory card - Google Patents

Ic memory card Download PDF

Info

Publication number
WO1990000117A1
WO1990000117A1 PCT/JP1989/000643 JP8900643W WO9000117A1 WO 1990000117 A1 WO1990000117 A1 WO 1990000117A1 JP 8900643 W JP8900643 W JP 8900643W WO 9000117 A1 WO9000117 A1 WO 9000117A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
conductor
wiring board
printed wiring
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1989/000643
Other languages
English (en)
French (fr)
Inventor
Kikuo Kuma
Hiroshi Sakuta
Zenichiro Itoh
Kenzo Hatada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1988086505U external-priority patent/JPH081110Y2/ja
Priority claimed from JP1157830A external-priority patent/JPH0323997A/ja
Priority claimed from JP1157831A external-priority patent/JP2811759B2/ja
Priority claimed from JP1157829A external-priority patent/JP2811758B2/ja
Priority claimed from JP1157828A external-priority patent/JP2811757B2/ja
Priority claimed from JP1157832A external-priority patent/JPH0323999A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of WO1990000117A1 publication Critical patent/WO1990000117A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42D—BOOKS; BOOK COVERS; LOOSE LEAVES; PRINTED MATTER CHARACTERISED BY IDENTIFICATION OR SECURITY FEATURES; PRINTED MATTER OF SPECIAL FORMAT OR STYLE NOT OTHERWISE PROVIDED FOR; DEVICES FOR USE THEREWITH AND NOT OTHERWISE PROVIDED FOR; MOVABLE-STRIP WRITING OR READING APPARATUS
    • B42D25/00—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof
    • B42D25/20—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof characterised by a particular use or purpose
    • B42D25/22—Information-bearing cards or sheet-like structures characterised by identification or security features; Manufacture thereof characterised by a particular use or purpose for use in combination with accessories specially adapted for information-bearing cards
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Definitions

  • the present invention relates to an IG memory card incorporating a large number of memory LSI chips.
  • the IC memory card is widely used as a portable information storage device incorporating a memory LSI such as RAM and ROM.
  • a memory LSI such as RAM and ROM.
  • IC memory cards In recent years, with the expansion of its applications, the demand for large-capacity, ie, large-capacity, IC memory cards has been increasing.
  • a large-capacity IC memory card it is necessary to mount a large number of memories LSI on a printed wiring board having a fixed area at a high density.
  • a conductor lead is bonded to a bare chip electrode of the memory LSI by a so-called final carrier method. It has been considered effective to mount memory LSI chips on a printed circuit board in a two-dimensional manner.
  • FIG. 9 is a sectional view showing a conventional IG memory device.
  • 3 1 in to case, housing the Prin preparative wiring board 3 2.
  • the conductor wiring 33 is formed on the printed wiring board 32.
  • Reference numerals 34 and 34 denote memory LSI chips, which are arranged on the printed wiring board 32 in a plane.
  • the electrode 35 of the Note re LSI chip 3 4 The one end 3a of the lead 3a is joined via a metal projection 36 by a film carrier method.
  • 3 ⁇ 4 member Li - de 3 ⁇ of ⁇ end 3 7 b is joined to the conductor wiring 3 3 Prin preparative wiring board 3 2. Since the bare chip is used, the area occupied by the memory LSI on the printed wiring board is relatively small.o
  • the memory LSI chips are arranged in a plane on the printed wiring board, the area occupied by the memory LSI chips increases as the number of memory LSI chips increases. . Therefore, the number of memory LSI chips that can be mounted on a printed circuit board with a fixed area is naturally limited. Also, as the number of memory LSI chips increases, the distance of the conductor arrangement of the printed wiring board connecting the conductor leads bonded to the electrodes of the memory LSI chips increases. Therefore, since the wiring space increases, the cost of the printed wiring board increases and the signal transmission speed also decreases.
  • the present invention solves the above-mentioned conventional problems, and realizes a large capacity by mounting a large number of memory LSI chips on a printed wiring board having a fixed area.
  • the purpose of the present invention is to provide an IG memory card that can reduce the cost of a printed wiring board and realize high-speed signal transmission. Furthermore, it facilitates the stacking and assembly of memory LSI chips, and enhances the reliability as a memory card by ensuring the compatibility between the stacked memory LSI chips.
  • the IC memory chip according to the present invention is configured such that one end of a conductor lead is joined to an electrode of a memory LSI chip, and the printed circuit board is provided with a memory chip.
  • the memory LSI chips are connected in the same direction in which the electrode arrangement is the same, and the other end of the conductor lead of the common electrode of each of the stacked memory LSI chips. Parts are overlapped in the stacking direction and joined to the conductor wiring of the printed wiring board, and the other end of the conductor lead joined to the non-common electrode is provided for each floor of the stacked chips.
  • the printed wiring board ' is connected to a different conductor wiring from each other.
  • Each of the conductor leads is formed and supported on a transparent film, and the other end of the conductor lead has a different shape from the end of the insulating finolem according to the number of stacked layers of the chip.
  • a positioning hole is provided in the insulating finolem and the printed wiring board, and an insulating member is inserted between the stacked chips. It is.
  • the occupied area of the memory LSI chip is significantly reduced, so that a large number of memory LSI chips are mounted on a limited area printed circuit board.
  • the conductor lead of the common electrode between the stacked chips is directly joined to each other, reducing the wiring space and reducing the The cost of the wiring board can be reduced and the speed of signal transmission can be increased.
  • the positioning holes between the insulating fin and the printed wiring board facilitate the stacking and assembly of the memory LSI chips, and the other end of the lead is folded. Due to the bending process, the distance between the stacked upper and lower memory LSI chips is kept appropriate, and a reliable member is inserted by inserting insulating members between the five chips. Memory power Can be realized.
  • FIG. 1 is a perspective view of an i G memory device according to an embodiment of the present invention, in which a part of the i G memory is cut away
  • FIG. 2 is a partial cross-sectional view thereof
  • FIG. FIG. 4 is a perspective view showing a stacked state of the memory LSI chips.
  • FIG. 5 is a partial cutaway view of the IC memory device in the second practical example of the present invention
  • FIG. 6 is a partial perspective view of the same.
  • FIG. FIG. 8 is a partial sectional view of an IC memory lead in the embodiment
  • FIG. 8 is a perspective view showing a bent state of the other end of the conductor lead.
  • FIG. 9 is a cross-sectional view showing the conventional IC memory force.
  • FIG. 1 is a perspective view of an embodiment of the present invention in which an IG memory force is cut out
  • FIG. 2 is a partial sectional view of the same
  • FIG. 3 is a block diagram of an electric circuit
  • FIG. FIG. 4 is a perspective view showing a stacked state of the memory LSI chip.
  • reference numeral 1 denotes a case which accommodates the printed wiring board 2.
  • the printed wiring board 2 is composed of a memory circuit 3, a control circuit 4, and an external interface-face circuit 3 5. is made grooves in a plurality of Note Li LSI chip 6, it is equipped with a memory LSI chip to those product layer into two layers large number Kumibu Li down preparative wiring board 2.
  • connection circuit 4 is composed of a decoder IC, etc., and is used for chip selection by an address signal and backup connection by power supply switching.
  • ⁇ '.' The external interface circuit section 5 includes a connection connector 8 and the like, and the connection connector 8 includes a connection section (not shown) attached to another device or device. )
  • connection connector 8 includes a connection section (not shown) attached to another device or device.
  • Reference numeral 9 denotes a battery for backing up the memory circuit section 3, which is housed in a case 1 using a button-type lithium battery or the like. The battery 9 supplies a backup power when the power is not supplied from the connection connector 8 to the memory circuit unit 3.
  • the memory LSI chip 6 is stacked on the other memory LSI chip 6 / in the direction in which the respective electrode arrangements are the same.
  • 1 o and 1 c are the respective electrodes of the memory LSI chips 6 and 6 /
  • 1 1 ′ are connected to one ends 12 a, 1 ⁇ a of the conductor leads 12, 1.
  • Reference numerals 13 and 3 ' denote other electrodes of the memory LSI chips 6 and 6 / , and one ends 15a and 15 of the conductor leads 15 and 15 through metal projections 14 and 1, respectively. a is joined. Their to electrodes 1 ⁇ , 1 because it is Note Li LSI chip 6, 6 / the common electrode, the conductor Li - de 1 2 / of the other end 1 2 / conductors on the b rie de 1 2 The other ends 12 b of the two are overlapped and joined to the conductor wiring 16 of the printed wiring board 2. However, since the electrodes 13 and 1 are non-common electrodes of the memory LSI chips 6 and 6 / , the conductor leads 15 and 15 / are drawn to different positions, respectively. 5, the other end of the conductor lead
  • Reference numeral 19 denotes an insulating member made of resin or the like, and the electrodes 1 O, 1
  • a plurality of memory LSI chips 6 are stacked and mounted on the printed wiring board 2! ),
  • the area occupied by the memory LSI chip 6 can be reduced significantly, and a large number of memory LSI chips 6 can be mounted on the printed wiring board 2 having a fixed area.
  • the I c memory card can be realized.
  • FIG. 5 is a partial cross-sectional view of the IC memory card in the second embodiment
  • FIG. 6 is a partial perspective view of the same.
  • the printed wiring board 2 housed in the case 1 includes:
  • Memory LSI chips 6 and 6 / of the same type are stacked in 2 'direction in the direction in which the electrode arrangement is the same.
  • the electrodes 10 and 1 of the memory LSI chips 6 and 6 are connected to one ends 12 a and 1 ⁇ a of the conductor leads 12 and 12 via the metal protrusions 11 and 1, respectively. ing.
  • the conductor leads 12 and 12 / are formed on the edge films 2O and 2C, and are supported by a method such as bonding.
  • the electrodes 13 and 1 are non-common electrodes of the memory LSI chips 6 and 6, the conductor leads 15 and 1 are not connected.
  • the film is branched into two on the film 2 ⁇ , and the other end 15 b of the conductor lead 15 is joined to the conductor wiring 17 of the printed circuit board 2, and the conductor lead 15 the other end 1 5 C of being disconnected.
  • the memory LSI As described above, according to the present embodiment, by stacking two memory L sI chips 6 and e ′ and mounting them on the printed wiring board 2, the memory LSI The area occupied by the chips 6 and can be reduced by half. A large number of memory LSI chips can be mounted on a fixed-area printed wiring board 2 6 ), and a large-capacity IG memory chip can be realized.
  • the bottles are passed through the positioning holes 22 of the printed circuit board 2 to be mounted on the fins 2 O and 2, so that the .ffl degree can be obtained. It is possible to easily and easily laminate, and to prevent short circuit etc. due to displacement of the bases 12b and 12 of the conductor leads 1212 ', and easy to assemble and have high reliability. A record can be realized.
  • FIG. 8 is the conductor Li
  • FIG. 4 is a new view showing a bent state of the ⁇ end of the arm.
  • the printed wiring board 2 housed in the case 1 has three layers of memory LSI chips 6 'of the same type in the direction in which the electrode arrangement is the same.
  • a conductor lead 12- ⁇ 12 a is joined to the electrode 1 O of the memory LSI chip 6 stacked through the metal protrusion 11. ..
  • Conductor Li - de 1 2 is Katachiaru 'supported on the Ze'Fu Lee Noremu 2 0, said ⁇ ; ⁇ of Note Li LSI chip et f, 6 "are also the same conductor Re 1 2 1, 1 2 other end 1 2 b, 1
  • a plurality of memory LSI chips 6 and the like are stacked on the printed wiring board 2 and connected to the common electrode 1 O and the like.
  • the other end 12 b, 1, i 2 ”of the conductor lid is overlapped in the stacking order and joined to the conductor arrangement 16 of the printed circuit board 2. Since a large number of memory LSI chips 6 and the like can be mounted on the printed wiring board 2, a large-capacity IC memory card can be realized, and the wiring space is small. In addition to the cost down of the board 2, an IC memory card with a high signal transmission speed can be realized, and the other end 12b of the conductor lead can be realized.
  • the other end of the conductor lead joined to the conductor wiring of the wiring board and joined to the non-common terminal a corresponds to the printed circuit board for each floor of the stacked chips. Each is connected to a different conductor wiring.
  • Each conductor lead is formed or supported on an absolute feed / rem, and the other end of the conductor lead is shaped differently from the end of the absolute film to the number of stacking layers of the chip. It is formed by bending, and a positioning hole is provided in the film and the printed wiring board, and a clearance member is inserted between the laminated chips.
  • the occupied area of the memory LSI chip is greatly reduced, so that a large number of memory LSI chips can be mounted on a limited area print distribution.
  • the conductor leads of the C common electrode between the stacked chips are directly joined to each other, so wiring space is reduced and print layout is reduced. ⁇ The cost down of the board and the high speed of signal transmission can be realized.
  • the positioning of the fin L of the chip makes it easy to assemble the LSI chip, and the bubble end of the conductive lead is bent and shaped.
  • the distance between the upper and lower memory LSI chips is maintained properly, and insulating materials must be inserted between the chips. A highly reliable Ic memory card can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)

Description

明 細
発明の名称 I Cメモリ'カード
技術分野
本発明は、 メ モ リ L S I チ ッ プを多数個内蔵した I G メ モ リ カ ー ドに関する。
背景技術
I C メ モ リ カ ー ドは、 R A M , R O M等のメ モ リ L S I を内 蔵した携帯型情報記憶装置と して多方面で利用されている。 近 年その用途の拡大に伴 い記憶容量の大きい、 す ¾ゎち大容量 の I C メ モ リ 力 — ドが要望されるよ う にな ってきた。 そして、 大容量の I C メ モ リ カ ー ドにおいては、 多数個のメ モ リ L S I を、 一定面積のプリ ン ト配線板に高密度に実装しなければなら ¾い。
と ころで、 メ モ リ L S Iの高密度な実装方法と しては、 メ モ リ L S I のベアチッ プの電極に、 いわゆるフ イ ノレム キ ヤ リ ア方 式で導体リ ー ドを接合し、 前記メ モ リ L S I チッ プをプリ ン ト 配線板に平面的に並べて実装する方法が効果的とされていた。
以下図面を参照しながらフ イ ノレム キ ャ リ ア方式によ ] 、 多数 のメ モ，リ L S I をプリ ン ト配線板に実装 した従来の I C メ モ リ 力 ― ドの構造について説明する。
第 9図は従来の I G メ モ リ 力 — ドを示す断面図である。 第 9 図において 、 3 1 はケ ー スで、 プ リ ン ト配線板 3 2を収納して いる。 プリ ン ト配線板 3 2には導体配線 3 3が形成されている 3 4 , 3 4はメ モ リ L S I チッ プで、 プリ ン ト配線板 3 2に平 面的に配置されている。 メ モ リ L S I チッ プ 3 4の電極 3 5に は、 フ イ ム キ ャ リ ア方式によ り金属突起 3 6を介して導阵リ ー ド 3 ァの一端部 3 ァ aが接合されている。 ¾体リ — ド 3 ァの ^端部 3 7 bは、 プ リ ン ト配線板 3 2の導体配線 3 3に接合さ れている。 このよ うにベアチッ プを使用しているので、 プリ ン ト配線板でのメモ リ L S I の占有面積は比較的小さいものであ る o
しかしながら上記従来の構成では、 メ モ リ L S I チッ プがプ リ ン ト配線板に平面的に配置されているので、 メ モ リ L S I チ ッ プの数が多 く なると、 その占有面積も拡大する。 従つて一定 の面積を有するブリ ン ト配線板に対し、 実装できるメ モ リ L S I チッ プの数には自ずと限界があ つた。 また、 メ モ リ L S I チッ ブの数が増えると 、 メ モ リ L S I チッ ブの電極に接合された導 体リ - ド間を接続するブ リ ン ト配線板の導体配^の距離が長く ¾ 、 従つて配線スぺ ースが増えるので、 プ リ ン ト配線板がコ ス ト高になると と もに、 信号の伝達速度も遅く なるという課題 がめ つた
発明の開示
本発明は、 上記従来の課題を鹡決する もので、 一定の面積を 有するプリ ン ト配線板に、 多数のメ モ リ L S I チッ プを搭載し て大容量化を実現し、 また配鎳スペ ー スを滅少させて、 プリ ン ト配線板のコ ス ト ダウ ン と 、 信号伝達の高速化をも実現でき る I G メ モ リ カ ー ドを提供するものである。 さらにまたメ モ リ L S I チッ ブの積層組立を容易にし、 また積 '¾したメ モ リ L S I チッ ブ間の ¾緣性を確保してメモ リ カ ー ドと しての信頼性を高 めることを目的と している。 • 上記の目的を達成するために本発明の I C メ モ リ 力 - ドは、 導体リ 一 ドの一端部をメ モ リ L S I チ ッ プの電極に接合し、 プ リ ン ト配線板にメ モ リ L S I チッ プをその電極配列が同一と ¾ る方向に複教個積屬すると と もに、 積層 した各メ モ リ L S 'I チ 5 ッ プの共通電極の導体リ - ドの他端部を、 積層方向に重ね合わ せてプリ ン ト配線板の導体配線に接合し、 また、 非共通電極に 接合された導体リ - ドの他端部は、 積層されたチッ ブの各階数 ごとに、 プ リ ン ト配線板'の対 するそれぞれ とは異な つた導 体配線に接合した構成である。 そして各導体 リ ― ドは铯椽フ ィ Ί Ο ^ム上に形成 ·支持され、 導体リ - ドの他端部が絶縁フ ィ ノレ ム の端部からチッ プの積層階数ごとに異な つた形状に折 曲げ成 型されてお 、 また絶縁フ イ ノレム とプリ ン ト配線板には位置決 め孔を設けると と もに、 積層 したチ ッ プの間には絶縁部材が揷 入された構成である。
5 この構成によ っ て、 メ モ リ L S I チ ッ プの占有面積が大幅に 銪小されるので、 限られた面積のプリ ン ト配獰板に多数のメ モ リ L S I チッ プを搭載して大容量化を実現でき ると と もに、 積 層した各チッ プ間の共通電極の導体 リ - ドどう しを直接接合し ているので、 配線ス ペ ー スが減少し、 ブ リ ン ト配線板のコ ス ト 0 ダ ウ ン と信号伝達の高速化を実現することができ る。
さ らに、 絶缘フ イ ノレム と プ リ ン ト配線板との位置決め孔によ メ モ リ L S I チ ッ プの積層組立が容易とな 、 また導 ^リ 一 ドの他端部が折 i 曲げ成型されていることによ 、 積 '署 した腾 接する上下のメ モ リ L S I チッ プ間の距離を適正に保ち、 かつ5 チ ッ ブ間に絶緣部材を挿入して信頼性の高い I C メ モ リ 力 — ド を実現することができ る。
図面の簡単な説明
m 1 図は本発明の一実施例における i G メ モ リ 力 — ドの一部 を切欠いた斜視図、 第 2図はその部分断面図、 第 3図は同じく 電気冋铬のブロ ッ ク図、 第 4図はメ モ リ L S I チッ ブの積層状 態を示す斜視図である。 第 5図は本発明の第 2の実旛例におけ る I C メ モ リ 力 — ドの部分斬面図、 第 6図は同じく部分斜視図 であるつ 第ァ図は本発明の第 3の実施 における I C メ モ リ 力 - ドの部分断面図、 第 8図はその導体リ - ドの他端部の折 曲 げ状態を示す斜視図である。 第 9図はこれまでの I C メ モ リ 力 一 ドを示す断面図である。
発明を実施するための最良の形態
以下本発明の I C メ モ リ カ ー ドについて、 図面を参照し ¾が ら説明する。
1 図は本発明の一実施例における I G メ モ リ 力 — ド©—部 を切欠いた斜視図、 第 2図は同じく部分靳面図、 第 3図は同じ く電気回路のブロ ッ ク図、 第 4図はメ モ リ L S I チッ プの積層 状態を示す斜視図である。 第 1 図から第 4図において、 1 はケ 一スでブリ ン ト配線板 2を収钠して る。 プリ ン ト配線板 2は メ モ リ回各部 3 ， コ ン ト ロ ーノレ回铬部 4 ，外部イ ン タ —フ ェ イ ス回络き 3 5で構成されているつ メ モ リ 回 各部 3は、 複数のメ モ リ L S I チッ プ 6で溝成され、 メモ リ L S I チッ プを 2層に積 層したものを多数組ブ リ ン ト配線板 2に搭載している。 コ ン ト 口 一ノレ回路部 4は、 デコ ーダ I C 了等で構成され、 ア ド レ ス信 号によるチッ ブ選択 ，電源切換えによるバッ クアッ プコ ン ト 口 ―' . 'レ等を行う。 外部イ ン タ —フ ェ イ ス回路部 5は、 接続コ ネク タ 8等で構成され、 接^コ ネ ク タ 8は、 他の機器や装置に.取付 けられた接镜部 （図示せず ） に結合され、 プ リ ン ト配線板 2に 対して電源の供給と信号の授受を行な う 。 9はメ モ リ回路部 3 をバ ッ ク ア ッ プする電池で、 ボタ ン型リ チ ウ ム電池等を使用し、 ケ - ス 1 に収納されている。 電池 9は、 メ モ リ 回路部 3に対し て接続コ ネ ク タ 8から電^が供給され い時に、 バッ ク アツ プ 電源を供給する。
実施例
次に、 メ モ リ L S I チッ プ 6の積零状態について述べる。 メ モ リ L S I チッ プ 6は他のメ モ リ L S I チッ プ 6/の上に、 それ ぞれの電極配列が同一となる方向に積層されている。 1 o , 1 c はメ モ リ L S I チッ プ 6 ， 6/のそれぞれの電極で、 金属突起
， 1 1 'を介して導体 リ ー ド 1 2 , 1 の一端部 1 2 a ， 1 ^ aが接続されている。 1 3 , 3'はメモ リ L S I チッ プ 6， 6/の別の電極で、 それぞれ金属突起 1 4 , 1 を.介して導体リ ー ド 1 5 ， 1 5 の一端部 1 5 a ， 1 5 aが接合されている。 そ して電極 1 〇 ， 1 はメ モ リ L S I チッ プ 6 , 6/の共通電極で あるので、 導体リ ― ド 1 2/の他端部 1 2/ b の上に導体リ ー ド 1 2 の他端部 1 2 b を重ねて、 プ リ ン ト配線板 2の導体配線 1 6に 接合されている。 しかし、 電極 1 3 ， 1 はメ モ リ L S I チッ ブ 6 ， 6/の非共通電極であるので、 導体 リ ー ド 1 5 , 1 5/はそ れぞれ異 つた位置に引出されてお ] 5 、 導体リ - ドの他端部
1 5 b , 1 5/ bはプ リ ン ト配線板 2 の異¾ る導体配線 1 ァ ，
8に接合され、 互いに接触し.ないよ う にしてある。 • 1 9は樹脂等で構成された絶緣部材であ 、 電極 1 O , 1
1 3 , 1 を保護すると と もに、 メ モ リ L S I チッ プ 6の裏面 と導体リ - ドの一端部 1 2/a ， 1 5 とが直培接触するのを防 ぐ役目を している。
5 以上のよ う に本実施例によれば、 メ モ リ L S Iチッ プ 6を複 数個積層してプリ ン ト配線板 2に搭载することによ ！） 、 メ モ リ L S I チッ プ 6の占有面積を大巾に棺小することができ 、 一定 面積のプリ ン ト配線板 2に多数のメモ リ L S I チッ プ 6を搭載 でき るので、 t容 iの I c メモ リ カ ー ドを実現でき る。
一 .
10 一 さらに積層したメ モ リ L S I チッ プ 6 , 6/の共通電極 1 〇 ，
1 の導体リ ドの他端部 1 2 b , 1 2/b を、 重ね合わせてブ リ ン ト配線板 2の導体配線 1 6に接合しているので、 配線ス ぺ ースが小さ く な 、 プリ ン ト配線板 2のコ ス ト ダウ ンが図れる と と もに、 信号の伝達速度の速い I C メ モ リ カ ー ドを実現でき
Ί 5 s o ―
次に本発明の第 2の実施例について図面を参照しながら説明 する。 第 5図は第 2の実施例における I C メ モ リ カ ー ドの部分 断面図、 第 6図は同じくその部分斜視図である。 第 5図及び碧 6図において、 ケー ス 1 に収钠されたブ リ ン ト配線板 2には、
20 同一種類のメ モ リ L S I チッ プ 6 , 6/がその電極配列が同一に ¾る方向に 2 '署に積 ¾されている。 メ モ リ L S Iチッ プ 6 ， ら' の電極 1 0 , 1 には、 金属突起 1 1 , 1 を介して導体リ 一 ド 1 2 , 1 2の一端部 1 2 a , 1 ^ aが接合されている。 導体 リ ー ド 1 2 , 1 2/は^縁フ ィ ル'ム 2 O ， 2 C の上に形成され、 25 接着等の方法で支持されている。 1 3 , 1 3 ( 図示せず ）はメ モ リ L S I チッ プ 6 ， の の電極で、 それぞれ金属突起 1 4 , 1 ( 図示せず ） を介して導体リ — ド 1 5 ， 1 （ 図示せず ） の一端部 1 5 3· , 1 5"a ( 図示せず ）が接合されている。 導体 リ ー ド 1 5 , 1 は絶縁フ イ ム 2 O ， 2 上に形成 '支持さ れている。 そして電極 1 o , 1 〇'はメ モ リ L S I チッ プ 6 , ' の共通電極であるので、 導体リ ド 1 2/の他端部 1 2 b の上に 導体リ ー ド 1 2の他端部 1 2 b を重ねて、 プリ ン ト配線板 2の 導体配線 1 6に接合されている。 しかし、 電極 1 3 ， 1 はメ モ リ L S I チッ プ 6 ， 6 の非共通電極であるので、 導体リ 一 ド 1 5 ， 1 は絶^フ ィ ルム 2 〇の上で 2本に分岐させ、 導体 リ — ド 1 5の他端部 1 5 bはプリ ン ト配 板 2の導体配線 1 7に 接合され、 導体リ — ド 1 5の他端部 1 5 Cは切断されている。 導体リ 一 ド 1 5/の他端部 1 5^は切断されており 、 1 5 はプ リ ン ト配線板 2の導体配線 1 8に接合されている Θ このよ う に 非共通電極の導体リ ー ド 1 5 . 1 の他端部はプ リ ン ト配線板 2の異 る導体配線 1 Ύ , 1 8に接合され.. 互いに接触し い よ うにしている。 1 9 , 1 9/は樹脂等で構成された絶椽部材で ある。 2 1 ， 2 は絶緣フ イ ノレム 2 0 , 2 C に設けた位置決め 孔であ j?、 2 2はブ リ ン ト配線板 2に設けた位置決めの孔であ る。 それぞれ各孔の位置は対応してお j 、 例えばビ ン等を通す ことによ って容易に位置決めを し、 導体リ - ド 1 2 , 1 2/の他 端部 1 2 b , 1 2/b を重ね合わせた時のずれを防止するつ
以上のよ う に本実施例によれば、 メ モ リ L s I チッ プ 6 , e' を 2個積層してプ リ ン ト配線板 2に搭載することによ って、 メ モ リ L S I チッ プ 6 ， の占有面積を半減することができ、 一 定面積のブ リ ン ト配線板 2に多数のメ モ リ L S I チッ プを実装 でき る6：)で、 大容量の I G メモリ 力 — ドを実現できる。
さらに積.響したメ モ リ L S I チ ッ プ 6 ， 6/の共通電極に接合 された導体リ ー ド 1 2 , 1 2/の^端き:： 1 2 b , 1 2^を重ね合 わせてブ リ ン ト配镖板 2の導体配镲 1 6に接合しているので、 配線、 スペ ー スが小さ く 、 プ リ ン ト配 2 Oコ ス ト ダウ ン が Hiれると と もに、 信号伝達速 ¾の速い I G メ モ リ カ ー ドが実 現でき る。 · ·
また、 ¾緣フ イ ノレム 2 O , 2 〇への 置^め子し 2 1 , 2 Λ プ リ ン ト配 ¾板 2の位量决め孔 2 2にビン等を通すことで .ffl度よ く容易に積層が可能であ 、 導体リ - ド 1 2 1 2'の池 ¾部 1 2 b , 1 2 のずれによる短絡等を防止でき 、 組立が容易で 信賴性の高い I c メ モ リ カ ー ドを実現できる。
次に本発明の第 3の実施例について図面を参照し がら説明 する: 3 第ァ図は第 3の実施例における I G メ モ リ カ ー ドの部分 ^面図、 第 8図はその導体リ - ドの^端部の折り曲げ状態を示 す新面図である。 第了図および第 8図において、 ケー ス 1 に収 納されたブ リ ン ト配線板 2には、 同一種類のメモ リ L S I チッ プ 6 ' がその電極配列が同一となる方向に 3層状態で 積 ¾されているつ メ モ リ L S Iチッ プ 6の電極 1 Oには、 金興 突起 1 1 を介して導体リ ー ド 1 2 - ^ ¾ 1 2 aが接合されて いる。 導体リ — ド 1 2は絶緣フ イ ノレム 2 0の上に形或 '支持さ れている， 前記の搆或.； ± のメ モ リ L S I チッ プ ら f , 6"も同様 である。 導体リ 1 2 1 ， 1 2 の他端部 1 2 b , 1
1 2 b 、 ¾掾フ ィ ルムの端部 2 O a , 2 CT a , 2 c aか 箅 S図の折 ] 曲げ高さ H、 折 曲げ角度 Aが、 それぞれ異 って 成型されている。 そして電 1 C ， 1 。ノ ， 1 はメ モ リ L S I チッ プ 6 , 6' , ら" 共通電極であるので、 導体リ ー ドの 端部 1 2 b , 1 2" b , 1 b は ί青誓'噴に重ね合わされて、 ブ リ ン ト 配 板 2の導体配線 1 6に、 はんだ付け等の方法で接合されて いる。 積.嗎されたメ モ リ L S I チッ プ 6 と 6' ， 6' と 6 の間の 距難 S , は、 導体リ ー ド 1 2 b , 1 2' b , 1 折 j 曲げ 成型される形状によ つて適正 ¾値 （ o .04 観以上〇 .5 mm ) に保 たれている。 1 9 ， 1 9はメ モ リ L S I チ ッ プ 6 と 6 ， 6' と 6//の間に挿入された絶緣部材である。
以上のよ う に本実施例によれば、 プ リ ン ト配鎳板 2にメ モ リ L S I チッ プ 6等が複数個積層されると と もに、 共通電極 1 O 等に接続されている導体リ ドの他端部 1 2 b , 1 ， i 2" は積層順に重ね合わされて、 プリ ン ト配^板 2の導体配檨 1 6 に接合されている。 従 って一定面積のプリ ン ト配線板 2に多数 のメ モ リ L S I チッ プ 6等を搭載でき るので、 大容量 I C メ モ リ カ ー ドを実現でき 、 また配線スペ ー スが小さ く な ]? 、 プリ ン ト配線板 2のコ ス ト ダウ ンが図れると と もに、 信号の伝達速 度の速い I C メ モ リ カ ー ドを実現でき る。 さ らに、 導体 リ 一ド の他端部 1 2 b , 1 2 t) , 1 はそれぞれ異な つた形状に折 曲げ成型される.ことによ ） 、 メ モ リ L s I チ ッ プ e と , & と 6^の間の距離を適正な値に保ち、 これらの間に絶緣部材 1 9 ， 1 を揷入してあるので、 導体リ 一 ドの一端部 1 2 a と メ モ リ L S I テツ ブ との接角虫を防止でき る等、 信顇性の高い I C メ モ リ カ ー ドを実現でき る。 このよ う に本発明は、 I G メモ リ カ ー ドにおいて導体リ 一 ド の一端部をメモリ L S I チッ ブの電 ¾に接合し、 プ リ ン ト配鴒 板にメモリ L S Iチッ プをその電極配列が同一となる方向に複 教個積層すると と もに、 積.晴した各メ モ リ L S I チッ プの共通 電極の導体リ - ドの他端部を、 ¾層方向に重ね合わせてプリ ン ト配線板の導体配線に接合し、 また非共通電 aに接合された導 体リ ― ドの他端部は、 積屬されたチッ ブの各階数ごとに、 プリ ン ト配鎳板の対応するそれぞれ他とは異な つた導体配線に接合 した構成である。 そして各導体リ ― ドは絶緣フ ィ /レム上に形或' 支持され、 導体リ - ドの他端部が絶^ フ ィ ムの端部からチ ッ プの積層階数ごとに異 つた形状に折り曲げ成型されており 、 また ¾瘃フ ィ ルム と プ リ ン ト配每板には位置決め孔を設けると と もに、 積層したチッ ブの間には き椽部材が挿入された構 ¾で o
産業上の利 ¾可能性
以上のよ うに、 本発明によればメモリ L S I チッ プの占有 ί 積が大幅に縮小されるので、 限られた面積のプリ ン ト配德¾に 多数のメ モ リ L S I チッ プを搭载して大容量化を実現でき ると と もに、 積層した各チッ プ間 C 共通電極の導体リ - ドどう しを 直接接合しているので、 配線スぺ ースが減少し、 プ リ ン ト配^ 板のコ ス ト ダウ ン と信号伝達の高速化を実現でき る。
さらに、 ¾瘃フ イ ノレムの位置決め子 Lによ L S I チッ プ o積 層組立が容易と り 、 また導侔リ - ドの泡端部が折り曲げ ¾型 されていることによ ] 、 積層した隣接する上下りメ モリ L S I チッ プ間の距離を適正に保ち、 チッ プ間に絶緣部材を瑋入して . 信頼性の高い I c メ モ リ カ ー ドを実現できる。
5
10
5
20
25

Claims

• 請 求 の 範 囲
1 · プ リ ン ト配線板にメ モ リ L S I チ ッ プを、 複数個積層して 搭載したことを特徵とする I G メ モ リ カ ー ド。
2 . プ リ ン ト配線板と、 このプ リ ン ト配線板に搭載される メ モ リ L S I チッ プと 、 一端部が前記メ モ リ L S I チッ プの電極 に接合され、 他端部が前記プリ ン ト配鎳板側に接合される導 体リ ― ドとを有し、 前記プリ ン ト配線板に前記メ モ リ L S I チッ プを、 その電極配列が同一になる方向に複数個積層する と と もに、 前記積尋された各メモ リ L S I チッ プの共通電極0 の導体リ ― ドを積層方向に重ね合わせて、 前記プリ ン 卜配線 板の導体配線に接合したことを特徵とする I G メ モ リ カ ー ド :
3 . 請求の範囲第 2項において、 導体リ 一ド群が絶縁フ ィ ルム 上に形成 ·支持されている I c メ モ リ カ ー ド。
4 . 請求の範囲第 2項において、 メ モ リ L S I チッ プの非共通5 電極に接合された導体リ 一 ドの他端部は積層階数分に分岐さ せ、 前記分岐させた各導体リ - ドは、 どの階数に積層される かによ つ て必要となる 1 本のみを残し、 他の分岐させた各導 体リ - ドは電気的に非導通状態にして、 前記プリ ン ト配線板 の各階数ごとに対応するそれぞれ異な つた導体配線に接合し0 た I C メ モ リ カ ー ド。
5 . 請求の範囲第 2項において、 メ モ リ L S I チッ プの非共通 電極に接合された導体リ - ドの他端部は、 積層階教ごとに^ とは異 つた位置に引出し、 プリ ン ト配線板の各階敦ごとに 対応するそれぞれ異な つた導体配線に接合した I c メ モ リ 力5 一ト • 6 . 請求の範囲第 2項において、 積層 したメ モ リ L S I チッ プ の相互の間に、 絶緣部材が挿入されている I C メ モ リ カ - ド
7 . 請求の範囲第 2項において、 プ リ ン ト配線板はメモ リ 回路 部、 コ ン ト 口 —ノレ回路部、 外部イ ン タ フ ヱ イ ス回路部からな る I G メモ リ カ ー ド。
8 . 請求の範囲第 3項において、 導体リ ドの他端部が絶縁フ イ ノレム の端部から、 メ モ リ L S I チッ プの積 ¾階数ごとに他 とは異¾ つた形状に折 曲げ成型されている I G メモ リ カ ー 9 . 請求の範囲第 3項において、 絶檨フ イ ノレム に複数の位置決 め孔を設けると と もに、 プリ ン ト配鎳板の前記フ ィ ノレムの位 置決め孔と対応する少な く と も 2個所の位置に位置決め用の 孔を設けた I G メモ リ カ ー ド。
PCT/JP1989/000643 1988-06-29 1989-06-28 Ic memory card Ceased WO1990000117A1 (en)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP1988086505U JPH081110Y2 (ja) 1988-06-29 1988-06-29 Ｉｃメモリーカード
JP63/86505U 1988-06-29
JP1/157831 1989-06-20
JP1/157829 1989-06-20
JP1157830A JPH0323997A (ja) 1989-06-20 1989-06-20 Ｉｃメモリカード
JP1/157828 1989-06-20
JP1/157830 1989-06-20
JP1157831A JP2811759B2 (ja) 1989-06-20 1989-06-20 Ｉｃメモリカード
JP1157829A JP2811758B2 (ja) 1989-06-20 1989-06-20 Ｉｃメモリカード
JP1/157832 1989-06-20
JP1157828A JP2811757B2 (ja) 1989-06-20 1989-06-20 Ｉｃメモリカード
JP1157832A JPH0323999A (ja) 1989-06-20 1989-06-20 Ｉｃメモリカード

Publications (1)

Publication Number Publication Date
WO1990000117A1 true WO1990000117A1 (en) 1990-01-11

Family

ID=27551682

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1989/000643 Ceased WO1990000117A1 (en) 1988-06-29 1989-06-28 Ic memory card

Country Status (2)

Country Link
EP (1) EP0379592A4 (ja)
WO (1) WO1990000117A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0383296A3 (en) * 1989-02-15 1992-03-04 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device package
KR100523753B1 (ko) * 1997-12-23 2005-12-28 주식회사 엘지생활건강 산거울 추출물 함유 항염 조성물

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296737A (en) * 1990-09-06 1994-03-22 Hitachi, Ltd. Semiconductor device with a plurality of face to face chips
JP2505308B2 (ja) * 1990-09-06 1996-06-05 株式会社日立製作所 半導体装置
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
DE4431604A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Schaltungsanordnung mit einem Chipkartenmodul und einer damit verbundenen Spule
DE4431754C1 (de) * 1994-09-06 1995-11-23 Siemens Ag Trägerelement
US5925928A (en) * 1994-09-30 1999-07-20 Siemens Aktiengesellschaft Data carrier card, assembly of at least two data carrier cards and method of accessing at least one of the data carrier cards
DE4435122C1 (de) * 1994-09-30 1996-03-07 Siemens Ag Datenträger
JPH08279591A (ja) * 1995-04-07 1996-10-22 Nec Corp 半導体装置とその製造方法
DE19523793C1 (de) * 1995-06-29 1996-11-07 Siemens Ag An Datenbus betreibbarer stapelbarer Datenträger
EP1102316A1 (de) * 1999-11-16 2001-05-23 Infineon Technologies AG Multi-Chip IC-Karte mit Bus-Struktur

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680232A (ja) * 1992-09-02 1994-03-22 Daifuku Co Ltd 物品搬送設備

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4996583A (en) * 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680232A (ja) * 1992-09-02 1994-03-22 Daifuku Co Ltd 物品搬送設備

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0383296A3 (en) * 1989-02-15 1992-03-04 Matsushita Electric Industrial Co., Ltd. Method of producing a semiconductor device package
KR100523753B1 (ko) * 1997-12-23 2005-12-28 주식회사 엘지생활건강 산거울 추출물 함유 항염 조성물

Also Published As

Publication number Publication date
EP0379592A1 (en) 1990-08-01
EP0379592A4 (en) 1991-06-19

Similar Documents

Publication Publication Date Title
EP0349957B1 (en) Method for manufacturing an electrical junction box
US6958532B1 (en) Semiconductor storage device
WO1990000117A1 (en) Ic memory card
JPH05234582A (ja) ラミネート型電源と半導体装置との間のラミネート型相互接続媒体の適用
US20250300136A1 (en) Semiconductor package having chip stack
US6655967B2 (en) Electrical connector housing
JPH07147378A (ja) 半導体モジュールおよびこれに使用されるｉｃパッケージ
JP4219638B2 (ja) 電気接続箱および電気接続箱のタブアライメント保持具
JP2682152B2 (ja) Ｉｃメモリカード
JP2811759B2 (ja) Ｉｃメモリカード
JP3146487B2 (ja) Ｉｃメモリカード
US6211564B1 (en) Integrated circuit package having stepped terminals
JP3151825B2 (ja) Ｉｃメモリカード
JP3064438B2 (ja) Ｉｃメモリカード
JP2811758B2 (ja) Ｉｃメモリカード
US9367712B1 (en) High density memory card using folded flex
JP2624063B2 (ja) ワイヤハーネス
JP2811757B2 (ja) Ｉｃメモリカード
JP3021691B2 (ja) Ｉｃメモリカード
JP3070191B2 (ja) Ｉｃメモリカード
JPH0555450A (ja) メモリモジユール
JP3456186B2 (ja) 電気接続箱
JPH0323997A (ja) Ｉｃメモリカード
JPH09120852A (ja) コネクタをケース内に内蔵する半導体装置
CN118471920A (zh) 芯片封装组件

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1989907813

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1989907813

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1989907813

Country of ref document: EP