TWM675785U - 電子封裝件 - Google Patents

Abstract

本創作揭露一種電子封裝件，係包括一佈線結構、一線路結構、一中介板、複數電子元件與一封裝膠體等構件。線路結構位於佈線結構上以電性連接佈線結構，中介板位於線路結構上並具有複數導電穿孔以電性連接線路結構，電子元件設於中介板上以電性連接導電穿孔，且封裝膠體形成於佈線結構上以包覆線路結構、中介板與電子元件。藉此，本創作能有效地異質整合不同構件以構成複合式之電子封裝件。

Description

電子封裝件

本創作係有關一種半導體裝置，尤指一種能異質整合不同構件之電子封裝件。

為了確保電子產品能持續小型化與多功能性，半導體裝置或電子封裝件需不斷地朝向尺寸微小化之方向發展。例如，在半導體裝置或電子封裝件之先進封裝技術中，常用的封裝技術可包括2.5D積體電路(IC)封裝技術、3D積體電路(IC)封裝技術、扇出型堆疊封裝(Fan-Out Package on Package；FO-PoP)技術等。

再者，採用矽穿孔(Through Silicon Via；TSV)之2.5D積體電路封裝技術或3D積體電路封裝技術，由於具備更佳的頻寬與更少的功耗之優勢，且能提供更高的整合度以突破微小尺寸(如微米/奈米)之極限，故迅速地成為近年來半導體產業之重要發展方向。

惟，現有技術通常難以異質整合佈線結構、線路結構、中介板(導電穿孔)、複數電子元件與封裝膠體等各種不同構件以構成複合式之電子封裝件，亦不易運用導熱層及/或散熱件(如散熱片及支撐腳)等構件以迅速地逸散出 電子封裝件或複數電子元件所產生之熱能，也大多無法使電子封裝件具有抗撓曲或高抗撓強度之特性。

因此，如何克服上述習知技術之問題，實已成目前亟欲解決之課題。

鑑於上述習知技術之缺失，本創作係提供一種電子封裝件，係包括：一佈線結構；一中介板，係設於佈線結構上，且中介板具有複數導電穿孔以電性連接佈線結構；複數電子元件，係設於中介板上以電性連接複數導電穿孔；以及一封裝膠體，係形成於佈線結構上以包覆中介板與複數電子元件。

前述之電子封裝件中，中介板上形成有線路結構，線路結構具有至少一介電層與至少一結合介電層之線路層，佈線結構具有至少一絕緣層與至少一結合絕緣層之重佈線路層，且佈線結構之重佈線路層電性連接線路結構之線路層。

前述之電子封裝件中，更包括複數導電凸塊與複數導電接點，其中，複數導電凸塊形成於佈線結構與線路結構之間，複數導電接點形成於中介板之複數導電穿孔與複數電子元件之間，且封裝膠體進一步包覆複數導電凸塊與複數導電接點。

前述之電子封裝件可包括複數導電凸塊，其中，佈線結構具有至少一重佈線路層，線路結構具有至少一線路層，且佈線結構之重佈線路層透過複數導電凸塊電性連接線路結構之線路層。

前述之電子封裝件可包括複數導電接點，其中，複數電子元件透過複數導電接點接置於中介板上，且複數電子元件依序電性連接複數導電接點、中介板之複數導電穿孔與佈線結構。

前述之電子封裝件可包括複數導電凸塊與複數導電接點，其中，複數電子元件之上表面與封裝膠體之上表面為共平面。

前述之電子封裝件可包括複數導電體與一基板，且複數導電體形成於佈線結構與基板之間以電性連接佈線結構與基板。

前述之電子封裝件可包括一導熱層，係形成於複數電子元件之上表面上。

前述之電子封裝件可包括一散熱件，係形成於導熱層上，且導熱層介於複數電子元件與散熱件之間。

前述之電子封裝件可包括一散熱件，係具有一散熱片與至少一結合散熱片之支撐腳，且散熱片或支撐腳接觸或接近複數電子元件。

由上可知，本創作提供一種創新之電子封裝件，係能異質整合佈線結構、線路結構、中介板(導電穿孔)、複數電子元件與封裝膠體等各種不同構件，以利於共同構成複合式之電子封裝件，亦能有效地提升電子封裝件之整體效能。

本創作能有效地串連或異質整合佈線結構、線路結構、中介板(導電穿孔)、複數電子元件與封裝膠體等各種不同構件，以利於提升電子封裝件之組裝良率。

本創作能善用導熱層及/或散熱件(如散熱片及支撐腳)等構件，以利於迅速地逸散出電子封裝件或複數電子元件所產生之熱能，也能有效率地提升電子封裝件或複數電子元件之散熱效能。

本創作能善用散熱件之散熱片及支撐腳(如支撐架)以保護或強化電子封裝件，亦能使電子封裝件具有抗撓曲或高抗撓強度之特性。

1:電子封裝件

10:載板

20:佈線結構

21:第一重佈線路層

22:絕緣層

23:導電體

30:線路結構

31:線路層

32:介電層

33:導電凸塊

40:中介板

41:導電穿孔

50:電子元件

51:上表面

52:導電接點

60:封裝膠體

61:上表面

70:基板

71:第二重佈線路層

72:導電元件

80:導熱層

81:散熱件

82:散熱片

83:支撐腳

圖1A至圖1F為本創作之電子封裝件之製法之剖面示意圖。

圖2為本創作之電子封裝件之另一實施例之剖面示意圖。

圖3為本創作之電子封裝件之又一實施例之剖面示意圖。

以下藉由特定的具體實施例說明本創作之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本創作之其它優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本創作可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本創作所能產生之功效及所能達成之目的下，均應仍落在本創作所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「下」、「一」、「二」、「第一」、「第二」等用語，亦僅為便於敘述之明瞭，而非用以限定本創作可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本創作可實施之範疇。

圖1A至圖1F為本創作之電子封裝件1之製法之剖面示意圖，且電子封裝件1可為複合式封裝結構等。同時，本創作所述「至少一」代表一個以上(如一、二或三個)，「複數」代表二個以上(如二、三、四或十個以上)，「上表面」可代表上側、第一側或第一表面，「下表面」可代表下側、第二側或第二表面，且上表面相對於下表面。

如圖1A所示，提供一可移除之載板10，再採用重佈線路層(RDL)技術以形成一佈線結構20於載板10上，且佈線結構20具有至少一絕緣層22第一重佈線路層(Redistribution Layer；RDL)21與至少一結合此絕緣層22之第一重佈線路層21。

在一實施例中，佈線結構20具有複數(如二或三層)第一重佈線路層21與複數(如二或三層)絕緣層22，且最外層(如最上層及最下層)之絕緣層22可外露出最外層(如最上層及最下層)之第一重佈線路層21。

在一實施例中，載板10為可移除之暫時載體，載板10之材質例如為玻璃、半導體(如矽)、複合高分子材料等材質，且載板10之形狀例如為矩形、方形、圓形、多角形等形狀。

如圖1B所示，採用矽穿孔(TSV)技術以形成一具有複數導電穿孔41之中介板40，且複數導電穿孔41穿通中介板40之上表面與下表面。同時，可形成一線路結構30於具有複數導電穿孔41之中介板40上，且線路結構30可具有至少一介電層32與至少一結合此介電層32之線路層31，且令線路結構30之線路層31電性連接中介板40之複數導電穿孔41。然後，將佈線結構20之第一重佈線路層21透過複數導電凸塊33電性連接線路結構30之線路層31。

在一實施例中，線路結構30可具有複數(如二或三層)線路層31與複數(如二或三層)介電層32，且最外層(如最上層及最下層)之介電層32可外露出最外層(如最上層及最下層)之線路層31。

在一實施例中，介電層32例如為絕緣層等，導電凸塊33例如為導電體、導電元件、導電接點、金屬接點、銲球、錫球等，中介板40例如為矽晶圓、矽晶片、中介層(interposer)等，且導電穿孔41例如為矽穿孔(TSV)等。

如圖1C所示，可採用覆晶(Flip Chip)技術將複數(如至少二個)電子元件50透過複數導電接點52接置於中介板40上，以使複數電子元件50依序電性連接複數導電接點52、中介板40之複數導電穿孔41、線路結構30之線路層31與佈線結構20之第一重佈線路層21，並使複數電子元件50依序透過複數導電接點52、中介板40之複數導電穿孔41與線路結構30之線路層31互相電性連接。

在一實施例中，電子元件50例如為主動元件、被動元件或其組合，主動元件例如為晶片(半導體晶片)等，被動元件例如為電阻、電容或電感等，且導電接點52例如為金屬接點、導電凸塊、導電元件、銲球、錫球等。

如圖1D所示，採用封模(molding)技術形成一封裝膠體60於佈線結構20上，以包覆線路結構30(如最外層之線路層31及介電層32)、複數導電凸塊33、中介板40、複數電子元件50(如晶片)與複數導電接點52等，且封裝膠體60之上表面61可高於複數電子元件50(如晶片)之上表面51(如背面/非作用面)。

如圖1E所示，採用研磨、蝕刻或光刻等技術移除圖1D中一部分之封裝膠體60以薄化封裝膠體60之厚度，並使封裝膠體60之上表面61外露出複數電子元件50(如晶片)之上表面51(如背面/非作用面)。

在一實施例中，複數電子元件50之上表面51與封裝膠體60之上表面61可為共平面，且複數電子元件50之上表面51齊平於封裝膠體60之上表面61。但在其它實施例中，複數電子元件50之上表面51與封裝膠體60之上表面61亦可為非共平面，且複數電子元件50之上表面51不齊平於封裝膠體60之上表面61。

如圖1F所示，移除圖1E中之載板10，再形成複數導電體23於佈線結構20上以電性連接第一重佈線路層21，藉此得到本創作之電子封裝件1。

在一實施例中，導電體23例如為導電凸塊、導電元件、導電接點、金屬接點、銲球、錫球等。

圖2為本創作之電子封裝件1之另一實施例之剖面示意圖，且電子封裝件1可進一步包括一具有第二重佈線路層71之基板70與複數導電元件72。

亦即，如圖2所示，基板70可設於複數導電體23下方，基板70可具有至少一第二重佈線路層71以電性連接複數導電體23，且複數導電元件72可形成於基板70上以電性連接第二重佈線路層71。

在一實施例中，基板70可具有複數(如二或三層)第二重佈線路層71，並外露出最外層(如最上層及最下層)之第二重佈線路層71。

在一實施例中，基板70例如為玻璃基板、半導體基板(如矽基板)、陶瓷基板、多層基板、印刷電路板(PCB)等，且導電元件72例如為導電體、導電凸塊、導電接點、金屬接點、銲球、錫球等。

圖3為本創作之電子封裝件1之又一實施例之剖面示意圖，且電子封裝件1可進一步包括一導熱層80及/或一散熱件81。

亦即，如圖3所示，導熱層80可形成於複數電子元件50(如晶片)之上表面51(如背面/非作用面)與封裝膠體60之上表面61上，且散熱件81可設於基板70之上表面上以直接接觸導熱層80，俾藉由導熱層80與散熱件81迅速地逸散出電子封裝件1或複數電子元件50所產生之熱能至外部(如空氣中)。

在一實施例中，散熱件81具有一散熱片82與至少一(如複數)結合此散熱片82之支撐腳83，且散熱片82與支撐腳83可為一體成形。同時，散熱片82可直接接觸導熱層80，導熱層80可介於複數電子元件50(封裝膠體60)與散熱件81之散熱片82之間，且支撐腳83可藉由黏著層(圖略)結合或固定於基板70之上表面上。

但在其它實施例中，電子封裝件1亦可毋須包括導熱層80，以使散熱件81之散熱片82直接接觸或接近複數電子元件50之上表面51，並使散熱件81之支撐腳83直接接觸或接近複數電子元件50之側面。

在一實施例中，導熱層80例如為導熱介面材(Thermal Interface Material；TIM)等，且導熱層80例如為導熱材料、金屬材料、銲錫材料等所構成並具有高導熱係數(如86W/mK)。散熱片82與支撐腳83例如為散熱材料或金屬材料所構成，且支撐腳83例如為支撐架等。

因此，本創作提供一種電子封裝件1，係包括：一佈線結構20；一中介板40，係設於佈線結構20上，且中介板40具有複數導電穿孔41以電性連接佈線結構20；複數電子元件50，係設於中介板40上以電性連接複數導電穿孔41；以及一封裝膠體60，係形成於佈線結構20上以包覆中介板40與複數電子元件50。

在一實施例中，中介板40設有線路結構30，以電性連接佈線結構20。佈線結構20具有至少一絕緣層22與至少一結合絕緣層22之第一重佈線路層21(或稱為重佈線路層)，線路結構30具有至少一介電層32與至少一結合介電層32之線路層31，且佈線結構20之第一重佈線路層21電性連接線路結構30之線路層31。

在一實施例中，複數電子元件50之上表面51與封裝膠體60之上表面61為共平面。

在一實施例中，電子封裝件1可包括複數導電凸塊33，佈線結構20具有至少一第一重佈線路層21，線路結構30具有至少一線路層31，且佈線結構20之第一重佈線路層21透過複數導電凸塊33電性連接線路結構30之線路層31。

在一實施例中，電子封裝件1可包括複數導電接點52，其中，複數電子元件50透過複數導電接點52接置於中介板40上，且複數電子元件50依序電性連接複數導電接點52、中介板40之複數導電穿孔41、線路結構30與佈線結構20。

在一實施例中，電子封裝件1可包括複數導電凸塊33與複數導電接點52，其中，複數導電凸塊33形成於佈線結構20與線路結構30之間，複數 導電接點52形成於中介板40之複數導電穿孔41與複數電子元件50之間，且封裝膠體60進一步包覆複數導電凸塊33與複數導電接點52。

在一實施例中，電子封裝件1可包括複數導電體23與一基板70，且複數導電體23形成於佈線結構20與基板70之間以電性連接佈線結構20與基板70。

在一實施例中，電子封裝件1可包括一導熱層80，係形成於複數電子元件50之上表面51上。

在一實施例中，電子封裝件1可包括一散熱件81，係形成於導熱層80上，且導熱層80介於複數電子元件50與散熱件81之間。

在一實施例中，電子封裝件1可包括一散熱件81，係具有一散熱片82與至少一結合散熱片82之支撐腳83，且散熱片82或支撐腳83接觸或接近複數電子元件50。

綜上，本創作之電子封裝件1係至少具有下列特色、優點或技術功效。

一、本創作能異質整合佈線結構20、線路結構30、中介板40(導電穿孔41)、複數電子元件50與封裝膠體60等各種不同構件，以利於共同構成複合式之電子封裝件1(複合式封裝結構)，亦能有效地提升電子封裝件1之整體效能。

二、本創作能善用重佈線路層(RDL)技術、矽穿孔(TSV)技術、覆晶(Flip Chip)技術、封模(molding)技術等，以利於有效地串連或異質整合佈線結構20、線路結構30、中介板40(導電穿孔41)、複數電子元件50與封裝膠體60等各種不同構件，亦能提升電子封裝件1之整體效能或組裝良率。

三、本創作能善用導熱層80及/或散熱件81(如散熱片82及支撐腳83)等構件，以利於迅速地逸散出電子封裝件1或複數電子元件50所產生之熱能至外部(如空氣中)，也能效率地提升電子封裝件1或複數電子元件50之散熱效能。

四、本創作能善用例如由金屬材料所構成之散熱件81之散熱片82及支撐腳83以保護或強化電子封裝件1，亦能使電子封裝件1具有抗撓曲或高抗撓強度之特性。

上述實施例係用以例示性說明本創作之原理及其功效，而非用於限制本創作。任何熟習此項技藝之人士均可在不違背本創作之精神及範疇下，對上述實施例進行修改。因此，本創作之權利保護範圍，應如申請專利範圍所列。

1:電子封裝件

20:佈線結構

21:第一重佈線路層

22:絕緣層

23:導電體

30:線路結構

31:線路層

32:介電層

33:導電凸塊

40:中介板

41:導電穿孔

50:電子元件

51:上表面

52:導電接點

60:封裝膠體

61:上表面

Claims (10)

1. 一種電子封裝件，係包括：

   一佈線結構；

   一中介板，係設於該佈線結構上，且該中介板具有複數導電穿孔以電性連接該佈線結構；

   複數電子元件，係設於該中介板上以電性連接該複數導電穿孔；以及

   一封裝膠體，係形成於該佈線結構上以包覆該中介板與該複數電子元件。
2. 如請求項1所述之電子封裝件，其中，該中介板上形成有線路結構，該線路結構具有至少一介電層與至少一結合該介電層之線路層，該佈線結構具有至少一絕緣層與至少一結合該絕緣層之重佈線路層，且該佈線結構之重佈線路層電性連接該線路結構之線路層。
3. 如請求項2所述之電子封裝件，更包括複數導電凸塊與複數導電接點，其中，該複數導電凸塊形成於該佈線結構與該線路結構之間，該複數導電接點形成於該中介板之複數導電穿孔與該複數電子元件之間，且該封裝膠體進一步包覆該複數導電凸塊與該複數導電接點。
4. 如請求項2所述之電子封裝件，更包括複數導電凸塊，其中，該佈線結構具有至少一重佈線路層，該線路結構具有至少一線路層，且該佈線結構之重佈線路層透過該複數導電凸塊電性連接該線路結構之線路層。
5. 如請求項1所述之電子封裝件，更包括複數導電接點，其中，該複數電子元件透過該複數導電接點接置於該中介板上，且該複數電子元件依序電性連接該複數導電接點、該中介板之複數導電穿孔與該佈線結構。
6. 如請求項1所述之電子封裝件，其中，該複數電子元件之上表面與該封裝膠體之上表面為共平面。
7. 如請求項1所述之電子封裝件，更包括複數導電體與一基板，且該複數導電體形成於該佈線結構與該基板之間以電性連接該佈線結構與該基板。
8. 如請求項1所述之電子封裝件，更包括一導熱層，係形成於該複數電子元件之上表面上。
9. 如請求項8所述之電子封裝件，更包括一散熱件，係形成於該導熱層上，且該導熱層介於該複數電子元件與該散熱件之間。
10. 如請求項1所述之電子封裝件，更包括一散熱件，係具有一散熱片與至少一結合該散熱片之支撐腳，且該散熱片或該支撐腳接觸或接近該複數電子元件。