TWM575178U - 移位暫存器以及閘極驅動電路 - Google Patents

Abstract

一種移位暫存器以及閘極驅動電路。移位暫存器包括多個移位暫存單元。在移位暫存單元中，第一輸出級電路基於第一時脈信號以依據第一與第二偏壓電壓以產生閘極驅動信號。第一控制電路依據前級閘極驅動信號、第二偏壓電壓以及模式選擇信號以調整第一偏壓電壓。第二輸出級電路基於第三時脈信號並依據第三偏壓電壓與第二時脈信號以產生閘極驅動信號。第二控制電路依據前級閘極驅動信號、第二偏壓電壓以及反相模式選擇信號以調整第三偏壓電壓。補償電路在第一時間區間使補償電容進行充電，在第二時間區間使補償電容進行放電以調整第二偏壓電壓。

Description

移位暫存器以及閘極驅動電路

本新型創作是有關於一種移位暫存器以及閘極驅動電路，且特別是有關於一種顯示裝置的移位暫存器以及閘極驅動電路。

近年來有許多產品將顯示器驅動電路中的閘極驅動電路（Gate driver）整合於玻璃上，即為陣列上閘極驅動（Gate-Driver-on-Array, GOA）電路。而所述陣列上閘極驅動電路具有諸多優勢，其能夠降低顯示面板的邊框的寬度，以達到窄邊框的效果，進而有效地降低顯示器的內部電路的設計面積。

為了使大型顯示器運用陣列上閘極驅動的產品能夠長時間操作，並且在低溫以及高溫環境的長時間操作下能夠具有穩定的驅動表現。因此，如何有效地穩定雜訊抑制效果以及減緩電晶體的電氣特性偏移，藉以提升閘極驅動電路的效能，將是本領域相關技術人員重要的課題。

本新型創作提供一種移位暫存器以及閘極驅動電路，可達到全時段抗雜訊的效果。

本新型創作的移位暫存器，包括多個移位暫存單元。移位暫存單元相互串聯耦接，並分別產生多個閘極驅動信號。其中第N級移位暫存單元包括第一輸出級電路、第一控制電路、第二輸出級電路、第二控制電路以及補償電路。第一輸出級電路具有第一輸入端與第二輸入端以分別接收第一偏壓電壓與第二偏壓電壓，第一輸出級電路基於第一時脈信號，並依據第一偏壓電壓與第二偏壓電壓以在輸出端產生第N級閘極驅動信號。第一控制電路耦接至第一輸出級電路，依據前級閘極驅動信號、第二偏壓電壓以及模式選擇信號以調整第一偏壓電壓。第二輸出級電路耦接至輸出端，具有第三輸入端與第四輸入端以分別接收第三偏壓電壓與第二時脈信號，第二輸出級電路基於第三時脈信號，並依據第三偏壓電壓與第二時脈信號以在輸出端產生第N級閘極驅動信號。第二控制電路耦接至第二輸出級電路，依據前級閘極驅動信號、第二偏壓電壓以及反相模式選擇信號以調整第三偏壓電壓。補償電路耦接至第一控制電路、第一輸出級電路以及第二控制電路，補償電路具有耦接至第二輸入端的補償電容，補償電路在第一時間區間使補償電容進行充電，接著在第二時間區間使補償電容進行放電並藉以調整第二偏壓電壓。其中N為大於1的正整數。

本新型創作的閘極驅動電路包括移位暫存器，其中移位暫存單元分別在多個時間點耦接至補償回授電路，其中補償回授電路至少包括第一取樣保持電路、比較器以及第二取樣保持電路。第一取樣保持電路接收各閘極驅動信號，並依據各閘極驅動信號以產生經取樣閘極驅動信號。比較器耦接至第一取樣保持電路，比較器用以比較經取樣閘極驅動信號與參考電壓以產生比較結果。第二取樣保持電路耦接至比較器以接收比較結果，第二取樣保持電路依據比較結果以產生模式選擇信號或反相模式選擇信號至各移位暫存單元。

基於上述，本新型創作的移位暫存單元可以透過補償電路在第一時間區間使補償電容進行充電，並且在第二時間區間提供放電電路對補償電容進行放電，以確保負責下拉偏壓電壓的電晶體不會在高溫環境以及長時間操作下因臨界電壓的偏移而影響抑制輸出雜訊的能力。

為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示本新型創作一實施例的第N級的移位暫存單元100的電路圖。本新型創作的移位暫存器包括多個移位暫存單元，並且，這些移位暫存單元彼此之間相互串聯耦接，以分別產生多個閘極驅動信號。其中，圖1的移位暫存單元100即表示所述移位暫存器的第N級的移位暫存單元，並且上述的N為大於1的正整數。

請參照圖1，在本實施例中，移位暫存單元100包括輸出級電路110（亦稱為第一輸出級電路）、控制電路120（亦稱為第一控制電路）、輸出級電路130（亦稱為第二輸出級電路）、控制電路140（亦稱為第二控制電路）以及補償電路150。其中，輸出級電路110包括電晶體M2以及電晶體M11。電晶體M2的第一端耦接至輸出端OUT，電晶體M2的第二端接收時脈信號CLK1（亦稱為第一時脈信號），電晶體M2的控制端耦接至輸入端IN1（亦稱為第一輸入端）以接收偏壓電壓An（亦稱為第一偏壓電壓）。電晶體M11的第一端耦接至參考電位VSS，電晶體M11的第二端耦接至輸出端OUT，電晶體M11的控制端耦接至輸入端IN2以接收偏壓電壓Qn（亦稱為第二偏壓電壓）。

控制電路120耦接至輸出級電路110。控制電路120包括電晶體M1、電晶體M10以及電晶體M12。電晶體M1的第一端與控制端共同接收前級閘極驅動信號G[N-1]，電晶體M1的第二端耦接至輸入端IN1。電晶體M10的第一端耦接至參考電位VSS，電晶體M10的第二端耦接至輸入端IN1，電晶體M10的控制端耦接至輸入端IN2以接收偏壓電壓Qn。電晶體M12的第一端耦接至參考電位VSS，電晶體M12的第二端耦接至輸入端IN1，電晶體M12的控制端接收反相模式選擇信號CPB。

具體而言，輸出級電路110可以透過輸入端IN1以及輸入端IN2來分別接收偏壓電壓An以及偏壓電壓Qn。並且，輸出級電路110可基於時脈信號CLK1的時序狀態，並依據偏壓電壓An以及偏壓電壓Qn以在輸出端OUT產生第N級閘極驅動信號G[N]。接著，控制電路120可依據所接收的前級閘極驅動信號G[N-1]、偏壓電壓Qn以及反相模式選擇信號CPB來調整偏壓電壓An的操作狀態。舉例來說，在本實施例中，當反相模式選擇信號CPB被設定為第一電壓準位（例如是高電壓準位）時，控制電路120可依據反相模式選擇信號CPB而使偏壓電壓An被下拉至低電壓準位。相對的，當反相模式選擇信號CPB被設定為第二電壓準位（例如是低電壓準位）時，控制電路120可依據前級閘極驅動信號G[N-1]而使偏壓電壓An被上拉至高電壓準位。

另一方面，輸出級電路130耦接至輸出端OUT。輸出級電路130包括電晶體M14以及電晶體M18。電晶體M14的第一端耦接至輸出端OUT，電晶體M14的第二端接收時脈信號CLK5（亦稱為第三時脈信號），電晶體M14的控制端耦接至輸入端IN3（亦稱為第三輸入端）以接收偏壓電壓Bn（亦稱為第三偏壓電壓）。電晶體M18的第一端耦接至參考電位VSS，電晶體M18的第二端耦接至輸出端OUT，電晶體M18的控制端（亦即移位暫存單元100的第四輸入端IN4）接收時脈信號CLK7（亦稱為第二時脈信號）。

控制電路140耦接至輸出級電路130。控制電路140包括電晶體M13、電晶體M15、電晶體M16以及電晶體M17。電晶體M13的第一端與控制端共同接收前級閘極驅動信號G[N-1]，電晶體M13的第二端耦接至輸入端IN3。電晶體M15的第一端耦接至參考電位VSS，電晶體M15的第二端耦接至輸入端IN3，電晶體M15的控制端耦接至輸入端IN2以接收偏壓電壓Qn。電晶體M16的第一端耦接至參考電位VSS，電晶體M16的第二端耦接至輸入端IN3，電晶體M16的控制端接收模式選擇信號CP。電晶體M17的第一端耦接至參考電位VSS，電晶體M17的第二端接收電壓信號Xn，電晶體M17的控制端耦接至輸入端IN3以接收偏壓電壓Bn。

具體而言，輸出級電路130可以透過輸入端IN3以及輸入端IN4（亦即電晶體M18的控制端）以分別接收偏壓電壓Bn以及時脈信號CLK7。並且，輸出級電路130可基於時脈信號CLK5的時序狀態，並依據偏壓電壓Bn以及時脈信號CLK7以在輸出端OUT產生第N級閘極驅動信號G[N]。接著，控制電路140可依據所接收的前級閘極驅動信號G[N-1]、偏壓電壓Qn以及模式選擇信號CP來調整偏壓電壓Bn的操作狀態。舉例來說，在本實施例中，當模式選擇信號CP被設定為第一電壓準位（例如是高電壓準位）時，控制電路140可依據模式選擇信號CP而使偏壓電壓Bn被下拉至低電壓準位。相對的，當模式選擇信號CP被設定為第二電壓準位（例如是低電壓準位）時，控制電路140可依據前級閘極驅動信號G[N-1]而使偏壓電壓Bn被上拉至高電壓準位。

另一方面，補償電路150耦接至輸出級電路110、控制電路120以及控制電路140。補償電路150包括補償電容Cx、電晶體M3～M7以及放電電路160。其中，補償電容Cx的第一端接收電壓信號Xn，補償電容Cx的第二端耦接至輸入端IN2。電晶體M3的第一端與控制端共同接收時脈信號CLK4（亦稱為第四時脈信號），電晶體M3的第二端耦接至補償電容Cx的第一端。電晶體M4的第一端耦接至參考電位VSS，電晶體M4的第二端耦接至補償電容Cx的第一端，電晶體M4的控制端接收時脈信號CLK7。電晶體M5的第一端耦接至參考電位VSS，電晶體M5的第二端耦接至補償電容Cx的第一端，電晶體M5的控制端耦接至輸入端IN1。電晶體M6的第一端與控制端共同接收第N+1級閘極驅動信號G[N+1]，電晶體M6的第二端耦接至輸入端IN2。電晶體M7的第一端耦接至參考電位VSS，電晶體M7的第二端耦接至輸入端IN2，電晶體M7的控制端接收前級閘極驅動信號G[N-1]。

放電電路160耦接於輸入端IN2以及參考電位VSS之間。放電電路160可以由電晶體M8以及電晶體M9所構成。其中，電晶體M8的第一端耦接至輸入端IN2，電晶體M8的控制端接收第N+2級閘極驅動信號G[N+2]。電晶體M9的第一端耦接至參考電位VSS，電晶體M9的第二端耦接至電晶體M8的第二端，電晶體M9的控制端耦接至輸入端IN2以接收偏壓電壓Qn。

需注意到的是，在本新型創作中，當模式選擇信號CP被設定為第二電壓準位（例如是低電壓準位）且反相模式選擇信號CPB被設定為第一電壓準位（例如是高電壓準位）時，移位暫存單元100可以操作於第一模式。相對的，當模式選擇信號CP被設定為第一電壓準位（例如是高電壓準位）且反相模式選擇信號CPB被設定為第二電壓準位（例如是低電壓準位）時，移位暫存單元100可以操作於第二模式。其中，所述第一模式可以例如是所述閘極驅動信號G[N]的波形被判斷為失真狀態，而所述第二模式則可以例如是所述閘極驅動信號G[N]的波形被判斷為未失真狀態。

值得一提的是，在本新型創作中，移位暫存單元100可以透過耦接於輸出端OUT的補償回授電路來判斷所述閘極驅動信號G[N]的波形是否發生失真狀態。舉例來說，當所述補償回授電路依據閘極驅動信號G[N]與一參考電壓判斷所述閘極驅動信號G[N] 的波形發生失真狀態時，所述補償回授電路可以提供具有低電壓準位的模式選擇信號CP以及具有高電壓準位的反相模式選擇信號CPB至移位暫存單元100。相對的，當所述補償回授電路依據閘極驅動信號G[N]與所述參考電壓判斷閘極驅動信號G[N] 的波形並未發生失真狀態時，所述補償回授電路可以提供具有高電壓準位的模式選擇信號CP以及具有低電壓準位的反相模式選擇信號CPB至移位暫存單元100。其中，模式選擇信號CP以及反相模式選擇信號CPB彼此互為反相信號。

換言之，在本實施例中，輸出級電路110可以於移位暫存單元100操作在第二模式時，依據反相模式選擇信號CPB而被致能，而輸出級電路130可以於移位暫存單元100操作在第一模式時，依據模式選擇信號CP而被致能。此外，針對所述補償回授電路的相關操作細節，將於本新型創作的圖3中作進一步的說明。

圖2A以及圖2B分別繪示本新型創作一實施例的第N級的移位暫存單元100操作於第一模式以及第二模式的電路時序圖。其中，圖2A是表示為移位暫存單元100操作於第一模式時所對應的電路時序圖，而圖2B則表示為移位暫存單元100操作於第二模式時所對應的電路時序圖。

請同時參照圖2A以及圖2B，在圖2A以及圖2B中，移位暫存單元100的一個畫素期間TFR可以區分為工作階段WP、補償階段CPT以及非工作階段NWP，並且工作階段WP、補償階段CPT以及非工作階段NWP彼此不相互重疊。其中，補償階段CPT致能於工作階段WP之後，非工作階段NWP致能於補償階段CPT之後。舉例而言，在畫素期間TFR中，時間區間T1至時間區間T3可以視為移位暫存單元100的工作階段WP，時間區間T4可以視為移位暫存單元100的補償階段CPT，時間區間T5～T8可以視為移位暫存單元100的非工作階段NWP。

關於移位暫存單元100操作於第一模式（亦即所述閘極驅動信號G[N]的波形被判斷為失真狀態）時的操作細節，請同時參照圖1以及圖2A。其中，在第一模式中，移位暫存單元100可以接收具有第二電壓準位（例如是低電壓準位）的模式選擇信號CP以及具有第一電壓準位（例如是高電壓準位）反相模式選擇信號CPB，以使電晶體M16維持於斷開狀態且電晶體M12維持於導通狀態。並且，在時間區間T1中，外接於移位暫存單元100的時脈產生器（未繪製）可以提供具有低電壓準位的時脈信號CLK1～CLK3、時脈信號CLK5～CLK7以及具有高電壓準位的時脈信號CLK4、CLK8至移位暫存單元100。

詳細來說，在時間區間T1中，由於電晶體M12為導通狀態，因此控制電路120可依據反相模式選擇信號CPB而拉低偏壓電壓An的電壓準位。並且，控制電路140可依據具有高電壓準位的前級閘極驅動信號G[N-1]而導通電晶體M13，以對偏壓電壓Bn進行充電動作（例如是將偏壓電壓Bn充電至電壓準位VB1）。接著，由於此時時脈信號CLK1以及時脈信號CLK5皆為低電壓準位的狀態，因此輸出級電路110以及輸出級電路130可分別依據被拉低的時脈信號CLK1以及時脈信號CLK5而產生具有低電壓準位的第N級閘極驅動信號G[N]。

在此同時，控制電路140可依據被拉高的偏壓電壓Bn而導通電晶體M17，以使電壓信號Xn可被下拉至參考電位VSS。並且，補償電路150可依據被上拉的前級閘極驅動信號G[N-1]而導通電晶體M7，以使偏壓電壓Qn可以進行放電動作（例如是將偏壓電壓Qn下拉至參考電位VSS）。

接著，在時間區間T2中，外接於移位暫存單元100的時脈產生器可以提供具有低電壓準位的時脈信號CLK2～CLK4、時脈信號CLK6～CLK8以及具有高電壓準位的時脈信號CLK1、CLK5至移位暫存單元100。

詳細來說，在時間區間T2中，控制電路120同樣可以使偏壓電壓An維持在低電壓準位的狀態。並且，由於此時輸出級電路130所接收的時脈信號CLK5為高電壓準位的狀態，因此控制電路140可透過電晶體M14的寄生電容而使偏壓電壓Bn被進一步的耦合至高電壓準位（例如是電壓準位VB2）。藉此，輸出級電路130可基於時脈信號CLK5，並依據偏壓電壓Bn而產生具有高電壓準位（例如是時脈信號CLK5的電壓準位）的第N級閘極驅動信號G[N]。

在此同時，控制電路140以及補償電路150同樣可以分別依據被拉高的偏壓電壓Bn以及被拉低的前級閘極驅動信號G[N-1]，以分別使電壓信號Xn以及偏壓電壓Qn可維持於低電壓準位的狀態。

順帶一提的是，由於移位暫存單元操作於低溫環境時，移位暫存單元中的電晶體的載子遷移率將會降低，使得電晶體的驅動能力亦會大幅的下降。因此，本實施例可以透過上述的方式，來使得移位暫存單元100操作於低溫環境時，同樣可以使輸出級電路130依據被上拉的偏壓電壓Bn而產生具有高電壓準位的第N級閘極驅動信號G[N]，進而減少操作在低溫環境時對電晶體驅動能力的影響。

接著，在時間區間T3中，外接於移位暫存單元100的時脈產生器可以提供具有低電壓準位的時脈信號CLK1、CLK3～CLK5、時脈信號CLK7～CLK8以及具有高電壓準位的時脈信號CLK2、CLK6至移位暫存單元100。

詳細來說，在時間區間T3中，控制電路120同樣可以使偏壓電壓An維持在低電壓準位的狀態。並且，由於此時前級閘極驅動信號G[N-1]被設定為低電壓準位的狀態，因此控制電路140可依據被下拉的前級閘極驅動信號G[N-1]而使偏壓電壓Bn被下拉至低電壓準位。在此情況下，輸出級電路110以及輸出級電路130分別可以基於被下拉的時脈信號CLK1以及時脈信號CLK5，並依據被下拉的偏壓電壓An以及偏壓電壓Bn而產生具有低電壓準位的第N級閘極驅動信號G[N]。

值得一提的是，在時間區間T3中，由於此時第N+1級閘極驅動信號G[N+1]被設定為高電壓準位的狀態，因此電晶體M6可依據被拉高的第N+1級閘極驅動信號G[N+1]而被導通。在此情況下，補償電路150可依據被拉高的第N+1級閘極驅動信號G[N+1]來拉高補償電容Cx的第二端上的偏壓電壓Qn的電壓準位。並且，由於此時電壓訊號Xn的電壓準位維持在參考電位VSS，因此補償電容Cx的第一端的電壓準位可依據電壓訊號Xn而同步的被下拉至參考電位VSS。

換言之，當移位暫存單元100操作在時間區間T3（亦稱為第一時間區間）時，補償電路150可依據被拉高的第N+1級閘極驅動信號G[N+1]以提供一工作電壓來對補償電容Cx進行充電動作。在此同時，電晶體M9、M10、M11以及M15可依據被拉高的偏壓電壓Qn而被導通。

接著，在時間區間T4中，外接於移位暫存單元100的時脈產生器可以提供具有低電壓準位的時脈信號CLK1～CLK2、CLK4～CLK6、CLK8以及具有高電壓準位的時脈信號CLK3、CLK7至移位暫存單元100。

詳細來說，在時間區間T4中，輸出級電路110以及輸出級電路130同樣可以分別基於被下拉的時脈信號CLK1以及時脈信號CLK5，並依據被下拉的偏壓電壓An以及偏壓電壓Bn而產生具有低電壓準位的第N級閘極驅動信號G[N]。

值得一提的是，在時間區間T4中，由於此時第N+2級閘極驅動信號G[N+2]被設定為高電壓準位的狀態，因此補償電路150可依據被拉高的第N+2級閘極驅動信號G[N+2]來導通放電電路160中的電晶體M8以及電晶體M9以建立放電路徑。其中，所述放電路徑可提供補償電容Cx進行放電動作，並使補償電容Cx的第二端上的偏壓電壓Qn的電壓準位可以被放電至電晶體M9的臨界電壓（Threshold Voltage）。此外，由於此時電晶體M4可依據被上拉的時脈信號CLK7而被導通，因此補償電路150可依據時脈信號CLK7而使補償電容Cx的第一端上的電壓訊號Xn的電壓準位維持於參考電位VSS。

換言之，當移位暫存單元100操作在時間區間T4（亦稱為第二時間區間）時，補償電路150可以依據第N+2級閘極驅動信號G[N+2]以對補償電容Cx進行放電動作，並將電晶體M9的臨界電壓的電壓值儲存於補償電容Cx。

接著，在時間區間T5中，外接於移位暫存單元100的時脈產生器可以提供具有低電壓準位的時脈信號CLK1～CLK3、CLK5～CLK7以及具有高電壓準位的時脈信號CLK4、CLK8至移位暫存單元100。

詳細來說，在時間區間T5中，輸出級電路110以及輸出級電路130同樣可以分別基於被下拉的時脈信號CLK1以及時脈信號CLK5，並依據被下拉的偏壓電壓An以及偏壓電壓Bn而產生具有低電壓準位的第N級閘極驅動信號G[N]。

需注意到的是，在時間區間T5中，由於此時時脈信號CLK4被設定為高電壓準位的狀態，因此電晶體M3可依據時脈信號CLK4而被導通，進而拉高補償電容Cx的第一端上的電壓訊號Xn的電壓準位。在此情況下，補償電路150可透過補償電容Cx的耦合效應來將補償電容Cx的第二端上的偏壓電壓Qn進一步的拉高至電壓準位VQ1。如此一來，電晶體M9、M10、M11以及M15的臨界電壓即可被補償電容Cx進行補償，以確保電晶體M9、M10、M11以及M15不會在高溫環境以及長時間操作下因臨界電壓的偏移而影響抑制輸出雜訊的能力。

接著，在時間區間T6以及時間區間T7中，由於此時偏壓電壓Qn的電壓準位實質上維持於電壓準位VQ1，因此補償電路150可以持續的進行抗雜訊的操作。接著，在時間區間T8中，由於此時電晶體M4可依據被上拉的時脈信號CLK7而被導通，因此補償電容Cx的第一端上的電壓訊號Xn的電壓準位可被下拉至參考電位VSS，並使的偏壓電壓Qn的電壓準位被同步的下拉至低電壓準位。在此情況下，電晶體M18可依據被上拉的時脈信號CLK7而被導通，以持續的抑制輸出級電路130的輸出雜訊。

另一方面，關於移位暫存單元100操作於第二模式（亦即所述閘極驅動信號G[N]的波形被判斷為未失真狀態）時的操作細節，請同時參照圖1以及圖2B。其中，移位暫存單元100在圖2B中的時間區間T3～T8的操作細節大致相同或相似於移位暫存單元100在圖2A中的時間區間T3～T8的操作方式，在此則不多贅述。

需注意到的是，不同於圖2A實施例的是，在圖2B實施例（亦即移位暫存單元100操作於第二模式）中，移位暫存單元100可以接收具有第一電壓準位（例如是高電壓準位）的模式選擇信號CP以及具有第二電壓準位（例如是低電壓準位）反相模式選擇信號CPB，以使電晶體M16維持於導通狀態且電晶體M12維持於斷開狀態。

詳細來說，不同於圖2A實施例的是，在圖2B的時間區間T1中，控制電路120可依據具有高電壓準位的前級閘極驅動信號G[N-1]而導通電晶體M1，以對偏壓電壓An進行充電動作（例如是將偏壓電壓An充電至電壓準位VA1）。並且，由於電晶體M16為導通狀態，因此控制電路140可依據模式選擇信號CP而拉低偏壓電壓Bn的電壓準位。接著，由於此時時脈信號CLK1以及時脈信號CLK5皆為低電壓準位的狀態，因此輸出級電路110以及輸出級電路130可分別依據被拉低的時脈信號CLK1以及時脈信號CLK5而產生具有低電壓準位的第N級閘極驅動信號G[N]。

另一方面，不同於圖2A實施例的是，在圖2B的時間區間T2中，控制電路140同樣可以使偏壓電壓Bn維持在低電壓準位的狀態。並且，由於此時輸出級電路110所接收的時脈信號CLK1為高電壓準位的狀態，因此控制電路120可透過電晶體M2的寄生電容而使偏壓電壓An被進一步的耦合至高電壓準位（例如是電壓準位VA2）。藉此，輸出級電路110可基於時脈信號CLK1，並依據偏壓電壓An而產生具有高電壓準位（例如是時脈信號CLK1的電壓準位）的第N級閘極驅動信號G[N]。

圖3繪示本新型創作一實施例的閘極驅動電路500的示意圖。請同時參照圖1以及圖3，本新型創作的閘極驅動電路500包括移位暫存器300以及補償回授電路400。其中，移位暫存器300是由多個移位暫存單元311～31N所構成。並且，這些移位暫存單元311～31N中的每一個的電路架構以及驅動方式皆大致相同或相似於圖1的移位暫存單元100的說明內容，在此則不多贅述。

在本實施例中，各個移位暫存單元311～31N分別可以在多個時間點耦接至補償回授電路400，以使補償回授電路400可以在不同時間點分別對移位暫存單元311～31N所產生的閘極驅動信號進行偵測以及補償。舉例來說，當移位暫存單元311輸出閘極驅動信號時，補償回授電路400可以耦接至移位暫存單元311的輸出端，以對移位暫存單元311所輸出的閘極驅動信號進行偵測以及補償。相對的，當移位暫存單元312輸出閘極驅動信號時，補償回授電路400可以耦接至移位暫存單元312的輸出端，以對移位暫存單元312所輸出的閘極驅動信號進行偵測以及補償。其餘的移位暫存單元則依此類推。

其中，補償回授電路400包括取樣保持電路410（亦稱為第一取樣保持電路）、比較器420以及取樣保持電路440（亦稱為第二取樣保持電路）。取樣保持電路410可以在不同的時間點分別耦接至各個移位暫存單元311～31N的輸出端OUT，以接收對應的閘極驅動信號。取樣保持電路410用以對所接收到的閘極驅動信號進行取樣以及儲存，並對應的產生經取樣閘極驅動信號。另外，比較器420耦接至取樣保持電路410以接收所述經取樣閘極驅動信號。比較器420用以比較所述經取樣閘極驅動信號以及一參考電壓以產生一比較結果。其中，所述參考電壓可依照設計需求來進行調整。另外，取樣保持電路440耦接至比較器420以接收由比較器420所產生的所述比較結果。取樣保持電路440用以對所述比較結果進行取樣以及儲存，並且依據所述比較結果產生模式選擇信號CP以及反相模式選擇信號CPB至對應的移位暫存單元311～31N。

此外，在本新型另一實施例中，補償回授電路400可以更包括緩衝器430。其中，緩衝器430可以耦接至比較器420以接收所述比較結果。緩衝器430用以對所述比較結果進行增強信號的動作，藉以提升信號驅動的能力。另外，取樣保持電路440可以耦接至緩衝器430以接收由緩衝器430所產生的所述比較結果。取樣保持電路440用以對所述比較結果進行取樣以及儲存，並且依據所述比較結果產生模式選擇信號CP以及反相模式選擇信號CPB至對應的移位暫存單元311～31N。

需注意到的是，本實施例的取樣保持電路410、比較器420、緩衝器430以及取樣保持電路440皆分別為本領域具有通常知識者所熟知的取樣保持電路（Sample Hold Circuit）、比較器（Comparator）以及緩衝器（Buffer），各元件中的相關操作動作在此則不多贅述。

關於閘極驅動電路500的操作細節，請同時參照圖1以及圖3，並以移位暫存單元311作為範例說明。詳細來說，當補償回授電路400對移位暫存單元311所產生閘極驅動信號G[1]的波形進行偵測以及補償時，取樣保持電路410可耦接至移位暫存單元311的輸出端OUT以接收閘極驅動信號G[1]。接著，取樣保持電路410可以對所述閘極驅動信號G[1]進行取樣以及儲存，並對應的產生經取樣閘極驅動信號G[1]_S/H。

接著，比較器420可接收經取樣閘極驅動信號G[1]_S/H以及參考電壓VREF，並比較所述經取樣閘極驅動信號G[1]_S/H以及參考電壓VREF以產生比較結果VCR。舉例來說，當比較器420判斷經取樣閘極驅動信號G[1]_S/H的電壓值大於所述參考電壓VREF時，比較器420可以產生具有高電壓準位（例如是邏輯1）的比較結果VCR。在此情況下，表示移位暫存單元311所產生的閘極驅動信號G[1]的波形並未發生失真狀態。相對的，當比較器420判斷經取樣閘極驅動信號G[1]_S/H的電壓值未大於所述參考電壓VREF時，比較器420可以產生具有低電壓準位（例如是邏輯0）的比較結果VCR。在此情況下，表示移位暫存單元311所產生的閘極驅動信號G[1]的波形發生失真狀態。

接著，緩衝器430可接收所述比較結果VCR以提升所述比較結果VCR的驅動能力，並且再將所述比較結果VCR傳遞至取樣保持電路440，以供取樣保持電路440可以對所述比較結果VCR進行第二次的取樣以及儲存。

在此情況下，取樣保持電路440可依據所述比較結果VCR來產生模式選擇信號CP以及反相模式選擇信號CPB至對應的移位暫存單元311。舉例來說，當所述比較結果VCR為低電壓準位（亦即閘極驅動信號G[1]的波形發生失真狀態）時，取樣保持電路440可產生具有第二電壓準位（例如是低電壓準位）的模式選擇信號CP以及具有第一電壓準位（例如是高電壓準位）的反相模式選擇信號CPB至移位暫存單元311。換言之，此時的移位暫存單元311可以操作於第一模式。

相對的，當所述比較結果VCR為高電壓準位（亦即閘極驅動信號G[1]的波形未發生失真狀態）時，取樣保持電路440可產生具有第一電壓準位（例如是高電壓準位）的模式選擇信號CP以及具有第二電壓準位（例如是低電壓準位）的反相模式選擇信號CPB至移位暫存單元311。換言之，此時的移位暫存單元311可以操作於第二模式。其餘的移位暫存單元可依此類推。

如此一來，本新型創作的閘極驅動電路500可在不同時間點下透過補償回授電路400來對各個移位暫存單元所對應的閘極驅動信號的波形進行偵測，並且當所偵測的閘極驅動信號發生失真狀態時，補償回授電路400可以相對應的對所述閘極驅動信號進行補償，以提升移位暫存單元操作在低溫環境時的驅動能力。

綜上所述，本新型創作的移位暫存單元可以透過補償電路在第一時間區間使補償電容進行充電，並且在第二時間區間提供放電電路對補償電容進行放電，以確保負責下拉偏壓電壓的電晶體不會在高溫環境以及長時間操作下因臨界電壓的偏移而影響抑制輸出雜訊的能力。並且，本新型創作的閘極驅動電路可透過補償回授電路來對各個移位暫存單元所對應的閘極驅動信號進行偵測，且相對應的對所述閘極驅動信號進行補償，以提升移位暫存單元操作在低溫環境時的驅動能力。

雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。

100、311～31N‧‧‧移位暫存單元

110、130‧‧‧輸出級電路

120、140‧‧‧控制電路

150‧‧‧補償電路

160‧‧‧放電電路

300‧‧‧移位暫存器

400‧‧‧補償回授電路

410、440‧‧‧取樣保持電路

420‧‧‧比較器

430‧‧‧緩衝器

500‧‧‧閘極驅動電路

An、Bn、Qn‧‧‧偏壓電壓

Cx‧‧‧補償電容

CP‧‧‧模式選擇信號

CPB‧‧‧反相模式選擇信號

CLK1～CLK8‧‧‧時脈信號

CPT‧‧‧補償階段

G[N-1]、G[N]、G[N+1]、G[N+2]‧‧‧閘極驅動信號

G[1]_S/H‧‧‧經取樣閘極驅動信號

IN1～IN4‧‧‧輸入端

NWP‧‧‧非工作階段

M1～M18‧‧‧電晶體

OUT‧‧‧輸出端

TFR‧‧‧畫素期間

T1～T8‧‧‧時間區間

VA1～VA2、VB1～VB2、VQ1‧‧‧電壓準位

VSS‧‧‧參考電位

VREF‧‧‧參考電壓

VCR‧‧‧比較結果

WP‧‧‧工作階段

Xn‧‧‧電壓信號

圖1繪示本新型創作一實施例的第N級的移位暫存單元的電路圖。 圖2A以及圖2B分別繪示本新型創作一實施例的第N級的移位暫存單元操作於第一模式以及第二模式的電路時序圖。 圖3繪示本新型創作一實施例的閘極驅動電路的示意圖。

Claims (10)

1. 一種移位暫存器，包括： 多個移位暫存單元，該些移位暫存單元相互串聯耦接，並分別產生多個閘極驅動信號，其中第N級移位暫存單元包括： 一第一輸出級電路，具有一第一輸入端與一第二輸入端以分別接收一第一偏壓電壓與一第二偏壓電壓，該第一輸出級電路基於一第一時脈信號，並依據該第一偏壓電壓與該第二偏壓電壓以在一輸出端產生一第N級閘極驅動信號； 一第一控制電路，耦接至該第一輸出級電路，依據一前級閘極驅動信號、該第二偏壓電壓以及一反相模式選擇信號以調整該第一偏壓電壓； 一第二輸出級電路，耦接至該輸出端，具有一第三輸入端與一第四輸入端以分別接收一第三偏壓電壓與一第二時脈信號，該第二輸出級電路基於一第三時脈信號，並依據該第三偏壓電壓與該第二時脈信號以在該輸出端產生該第N級閘極驅動信號； 一第二控制電路，耦接至該第二輸出級電路，依據該前級閘極驅動信號、該第二偏壓電壓以及一模式選擇信號以調整該第三偏壓電壓；以及 一補償電路，耦接至該第一控制電路、該第一輸出級電路以及該第二控制電路，該補償電路具有耦接至該第二輸入端的一補償電容，該補償電路在一第一時間區間使該補償電容進行充電，接著在一第二時間區間使該補償電容進行放電並藉以調整該第二偏壓電壓， 其中N為大於1的正整數。
2. 如申請專利範圍第1項所述的移位暫存器，其中該第二輸出級電路在一第一模式時依據該模式選擇信號而被致能，該第一輸出級電路 在一第二模式時依據該反相模式選擇信號而被致能。
3. 如申請專利範圍第1項所述的移位暫存器，其中該補償電路在該第一時間區間依據一第N+1級閘極驅動信號以提供一工作電壓對該補償電容進行充電，接著在該第二時間區間依據一第N+2級閘極驅動信號以提供該補償電路對該補償電容進行放電。
4. 如申請專利範圍第1項所述的移位暫存器，其中該補償電路包括： 一第一電晶體，其第一端與控制端共同接收一第四時脈信號，其第二端耦接至該補償電容的第一端； 一第二電晶體，其第一端與控制端共同接收一第N+1級閘極驅動信號，其第二端耦接至該第二輸入端； 一第三電晶體，其第一端耦接至一參考電位，其第二端耦接至該補償電容的第一端，其控制端耦接至該第一輸入端； 一第四電晶體，其第一端耦接至該參考電位，其第二端耦接至該補償電容的第一端，其控制端接收該第二時脈信號； 一第五電晶體，其第一端耦接至該參考電位，其第二端耦接至該第二輸入端，其控制端接收該前級閘極驅動信號；以及 一放電電路，耦接於該第二輸入端與該參考電位之間。
5. 如申請專利範圍第4項所述的移位暫存器，其中該放電電路包括： 一第六電晶體，其第一端耦接至該第二輸入端，其控制端接收一第N+2級閘極驅動信號；以及 一第七電晶體，其第一端耦接至該參考電位，其第二端耦接至該第六電晶體的第二端，其控制端接收該第二偏壓電壓。
6. 如申請專利範圍第1項所述的移位暫存器，其中該第一輸出級電路包括： 一第一電晶體，其第一端耦接至該輸出端，其第二端接收該第一時脈信號，其控制端接收該第一偏壓電壓；以及 一第二電晶體，其第一端耦接至一參考電位，其第二端耦接至該輸出端，其控制端接收該第二偏壓電壓。
7. 如申請專利範圍第1項所述的移位暫存器，其中該第一控制電路包括： 一第一電晶體，其第一端與控制端共同接收該前級閘極驅動信號，其第二端耦接至該第一輸入端； 一第二電晶體，其第一端耦接至一參考電位，其第二端耦接至該第一輸入端，其控制端接收該第二偏壓電壓；以及 一第三電晶體，其第一端耦接至該參考電位，其第二端耦接至該第一輸入端，其控制端接收該反相模式選擇信號。
8. 如申請專利範圍第1項所述的移位暫存器，其中該第二輸出級電路包括： 一第一電晶體，其第一端耦接至該輸出端，其第二端接收該第三時脈信號，該控制端接收第三偏壓電壓；以及 一第二電晶體，其第一端耦接至一參考電位，其第二端耦接至該輸出端，其控制端接收該第二時脈信號。
9. 如申請專利範圍第1項所述的移位暫存器，其中該第二控制電路包括： 一第一電晶體，其第一端與控制端共同接收該前級閘極驅動信號，其第二端耦接至該第三輸入端； 一第二電晶體，其第一端耦接至一參考電位，其第二端耦接至該第三輸入端，其控制端接收該第二偏壓電壓； 一第三電晶體，其第一端耦接至該參考電位，其第二端耦接至該第三輸入端，其控制端接收該模式選擇信號；以及 一第四電晶體，其第一端耦接至該參考電位，其第二端耦接至該補償電容，其控制端接收該第三偏壓電壓。
10. 一種閘極驅動電路，包括： 如申請專利範圍第1項所述的移位暫存器，其中該些移位暫存單元分別在多個時間點耦接至一補償回授電路，其中該補償回授電路至少包括： 一第一取樣保持電路，接收各該閘極驅動信號，並依據各該閘極驅動信號以產生一經取樣閘極驅動信號； 一比較器，耦接至該第一取樣保持電路，該比較器用以比較該經取樣閘極驅動信號與一參考電壓以產生一比較結果；以及 一第二取樣保持電路，耦接至該比較器以接收該比較結果，該第二取樣保持電路依據該比較結果以產生該模式選擇信號或該反相模式選擇信號至各該移位暫存單元。