[go: up one dir, main page]

TWI914010B - 製造電容的方法 - Google Patents

製造電容的方法

Info

Publication number
TWI914010B
TWI914010B TW113143437A TW113143437A TWI914010B TW I914010 B TWI914010 B TW I914010B TW 113143437 A TW113143437 A TW 113143437A TW 113143437 A TW113143437 A TW 113143437A TW I914010 B TWI914010 B TW I914010B
Authority
TW
Taiwan
Prior art keywords
layer
lower electrode
electrode layer
oxide layer
metal oxide
Prior art date
Application number
TW113143437A
Other languages
English (en)
Inventor
徐寜霜
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI914010B publication Critical patent/TWI914010B/zh

Links

Abstract

一種製造電容的方法包括:形成模具於內連接層上;形成凹槽於模具中;沉積下電極層於模具上以及凹槽中;設置金屬氧化層於下電極層上以及凹槽中;形成表面氧化層於金屬氧化層上;以及進行無氧濕蝕刻製程,以將表面氧化層、金屬氧化層以及模具從下電極層移除。

Description

製造電容的方法
本揭露是關於一種製造電容的方法。
動態隨機存取記憶體 (dynamic random access memory;DRAM) 是一種半導體裝置,用於在積體電路內以單元電容儲存資料位元。DRAM通常包括溝槽電容DRAM單元和/或堆疊電容DRAM單元。
本揭露的部分實施方式提供一種製造電容的方法。此方法藉由沉積氧化層在下電極層上以及將含氧濕蝕刻製程替換為無氧濕蝕刻製程,可使電容在不增加電容的下電極厚度的情況下製造。如此一來,此方法可減少電容的氧化下電極被含氧濕蝕刻製程不平均消耗所導致電容搖晃的問題。再者,此方法可減少電容的下電極厚度,以達到理想電容值。此方法可提供有效的解決方法,使電容達到良好的電性性能以及結構穩定性。
本揭露的部分實施方式提出一種製造電容的方法。此方法包括:形成模具於內連接層上;形成凹槽於模具中;沉積下電極層於模具上以及凹槽中;設置金屬氧化層於下電極層上以及凹槽中;形成表面氧化層於金屬氧化層上;以及進行無氧濕蝕刻製程,以將表面氧化層、金屬氧化層以及模具從下電極層移除。
依據本揭露之部分實施方式,此方法更包括:在沉積下電極層之前,降低模具的上表面。
依據本揭露之部分實施方式,此方法更包括:在無氧濕蝕刻製程之後,形成介電層於下電極層上。
依據本揭露之部分實施方式,此方法更包括:沉積上電極層於介電層上。
依據本揭露之部分實施方式,其中內連接層包括金屬特徵,且形成凹槽的進行使得凹槽直接位於金屬特徵上方。
依據本揭露之部分實施方式,其中沉積下電極層的進行使得下電極層與模具的上表面接觸。
依據本揭露之部分實施方式,其中下電極層包括金屬氮化層。
依據本揭露之部分實施方式,其中金屬氧化層的厚度為5Å至10Å。
依據本揭露之部分實施方式,其中金屬氧化層包括氧化鈦。
依據本揭露之部分實施方式,其中沉積下電極層的進行使得下電極層的側表面與模具接觸。
依據本揭露之部分實施方式,其中形成表面氧化層的進行使得金屬氧化層將表面氧化層與下電極層分隔開來。
本揭露的部分實施方式提出一種製造電容的方法。此方法包括:形成模具於內連接層上;沉積下電極層於模具上;設置金屬氧化層於下電極層的上表面上,其中金屬氧化層與下電極層直接接觸;氧化金屬氧化層的上表面;以及將金屬氧化層以及模具從下電極層蝕刻掉。
依據本揭露之部分實施方式,其中下電極層包括金屬矽氮層。
依據本揭露之部分實施方式,其中蝕刻金屬氧化層是用無氧蝕刻劑蝕刻。
依據本揭露之部分實施方式,其中金屬氧化層的厚度為5Å至10Å。
以下揭露內容提供用於實施所提供的標的物的不同特徵的許多不同的實施方式或實施例。本文描述的組件及配置的特殊實施例以簡化本揭露。當然,這些僅實施例且不是有意圖為限制性的。舉例來說,在描述中形成第一特徵在第二特徵上方的製程伴隨可包含第一特徵及第二特徵直接接觸地形成的實施方式,且也可包含在第一特徵及第二特徵之間形成的額外特徵使第一特徵及第二特徵可不會是直接接觸的實施方式。此外,本揭露在不同實施例中可重複參考編號及/或字母。此重複是為了簡化及明確性的目的且此重複本身不指定在不同實施方式及/或所論述的配置之間的關係。
再者,為易於描述,在本文中可使用諸如「在……之下」、「下方」、「下部」、「上方」、「上部」及類似者的空間相對術語來描述如圖中所說明的一個元件或特徵與另一元件或特徵的關係。除了圖中所描繪的定向之外,空間相對術語亦意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向),且本文中所使用的空間相對描述詞可同樣相應地進行解譯。如本文中所使用,「大約」、「約」、「近似」或「實質上」通常應指給定值或範圍的20%以內,或10%以內,或5%以內。本文中所給定的數值量為近似的,其意指在沒有明確規定的情況下,術語「大約」、「約」、「近似」或「實質上」可為推測的。
圖1為根據本揭露部分實施方式的電容200的製造方法100的流程圖。圖2至圖7為根據本揭露部分實施方式的電容200在製程各階段的剖面圖。此描述僅為例示,而不意圖進一步限制後續專利申請範圍中所載的內容。應瞭解到,可以在圖1中的操作S1~S6之前、之中以及之後加入額外的操作,且以下提到的部分的操作S1~S6可以被取代或取消。步驟/程式的順序可以被改變。
參照圖1以及圖2。方法100開始於操作S1以及S2,其中半導體基板(未繪示)被提供,並且內連接層220形成於此半導體基板(未繪示)上。內連接層220可包括介電材料222以及被介電材料222圍繞的金屬特徵224。內連接層220可藉由在介電材料222蝕刻一凹槽/開口,沉積金屬特徵224的導電材料於此凹槽/開口中,然後再以平坦化製程移除導電材料多餘的部分的方式形成。在部分實施方式中,介電材料222可包括氧化矽。在部分實施方式中,金屬特徵224的導電材料可包括由化學氣相沉積(chemical vapor deposition;CVD)、原子層沉積(atomic layer deposition;ALD)、物理氣相沉積(physical vapor deposition;PVD)、其相似或組合的製程方式沉積的金屬。介電襯墊226可設置於金屬特徵224與介電材料222之間。介電襯墊226可為氮化物,例如氮化矽(silicon nitride;SiN)。
方法100進行至操作S3,其中模具250形成於內連接層220上。模具250可為可被濕蝕刻製程輕易移除的材料。舉例來說,在其他實施方式中,模具250可為氧化物,諸如二氧化矽(silicon oxide;SiO 2)、硼磷矽玻璃(borophosphosilicate glass;BPSG)、未摻雜矽玻璃(undoped silicon glass;USG)、磷矽玻璃(phosphosilicate glass;PSG)、其相似或組合的材料。然而,應注意的是,模具250可採用任何適當的材料而不以此為限。
方法100進行至操作S4,其中凹槽270形成於模具250中。舉例來說,在部分實施方式中,進行一微影製程,以形成一光阻層於模具250上。微影製程可包括塗佈光、曝光、顯影、烘烤、其相似或組合的步驟。在微影製程之後,模具250經由光阻層蝕刻。且,凹槽270形成於模具250中,並直接位於金屬特徵224上。
方法100進行至操作S5,其中下電極層260共形地沉積於模具250上以及凹槽270中。下電極層260可包括適合的導電材料。下電極層260可包括一金屬氮化層或一金屬矽氮層,諸如氮化鈦(titanium nitride;TiN)、氮化矽鈦(titanium silicon nitride;TiSiN)、其相似或組合的材料。下電極層260的材料可被選擇用於更好的抗蝕刻性以及高抗氧化性。下電極層260可由化學氣相沉積(chemical vapor deposition;CVD)、原子層沉積(atomic layer deposition;ALD)、物理氣相沉積(physical vapor deposition;PVD)、其相似或組合的製程方式沉積。在本實施方式中,下電極層260與模具250的上表面接觸,並且下電極層260的側表面與模具250接觸。下電極層260的厚度可根據功能需求進行調整。舉例來說,在部分實施方式中,下電極層260的厚度可由ALD的循環次數控制。
在部分實施方式中,方法100更包括在沉積下電極層260之前,對模具250的上表面進行一平坦化製程。此平坦化製程可降低模具250的上表面。舉例來說,在部分實施方式中,平坦化製程可為化學機械平坦化(chemical-mechanical polishing;CMP)。在其他部分實施方式中,可忽略平坦化製程。
參照圖1以及圖3,方法100進行至操作S6,其中在沉積下電極層260後,金屬氧化層280設置於下電極層260上以及凹槽270中。金屬氧化層280可包括氧化鈦(titanium oxide;TiO x)。金屬氧化層280可由CVD、ALD、PVD、其相似或組合的製程方式沉積。在本實施方式中,金屬氧化層280共形地沉積於下電極層260的上表面,其中金屬氧化層280與下電極層260直接接觸。再者,金屬氧化層280的厚度可根據功能需求進行變更。舉例來說,在部分實施方式中,金屬氧化層280的厚度可由ALD的循環次數控制,並且金屬氧化層280的厚度可大約為5 Å至10Å。然而,應注意的是,金屬氧化層280可採用任何適當的製程,而不以此為限。
金屬氧化層280的配置可避免下電極層260氧化。
參照圖1以及圖4,方法100進行至操作S7,其中表面氧化層290形成於金屬氧化層280上。詳細而言,在此製程中,氧化金屬氧化層280的上表面,以形成表面氧化層290。由於金屬氧化層280的存在,金屬氧化層280可將表面氧化層290與下電極層260分隔開來。如此一來,表面氧化層290可避免下電極層260氧化。在本實施方式中,表面氧化層290共形地形成於金屬氧化層280的上表面,其中表面氧化層290與金屬氧化層280直接接觸。
參照圖1以及圖5,方法100可更包括在操作S7之後,將下電極層260、金屬氧化層280以及表面氧化層290圖案化成多個分開的堆疊。舉例來說,進行微影製程,以形成光阻層於表面氧化層290上。微影製程可包括塗佈光、曝光、顯影、烘烤、其相似或組合的步驟。光阻層可覆蓋表面氧化層290、金屬氧化層280以及下電極層260的第一部分,並且暴露表面氧化層290、金屬氧化層280以及下電極層260的第二部分。於形成光阻層之後,進行蝕刻製程,以移除表面氧化層290、金屬氧化層280以及下電極層260的第二部分。保留表面氧化層290、金屬氧化層280以及下電極層260的第一部分。
此外,於其他實施方式中,方法100可更包括平坦化製程或回蝕製程,以移除下電極層260的頂部部分、金屬氧化層280的頂部部分以及表面氧化層290於模具250的上表面的頂部部分。舉例來說,平坦化製程可包括CMP製程。可對下電極層260的頂部部分、金屬氧化層280的頂部部分以及表面氧化層290的頂部部分進行回蝕製程或CMP製程,直到暴露模具250的上表面。
參照圖1以及圖6,方法100進行至操作S8,其中進行無氧濕蝕刻製程,以將表面氧化層290、金屬氧化層280以及模具250從下電極層260移除掉,並且暴露內連接層220的金屬特徵224。詳細而言,無氧濕蝕刻製程可包括無氧蝕刻劑,諸如氫氟酸、氫氟酸基、其相似或組合的蝕刻劑。在蝕刻製程中,無氧濕蝕刻製程可避免下電極層260氧化,因此可減少電容200的氧化下電極層260被含氧濕蝕刻製程不平均消耗的問題。然而,應注意的是,無氧濕蝕刻製程可採用任何適當的無氧蝕刻劑,以移除表面氧化層290、金屬氧化層280以及模具250。
再者,於無氧濕蝕刻製程之後,由於表面氧化層290以及金屬氧化層280的保護,下電極層260可維持良好的厚度均勻度。如此一來,方法100在維持下電極層260的厚度的大小的同時,可改善電容200的電容晃動問題,並且使電容200達到良好的電性性能以及結構穩定性。換句話說,藉由進行方法100維持良好的厚度均勻度的同時,可減少下電極層260的大小,使電容200在維持電容值的同時,可減少電容200的大小。
圖8為根據本揭露的部分實施方式沿圖7的線A-A’的剖面圖。參照圖7以及圖8。方法100更包括於無氧濕蝕刻製程之後,形成介電層700於下電極層260上。舉例來說,介電層700可共形地設置於下電極層260上方並且圍繞下電極層260。於其他實施方式中,介電層700更重疊內連接層220的金屬特徵224。於部分實施方式中,介電層700可包括高k材料。於其他實施方式中,介電層700可包括低k材料。
方法100更包括設置上電極層800於介電層700上。舉例來說,上電極層800共形地設置於介電層700上並且圍繞下電極層260。於其他實施方式中,上電極層800更重疊內連接層220的金屬特徵224。於部分實施方式中,上電極層800可包括與下電極層260相同的材料。如此一來,如圖8所示,介電層700圍繞下電極層260,並且上電極層800圍繞介電層700,進而形成電容200。
本揭露的部分實施方式提供一種製造電容的方法。此方法藉由沉積氧化層在下電極層上以及將含氧濕蝕刻製程替換為無氧濕蝕刻製程,可使電容在不增加電容的下電極厚度的情況下製造。如此一來,此方法可減少電容的氧化下電極被含氧濕蝕刻製程不平均消耗所導致電容搖晃的問題。再者,此方法可減少電容的下電極厚度,以達到理想電容值。此方法可提供有效的解決方法,以使電容達到良好的電性性能以及結構穩定性。
前述內容概述了若干實施例的特徵,使得熟習此項技術者可更佳地理解本申請的各個態樣。熟習此項技術者應瞭解,他們可容易地使用本申請作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優勢的其他製程及結構的基礎。熟習此項技術者亦應認識到,此類等效構造並不脫離本申請的精神及範疇,且在不脫離本申請的精神及範疇的情況下可在本文中進行各種改變、替換及變更。
100:方法 S1、S2、S3、S4、S5、S6、S7、S8:操作 200:電容 220:內連接層 222:介電材料 224:金屬特徵 226:介電襯墊 250:模具 260:下電極層 270:凹槽 280:金屬氧化層 290:表面氧化層 700:介電層 800:上電極層
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意,根據行業中的標準規範,各種特徵未按比例繪製。實際上,各種特徵的尺寸可為了論述清楚經任意地增大或減小。 圖1為根據本揭露部分實施方式的製造電容的方法的流程圖。 圖2至圖7為根據本揭露部分實施方式的電容在製程各階段的剖面圖。 圖8為根據本揭露的部分實施方式沿圖7的線A-A’的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:電容
220:內連接層
222:介電材料
224:金屬特徵
226:介電襯墊
260:下電極層
700:介電層
800:上電極層

Claims (13)

  1. 一種製造電容的方法,包括: 形成一模具於一內連接層上; 形成一凹槽於該模具中; 沉積一下電極層於該模具上以及該凹槽中; 設置一金屬氧化層於該下電極層上以及該凹槽中; 形成一表面氧化層於該金屬氧化層上,其中形成該表面氧化層的進行使得該金屬氧化層將該表面氧化層與該下電極層分隔開來;以及 進行一無氧濕蝕刻製程,以將該表面氧化層、該金屬氧化層以及該模具從該下電極層移除。
  2. 如請求項1所述之方法,更包括: 在沉積該下電極層之前,降低該模具的一上表面。
  3. 如請求項1所述之方法,更包括: 在該無氧濕蝕刻製程之後,形成一介電層於該下電極層上。
  4. 如請求項3所述之方法,更包括: 沉積一上電極層於該介電層上。
  5. 如請求項1所述之方法,其中該內連接層包括一金屬特徵,且形成該凹槽的進行使得該凹槽直接位於該金屬特徵上方。
  6. 如請求項1所述之方法,其中沉積該下電極層的進行使得該下電極層與該模具的一上表面接觸。
  7. 如請求項1所述之方法,其中該下電極層包括一金屬氮化層。
  8. 如請求項1所述之方法,其中該金屬氧化層的一厚度為5Å至10Å。
  9. 如請求項1所述之方法,其中該金屬氧化層包括氧化鈦。
  10. 如請求項1所述之方法,其中沉積該下電極層的進行使得該下電極層的一側表面與該模具接觸。
  11. 一種製造電容的方法,包括: 形成一模具於一內連接層上; 沉積一下電極層於該模具上; 設置一金屬氧化層於該下電極層的一上表面上,其中該金屬氧化層與該下電極層直接接觸; 氧化該金屬氧化層的一上表面;以及 將該金屬氧化層以及該模具從該下電極層蝕刻掉,其中蝕刻該金屬氧化層是用一無氧蝕刻劑蝕刻。
  12. 如請求項11所述之方法,其中該下電極層包括一金屬矽氮層。
  13. 如請求項11所述之方法,其中該金屬氧化層的一厚度為5Å至10Å。
TW113143437A 2024-09-23 2024-11-12 製造電容的方法 TWI914010B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US18/892,575 2024-09-23

Publications (1)

Publication Number Publication Date
TWI914010B true TWI914010B (zh) 2026-02-01

Family

ID=

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527701A (en) 2003-12-30 2005-08-16 Fairchild Semiconductor Power semiconductor devices and methods of manufacture
TW200634985A (en) 2005-03-17 2006-10-01 Fujitsu Ltd Semiconductor device and MIM capacitor
US20070026625A1 (en) 2005-07-28 2007-02-01 Jung-Hee Chung Method of fabricating metal-insulator-metal capacitor
US20070111462A1 (en) 2005-11-10 2007-05-17 Samsung Electronics Co. Ltd. Method of manufacturing a capacitor and method of manufacturing a semiconductor device using the same
US20070286945A1 (en) 2006-03-22 2007-12-13 Qimonda Ag Methods for forming an integrated circuit, including openings in a mold layer
TW200828570A (en) 2006-12-25 2008-07-01 Ind Tech Res Inst Electronic devices with hybrid high-k dielectric multi-layers and fabrication methods thereof
US20120156849A1 (en) 2010-12-17 2012-06-21 Jae-Seon Yu Method for fabricating semiconductor device
TW201519318A (zh) 2013-05-07 2015-05-16 蘭姆研究公司 用於原位金屬硬遮罩形狀控制之脈衝介電蝕刻程序以致能無空隙金屬化
TW201909274A (zh) 2017-06-08 2019-03-01 日商東京威力科創股份有限公司 使用硫基化學品之電漿蝕刻含矽有機膜的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527701A (en) 2003-12-30 2005-08-16 Fairchild Semiconductor Power semiconductor devices and methods of manufacture
TW200634985A (en) 2005-03-17 2006-10-01 Fujitsu Ltd Semiconductor device and MIM capacitor
US20070026625A1 (en) 2005-07-28 2007-02-01 Jung-Hee Chung Method of fabricating metal-insulator-metal capacitor
US20070111462A1 (en) 2005-11-10 2007-05-17 Samsung Electronics Co. Ltd. Method of manufacturing a capacitor and method of manufacturing a semiconductor device using the same
US20070286945A1 (en) 2006-03-22 2007-12-13 Qimonda Ag Methods for forming an integrated circuit, including openings in a mold layer
TW200828570A (en) 2006-12-25 2008-07-01 Ind Tech Res Inst Electronic devices with hybrid high-k dielectric multi-layers and fabrication methods thereof
US20120156849A1 (en) 2010-12-17 2012-06-21 Jae-Seon Yu Method for fabricating semiconductor device
TW201519318A (zh) 2013-05-07 2015-05-16 蘭姆研究公司 用於原位金屬硬遮罩形狀控制之脈衝介電蝕刻程序以致能無空隙金屬化
TW201909274A (zh) 2017-06-08 2019-03-01 日商東京威力科創股份有限公司 使用硫基化學品之電漿蝕刻含矽有機膜的方法

Similar Documents

Publication Publication Date Title
KR102403619B1 (ko) 반도체 장치 및 그 제조 방법
KR100539198B1 (ko) 금속-절연체-금속 캐패시터 및 그 제조 방법
US20050191820A1 (en) Method for making improved bottom electrodes for metal-insulator-metal crown capacitors
CN110957304A (zh) 一种电容器结构及其制造方法
US6468858B1 (en) Method of forming a metal insulator metal capacitor structure
US7732296B2 (en) Method of fabricating metal-insulator-metal capacitor and metal-insulator-metal capacitor manufactured by the method
US20110024874A1 (en) Semiconductor device having a 3d capacitor and method for manufacturing the same
US6849387B2 (en) Method for integrating copper process and MIM capacitor for embedded DRAM
US6822283B2 (en) Low temperature MIM capacitor for mixed-signal/RF applications
US20020045310A1 (en) Semiconductor integrated circuit device and process for manufacturing the same
TWI914010B (zh) 製造電容的方法
KR100522544B1 (ko) 캐패시터를 구비하는 반도체 장치 및 그 제조 방법
US5677223A (en) Method for manufacturing a DRAM with reduced cell area
KR20040069492A (ko) 나노 구조물을 이용한 커패시터를 포함하는 반도체 소자 및 그 제조 방법
CN101086992A (zh) 具有嵌入式电容的半导体装置及其制造方法
US5976981A (en) Method for manufacturing a reverse crown capacitor for DRAM memory cell
KR100869236B1 (ko) 커패시터 제조 방법 및 이를 사용한 디램 장치의 제조 방법
CN113299651B (zh) 半导体结构制备方法和半导体结构
US8129251B2 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
CN119730239A (zh) 制造电容的方法
US7566612B2 (en) Method of fabricating capacitor in semiconductor device and semiconductor device using the same
US12532486B2 (en) Capacitor and fabricating method thereof
KR100526885B1 (ko) 반도체 소자에서의 캐패시터 형성방법
KR100418587B1 (ko) 전기도금법을 이용한 반도체 메모리 소자의 형성방법
KR100762869B1 (ko) 캐패시터의 형성방법