TWI914088B - 顯示面板 - Google Patents

Abstract

一種顯示面板。顯示面板包括畫素陣列、掃描驅動電路、發光啟始調整電路以及發光驅動電路。掃描驅動電路耦接畫素陣列，且接收掃描啟始信號，以提供依序致能的多個掃描信號到畫素陣列。發光啟始調整電路接收掃描啟始信號、發光啟始信號、以及重置啟始信號，以提供次級發光啟始信號，其中在掃描啟始信號為致能準位時，次級發光啟始信號固定為反相於致能準位的禁能準位。發光驅動電路耦接畫素陣列及發光啟始調整電路，且接收次級發光啟始信號，以提供依序致能的多個發光信號到畫素陣列。

Description

顯示面板

本發明是有關於一種顯示面板，且特別是有關於一種自發光式顯示面板。

近年來，由於具有低耗電量、較薄顯示面板厚度變薄、顏色鮮艷、對比更明顯等優點，除此之外，還克服了動態模糊的問題，自發光顯示技術已成為顯示裝置的主流。並且，可變更新率(Variable Refresh Rate，VRR)技術不僅提升了在遊戲和視頻中影像播放的流暢性，還改善了整體視覺體驗，已為是現代顯示器裝置的一個重點功能。

然而，當可變更新率技術應用於自發光顯示裝置時，可能會出現水平橫紋，目前改善的方式是將發光脈波的間距(即水平掃描期間的數目)設定成可以整除畫素陣列的列數以及可以整除垂直空白(Blanking)期間的水平掃描期間的數目。但是，上述方式會導致畫素陣列的列數會影響發光脈波的間距/脈波數的選用，並且在發光脈波的脈波數減少的情況下，除了會增加發光脈波的間距，也會增加垂直空白期間的時間長度。也就是說，上述 方式會影響了自發光顯示裝置的調光自由度。

本發明提供一種顯示面板，可以在發光脈波的間距無關於畫素陣列的列數以及垂直空白期間的情況下，改善應用可變更新率技術所導致的水平橫紋，以提高顯示面板的調光自由度。

本發明的顯示面板，包括一畫素陣列、一掃描驅動電路、一發光啟始調整電路以及一發光驅動電路。掃描驅動電路耦接畫素陣列，且接收掃描啟始信號，以提供依序致能的多個掃描信號到畫素陣列。發光啟始調整電路接收掃描啟始信號、發光啟始信號、以及重置啟始信號，以提供次級發光啟始信號，其中在掃描啟始信號為致能準位時，次級發光啟始信號固定為反相於致能準位的禁能準位。發光驅動電路耦接畫素陣列及發光啟始調整電路，且接收次級發光啟始信號，以提供依序致能的多個發光信號到畫素陣列。

基於上述，本發明實施例的顯示面板，在掃描啟始信號為致能準位時，次級發光啟始信號固定為反相於致能準位的禁能準位，使畫素陣列的寫入可以正常完成。藉此，在發光信號的脈波的間距是無關於畫素陣列的列數以及垂直空白期間，並且可改善應用可變更新率技術所導致的水平橫紋，以提高顯示面板的調光自由度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。

100:顯示面板

110:畫素陣列

120:掃描驅動電路

130、130a:發光啟始調整電路

140:發光驅動電路

150:重置電路

160:補償電路

210、210a:控制電路

220、220a~220d:輸出電路

AND:控制信號

C1~C3:電容

Comp:補償信號

Comp_CLK:補償時脈信號

Comp_STV:補償啟始信號

E1、E2、E4:後緣

E3:前緣

EM:發光信號

EM_CLK:發光時脈信號

EM_STV:發光啟始信號

EM_STVre:次級發光啟始信號

Frame(n)、Frame(n+1):畫面期間

P、Q、X:節點電壓

P1:重啟始脈波

P2:補償啟始脈波

P3:掃描啟始脈波

P4:發光啟始脈波

P5:次級發光啟始脈波

PX:自發光畫素電路

Reset_CLK:重置時脈信號

Reset_STV:重置啟始信號

Reset:重置信號

SCAN:掃描信號

SCAN_CLK:掃描時脈信號

SCAN_STV:掃描啟始信號

T1~T24、T11a、T19a:電晶體

Vdata:資料電壓

VGH:閘極高電壓

VGL、VGL2:閘極低電壓

VH:高電壓準位

VL:低電壓準位

圖1為依據本發明一實施例的顯示面板的系統示意圖。

圖2為依據本發明一實施例的發光啟始調整電路的系統示意圖。

圖3為依據本發明一實施例的控制電路的系統示意圖。

圖4為依據本發明一實施例的輸出電路的系統示意圖。

圖5為依據本發明一實施例的發光啟始調整電路的驅動波形示意圖。

圖6為依據本發明另一實施例的輸出電路的系統示意圖。

圖7為依據本發明又一實施例的輸出電路的系統示意圖。

圖8為依據本發明再一實施例的輸出電路的系統示意圖。

除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。

應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。

這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。

圖1為依據本發明一實施例的顯示面板的系統示意圖。請參照圖1，在本實施例中，顯示面板100例如包括畫素陣列110、掃描驅動電路120、發光啟始調整電路130、發光驅動電路140、重置電路150、以及補償電路160，其中畫素陣列110例如包括多個以陣列排列的多個自發光畫素電路PX，但本發明實施例不以此為限。

在本實施例中，掃描驅動電路120耦接畫素陣列110，且 接收掃描啟始信號SCAN_STV及掃描時脈信號SCAN_CLK，以基於掃描啟始信號SCAN_STV及掃描時脈信號SCAN_CLK提供依序致能的多個掃描信號SCAN到畫素陣列110，以逐列開啟自發光畫素電路PX。

發光啟始調整電路130接收掃描啟始信號SCAN_STV、發光啟始信號EM_STV、以及重置啟始信號Reset_STV，以提供次級發光啟始信號EM_STVre。在重置啟始信號Reset_STV以及掃描啟始信號SCAN_STV為致能準位時，次級發光啟始信號EM_STVre固定為反相於致能準位的禁能準位，使得自發光畫素電路PX在未完成資料寫入時不會被點亮；在重置啟始信號Reset_STV以及掃描啟始信號SCAN_STV為禁能準位時，表示自發光畫素電路PX未完成程式化(亦即進行資料寫入)，此時次級發光啟始信號EM_STVre的電壓準位相同於發光啟始信號EM_STV的電壓準位，亦即自發光畫素電路PX可以自由被點亮。

發光驅動電路140耦接畫素陣列110及發光啟始調整電路130，且接收次級發光啟始信號EM_STVre以及發光時脈信號EM_CLK，以基於次級發光啟始信號EM_STVre以及發光時脈信號EM_CLK提供依序致能的多個發光信號EM到畫素陣列110，以逐列點亮自發光畫素電路PX。

重置電路150耦接畫素陣列110，且接收重置啟始信號Reset_STV以及重置時脈信號Reset_CLK，以基於重置啟始信號Reset_STV以及重置時脈信號Reset_CLK提供多個重置信號 Resete到畫素陣列110，以重置畫素陣列110的自發光畫素電路PX。補償電路160耦接畫素陣列110，且接收補償啟始信號Comp_STV以及補償時脈信號Comp_CLK，以基於補償啟始信號Comp_STV以及補償時脈信號Comp_CLK提供多個補償信號Comp到畫素陣列110，以進行畫素陣列110的自發光畫素電路PX的畫素補償。

並且，當為了符合可變更新率需求，而將發光信號EM的脈波的間隔固定(亦即固定同時間發光的列數)時，發光信號EM的脈波的間隔可以與垂直空白(Blanking)期間的時間長度無關，也就是掃描啟始信號SCAN_STV與發光啟始信號EM_STV間的時間差(亦即每一列的掃描信號SCAN的脈波與發光信號EM的脈波之間的時間差)在每一畫面期間中並不固定(亦即兩相鄰畫面期間中的時間差可以相同或不同)。並且，如果掃描啟始信號SCAN_STV與發光啟始信號EM_STV在時間有交集，則發光啟始信號EM_STV不輸出，直到時間上不交集，使得自發光畫素電路PX被點亮的時間受影響。

依據上述，無論是在發光啟始信號EM_STV與重置啟始信號Reset_STV以及掃描啟始信號SCAN_STV在時間上有無交集，發光信號EM都可順利地傳送至畫素陣列110，也就是說，發光信號EM的脈波的間距是無關於畫素陣列110的列數以及垂直空白期間。藉此，可改善應用可變更新率技術所導致的水平橫紋，以提高顯示面板100的調光自由度。

在本實施例中，畫素陣列110更可接收來自外部的多個資料電壓Vdata，以設定被開啟的自發光畫素電路PX。

圖2為依據本發明一實施例的發光啟始調整電路的系統示意圖。請參照圖1及圖2，在本實施例中，作為發光啟始調整電路130的一示範例的發光啟始調整電路130a例包括控制電路210以及輸出電路220。控制電路210接收掃描啟始信號SCAN_STV以及重置啟始信號Reset_STV，以基於掃描啟始信號SCAN_STV以及重置啟始信號Reset_STV提供控制信號AND。輸出電路220耦接控制電路210，且接收發光啟始信號EM_STV，以基於控制信號AND及發光啟始信號EM_STV提供次級發光啟始信號EM_STVre。

圖3為依據本發明一實施例的控制電路的系統示意圖。請參照圖1至圖3，在本實施例中，作為控制電路210的一示範例的控制電路210a例如包括電晶體T1~T10(對應第一電晶體到第十電晶體)，其中電晶體T1~T8例如為P型電晶體，並且電晶體T9及T10例如為N型電晶體。

電晶體T1具有接收重置啟始信號Reset_STV的第一端、接收重置啟始信號Reset_STV的控制端、以及第二端。電晶體T2具有接收閘極低電壓VGL(對應第一閘極低電壓)的第一端、耦接電晶體T1的第二端的控制端、以及提供控制信號AND的第二端。電晶體T3具有接收閘極低電壓VGL的第一端、接收掃描啟始信號SCAN_STV的控制端、以及耦接電晶體T2的第二端的第 二端。

電晶體T4具有接收掃描啟始信號SCAN_STV的第一端、接收掃描啟始信號SCAN_STV的控制端、以及第二端。電晶體T5具有耦接電晶體T4的第二端的第一端、耦接電晶體T1的第二端的控制端、以及第二端。電晶體T6具有耦接電晶體T5的第二端的第一端、耦接電晶體T1的第二端的控制端、以及接收閘極高電壓VGH的第二端。

電晶體T7具有耦接電晶體T1的第二端的第一端、耦接電晶體T4的第二端的控制端、以及第二端。電晶體T8具有耦接電晶體T7的第二端的第一端、耦接電晶體T4的第二端的控制端、以及接收閘極高電壓VGH的第二端。電晶體T9具有耦接電晶體T2的第二端的第一端、耦接電晶體T1的第二端的控制端、以及第二端。電晶體T10具有耦接電晶體T9的第二端的第一端、接收掃描啟始信號SCAN_STV的控制端、以及接收閘極高電壓VGH的第二端。

在本實施例中，電晶體T1~T10例如是低溫多晶矽(Low Temperature Poly-silicon，LTPS)電晶體，但在其他實施例中，電晶體T9及T10可以是氧化銦鎵鋅(indium gallium zinc oxide，IGZO)電晶體。

圖4為依據本發明一實施例的輸出電路的系統示意圖。請參照圖1、圖2及圖4，在本實施例中，作為輸出電路220的一示範例的輸出電路220a例如包括電晶體T11~T16(對應第十一電 晶體到第十六電晶體)，其中電晶體T12、T13、T15以及T16例如為P型電晶體，並且電晶體T11及T14例如為N型電晶體。

電晶體T11具有接收閘極低電壓VGL2(對應第二閘極低電壓)的第一端、接收控制信號AND(亦即耦接控制信號AND)的控制端、以及第二端。電晶體T12具有耦接電晶體T11的第二端的第一端、接收控制信號AND的控制端、以及接收閘極高電壓VGH的第二端。電晶體T13具有接收閘極低電壓VGL2(對應第三閘極低電壓)的第一端、接收發光啟始信號EM_STV的控制端、以及第二端。

電晶體T14具有接收閘極高電壓VGH的第一端、接收發光啟始信號EM_STV的控制端、以及耦接電晶體T13的第二端的第二端。電晶體T15具有耦接電晶體T13的第二端的第一端、耦接電晶體T11的第二端的控制端、以及提供次級發光啟始信號EM_STVre的第二端。電晶體T16具有耦接電晶體T15的第二端的第一端、接收控制信號AND的一控制端、以及接收閘極高電壓VGH的第二端。電容C1耦接於電晶體T15的第二端與閘極高電壓VGH之間。

在本實施例中，電晶體T11~T16例如是低溫多晶矽電晶體，但本發明實施例不以此為限。

圖5為依據本發明一實施例的發光啟始調整電路的驅動波形示意圖。請參照圖1到圖5，在本實施例中，是假設在畫面期間Frame(n+1)中掃描啟始信號SCAN_STV以及發光啟始信號 EM_STV在時間上有交集，其中相同或相似元件使用相同或相似標號。進一步來說，在控制電路(如210a)的部份，當重置啟始信號Reset_STV為低電壓準位VL(對應致能準位)時，補償啟始信號Comp_STV、掃描啟始信號SCAN_STV以及發光啟始信號EM_STV為高電壓準位(對應禁能準位)。此時，電晶體T1及T10會導通，並且電晶體T3、T4會截止，使得節點電壓P為低電壓準位VL。並且，低電壓準位VL的節點電壓P會導通電晶體T2、電晶體T5及T6，並且截止電晶體T9，使得控制信號AND為會閘極低電壓VGL，並且閘極高電壓VGH提供到電晶體T7及T8的控制端，使得電晶體T7及T8的會截止。

當補償啟始信號Comp_STV為低電壓準位VL時，重置啟始信號Reset_STV、掃描啟始信號SCAN_STV以及發光啟始信號EM_STV為高電壓準位。此時，除了電晶體T1變為截止，控制電路210a的動作大致與上述相同。

當掃描啟始信號SCAN_STV以及發光啟始信號EM_STV為低電壓準位VL時，重置啟始信號Reset_STV以及補償啟始信號Comp_STV為高電壓準位。此時，電晶體T1及T10會截止，電晶體T3、T4會導通，其中導通的電晶體T4導致，節點電壓P會變成閘極高電壓VGH(等同高電壓準位VH)。接著，閘極高電壓VGH的節點電壓P使得電晶體T5、T6及T2會導止，並且電晶體T9會導通。然而，由於電晶體T3的導通，控制信號AND仍為閘極低電壓VGL。

當發光啟始信號EM_STV為低電壓準位VL時，重置啟始信號Reset_STV、補償啟始信號Comp_STV以及掃描啟始信號SCAN_STV為高電壓準位，並且節點電壓P仍保持於閘極高電壓VGH。此時，電晶體T1~T8為截止，並且電晶體T9及T10為導通，使得控制信號AND轉變為閘極高電壓VGH。

依據上述，節點電壓P在重置啟始信號Reset_STV的負緣開始變成低電壓準位VL，並且在掃描啟始信號SCAN_STV的負緣再變成高電壓準位VH。並且，電晶體T2、T3、T9及T10的操作是將節點電壓P與掃描啟始信號SCAN_STV作及(AND)邏輯運算來產生控制信號AND。

另一方面，在輸出電路(如220a)的部份，當控制信號AND為閘極低電壓VGL且發光啟始信號EM_STV為高電壓準位VH時，電晶體T11、T13為截止，且電晶體T12、T14、T16為導通。此時，節點電壓X、Q及次級發光啟始信號EM_STVre為閘極高電壓VGH，並且電晶體T15會為截止。當控制信號AND為閘極低電壓VGL且發光啟始信號EM_STV為低電壓準位VL時，電晶體T11、T14為截止，且電晶體T12、T13、T16為導通。但是，由於節點電壓X及Q仍為閘極高電壓VGH，亦即電晶體T15仍為截止，因此次級發光啟始信號EM_STVre仍為閘極高電壓VGH。

當控制信號AND為閘極高電壓VGH且發光啟始信號EM_STV為低電壓準位VL時，電晶體T11、T13為導通，且電晶 體T12、T14、T16為截止。此時，節點電壓X及Q為閘極低電壓VGL2，亦即電晶體T15會導通，使得次級發光啟始信號EM_STVre會為閘極低電壓VGL2。

當控制信號AND為閘極高電壓VGH且發光啟始信號EM_STV為高電壓準位VH時，電晶體T11、T14為導通，且電晶體T12、T13、T16為截止。此時，節點電壓X為閘極低電壓VGL2，並且節點電壓Q為閘極高電壓VGH，亦即電晶體T15會導通，使得次級發光啟始信號EM_STVre會為閘極高電壓VGH。

依據上述，重置啟始信號Reset_STV的重啟始脈波P1早於補償啟始信號Comp_STV的補償啟始脈波P2，補償啟始脈波P2早於掃描啟始信號SCAN_STV的掃描啟始脈波P3，次級發光啟始信號EM_STVre的次級發光啟始脈波P5的前緣E3(例如為負緣)對齊掃描啟始脈波的後緣E1(例如為負緣)，並且次級發光啟始脈波P5的後緣E4(例如為正緣)對齊發光啟始信號EM_STV的發光啟始脈波P4的後緣E2(例如為正緣)。

在本實施例中，垂直空白期間的時間長度與發光信號EM的脈波的間距是不相關的，並且掃描啟始信號SCAN_STV和發光啟始信號EM_STV在各個畫面期間(如Frame(n)、Frame(n+1))裡的相對距離是可能不相同。然而，在掃描啟始信號SCAN_STV以及發光啟始信號EM_STV在時間上有交集的情況下，使得發光信號EM的脈波被延後產生，因此畫素陣列110上下邊緣的數列自發光畫素電路PX發光可能變較暗，亦即畫面的上下邊緣可能出 現較暗的漸層條紋。但由於視角的關係，畫素陣列110邊緣的變化不易被察覺，亦即上述漸層條紋對整體視覺體驗的影響相對較少。

圖6為依據本發明另一實施例的輸出電路的系統示意圖。因氧化銦鎵鋅電晶體若長時間正電壓應力(stress)，會造成臨界電壓(Vth)往正電壓偏移。為避免上述問題，可將輸出電路220a修改為輸出電路220b。

請參照圖1、圖2、圖4及圖6，在本實施例中，作為輸出電路220的另一示範例，相較於輸出電路220a，輸出電路220b例如更包括電晶體T17及T18(對應第十七電晶體到第十八電晶體)、以及電容C2(對應第二電容)，其中電晶體T11a、T17以及T18例如為P型電晶體，並且相同或相似元件使用相同或相似標號。

電晶體T17具有接收閘極低電壓VGL(對應第二閘極低電壓)的第一端、接收閘極低電壓VGL的控制端、以及耦接電晶體T11a的控制端的第二端。電晶體T18具有耦接電晶體T11a的控制端的第一端、接收控制信號AND的控制端、以及接收閘極高電壓VGH的第二端。電容C2耦接於發光啟始信號EM_STV與電晶體T15的控制端之間。

在本實施例中，電晶體T11a、T12、T13、T15、T16、T17以及T18例如是低溫多晶矽電晶體，並且電晶體T14例如是氧化銦鎵鋅電晶體，但本發明實施例不以此為限。

圖7為依據本發明又一實施例的輸出電路的系統示意圖。若電晶體的電性許可，可將發光啟始信號EM_STV接至節點電壓Q，藉由一顆電晶體當開關，決定讓其輸出與否。請參照圖1、圖2及圖5，在本實施例中，作為輸出電路220的一示範例的輸出電路220c例如包括電晶體T19~T22(對應第十九電晶體到第二十二電晶體)以及電容C3(對應第三電容)，其中電晶體T20~T22例如為P型電晶體，並且電晶體T19例如為N型電晶體。

電晶體T19具有接收閘極低電壓VGL2(對應第四閘極低電壓)的第一端、接收控制信號AND(亦即耦接控制信號AND)的控制端、以及第二端。電晶體T20具有耦接電晶體T19的第二端的第一端、接收控制信號AND的控制端、以及接收閘極高電壓VGH的第二端。電晶體T21具有接收發光啟始信號EM_STV的第一端、耦接電晶體T19的第二端的控制端、以及提供次級發光啟始信號EM_STVre的第二端。電晶體T22具有耦接電晶體T21的第二端的第一端、接收控制信號AND的控制端、以及接收閘極高電壓VGH的第二端。電容C3耦接於電晶體T22的第二端與閘極高電壓VGH之間。

在本實施例中，電晶體T19~T22例如是低溫多晶矽電晶體，但本發明實施例不以此為限。

圖8為依據本發明再一實施例的輸出電路的系統示意圖。請參照圖1、圖2、圖7及圖8，在本實施例中，作為輸出電路220的另一示範例，相較於輸出電路220c，輸出電路220d例如 更包括電晶體T23及T24(對應第二十三電晶體到第二十四電晶體)，其中電晶體T19a、T23以及T24例如為P型電晶體，並且相同或相似元件使用相同或相似標號。

電晶體T23具有接收閘極低電壓VGL的第一端、接收閘極低電壓VGL的控制端、以及耦接電晶體T19a的控制端的第二端。電晶體T24具有耦接電晶體T19a的控制端的第一端、接收控制信號AND的控制端、以及接收閘極高電壓VGH的第二端。

在本實施例中，電晶體T19a、T19~T24例如是低溫多晶矽電晶體，但本發明實施例不以此為限。

綜上所述，本發明實施例的顯示面板，如果掃描啟始信號與發光啟始信號在時間有交集，則發光啟始信號不輸出，直到時間上不交集。藉此，在發光信號的脈波的間距可以無關於畫素陣列的列數以及垂直空白期間，並且可改善應用可變更新率技術所導致的水平橫紋，以提高顯示面板的調光自由度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:顯示面板

110:畫素陣列

120:掃描驅動電路

130:發光啟始調整電路

140:發光驅動電路

150:重置電路

160:補償電路

Comp:補償信號

Comp_CLK:補償時脈信號

Comp_STV:補償啟始信號

EM:發光信號

EM_CLK:發光時脈信號

EM_STV:發光啟始信號

EM_STVre:次級發光啟始信號

PX:自發光畫素電路

Reset_CLK:重置時脈信號

Reset_STV:重置啟始信號

Reset:重置信號

SCAN:掃描信號

SCAN_CLK:掃描時脈信號

SCAN_STV:掃描啟始信號

Vdata:資料電壓

Claims (11)

1. 一種顯示面板，包括：一畫素陣列；一掃描驅動電路，耦接該畫素陣列，且接收一掃描啟始信號，以提供依序致能的多個掃描信號到該畫素陣列；一發光啟始調整電路，接收該掃描啟始信號、一發光啟始信號、以及一重置啟始信號，以提供一次級發光啟始信號，其中在該掃描啟始信號為一致能準位時，該次級發光啟始信號固定為反相於該致能準位的一禁能準位；以及一發光驅動電路，耦接該畫素陣列及該發光啟始調整電路，且接收該次級發光啟始信號，以提供依序致能的多個發光信號到該畫素陣列。
2. 如請求項1所述的顯示面板，其中在該掃描啟始信號為該禁能準位時，該次級發光啟始信號的一電壓準位相同於該發光啟始信號的一電壓準位。
3. 如請求項1所述的顯示面板，其中該發光啟始調整電路包括：一控制電路，接收該掃描啟始信號以及該重置啟始信號，以提供一控制信號；以及一輸出電路，耦接該控制電路，且接收該發光啟始信號，以基於該控制信號提供該次級發光啟始信號。
4. 如請求項3所述的顯示面板，其中該控制電路包括： 一第一電晶體，具有接收該重置啟始信號的一第一端、接收該重置啟始信號的一控制端、以及一第二端；一第二電晶體，具有接收一第一閘極低電壓的一第一端、耦接該第一電晶體的該第二端的一控制端、以及提供該控制信號的一第二端；一第三電晶體，具有接收該第一閘極低電壓的一第一端、接收該掃描啟始信號的一控制端、以及耦接該第二電晶體的該第二端的一第二端；一第四電晶體，具有接收該掃描啟始信號的一第一端、接收該掃描啟始信號的一控制端、以及一第二端；一第五電晶體，具有耦接該第四電晶體的該第二端的一第一端、耦接該第一電晶體的該第二端的一控制端、以及一第二端；一第六電晶體，具有耦接該第五電晶體的該第二端的一第一端、耦接該第一電晶體的該第二端的一控制端、以及接收一閘極高電壓的一第二端；一第七電晶體，具有耦接該第一電晶體的該第二端的一第一端、耦接該第四電晶體的該第二端的一控制端、以及一第二端；一第八電晶體，具有耦接該第七電晶體的該第二端的一第一端、耦接該第四電晶體的該第二端的一控制端、以及接收該閘極高電壓的一第二端；一第九電晶體，具有耦接該第二電晶體的該第二端的一第一端、耦接該第一電晶體的該第二端的一控制端、以及一第二端； 以及一第十電晶體，具有耦接該第九電晶體的該第二端的一第一端、接收該掃描啟始信號的一控制端、以及接收該閘極高電壓的一第二端。
5. 如請求項4所述的顯示面板，其中該輸出電路包括：一第十一電晶體，具有接收一第二閘極低電壓的一第一端、耦接該控制信號的一控制端、以及一第二端；一第十二電晶體，具有耦接該第十一電晶體的該第二端的一第一端、接收該控制信號的一控制端、以及接收該閘極高電壓的一第二端；一第十三電晶體，具有接收一第三閘極低電壓的一第一端、接收該發光啟始信號的一控制端、以及一第二端；一第十四電晶體，具有接收該閘極高電壓的一第一端、接收該發光啟始信號的一控制端、以及耦接該第十三電晶體的該第二端的一第二端；一第十五電晶體，具有耦接該第十三電晶體的該第二端的一第一端、耦接該第十一電晶體的該第二端的一控制端、以及提供該次級發光啟始信號的一第二端；一第十六電晶體，具有耦接該第十五電晶體的該第二端的一第一端、接收該控制信號的一控制端、以及接收該閘極高電壓的一第二端；以及一第一電容，耦接於該第十五電晶體的該第二端與該閘極高 電壓之間。
6. 如請求項5所述的顯示面板，其中該輸出電路更包括：一第十七電晶體，具有接收該第二閘極低電壓的一第一端、接收該第二閘極低電壓的一控制端、以及耦接該第十一電晶體的該控制端的一第二端；一第十八電晶體，具有耦接該第十一電晶體的該控制端的一第一端、接收該控制信號的一控制端、以及接收該閘極高電壓的一第二端；以及一第二電容，耦接於該發光啟始信號與該第十五電晶體的該控制端之間。
7. 如請求項4所述的顯示面板，其中該輸出電路包括：一第十九電晶體，具有接收一第四閘極低電壓的一第一端、耦接該控制信號的一控制端、以及一第二端；一第二十電晶體，具有耦接該第十九電晶體的該第二端的一第一端、接收該控制信號的一控制端、以及接收該閘極高電壓的一第二端；一第二十一電晶體，具有接收該發光啟始信號的一第一端、耦接該第十九電晶體的該第二端的一控制端、以及提供該次級發光啟始信號的一第二端；一第二十二電晶體，具有耦接該第二十一電晶體的該第二端的一第一端、接收該控制信號的一控制端、以及接收該閘極高電 壓的一第二端；以及一第三電容，耦接於該第二十二電晶體的該第二端與該閘極高電壓之間。
8. 如請求項7所述的顯示面板，其中該輸出電路更包括：一第二十三電晶體，具有接收該第四閘極低電壓的一第一端、接收該第四閘極低電壓的一控制端、以及耦接該第十九電晶體的該控制端的一第二端；以及一第二十四電晶體，具有耦接該第十九電晶體的該控制端的一第一端、接收該控制信號的一控制端、以及接收該閘極高電壓的一第二端。
9. 如請求項1所述的顯示面板，更包括一重置電路，耦接該畫素陣列，且接收該重置啟始信號，以重置該畫素陣列。
10. 如請求項1所述的顯示面板，更包括一補償電路，耦接該畫素陣列，且接收一補償啟始信號，以對該畫素陣列進行畫素補償。
11. 如請求項10所述的顯示面板，其中該重置啟始信號的一重啟始脈波早於該補償啟始信號的一補償啟始脈波，該補償啟始脈波早於該掃描啟始信號的一掃描啟始脈波，該次級發光啟始信號的一次級發光啟始脈波的一前緣對齊該掃描啟始脈波的一後緣，並且該次級發光啟始脈波的一後緣對齊該發光啟始信號的一發光啟始脈波的一後緣。