TWI913980B - 半導體結構的製造方法 - Google Patents
半導體結構的製造方法Info
- Publication number
- TWI913980B TWI913980B TW113140882A TW113140882A TWI913980B TW I913980 B TWI913980 B TW I913980B TW 113140882 A TW113140882 A TW 113140882A TW 113140882 A TW113140882 A TW 113140882A TW I913980 B TWI913980 B TW I913980B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide layer
- active region
- forming
- stage
- oxygen
- Prior art date
Links
Abstract
本揭露提供一種半導體結構的製造方法。方法包括以下步驟。提供基板,在基板中形成溝槽,其中主動區從基板突出並且主動區具有第一寬度。在主動區和溝槽的側壁上形成薄矽層。透過提供氧氣氣流在薄矽層上形成第一氧化物層,其中在400°C至600°C的溫度範圍內形成第一氧化物層。形成第二氧化物層以填充溝槽並覆蓋主動區,其中第二氧化物層的形成溫度高於第一氧化物層的形成溫度。執行退火製程以使薄矽層結晶。
Description
本揭露有關於一種半導體結構的製造方法。
在半導體裝置中,隔離結構形成在主動區(active area, AA)之間,用於使得主動區電絕緣。隨著半導體裝置變得越來越小和高度積體化,主動區的間距不斷縮小。相應地,隔離結構的尺寸也持續縮小。
然而,主動區間距的縮小和隔離結構尺寸的縮小可能會導致短路問題。
根據本揭露的一態樣,提供一種製造半導體結構的方法。方法包括以下步驟。提供基板,並在基板中形成溝槽,其中主動區從基板突出並且主動區具有一第一寬度。在主動區和溝槽的側壁上形成薄矽層。透過提供氧氣氣流在薄矽層上形成第一氧化物層,其中在400°C至600°C的溫度範圍內形成該第一氧化物層。形成第二氧化物層以填滿溝槽並覆蓋主動區,其中第二氧化物層的形成溫度高於第一氧化物層的形成溫度。執行退火製程以使薄矽層結晶。
根據一些實施例,方法進一步包括:在形成第二氧化物層後,對第二氧化物層執行平坦化製程。
根據一些實施例,其中在執行平坦化製程後,第二氧化物層的頂表面與第一氧化物層的頂表面在同一水平面。
根據一些實施例,其中在執行平坦化製程後,第二氧化物層的頂表面與主動區的頂表面在同一水平面。
根據一些實施例,其中在執行退火製程後,主動區具有第二寬度,並且第二寬度大於第一寬度。
根據一些實施例,其中形成第二氧化物層包括第一階段和第二階段。
根據一些實施例,其中第一階段包括引入氧氣和氫氣,其中氧氣和氫氣的比值為4。
根據一些實施例,其中第二階段為循環製程,包括:引入六氯乙矽烷氣流、執行第一真空吹掃製程並引入第一惰性氣體、引入氧氣和氫氣,其中氧氣和氫氣的比值為4以及執行第二真空吹掃製程並引入第二惰性氣體。
根據本揭露的一態樣,提供一種製造半導體結構的方法。方法包括以下步驟。提供基板,形成硬遮罩層在基板上,移除硬遮罩層的一部分以形成硬遮罩。根據硬遮罩在基板中形成溝槽,其中主動區從基板突出,並且主動區具有第一寬度。在主動區和溝槽的側壁上形成薄矽層。透過引入氧氣和氫氣,在薄矽層上形成第一氧化物層,其中氧氣和氫氣的比值為第一比值,其中在400°C至600°C的溫度範圍內形成第一氧化物層。形成第二氧化物層以填滿溝槽並覆蓋主動區,其中第二氧化物層的形成溫度高於第一氧化物層的形成溫度。執行退火製程以使薄矽層結晶。
根據一些實施例,方法進一步包括:在形成薄矽層之前,移除硬遮罩以暴露出主動區的頂表面。
根據一些實施例,其中執行退火製程後,主動區具有第二寬度,並且第二寬度大於第一寬度。
根據一些實施例,其中形成第二氧化物層包括第一階段和第二階段。
根據一些實施例,其中第一階段包括引入氧氣和氫氣,其中氧氣和氫氣的比值為第二比值,並且第二比值小於第一比值。
根據一些實施例,其中第一階段在600°C的溫度下執行30秒。
根據一些實施例,其中第二階段為循環製程,包括引入六氯乙矽烷氣流、執行第一真空吹掃製程並引入第一惰性氣體、以第二比值引入氧氣和氫氣以及執行第二真空吹掃製程並引入第二惰性氣體。
應理解,前面的一般描述和下面的詳細描述都是範例,且旨在提供對所要求保護的揭露內容的進一步解釋。
現在將詳細參考本揭露的實施例,其示例在圖式中示出。在可能的情況下,在圖式和描述中使用相同的標號來指相同或相似的部分。
應當理解,以下揭露內容提供了許多不同的實施例或示例,用於實現本揭露的不同特徵。在下文描述部件和配置的特定實施例或示例以簡化本揭露。當然,這些僅是示例而並非意欲為限制性的。例如,在以下描述中在第二特徵之上或之上形成第一特徵可包括第一特徵和第二特徵形成為直接接觸的實施例,也可以包括在第一特徵和第二特徵之間形成附加特徵,使得第一特徵和第二特徵可以不直接接觸的實施例。另外,本揭露可以在各個範例中重複附圖標記和/或符號。這種重複是為了簡單和清楚的目的,並且其本身並不規定所討論的各種實施例和/或配置之間的關係。
此外,為便於描述,本揭露可用空間相對術語,如「在……下方」、「在……之下」、「下部」、「在……上方」、「上部」等來描述一元件或特徵與一或更多個其他元件或特徵的關係,如附圖所示。空間相對術語意欲涵蓋除了附圖所繪示的取向之外,也涵蓋裝置在使用或操作中的不同取向。此裝置可採取其他方式取向(旋轉90度或在其他取向上),並且本文中所使用的空間相對描述詞同樣可相應解釋。
應理解,當元件或層稱為「連接到」或「耦合到」另一元件或層時,可以直接連接到或耦合到另一個元件或層,或是可以存在中間元件或層。
第1圖至第8圖是根據本揭露一些實施例的半導體結構100的製造方法的各個階段的剖面圖。值得注意的是,半導體結構100包括陣列區和鄰近陣列區的周邊區。為了清楚起見,本揭露在第1圖至第8圖中示出了半導體結構100的陣列區,而第1圖至第8圖中未示出半導體結構100的周邊區。
請參考第1圖,提供基板110。基板110可以包括單元素半導體,例如鍺或矽;化合物半導體,包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦;合金半導體,包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP;或其組合。另外,基板110可以是p型基板,例如摻雜p型摻雜劑(例如,硼)的矽材料。
在一些實施例中,硬遮罩層120形成在基板110上。在一些實施例中,硬遮罩層120可以包括氮化矽、氧化矽、氮氧化矽、碳化矽等。硬遮罩層120可以透過任何適當的沉積方法形成,例如電漿增強原子層沉積(plasma-enhanced atomic layer deposition, PEALD)、化學氣相沉積(chemical vapor deposition, CVD)、電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition, PECVD)、物理氣相沉積(physical vapor deposition, PVD)等。在一些實施例中,硬遮罩層120可以包括一層或多層。如果硬遮罩層120包括多於一層,則這些層可以由不同的材料製成。
參考第2圖,去除硬遮罩層120的一部分以形成硬遮罩120a。在形成硬遮罩120a之後,暴露出基板110的頂表面的一部分。由硬遮罩120a覆蓋的部分基板可以在後續製程中形成為陣列區中的主動區。
參考第3圖,以硬遮罩120a限定並蝕刻基板110,以在基板110中形成溝槽110t和主動區110a。並且,暴露出溝槽110t的底表面112。溝槽110t設置在主動區110a之間,即溝槽110t與兩個相鄰的主動區110a共享側壁114。換句話說,蝕刻基板110以限定出多個島狀主動區110a,並且在主動區110a之間形成溝槽110t。在一些實施例中,透過執行乾蝕刻製程(例如反應離子蝕刻(reactive ion etching, RIE)製程)來蝕刻基板110。在一些實施例中,主動區110a在其兩個側壁114之間具有寬度W1。
參考第4圖,移除硬遮罩120a(如第3圖所示)以暴露出主動區110a的頂表面116。可以透過任何合適的蝕刻製程(例如乾蝕刻製程或濕蝕刻製程)來移除硬遮罩120a。
再參考第5圖,在主動區110a上形成薄矽層130。詳細來說,薄矽層130形成以覆蓋溝槽110t的底表面112、主動區110a的側壁114以及主動區110a的頂表面116。薄矽層130可以透過任何適當的沉積方法形成,例如電漿增強原子層沉積(PEALD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)、物理氣相沉積(PVD)等。在一些實施例中,薄矽層130包括非晶矽。形成薄矽層130以擴大主動區110a。
接下來請參考第6圖和第9圖,在步驟S100中,在薄矽層130上形成第一氧化物層140。類似地,形成第一氧化物層140並覆蓋溝槽110t的底表面112、主動區110a的側壁114以及主動區110a的頂表面116。在一些實施例中,形成第一氧化物層140的前驅物包括氧氣(O
2)氣流。在其他實施例中,形成第一氧化物層140的前驅物包括第一比值的氧氣(O
2)和氫氣(H
2)。例如,氧氣比氫氣的比值可以大於4。在400°C至600°C的溫度範圍內形成第一氧化物層140。
由於薄矽層130容易受到後續製程的影響而導致沉積出粗糙的矽(rough silicon),進而導致主動區110a出現短路問題。形成第一氧化物層140是為了防止在後續製程中形成粗糙的矽。
參考第7圖和第9圖,透過方法S200,在溝槽110t中形成第二氧化物層150。詳細地,第二氧化物層150形成以填充溝槽110t並位於主動區110a的頂表面116上方。在一些實施例中,第二氧化物層150可以透過化學氣相沉積(CVD)形成。例如,第二氧化物層150可以透過可流動化學氣相沉積(flowable CVD, FCVD)製程形成。第二氧化物層150可以透過第一階段S210和第二階段S220形成。在第一階段S210中,引入前驅物,前體包括第二比值的氧氣和氫氣,其中氧氣比氫氣的第二比值可以為4。在一些實施例中,第一階段S210在溫度約為600°C下執行約30秒。然後,執行第二階段S220,第二階段S220是包含步驟S222、步驟S224、步驟S226和步驟S228的循環流程。在第二階段S220的步驟S222中,引入六氯乙矽烷(Hexachlorodisilane, HCDS)氣流。在第二階段S220的步驟S226中,執行第一真空吹掃(vacuum purging)製程,並引入第一惰性氣體。第一惰性氣體例如可以是氮氣(N
2)。在第二階段S220的步驟S226中,引入包含第二比值的氧氣和氫氣的前驅物,其中氧氣比氫氣的第二比值可以是4。最後,在第二階段S220的步驟S228中,執行第二真空吹掃製程,並引入第二惰性氣體。第二惰性氣體例如可以是氮氣(N
2)。然後,重複第二階段S220數次,直到第二氧化物層150完全填滿溝槽110t。在一些實施例中,第二氧化物層可以包括氧化矽。值得注意的是,第一氧化物層140和第二氧化物層可以在同一反應室中形成。
參考第8圖,執行退火製程以使薄矽層130結晶並擴大主動區110a。經過退火製程後,主動區110a具有寬度W2,其中寬度W2大於寬度W1(如第3圖所示)。在一些實施例中,可以執行平坦化製程以移除第二氧化物層150的一部分。在一些實施例中,在執行平坦化製程之後,暴露第一氧化物層140的頂表面。在其他實施例中,在執行平坦化製程之後,暴露出主動區110a的頂表面116。
本揭露提供一種半導體結構的製造方法。本揭露的方法包括在形成薄矽層之後透過引入氧氣氣流來形成第一氧化物層。本揭露的方法可以透過簡單簡潔的製程增加主動區的尺寸(或減少主動區之間的間距),同時減少主動區之間沉積粗糙矽所造成的短路。
儘管本揭露已經參考其某些實施例進行了相當詳細的描述,但是其他實施例也是可能的。因此,所附權利要求的精神和範圍不應限於此處包含的實施例的描述。
對於本領域的技術人員來說顯而易見的是,在不脫離本揭露的範圍或精神的情況下,可以對本揭露的結構進行各種修改和變化。鑑於前述內容,本揭露旨在涵蓋落入所附權利要求範圍內的本揭露的修改和變化。
100 : 半導體結構
110 : 基板
110a : 主動區
110t : 溝槽
112 : 底表面
114 : 側壁
116 : 頂表面
120 : 硬遮罩層
120a : 硬遮罩
130 : 薄矽層
140 : 第一氧化物層
150 : 第二氧化物層
S100 : 步驟
S200 : 方法
S210 : 第一階段
S220 : 第二階段
S222 : 步驟
S224 : 步驟
S226 : 步驟
S228 : 步驟
W1 : 寬度
W2 : 寬度
為使本揭露的目的能更明顯易懂,以下結合附圖對本揭露實施例作進一步詳細說明:
第1圖是根據一些實施例的半導體結構的剖面示意圖。
第2圖是根據一些實施例形成硬遮罩後的半導體結構剖面示意圖。
第3圖是根據一些實施例形成溝槽後的半導體結構剖面示意圖。
第4圖是根據一些實施例移除硬遮罩後的半導體結構剖面示意圖。
第5圖是根據一些實施例形成薄矽層後的半導體結構剖面示意圖。
第6圖是根據一些實施例形成第一氧化物層後的半導體結構剖面示意圖。
第7圖是根據一些實施例形成第二氧化物層後的半導體結構剖面示意圖。
第8圖是根據一些實施例執行退火製程後的半導體結構剖面示意圖。
第9圖是根據一些實施例形成第一氧化物層與第二氧化物層的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
S100 : 步驟
S200 : 方法
S210 : 第一階段
S220 : 第二階段
S222 : 步驟
S224 : 步驟
S226 : 步驟
S228 : 步驟
Claims (15)
- 一種製造半導體結構的方法,包括: 提供一基板; 在該基板中形成一溝槽,其中一主動區從該基板突出並且該主動區具有一第一寬度; 在該主動區和該溝槽的一側壁上形成一薄矽層; 透過提供氧氣氣流在該薄矽層上形成一第一氧化物層,其中在400°C至600°C的溫度範圍內形成該第一氧化物層; 形成一第二氧化物層以填滿該溝槽並覆蓋該主動區,其中該第二氧化物層的形成溫度高於該第一氧化物層的形成溫度;及 執行一退火製程以使該薄矽層結晶。
- 如請求項1所述之方法,進一步包括: 在形成該第二氧化物層後,對該第二氧化物層執行一平坦化製程。
- 如請求項2所述之方法,其中在執行該平坦化製程後,該第二氧化物層的一頂表面與該第一氧化物層的一頂表面在同一水平面。
- 如請求項2所述之方法,其中在執行該平坦化製程後,該第二氧化物層的一頂表面與該主動區的一頂表面在同一水平面。
- 如請求項1所述之方法,其中在執行該退火製程後,該主動區具有一第二寬度,並且該第二寬度大於該第一寬度。
- 如請求項1所述之方法,其中形成該第二氧化物層包括一第一階段和一第二階段。
- 如請求項6所述之方法,其中該第一階段包括引入氧氣和氫氣,其中氧氣和氫氣的比值為4。
- 如請求項7所述之方法,其中該第二階段為一循環製程,包括: 引入六氯乙矽烷氣流; 執行一第一真空吹掃製程並引入一第一惰性氣體; 引入氧氣和氫氣,其中氧氣和氫氣的比值為4;及 執行一第二真空吹掃製程並引入一第二惰性氣體。
- 一種製造半導體結構的方法,包括: 提供一基板; 形成一硬遮罩層在該基板上; 移除該硬遮罩層的一部分以形成一硬遮罩; 根據該硬遮罩在該基板中形成一溝槽,其中一主動區從該基板突出,並且該主動區具有一第一寬度; 在該主動區和該溝槽的一側壁上形成一薄矽層; 透過引入氧氣和氫氣,在該薄矽層上形成一第一氧化物層,其中氧氣和氫氣的比值為一第一比值,其中在400°C至600°C的溫度範圍內形成該第一氧化物層; 形成一第二氧化物層以填滿該溝槽並覆蓋該主動區,其中該第二氧化物層的形成溫度高於該第一氧化物層的形成溫度;及 執行一退火製程以使該薄矽層結晶。
- 如請求項9所述之方法,進一步包括: 在形成該薄矽層之前,移除該硬遮罩以暴露出該主動區的一頂表面。
- 如請求項9所述之方法,其中執行該退火製程後,該主動區具有一第二寬度,並且該第二寬度大於該第一寬度。
- 如請求項9所述之方法,其中形成該第二氧化物層包括一第一階段和一第二階段。
- 如請求項12所述之方法,其中該第一階段包括引入氧氣和氫氣,其中氧氣和氫氣的比值為一第二比值,並且該第二比值小於該第一比值。
- 如請求項13所述之方法,其中該第一階段在600°C的溫度下執行30秒。
- 如請求項13所述之方法,其中該第二階段為一循環製程,包括: 引入六氯乙矽烷氣流; 執行一第一真空吹掃製程並引入一第一惰性氣體; 以該第二比值引入氧氣和氫氣;及 執行一第二真空吹掃製程並引入一第二惰性氣體。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18/760,047 | 2024-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202603978A TW202603978A (zh) | 2026-01-16 |
| TWI913980B true TWI913980B (zh) | 2026-02-01 |
Family
ID=
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201110350A (en) | 2009-09-01 | 2011-03-16 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
| US20150236021A1 (en) | 2014-01-23 | 2015-08-20 | International Business Machines Corporation | Structure to Enhance Gate Induced Strain Effect in Multigate Devices |
| US20190043867A1 (en) | 2017-08-02 | 2019-02-07 | Semiconductor Manufacturing International (Shanghai) Corporation | Static random access memory and fabrication methods thereof |
| CN109599336A (zh) | 2017-09-30 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201110350A (en) | 2009-09-01 | 2011-03-16 | Renesas Electronics Corp | Semiconductor device and method of manufacturing the same |
| US20150236021A1 (en) | 2014-01-23 | 2015-08-20 | International Business Machines Corporation | Structure to Enhance Gate Induced Strain Effect in Multigate Devices |
| US20190043867A1 (en) | 2017-08-02 | 2019-02-07 | Semiconductor Manufacturing International (Shanghai) Corporation | Static random access memory and fabrication methods thereof |
| CN109599336A (zh) | 2017-09-30 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202119639A (zh) | 半導體元件結構及其形成方法 | |
| KR20210053153A (ko) | 접촉 플러그 주위의 에어 스페이서 및 이를 형성하는 방법 | |
| US20250366011A1 (en) | Semiconductor device and manufacturing methods thereof | |
| US20250366110A1 (en) | Semiconductor device and methods of formation | |
| TWI742870B (zh) | 半導體裝置結構及其形成方法 | |
| US11189492B2 (en) | Semiconductor structure and fabrication method thereof | |
| TW202131404A (zh) | 半導體裝置的形成方法 | |
| CN115274560B (zh) | 半导体结构的制造方法和半导体结构 | |
| TWI913980B (zh) | 半導體結構的製造方法 | |
| CN106298669A (zh) | 半导体器件的形成方法 | |
| US12225717B2 (en) | Semiconductor device with dielectric structure having enlargemant portion surrounding word line | |
| TWI809866B (zh) | 具有位元線保護襯墊之半導體元件的製備方法 | |
| US12382693B2 (en) | Semiconductor device and methods of formation | |
| US11855167B2 (en) | Structure and formation method of semiconductor device with nanosheet structure | |
| US20260005016A1 (en) | Manufacturing method of semiconductor structure | |
| TWI855737B (zh) | 半導體結構及其形成的方法 | |
| US12237370B2 (en) | Semiconductor device with air gap and boron nitride cap and method for preparing the same | |
| TWI907709B (zh) | 半導體裝置的製作方法 | |
| US20250359233A1 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| US20250366147A1 (en) | Semiconductor device and methods of formation | |
| US12356681B2 (en) | Semiconductor device and methods of manufacturing | |
| US20250366085A1 (en) | Metal gate isolation | |
| WO2025236536A1 (zh) | 半导体结构的制造方法以及半导体结构 | |
| US20230411527A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20230115199A (ko) | 얇은 실리콘 캡을 적용한 게이트 스택 형성 방법 |