TWI911881B - 封裝結構及其製造方法 - Google Patents

Abstract

提供封裝結構及其製造方法。封裝結構包括基板、多個天線陣列模組、第一包封層、覆層以及天線罩。多個天線陣列模組陣列排列於基板之上。第一包封層設置於多個天線陣列模組上，並包封多個天線陣列模組的每一個。覆層設置於第一包封層上，其中覆層在基板上的正投影面積大於多個天線陣列模組的每一個在基板上的正投影面積。天線罩設置於覆層上。

Description

封裝結構及其製造方法

本發明是有關於一種結構及其製造方法，且特別是有關於一種封裝結構及其製造方法。

隨著全球通訊需求的快速增長，低軌道衛星（LEO）通訊系統因其提供廣泛覆蓋和低延遲的特性，成為新一代通訊技術的核心。這些衛星通常運行在300至2,000公里的低軌道上，並以高速相對於地球表面移動，這要求地面用戶終端具備持續追蹤衛星的能力，以確保通訊鏈接的穩定性。

傳統的機械掃描天線系統依賴於物理移動天線來調整波束方向，雖然精度高，但反應速度較慢，並且整體系統的體積和能耗較大。相比之下，主動式電子掃描相控陣（AESA）天線模組通過電子方式調整波束方向，無需移動天線本體，具備更快的反應速度和更高的精確度。然而，這種技術需要能夠在毫秒級的時間內進行快速波束轉換和精確追蹤。此外，這些系統的製造和維護成本也很高，特別是在高頻毫米波段下。

為了實現新一代LEO通訊系統的高頻毫米波和亞太赫茲（sub-THz）頻段的應用，包括Ku頻段（12-18 GHz）、Ka頻段（26-40 GHz）和E頻段（71-86 GHz），這些頻段提供了極大的頻寬，支持更高的數據速率和更低的延遲。然而，隨著頻段的提高，系統面臨著訊號衰減和高效能天線設計等更高的技術要求。在這一背景下，低軌道衛星（LEO）地面通訊設備中的毫米波技術因其高頻段的特性而面臨訊號衰減等挑戰。為了解決這些挑戰，技術設計需要採用先進的天線封裝和材料選擇，以確保穩定的通訊性能。

本發明的封裝結構包括基板、多個天線陣列模組、第一包封層、覆層以及天線罩。多個天線陣列模組陣列排列於基板之上。第一包封層設置於多個天線陣列模組上，並包封多個天線陣列模組的每一個。覆層設置於第一包封層上，其中覆層在基板上的正投影面積大於多個天線陣列模組的每一個在基板上的正投影面積。天線罩設置於覆層上。

本發明的封裝結構的製造方法包括以下步驟。將多個天線陣列模組安裝於基板上，其中多個天線陣列模組陣列排列於基板上。在多個天線陣列模組上形成第一包封層，以包封多個天線陣列模組的每一個。在第一包封層上形成覆層，其中覆層在基板上的正投影面積大於多個天線陣列模組的每一個在基板上的正投影面積。在覆層上形成天線罩。

基於上述，本發明的封裝結構是透過將多個小面積的天線陣列模組安裝於大面積的基板上形成的，如此一來可減少天線陣列模組發生翹曲的可能性，進而提升封裝結構的可靠度。並且可依需求選擇天線陣列模組的類型，而可以簡單且彈性的方式製造出可支援多頻帶的天線封裝結構。

在低軌道衛星（LEO）地面通訊設備中，毫米波技術因高頻段特性導致毫米波訊號的衰減，本發明提供高增益天線設計、多輸入多輸出（MIMO）技術及封裝材料與天線罩（Radome）設計等實施方式。

高增益天線設計是毫米波信號在高頻段中衰減時提供的補償技術。例如：相控陣天線（Phased array antennas）是通過波束成形（Beamforming）提高訊號的指向性和強度，確保訊號能夠有效穿透大氣層，並維持穩定的通訊鏈路。

多輸入多輸出（MIMO）技術在毫米波頻段中使用多個天線元件來同時傳輸和接收多個訊號通道，大幅提高頻譜效率和數據吞吐量，從而增強LEO衛星通訊的可靠性和數據傳輸速率。

封裝材料與天線罩（Radome）設計是提供低損耗和高透波性的封裝材料及天線罩，以有效抵禦惡劣的天氣條件，確保天線系統的長期耐用性和穩定性能。

此外，本發明還將覆層（Superstrate）和天線罩（Radome）整合至天線封裝結構，有助於增強信號的增益和指向性，還能提供有效的環境保護，確保天線在惡劣條件下的長期穩定運行。意即，本發明通過覆層的設計來優化天線的電氣性能，及利用天線罩來抵禦外部環境的影響，從而實現在高頻毫米波通訊中傳輸毫米波訊號。

在本實施例中，覆層主要用於增強天線的電氣性能，如增益和指向性，而天線罩主要是保護天線免受外部環境影響。因此，將這兩種結構結合需要精確的設計和材料選擇，以避免因材料不匹配導致信號損耗增加。當兩者材料不匹配時，天線罩可能會阻礙有效的散熱，導致系統過熱而影響其穩定性和性能，而且毫米波訊號在穿過天線罩時還可能會進一步衰減。為此，本發明可採用大面積的天線陣列，確保毫米波訊號能夠在大氣層內有效傳輸​。

在本實施例中，天線封裝結構可採用大面積的天線陣列。不過，大面積的天線陣列及主動電路層之間因彼此金屬密度分配不均而發生翹曲。為此，本發明選用低熱膨脹係數、低模量、高流動性與低介電損耗的材料，降低大面積的天線陣列的翹曲。此外，在本實施例中，將大面積的天線陣列切割成彼此並排的小面積陣列，如4*4、8*8等基本陣列（Subarray），從而降低基本陣列的翹曲。詳細內容容後描述。

在本實施例中，將包封層填充在彼此相鄰的基本陣列，以降低基本陣列的翹曲。

圖1A是依照本發明的一實施例的一種封裝結構的剖視示意圖。圖1B是依照本發明的一實施例的一種天線陣列模組的剖視示意圖。圖1C是依照本發明的一實施例的一種天線陣列模組的上視示意圖。圖1D是依照本發明的另一實施例的一種天線陣列模組的上視示意圖。圖1E是依照本發明的另一實施例的一種天線陣列模組的上視示意圖。為了清楚示意，在圖1A中簡化天線陣列模組110的細節，而圖1B可以是圖1A的天線陣列模組110的放大示意圖。

請參考圖1A，封裝結構10包括基板100、多個天線陣列模組110、第一包封層120、覆層130以及天線罩140。多個天線陣列模組110陣列排列於基板100的上表面100a之上。第一包封層120設置於多個天線陣列模組110上，並包封多個天線陣列模組110的每一個。覆層130設置於第一包封層120上，且覆層130在基板100上的正投影面積大於多個天線陣列模組110的每一個在基板100上的正投影面積。天線罩140設置於覆層130上。

基板100可包括交錯堆疊的多個導電層102及絕緣層104，其中導電層102可包括線路部分以及通孔部分以提供水平及垂直方向的電路連接。在一些實施例中，基板100還可包括散熱結構106，其設置於基板100的絕緣層104中。散熱結構106例如可以是散熱柱、散熱板或其他合適的散熱結構，本發明不以此為限。舉例來說，在圖1A中，散熱結構106為貫穿基板100的多個堆疊的絕緣層104的散熱柱。在一些實施例中，基板100可為印刷電路板、母板或其他合適的線路板。在一些實施例中，基板100的長度和/或寬度可分別在40 mm至300 mm之間。

在一些實施例中，天線陣列模組110可包括天線結構112、線路結構114以及第一晶片116，如圖1B所示。線路結構114具有第一表面S1及相對於第一表面S1的第二表面S2。天線結構112設置於線路結構114的第一表面S1上，第一晶片116設置於線路結構114的第二表面S2上。線路結構114的第二表面S2面向基板100設置，使得第一晶片116位於天線結構112與基板100之間。

在一些實施例中，線路結構114可包括位於絕緣層114c中的導線層114a及導通孔114b，其中導通孔114b設置於在垂直方向相鄰的導線層114a之間，以使在垂直方向相鄰的導線層114a透過導通孔114b電性連接。在一些實施例中，絕緣層114c可包括介電係數在2至5之間的介電材料。在一些實施例中，絕緣層114c可包括玻璃纖維、陶瓷、玻璃或其他合適的材料，本發明不以此為限。在一些實施例中，導線層114a及導通孔114b的材料可包括銅、金、銀、鐵、錫、鎳、其合金、其組合或其他合適的導電材料，本發明不以此為限。

在一些實施例中，天線結構112可包括天線層112a、接地層112b以及介電層112c。介電層112c具有第三表面S3及相對於第三表面S3的第四表面S4，且介電層112c的第四表面S4面向線路結構114的第一表面S1。天線層112a設置於介電層112c的第三表面S3上，接地層112b設置於介電層112c的第四表面S4上。

在一些實施例中，天線層112a可包括陣列排列的多個天線圖案112ap，如圖1C至圖1E所示。在一些實施例中，天線層112a包括排列成至少4行與4列的天線圖案112ap(即4x4個天線圖案112ap)，但本發明不以此為限。在其他實施例中，天線層112a可包括更多行或列的天線圖案112ap，且行數與列數可以不同。

在一些實施例中，就俯視角度來看，天線圖案112ap的形狀可包括矩形(如圖1C所示)、圓形、橢圓形、四扇葉形(如圖1D所示)、領結形、雙領結形(如圖1E所示)或其他合適的形狀，本發明不以此為限。

在一些實施例中，天線圖案112ap的間距d可為λ/2，其中λ為所欲傳輸訊號的波長。在本文中，間距d定義為相鄰天線圖案112ap的中心之間的距離。透過天線圖案112ap的形狀、間距、尺寸等的設計可以調整天線層112a所支援傳輸的訊號頻帶。在一些實施例中，天線層112a可被配置為傳輸具毫米波波長的訊號，例如可支援K頻帶(例如15GHz至35GHz)、V頻帶(例如60GHz)或W頻帶(例如77GHz至94GHz)的訊號。

在一些實施例中，天線結構112(或天線陣列模組110)的長度L1(標示於圖1C)和/或寬度W1(標示於圖1C)可分別在10 mm至30 mm之間。

在一些實施例中，天線結構112還包括垂直連接件112d及接點112e。接點112e設置於介電層112c的第四表面S4上，與接地層112b位於同一膜層。垂直連接件112d設置於天線層112a與接點112e之間，以在天線層112a與線路結構114之間傳輸訊號。

在一些實施例中，介電層112c可包括介電係數在2至5之間的介電材料。在一些實施例中，介電層112c可包括玻璃纖維、陶瓷、玻璃或其他合適的材料，本發明不以此為限。在一些實施例中，天線層112a、接地層112b、垂直連接件112d及接點112e的材料可包括銅、金、銀、鐵、錫、鎳、其合金、其組合或其他合適的導電材料，本發明不以此為限。

在一些實施例中，天線結構112可透過導電連接件113與線路結構114的導線層114a電性連接。在一些實施例中，填充層115可設置於天線結構112與線路結構114之間，並橫向包封導電連接件113。在一些實施例中，填充層115可以包括底部封膜填膠、熱介面材料或其他合適的絕緣填充材料，本發明不以此為限。

在一些實施例中，第一晶片116可包括主動晶片或被動晶片。主動晶片例如包括波束成形晶片(Beamformer IC)或其他類似的主動晶片。被動晶片例如包括功率分配晶片(Power divider IC)或其他合適的被動晶片。在一些實施例中，第一晶片116可透過導電連接件118與線路結構114的導線層114a電性連接，即第一晶片116的主動面面向線路結構114。在一些實施例中，可在第一晶片116的背面(即與主動面相對的面)設置散熱層(未繪示)，以協助第一晶片散熱，其散熱材料可以包含導熱銀膠(Silver grease)、陶瓷(ALNCU))、熱介面材料(Thermal interface material, TIM) 或其他合適的導熱材料，本發明不以此為限。圖1B中示意性地繪示天線陣列模組110包括三個第一晶片116但並非用以限定本發明，第一晶片116的數量可依實際需求調整。

在一些實施例中，天線陣列模組110還包括導電柱117及第二包封層119。第二包封層119設置於線路結構114的第二表面S2上，並至少側向包封第一晶片116。導電柱117設置於第二包封層119中並貫穿第二包封層119而與線路結構114電性連接。第二包封層119還可填充於第一晶片116與線路結構114之間的間隙以及相鄰第一晶片116之間的間隙中。

在一些實施例中，第二包封層119可不覆蓋第一晶片116的背面，而使第一晶片116的背面被暴露出。在一些實施例中，第二包封層119的表面119S(例如圖1B中第二包封層119的底面)可與導電柱117的表面117S(例如圖1B中導電柱117的底面)和第一晶片116的表面116S(例如圖1B中第一晶片116的背面)基本上共面。

在一些實施例中，第二包封層119可包括模塑化合物(Molding compound)、底部封膜填膠(Molding underfill)或類似者，本發明不以此為限。在一些實施例中，導電柱117的材料可包括銅、金、銀、鐵、錫、鎳、其合金、其組合或其他合適的導電材料，本發明不以此為限。

在一些實施例中，天線陣列模組110可透過導電連接件129與基板100電性連接。舉例來說，導電連接件129可連接於天線陣列模組110的導電柱117與基板100的導電層104之間，使訊號傳輸。在一些實施例中，部分導電連接件129為虛設導電連接件129d，其與基板100的散熱結構106連接，以進一步將第一晶片116的熱擴散至外部環境。在一些實施例中，導電連接件113、導電連接件129可包括焊球、焊料凸塊或其他合適的材料。

在一些實施例中，第一包封層120可設置於天線陣列模組110與基板100之間的間隙中，並橫向包封導電連接件129。在一些實施例中，部分第一包封層120位於相鄰的天線陣列模組110之間的間隙中。在一些實施例中，部分第一包封層120位於多個天線陣列模組110與覆層130之間。

在一些實施例中，第一包封層120可包括模塑化合物(Molding compound)、底部封膜填膠(Molding underfill)或類似者，本發明不以此為限。

覆層130覆蓋於多個天線陣列模組110上，可以有效改善天線與毫米波訊號的匹配度並提升天線所支援的頻寬。在一些實施例中，覆層130可包括介電常數在2至10的介電材料。在一些實施例中，覆層130可包括模塑化合物、苯並環丁烯(BCB)、玻璃、矽、陶瓷或其他合適的介電材料。在一些實施例中，覆層130的厚度可在0.5 mm至4 mm之間。在一些實施例中，第一包封層120在基板100上的正投影面積基本上與覆層130在基板100上的正投影面積相同。

天線罩140覆蓋於整個覆層130上，保護下方的結構減少接觸水氣、灰塵等而損壞的可能。在一些實施例中，天線罩140可包括介電常數在2至10的介電材料。在一些實施例中，天線罩140可包括模塑化合物、ABS樹脂、玻璃、矽、陶瓷或其他合適的介電材料。在一些實施例中，天線罩140的厚度可在0.5 mm至4 mm之間。在一些實施例中，天線罩140的厚度為有效半波長的整數倍，以減少波在傳遞時發散而導致訊號損耗的可能。

在一些實施例中，封裝結構10還包括第二晶片150，設置於基板100的下表面100b上，其中基板100的下表面100b與上表面100a相對。也就是說，基板100位於第一晶片116與第二晶片150之間。在一些實施例中，第二晶片150可以為射頻晶片，以接收或發送射頻訊號。圖1A中示意性地繪示4個第二晶片150，但並非用以限定本發明，第二晶片150的數量可依據實際需求調整。

圖2A是依照本發明的另一實施例的一種封裝結構的剖視示意圖。圖2B是圖2A的區域R1的局部上視示意圖。圖2C至圖2E是依照本發明的一實施例的一種重覆圖案的上視示意圖。圖2A至圖2E沿用圖1A至圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。為了清楚示意，圖2B中僅示出天線層112a及耦合層132，而省略繪示其他構件(例如覆層130的介電材料、包封層120等)。

請參考圖2A，封裝結構20與封裝結構10的主要差異在於：封裝結構20的覆層130的上表面130a包括重覆圖案134，封裝結構20的覆層130的下表面130b包括耦合層132。覆層130的上表面130a與下表面130b相對，且覆層130的下表面130b面向天線陣列模組110，覆層130的上表面130a面向天線罩140。也就是說，耦合層132面向天線陣列模組110，重覆圖案134面向天線罩140。

在一些實施例中，就俯視角度來看，耦合層132的圖案與多個天線陣列模組110的天線層112a的圖案互補。舉例來說，如圖2B所示，天線層112a包括多個陣列排列的矩形天線圖案，而耦合層132包括多個對應於矩形天線圖案的開口OP，而形成為格子狀的圖案。在一些實施例中，開口OP的尺寸(例如長度及寬度)可小於矩形天線圖案的尺寸，也就是說，耦合層132可與天線層112a部分重疊。

在一些實施例中，耦合層132在基板100上的正投影與相鄰的天線陣列模組110之間的間隙g在基板100上的正投影重疊。

在一些實施例中，耦合層132的材料可包括銅、金、銀、鐵、錫、鎳、其合金、其組合或其他合適的金屬材料，但本發明不以此為限。

應理解，圖2B是以矩形天線圖案做為示例說明，但並非用以限定本發明，天線圖案可以如前所述實施例具有其他的形狀，而耦合層則可形成有對應於天線圖案的開口，而與天線圖案形成互補的圖案。

由於覆層130的下表面130b包括耦合層132，使封裝結構10中天線層112a的長度有延伸的效果，而產生頻帶連結性，而使封裝結構10可支援的頻帶更寬廣、選擇性多。

重覆圖案134可週期性地陣列排列於覆層130的上表面130a中，以作為頻率選擇表面，使封裝結構10具有良好的頻率選擇性和/或阻抗匹配性。在一些實施例中，就俯視角度來看，重覆圖案134的形狀可包括矩形、圓形、具有矩形環開口的矩形(如圖2C所示)、具有圓環形開口的圓形、具有C型開口的矩形(如圖2D所示)或圓形、具有雙C型開口的矩形(如圖2E所示)或圓形、螺旋形或其他合適的形狀，本發明不限於此。

在一些實施例中，重覆圖案134可包括超穎材料(metamaterial)。在一些實施例中，重覆圖案134的材料可包括銅、金、銀、鐵、錫、鎳、其合金、其組合或其他合適的金屬材料，但本發明不以此為限。

本實施例中雖繪示覆層130的上表面130a及下表面130b分別包括重覆圖案134及耦合層132，但並非用以限定本發明。在其他實施例中，可僅設置重覆圖案134於覆層130的上表面130a中或僅設置耦合層132於覆層130的下表面130b中。

圖3是依照本發明的另一實施例的一種封裝結構的剖視示意圖。圖3沿用圖1A至圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖3，封裝結構30與封裝結構10的主要差異在於：封裝結構30可支援雙頻或以上的訊號傳輸。舉例來說，第二晶片150可包括射頻發射晶片152及射頻接收晶片154。射頻發射晶片152所發射的訊號頻帶與射頻接收晶片154所接收的訊號頻帶不同，舉例來說，射頻發射晶片152所發射的訊號頻帶(例如28GHz)大於射頻接收晶片154所接收的訊號頻帶(例如18GHz)。為了因應射頻發射晶片152及射頻接收晶片154的不同頻帶的需求，天線陣列模組110可包括第一天線陣列模組110A及第二天線陣列模組110B，第一天線陣列模組110A被配置為將射頻發射晶片152的訊號傳輸出去，而第二天線陣列模組110B被配置為接收訊號以將訊號傳輸給射頻接收晶片154。因此，第一天線陣列模組110A所支援的頻帶與第二天線陣列模組110B所支援的頻帶不同。

由於第一天線陣列模組110A所支援的頻帶與第二天線陣列模組110B所支援的頻帶不同，第一天線陣列模組110A的天線層112a的天線圖案的尺寸、形狀、排列或間距可與第二天線陣列模組110B的天線層112a的天線圖案的尺寸、形狀、排列或間距不同。

圖3中示意性地繪示兩種第二晶片及兩種天線陣列模組但並非用以限定本發明，第二晶片與天線陣列模組的類型及數量可依實際需求調整。

圖4是依照本發明的另一實施例的一種封裝結構的剖視示意圖。圖4沿用圖1A至圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖4，封裝結構40與封裝結構10的主要差異在於：封裝結構40的天線罩140設置於覆層130上且還延伸至覆層130的側壁及第一包封層120的側壁。如此一來，覆層130在基板100的正投影面積大於覆層130在基板100的正投影面積。

應理解，在圖2A及圖3的實施例中，天線罩140同樣也可延伸至覆層130的側壁及第一包封層120的側壁，本發明不限於此。

圖5A至圖5B、圖6、圖7、圖8是依照本發明的一實施例的一種天線結構的製造流程的示意圖。圖5A是立體示意圖並為了清楚示意，其僅示出電路基板114’與天線結構112的相對位置並省略相關細節，圖5B可以是沿圖5A的剖線A-A’的剖視示意圖。圖6至圖8可以是延續圖5B的製程流程的剖視示意圖。圖5A至圖5B、圖6、圖7、圖8沿用圖1A至圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖5A及圖5B，提供電路基板114’及天線結構112。舉例來說，電路基板114’可以是高密度互連(HDI)印刷電路板，其可以透過增層製程、壓合製程、鑽孔製程、電鍍製程等方式形成。在一些實施例中，電路基板114’具有第一表面S1’及相對於第一表面S1’的第二表面S2’，電路基板114’可包括位於絕緣層114c中的導線層114a及導通孔114b，其中導通孔114b設置於在垂直方向相鄰的導線層114a之間，以使在垂直方向相鄰的導線層114a透過導通孔114b電性連接。電路基板114’可依佈線設計而包括用於傳輸訊號的佈線及用於接地的佈線。在一些實施例中，電路基板114’的長度L2及寬度W2可分別在200 mm 至300 mm之間。

天線結構112可以包括天線層112a、接地層112b、介電層112c、垂直連接件112d及接點112e，其可以是通過沉積製程、微影製程、蝕刻製程等製程預先形成在載板(未繪示)之上。在一些實施例中，介電層112c(或天線結構112)具有第三表面S3及相對於第三表面S3的第四表面S4，天線層112a位於第三表面S3上，接地層112b及接點112e位於第四表面S4上，垂直連接件112d連接於天線層112a與接點112e之間。

請繼續參考圖5A及圖5B，將多個天線結構112安裝於電路基板114’的第一表面S1’上。舉例來說，可在天線結構112的第四表面S4上(或接地層112b及接點112e上)形成導電連接件113，然後透過覆晶接合技術將天線結構112透過導電連接件113與電路基板114’的第一表面S1’所暴露的導線層114a接合，並移除載板。重覆上述步驟以將多個天線結構112安裝於電路基板114’的第一表面S1’上。在一些實施例中，至少有兩個以上的天線結構112安裝於電路基板114’上。圖5A中示意性地繪示16個天線結構112安裝於電路基板114’上，但並非用以限定本發明，天線結構112安裝於電路基板114’的數量可依據實際需求調整。

在一些實施例中，可形成填充層115’於天線結構112與電路基板114’之間的間隙中，以側向包封導電連接件113。

請參考圖6，將第一晶片116安裝於電路基板114’的第二表面S2’上。舉例來說，可將圖5B的結構上下翻轉，使得電路基板114’的第二表面S2’面朝上。之後，可透過覆晶接合技術將第一晶片116與電路基板114’的第二表面S2’所暴露的導線層114a接合。在一些實施例中，第一晶片116可透過導電連接件118與電路基板114’電性連接。

請參考圖7，在電路基板114’的第二表面S2’上形成導電柱117。舉例來說，可先在電路基板114’的第二表面S2’上形成光阻層(未繪示)，該光阻層具有多個開口以暴露出部分電路基板114’的導線層114a，然後透過電鍍製程或其他合適的方式在該些開口中填入導電材料以形成導電柱117，之後將光阻層移除。在一些實施例中，導電柱117可以設置在第一晶片116的兩側，但本發明不以此為限。在一些實施例中，導電柱117可以環繞第一晶片116設置。

在一些實施例中，導電柱117可依佈線設計而包括用於傳輸訊號的導電柱117a及用於接地的導電柱117b。在一些實施例中，用於接地的導電柱117b可環繞用於傳輸訊號的導電柱117a，以減少雜訊的干擾，提升訊號傳輸的完整性。

請參考圖8，在電路基板114’的第二表面S2’上形成第二包封層119’。舉例來說，可在電路基板114’的第二表面S2’、第一晶片116及導電柱117上形成填充材料層(未繪示)，以包封第一晶片116的頂面及側壁和導電柱117的頂面及側壁。然後，進行平坦化製程(例如化學機械研磨製程或類似者)以移除部分填充材料層直到第一晶片116的表面(也稱第一晶片116的背面)及導電柱117的表面被暴露出，而形成第二包封層119’。

然後，執行單一化製程，以形成多個天線陣列模組110(如圖1B所示)，其包括天線結構112、填充層115(經填充層115’被單一化而得)、線路結構114(經電路基板114’被單一化而得)、第一晶片116、導電柱117以及第二包封層119(經第二包封層119’被單一化而得)。天線結構112的側壁、線路結構114的側壁與第二包封層119的側壁基本上切齊。

圖9至圖11是依照本發明的一實施例的一種封裝結構的製造流程的剖視示意圖。圖9至圖11沿用圖1A至圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

請參考圖9，將多個天線陣列模組110安裝於基板100上，其中多個天線陣列模組110陣列排列於基板100上，天線陣列模組110例如可由前述圖5A至圖8的製程形成，基板100可包括交錯堆疊的導電層102和絕緣層104以及散熱結構106。舉例來說，可在天線陣列模組110的下表面(即靠近第二包封層119的一面)上形成導電連接件129，然後透過導電連接件129將天線陣列模組110與基板100連接。

在一些實施例中，可依據支援頻帶的需求選擇安裝相同或不同頻帶的天線陣列模組110於基板100上(如圖1A或圖4的實施例)。由於天線陣列模組110是預先成形再安裝於基板100上，可針對不同封裝結構的需求彈性地調整所安裝的天線陣列模組的類型，而可容易地製造出支援單一頻帶或多頻帶的封裝結構。

在一些實施例中，導電連接件129可連接於天線陣列模組110的導電柱117與基板100的導電層104之間，使訊號傳輸。在一些實施例中，部分導電連接件129為虛設導電連接件129d，其可連接於第一晶片116與基板100的散熱結構106之間，以協助將第一晶片116的熱擴散至外部環境。

請參考圖10，在基板100及多個天線陣列模組110上形成第一包封層120，以包封多個天線陣列模組110的每一個。第一包封層120可填入相鄰天線陣列模組110之間的間隙中，也可填入天線陣列模組110與基板100之間的間隙中並包封導電連接件129。第一包封層120還可設置於多個天線陣列模組110上表面(及靠近天線層112a的一面)上及側壁上。

請參考圖11，在第一包封層120上形成覆層130，其中覆層130在基板100上的正投影面積大於多個天線陣列模組110的每一個在基板100上的正投影面積。舉例來說，可透過化學氣相沉積製程、旋轉塗佈製程、模塑成形製程或其他合適的製程，在第一包封層120上形成介電材料，以形成覆層130。

在覆層130還包括耦合層132及重覆圖案134的實施例(如圖2A的實施例)中，可先在第一包封層120上形成耦合層132，然後在耦合層132上形成覆層130的介電材料，之後在介電材料上形成重覆圖案134。

在一些實施例中，耦合層132與重覆圖案134的形成步驟例如可包括透過化學氣相沉積製程、物理氣相沉積製程、電鍍製程、無電鍍製程或其他合適的方式形成耦合材料層/重覆圖案材料層，然後透過微影及蝕刻製程圖案化耦合材料層/重覆圖案材料層，而形成耦合層132與重覆圖案134。

請參考圖1A，在覆層130上形成天線罩140。天線罩140例如可透過化學氣相沉積製程、旋轉塗佈製程、模塑成形製程或其他合適的製程形成。在一些實施例中，天線罩140可延伸形成至覆層130的側壁及第一包封層120的側壁上(如圖4所示)。也就是說，天線罩140在基板100上的正投影面積可大於或等於覆層130在基板100上的正投影面積。

然後，可將第二晶片150安裝於基板100的下表面100b上。第二晶片150例如可透過導電連接件159與基板100的下表面100b所暴露的導電層104電性連接。在一些實施例中，可在第二晶片150與基板100之間的間隙中形成底膠層(未繪示)以側向包封導電連接件159。

基於上述，可大致完成封裝結構10的製造。

綜上所述，本發明的封裝結構是透過將多個小面積的天線陣列模組安裝於大面積的基板上形成的，如此一來可減少天線陣列模組發生翹曲的可能性，進而提升封裝結構的可靠度。並且可依需求選擇天線陣列模組的類型，而可以簡單且彈性的方式製造出可支援多頻帶的天線封裝結構。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

10,20,30,40:封裝結構 100:基板 100a,130a:上表面 100b,130b:下表面 102:導電層 104:絕緣層 106:散熱結構 110:天線陣列模組 110A:第一天線陣列模組 110B:第二天線陣列模組 112:天線結構 112a:天線層 112ap:天線圖案 112b:接地層 112c:介電層 112d:垂直連接件 112e:接點 113,118,129,159:導電連接件 114:線路結構 114’:電路基板 114a:導線層 114b:導通孔 114c:絕緣層 115,115’:填充層 116:第一晶片 116S,117S,119S:表面 117,117a,117b:導電柱 119,119’:第二包封層 120:第一包封層 129d:虛設導電連接件 130:覆層 132:耦合層 134:重覆圖案 140:天線罩 150:第二晶片 152:射頻發射晶片 154:射頻接收晶片 A-A’:剖線 L1,L2:長度 OP:開口 R1:區域 S1,S1’:第一表面 S2,S2’:第二表面 S3:第三表面 S4:第四表面 W1,W2:寬度 d:間距 g:間隙

圖1A是依照本發明的一實施例的一種封裝結構的剖視示意圖。 圖1B是依照本發明的一實施例的一種天線陣列模組的剖視示意圖。 圖1C是依照本發明的一實施例的一種天線陣列模組的上視示意圖。 圖1D是依照本發明的另一實施例的一種天線陣列模組的上視示意圖。 圖1E是依照本發明的另一實施例的一種天線陣列模組的上視示意圖。 圖2A是依照本發明的另一實施例的一種封裝結構的剖視示意圖。 圖2B是圖2A的局部上視示意圖。 圖2C至圖2E是依照本發明的一些實施例的一種重覆圖案的上視示意圖。 圖3是依照本發明的另一實施例的一種封裝結構的剖視示意圖。 圖4是依照本發明的另一實施例的一種封裝結構的剖視示意圖。 圖5A至圖5B、圖6、圖7、圖8是依照本發明的一實施例的一種天線結構的製造流程的示意圖。 圖9至圖11是依照本發明的一實施例的一種封裝結構的製造流程的剖視示意圖。

10:封裝結構

100:基板

100a:上表面

100b:下表面

102:導電層

104:絕緣層

106:散熱結構

110:天線陣列模組

112:天線結構

116:第一晶片

120:第一包封層

129,159:導電連接件

129d:虛設導電連接件

130:覆層

140:天線罩

150:第二晶片

Claims (20)

1. 一種封裝結構，包括： 基板； 多個天線陣列模組，陣列排列於所述基板之上； 第一包封層，設置於所述多個天線陣列模組上，並包封所述多個天線陣列模組的每一個； 覆層，設置於所述第一包封層上，其中所述覆層在所述基板上的正投影面積大於所述多個天線陣列模組的每一個在所述基板上的正投影面積；以及 天線罩，設置於所述覆層上。
2. 如請求項1所述的封裝結構，其中所述多個天線陣列模組的每一個包括： 線路結構，具有第一表面及相對於所述第一表面的第二表面； 天線結構，設置於所述線路結構的所述第一表面上；以及 第一晶片，設置於所述線路結構的所述第二表面上， 其中所述多個天線陣列模組的每一個的所述第一晶片位於所述天線結構與所述基板之間。
3. 如請求項2所述的封裝結構，其中所述天線結構包括： 介電層，具有第三表面及相對於所述第三表面的第四表面； 天線層，設置於所述介電層的所述第三表面上，其中所述天線層包括排列成至少4行與4列的天線圖案；以及 接地層，設置於所述介電層的所述第四表面上， 其中所述介電層的所述第四表面面向所述線路結構的所述第一表面。
4. 如請求項2所述的封裝結構，其中所述多個天線陣列模組的每一個更包括： 第二包封層，側向包封所述第一晶片；以及 導電柱，設置於所述第二包封層中並與所述線路結構電性連接。
5. 如請求項4所述的封裝結構，其中所述天線結構的側壁、所述線路結構的側壁與所述第二包封層的側壁切齊。
6. 如請求項1所述的封裝結構，其中所述多個天線陣列模組的每一個的長度或寬度在10 mm至30 mm之間。
7. 如請求項1所述的封裝結構，其中部分所述第一包封層位於所述多個天線陣列模組與所述基板之間。
8. 如請求項1所述的封裝結構，其中部分所述第一包封層位於所述多個天線陣列模組之間的間隙中。
9. 如請求項1所述的封裝結構，其中所述覆層包括介電常數在2至10的介電材料。
10. 如請求項1所述的封裝結構，其中所述覆層的下表面包括耦合層，所述耦合層面向所述多個天線陣列模組。
11. 如請求項10所述的封裝結構，其中所述耦合層在所述基板上的正投影與相鄰所述多個天線陣列模組之間的間隙在所述基板上的正投影重疊。
12. 如請求項10所述的封裝結構，其中所述耦合層的圖案與所述多個天線陣列模組的天線層的圖案互補。
13. 如請求項10所述的封裝結構，其中所述覆層的上表面包括重覆圖案，以作為頻率選擇表面，其中所述覆層的所述上表面與所述下表面相對。
14. 如請求項1所述的封裝結構，其中所述天線罩覆蓋所述覆層的側壁。
15. 如請求項1所述的封裝結構，其中所述多個天線陣列模組包括第一天線陣列模組及第二天線陣列模組，所述第一天線陣列模組所支援的頻帶與所述第二天線陣列模組所支援的頻帶不同。
16. 一種封裝結構的製造方法，包括： 將多個天線陣列模組安裝於基板上，其中所述多個天線陣列模組陣列排列於所述基板上； 在所述多個天線陣列模組上形成第一包封層，以包封所述多個天線陣列模組的每一個； 在所述第一包封層上形成覆層，其中所述覆層在所述基板上的正投影面積大於所述多個天線陣列模組的每一個在所述基板上的正投影面積；以及 在所述覆層上形成天線罩。
17. 如請求項16所述的封裝結構的製造方法，其中所述多個天線陣列模組的其中一個的形成方法包括： 提供電路基板，其中所述電路基板具有第一表面及相對於所述第一表面的第二表面； 將多個天線結構安裝於所述電路基板的所述第一表面上； 將第一晶片安裝於所述電路基板的所述第二表面上；以及 執行單一化製程。
18. 如請求項17所述的封裝結構的製造方法，其中所述多個天線陣列模組的所述其中一個的形成方法更包括： 在所述電路基板的所述第二表面上形成導電柱；以及 在所述電路基板的所述第二表面上形成第二包封層，以側向包封所述第一晶片及所述導電柱。
19. 如請求項16所述的封裝結構的製造方法，其中所述多個天線陣列模組透過導電連接件與所述基板接合。
20. 如請求項16所述的封裝結構的製造方法，其中在所述第一包封層上形成所述覆層的步驟包括： 在所述第一包封層上形成耦合層； 在所述耦合層上形成介電材料；以及 在所述介電材料上形成重覆圖案。