TWI910534B - 用於測試積體電路的插座元件 - Google Patents

Abstract

本發明提議一種用於測試積體電路(IC)的插座元件。該插座元件具有訊號探針之間的優良雜訊屏蔽效應且容易製造。具有接地探針(10)及訊號探針(20)的該插座元件包括絕緣插座主體(110)，該絕緣插座主體具有用以適應該等接地探針(10)的接地孔(110a)及用以適應該等訊號探針(20)的訊號孔(110b)；導電接地電鍍層(121)，該導電接地電鍍層形成在該等接地孔(110a)中之每一個之表面上；以及導電屏蔽零件(130)，該導電屏蔽零件經提供以穿透該插座主體(110)之上表面及下表面以屏蔽鄰近訊號探針(20)之間的雜訊。

Description

用於測試積體電路的插座元件

相關申請案之交叉引用

本申請案主張2023年1月10日申請的韓國專利申請案第10-2023-0003636號之優先權，該韓國專利申請案之整體內容藉由此引用併入本文中以用於所有目的。

本揭示案係關於使用於測試積體電路(integrated circuit，IC)的插座元件。

先前技術之描述

積體電路(IC)為電子電路之高密度整合，且在製造過程期間，每個電子電路經歷測試製程，以決定電子電路是否為有功能的。測試製程使用檢查元件，該檢查元件將測試訊號施加至正檢查的IC之引線，且檢查元件並非直接連接至測試中IC之引線，而經由測試插座連接。測試插座由將IC之每個引線連接至檢查元件之測試印刷電路板(printed circuit board，PCB)之端子的探針，及支撐探針的插座組成。組成測試插座的探針及插座以各種形式呈現，考慮IC之操作頻率、引線之類型(BGA、LGA等)，及引線之間的節距。

第1圖為使用於測試積體電路(IC)的習知插座元件的橫截面圖。插座元件包括複數個探針1及支撐複數個探針1的插座主體2及3。插座主體2及3用於使複數個探針1電氣絕緣，且由支撐探針1之上末端的上主體2及支撐探針1之下末端的下主體3組成。探針1經支撐在插座主體2及3之頂部及底部上，具有其在縱向方向(垂直方向)上的自有彈性，且電氣連接安裝在插座元件之頂部上的IC之引線及插座元件之底部處的測試PCB之端子(襯墊)。

同時，IC之進步已導致增加的速度及減少的引線節距，此狀況使探針之間的串擾成為問題，且因而探針之間的雜訊屏蔽正變成非常重要的因素。

為解決此問題，各種測試插座元件技術正經開發。例如，藉由電鍍探針適應在絕緣體插座主體中的孔之內表面來採用同軸型探針，或插座主體由金屬製成以屏蔽探針之間的雜訊。然而，在習知插座元件之狀況下，由於IC小型化、較高速度、引線數目之快速增加，及較窄引線節距，在屏蔽探針之間的雜訊中存在許多困難，且製造過程正變得複雜且困難。 先前技術之文件 (專利文件0001)韓國專利第10-1534778號(2015年7月09日公開)

因此，已在銘記發生在先前技術中的以上問題的情況下做出本揭示案，且本揭示案意欲提供具有探針之間的優良雜訊屏蔽效應且容易製造的用於測試積體電路(IC)的插座元件(下文縮寫為「插座元件」)。

為達成以上目標，根據本揭示案之一實施例，提供用於測試積體電路(IC)的插座元件。具有接地探針及訊號探針的插座元件包括：絕緣插座主體，該絕緣插座主體具有用以適應該等接地探針的接地孔及用以適應該等訊號探針的訊號孔；導電接地電鍍層，該導電接地電鍍層形成在該等接地孔中之每一個之表面上；以及導電屏蔽零件，該導電屏蔽零件經提供以穿透該插座主體之上表面及下表面以屏蔽鄰近訊號探針之間的雜訊。

較佳地，該屏蔽零件可經安置在彼此為最近相鄰者的訊號孔之間。更佳地，該屏蔽零件可包括：通孔，該通孔穿過該插座主體之該上表面及該下表面而形成；以及導電屏蔽電鍍層，該導電屏蔽電鍍層形成在該通孔之表面上。更佳地，該屏蔽電鍍層可電氣連接至該接地電鍍層。

較佳地，該插座主體可包括：上主體部分，該上主體部分具有第一支撐部分，該第一支撐部分支撐該等探針中之每一個之頂部；以及下主體部分，該下主體部分具有第二支撐部分，該第二支撐部分支撐該等探針中之每一個之底部，且該下主體部分與該上主體部分組裝在一起。

更佳地，上主體部分可包括：第一上主體部分，第一導引孔穿過該第一上主體部分而形成，該等探針中之每一個之上尖端突出該第一導引孔；以及第二上主體部分，具有相較於該第一導引孔的較大內徑且與該第一導引孔連通的第一接收孔穿過該第二上主體部分而形成，且該第二上主體部分與該第一上主體部分組裝在一起，且該下主體部分可包括：第一下主體部分，第二導引孔穿過該第一下主體部分而形成，該等探針中之每一個之下尖端突出該第二導引孔；以及第二下主體部分，具有相較於該第二導引孔的較大內徑且與該第二導引孔及該第一接收孔連通的第二接收孔穿過該第二下主體部分而形成，且該第二下主體部分與該第二上主體部分及該第一下主體部分組裝在一起。

較佳地，該插座元件可進一步包括：導電訊號電鍍層，該導電訊號電鍍層形成在該等訊號孔中之每一個之表面上；以及絕緣層，該絕緣層形成在該訊號電鍍層之表面上以使該等訊號探針中之每一個及該訊號電鍍層電氣絕緣。

根據本揭示案之用於測試積體電路(IC)的插座元件具有訊號探針之間的優良雜訊屏蔽效應且容易製造。具有複數個接地探針及複數個訊號探針的插座元件包括：具有接地孔及訊號孔的絕緣插座主體；導電接地電鍍層，該導電接地電鍍層形成在該接地孔之表面上；以及導電屏蔽零件，該導電屏蔽零件經提供以穿透該插座主體之該上表面及該下表面以屏蔽鄰近訊號探針之間的雜訊。

使用在本說明書及申請專利範圍中的術語及語詞不應視為限於其普通或字典意義，且應解釋為基於發明人可適當地限定術語學概念以最佳地描述他或她的發明的原理而與本揭示案之技術觀念一致的意義及概念。

因此，本說明書中描述的實施例及圖式中所示的組態僅為本揭示案之最佳實施例中之一個，且不代表本揭示案之整體技術觀念。因此，應理解，在申請本申請案時，可存在可替換實施例及組態的各種等效物及修改。

在下文中，將參考伴隨圖式詳細描述本揭示案之較佳實施例。同時，在以下圖式中，某些組件之大小可相對誇大以輔助對本發明之理解，且指派相同元件符號的部分指示相同組件。

在插座元件中，探針用來連接積體電路(IC)之每個引線及測試印刷電路板(PCB)之襯墊，且探針之安置係與將要檢查的IC之引線位置(圖案)一致地決定。通常，在插座元件中，探針可由用於傳輸訊號的訊號探針、用於接地的接地探針，及用於供應用於電路操作之功率的功率探針組成。以下描述關注佔據大部分插座元件的訊號探針及接地探針。第2圖為示出接地探針及訊號探針插入的接地孔及訊號孔之配置的平面圖。一般而言，IC之引線配置具有標準化圖案，通常正方形的或對角線的。在此實施例中，具有d之引線之間的節距的正方形圖案經例示，但應清楚地理解，本揭示案不限於特定引線配置圖案。在以下描述中，接地探針及訊號探針位於的孔分別藉由G及S表示，位於圖之中心的任意訊號孔表示為S0，且鄰近於參考訊號孔S0順序地配置的接地孔及訊號孔稱為第一訊號孔S1及第一接地孔G1。

第3圖為沿第2圖之線A-A取得的橫截面圖，且第4圖為沿第2圖之線B-B取得的橫截面圖。

參考第2圖至第4圖，根據本實施例之插座元件包括：插座主體110，該插座主體由具有複數個孔110a及110b的絕緣材料製成，該複數個孔經形成以適應複數個探針10及20中之每一個；導電接地電鍍層121，該導電接地電鍍層形成在接地孔110a中之每一個之表面上，該等接地孔將接地探針10中之每一個適應在孔110a及110b之中；以及導電屏蔽零件130，該導電屏蔽零件經提供以穿透插座主體110之上表面及下表面。

在本實施例中，探針10及20可由分別插入接地孔110a及訊號孔110b中的接地探針10及訊號探針20組成。接地探針10連接IC之接地引線及測試PCB之接地端子，且訊號探針20連接IC之訊號引線及測試PCB之訊號端子(襯墊)。接地探針10及訊號探針20與IC之引線及測試PCB之端子(襯墊)進行彈性接觸，且可藉由相同結構之探針提供。

第5A圖至第5D圖示出使用在本揭示案之插座元件中的探針，及探針之分解圖。第5A圖為前視圖，第5B圖及第5C圖分別為俯視圖及仰視圖，且第5D圖為分解圖。

參考第5A圖至第5D圖，接地探針10包括：上接觸柱11；下接觸柱12，該下接觸柱藉由在縱向方向上交叉上接觸柱11組裝；以及彈簧30，該彈簧插入上接觸柱11與下接觸柱12之間且彈性地支撐上接觸柱11及下接觸柱12。上接觸柱11及下接觸柱12具有相同形狀。

上接觸柱11包括左右突出的一對固定突出物11a，且下接觸柱12亦包括左右突出的一對固定突出物12a。單獨固定突出物11a及12a支撐彈簧30且充當將向上及向下行程範圍限制在插座主體內的止擋。元件符號11b及12b指示分別與上接觸柱11及下接觸柱12處的IC之引線及測試PCB之端子(襯墊)直接接觸的上尖端部分及下尖端部分。

參考回第2圖至第4圖，插座主體110包括：上主體部分111，該上主體部分具有第一支撐部分111a，該第一支撐部分限制探針10及20之向上移動；以及下主體部分112，該下主體部分具有第二支撐部分112a，該第二支撐部分限制探針10及20之向下移動，且該下主體部分與上主體部分111組裝在一起。插座主體110可由諸如FR4、特氟隆(Teflon)、PI、FRS，或已知PCB材料或FPCB材料的絕緣材料製成，但不限於此。

第一支撐部分111a及第二支撐部分112a可藉由階級部分提供，該階級部分分別藉由接地孔110a與訊號孔110b之間的直徑之差異形成。單獨探針10及20之固定突出物11a及12a藉由階級部分支撐以限制探針10及20之向上及向下行程範圍。

較佳地，插座主體110之接地孔110a經形成為具有導電接地電鍍層121，且除導電接地電鍍層121之外，外電鍍層122可亦經施加在插座主體110之上表面及下表面上。接地電鍍層121可藉由直接接觸接地探針10增加接地效應且可用來屏蔽鄰近訊號探針20之間的雜訊。同時，在本實施例中，儘管彼此鄰近的接地孔110a之接地電鍍層121經例示使得外電鍍層122經隔離且局部地形成，但二或更多個相鄰接地孔之外電鍍層可在不與訊號探針直接接觸的情況下彼此連接，此狀況將在相關圖式中再次詳細地解釋。

在本實施例中，外電鍍層122經施加至上主體部分111及下主體部分112之所有上表面及下表面，使得電鍍層亦形成在上主體部分111及下主體部分112之總成表面之間，但總成表面之間的此電鍍層可取決於製造過程而不存在。

屏蔽零件130藉由導電構件提供，該導電構件穿透插座主體110之上表面及下表面以屏蔽為最近相鄰者的訊號探針120之間的雜訊。

較佳地，屏蔽零件130包括：通孔131，該通孔穿過插座主體110之上表面及下表面而形成；以及導電屏蔽電鍍層132，該導電屏蔽電鍍層形成在通孔131之表面上。同時，作為另一實例，屏蔽零件可經提供為延伸穿過插座主體之上表面及下表面的導電電線或棒。

具體而言，參考第2圖，鄰近於參考訊號孔S0的訊號孔包括位於x軸及y軸上的第二訊號孔S2，第一接地孔G1位於參考訊號孔S0與第二訊號孔S2之間，且參考訊號孔S0及第二訊號孔S2之訊號探針之間的雜訊屏蔽可藉由施加至第一接地孔G1的接地電鍍層121達成。同時，最接近參考訊號孔S0的訊號孔為對角線地定位的第一訊號孔S1，且屏蔽零件位於參考訊號孔S0與第一訊號孔S1之間，使得雜訊屏蔽可在參考訊號孔S0及第一訊號孔S1之訊號探針之間達成。因而，在參考訊號孔S0與鄰近訊號孔S1及S2之間，訊號探針之間的串擾可藉由接地孔110a之接地電鍍層及屏蔽零件130防止。同時，在本實施例中，儘管僅一個屏蔽零件130經示範為近似設置在鄰近訊號孔之間的中心，但應理解，考慮將要檢查的IC之操作頻率、引線(接地/訊號)圖案、引線節距、探針大小等，可存在二或更多個屏蔽零件以增加訊號探針之間的雜訊屏蔽效應，且屏蔽零件之位置可亦以各種方式改變。

接地電鍍層121及屏蔽電鍍層132可為例如諸如金、銅，或鎳的導電材料，但不限於此。

插座元件可如下製造。作為一實例，藉由孔處理絕緣構件以形成第一支撐部分111a、第二支撐部分112a，及通孔131來製造上主體部分111及下主體部分112。然後，訊號孔110b經遮蔽在上主體部分111及下主體部分112中，且接地孔110a及通孔131經電鍍。接下來，將上主體部分111及下主體部分112與探針10及20組裝在一起以製造插座元件。另一方面，作為另一實例，上主體部分111及下主體部分112之電鍍處理可藉由首先電鍍整體主體且然後選擇性地蝕刻訊號孔110b來實現。

第6圖為根據本揭示案之另一實施例之插座元件的平面圖，第7圖為沿第6圖之線C-C取得的橫截面圖，且第8圖為第7圖之分解圖。

參考第6圖至第8圖，如在先前實施例中，根據本實施例之插座元件包括：絕緣插座主體210，該絕緣插座主體具有接地孔210a及訊號孔210b以分別適應接地探針及訊號探針；導電接地電鍍層221，該導電接地電鍍層形成在接地孔210a之表面上；以及導電屏蔽零件230，該導電屏蔽零件經提供以穿透插座主體210之上表面及下表面。

較佳地，在此實施例中，屏蔽電鍍層232電氣連接至接地電鍍層221。

插座主體210具有形成在接地孔210a之頂部及底部處的開口周圍的外電鍍層222，且外電鍍層222可連接至接地電鍍層221作為一個電鍍層。外電鍍層222可在外電鍍層222不與訊號探針直接接觸的程度上形成在插座主體210之上部分及下部分之外表面上。特定而言，外電鍍層222可經連接至為屏蔽零件230的屏蔽電鍍層232，以形成一個電鍍層。在本實施例中，一個接地電鍍層121經示出為電氣連接至兩個鄰近屏蔽零件230。以此方式，接地電鍍層121電氣連接至鄰近屏蔽零件230之屏蔽電鍍層232，因此藉由增加接地面積來增加接地效應。

較佳地，上主體部分211a及211b及下主體部分212a及212b各自由兩個主體部分組成。具體而言，上主體部分211a及211b由以下各者組成：第一上主體部分211a，第一導引孔h1穿過該第一上主體部分而形成，探針之上尖端11b (參見第5圖)突出該第一導引孔；以及第二上主體部分211b，具有相較於第一導引孔h1的較大內徑且與第一導引孔h1連通的第一接收孔h2穿過該第二上主體部分而形成，且該第二上主體部分與第一上主體部分211a組裝在一起。下主體部分212a及212b由以下各者組成：第一下主體部分212a，第二導引孔h3穿過該第一下主體部分而形成，探針之下尖端12b (參見第5圖)突出該第二導引孔；以及第二下主體部分212b，具有相較於第二導引孔h3的較大內徑且與第二導引孔h3及第一接收孔h2連通的第二接收孔h4穿過該第二下主體部分而形成，且該第二下主體部分與第二上主體部分211b及第一下主體部分212a組裝在一起。

第一接收孔h2之內徑d2比第一導引孔h1之內徑d1大(d1 ＜ d2)，且上主體部分211a及211b藉由形成在第一上主體部分211a及第二上主體部分211b之總成表面上的階級提供支撐部分，因此限制探針之向上移動。

接下來，第二接收孔h4之內徑d4比第二導引孔h3之內徑d3大(d3 ＜ d5)，且下主體部分212a及212b藉由形成在第一下主體部分212a及第二下主體部分212b之總成表面上的階級提供支撐部分，因此限制探針之向下移動。

如先前實施例中所描述，插座元件可藉由孔處理絕緣構件以形成第一上主體部分211a、第二上主體部分211b、第一下主體部分212a，及第二下主體部分212b加以製造，且然後訊號孔210b經遮蔽在單獨主體部分211a、211b、212a，及212b中，且接地孔210a及通孔231經電鍍。接下來，將單獨主體部分211a、211b、212a，及212b與探針組裝在一起以製造插座元件。另一方面，作為另一實例，單獨主體部分211a、211b、212a，及212b之電鍍處理可藉由首先電鍍整體主體且然後選擇性地蝕刻訊號孔210b實現。

第9圖為根據本揭示案之又一實施例之插座元件的平面圖。

如第9圖中所示，如在先前實施例中，根據本實施例之插座元件包括：絕緣插座主體310，該絕緣插座主體具有接地孔310a及訊號孔310b以分別適應接地探針及訊號探針；導電接地電鍍層，該導電接地電鍍層形成在接地孔310a之表面上；以及導電屏蔽零件330，該導電屏蔽零件經提供以穿透插座主體310之上表面及下表面。

較佳地，在此實施例中，插座主體310具有外電鍍層322，該外電鍍層電氣連接至接地電鍍層，該外電鍍層形成在插座主體之上表面及下表面上，且外電鍍層322與屏蔽零件330一起連接至鄰近接地孔310a之外電鍍層322作為一個電鍍層。在本實施例中，四個接地孔G1經例示為鄰近於參考訊號孔S0而佈置，且四個接地孔G1之外電鍍層322與屏蔽零件330一起彼此連接作為一個電鍍層。

以此方式，在本揭示案中，施加至任何接地孔310a的接地電鍍層可藉由外電鍍層322與屏蔽零件330一起以各種形式電氣連接至鄰近接地孔310a之接地電鍍層。另外，在外電鍍層不與訊號探針直接接觸的程度上，接地面積可藉由增加電鍍層與絕緣插座主體之總表面積之面積比來增加，因此改良接地效應且增強鄰近訊號探針之間的雜訊屏蔽效應。

第10圖為根據本揭示案之另一實施例之插座元件的橫截面圖。

參考第10圖，如在先前實施例中，根據本實施例之插座元件包括：絕緣插座主體410，該絕緣插座主體具有接地孔及訊號孔以分別適應接地探針10及訊號探針20；以及導電屏蔽零件，該導電屏蔽零件經提供以穿透插座主體410之上表面及下表面。

較佳地，在此實施例中，電鍍層經形成在整體插座主體410上，包括訊號孔，且僅訊號孔經絕緣以使訊號探針20及電鍍層絕緣。

在本實施例中，插座主體410包括上主體部分411及下主體部分412，使得探針10及20經提供為在插座主體410內沿垂直方向可壓縮。在插座主體410中，接地電鍍層421經施加至接地孔而訊號電鍍層441經施加至訊號孔，且外電鍍層422經施加至插座主體410之所有上表面、下表面，及總成表面以將電鍍層形成在插座主體410之整體表面上。同時，訊號電鍍層441另外塗佈有絕緣層442以使訊號探針20電氣絕緣。絕緣層442可在電鍍插座主體410之後藉由氣相沉積製程(CVD)選擇性地形成在訊號電鍍層441之頂部上。絕緣層442可為Si氧化物或氮化物，且Al氧化物或Zr氧化物可經使用，但不限於此。

第11圖為根據本揭示案之又一實施例之插座元件的平面圖。

如第11圖中所示，如在先前實施例中，根據本實施例之插座元件包括：具有接地孔510a及訊號孔510b的絕緣插座主體；導電接地電鍍層，該導電接地電鍍層形成在接地孔510a之表面上；以及導電屏蔽零件530，該導電屏蔽零件經提供以穿透插座主體之上表面及下表面。

較佳地，在此實施例中，插座主體經形成為具有外電鍍層522，該外電鍍層電氣連接至接地電鍍層，且外電鍍層522在外電鍍層522不直接接觸訊號探針的程度上與屏蔽零件530一起形成在插座主體之整體上表面上。在本實施例中，屏蔽零件530經示出為實心導電電線或棒而非形成在孔中的電鍍層。儘管未示出，但外電鍍層可在外電鍍層不直接接觸訊號探針的程度上形成在插座主體之整體下表面上。如先前所描述，以此方式，導電層經形成在插座主體之整體外表面上以最大化接地面積，因此改良接地效應且增強鄰近訊號探針之間的雜訊屏蔽效應。

如上文，儘管本揭示案已用有限的實施例及圖式加以描述，但本揭示案之範疇不限於此，且可在本揭示案之技術觀念及以下闡述的申請專利範圍之等價物之範疇內由本揭示案所屬的技術領域中的熟習此項技術者做出各種修改及變化。

1:探針 2:上主體/插座主體 3:下主體/插座主體 10:接地探針/探針 11:上接觸柱 11a:固定突出物 11b上尖端部分 12:下接觸柱 12a:固定突出物 12b:下尖端部分 20:訊號探針/探針 30:彈簧 110:插座主體 110a:接地孔/孔 110b:訊號孔/孔 111:上主體部分 111a:第一支撐部分 112:下主體部分 112a:第二支撐部分 121:導電接地電鍍層 122:外電鍍層 130:導電屏蔽零件 131:通孔 132:導電屏蔽電鍍層 210:絕緣插座主體 210a:接地孔 210b:訊號孔 211a:第一上主體部分 211b:第二上主體部分 212a:第一下主體部分 212b:第二下主體部分 221:導電接地電鍍層 222:外電鍍層 230:導電屏蔽零件 231:通孔 232:屏蔽電鍍層 310:絕緣插座主體 310a:接地孔 310b:訊號孔 330:導電屏蔽零件 410:絕緣插座主體 411:上主體部分 412:下主體部分 421:接地電鍍層 422:外電鍍層 441:訊號電鍍層 442:絕緣層 510a:接地孔 510b:訊號孔 522:外電鍍層 530:導電屏蔽零件 A-A:線 B-B:線 C-C:線 d:節距 d1:內徑 d2:內徑 d3:內徑 d4:內徑 S0:任意訊號孔/參考訊號孔 S1:第一訊號孔 S2:第二訊號孔 G1:第一接地孔 h1:第一導引孔 h2:第一接收孔 h3:第二導引孔 h4:第二接收孔

當結合伴隨圖式進行時，本揭示案之以上及其他目標、特徵，及其他優點將根據以下詳細描述更清楚地理解，在伴隨圖式中： 第1圖為習知插座元件的橫截面圖； 第2圖為根據本揭示案之一較佳實施例之插座元件的平面圖； 第3圖為沿第2圖之線A-A取得的橫截面圖； 第4圖為沿第2圖之線B-B取得的橫截面圖； 第5A圖至第5D圖示出使用在本揭示案之插座元件中的探針，及探針的分解圖； 第6圖為根據本揭示案之另一實施例之插座元件的平面圖； 第7圖為沿第6圖之線C-C取得的橫截面圖； 第8圖為第7圖的分解圖； 第9圖為根據本揭示案之又一實施例之插座元件的平面圖； 第10圖為根據本揭示案之另一實施例之插座元件的橫截面圖；且 第11圖為根據本揭示案之又一實施例之插座元件的平面圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

110a:接地孔/孔

110b:訊號孔/孔

130:導電屏蔽零件

d:節距

A-A:線

B-B:線

S0:任意訊號孔/參考訊號孔

S1:第一訊號孔

S2:第二訊號孔

G1:第一接地孔

Claims (5)

1. 一種用於測試積體電路(IC)的插座元件，該插座元件包括接地探針及訊號探針，該插座元件包含：一絕緣插座主體，具有用以適應該等接地探針的接地孔及用以適應該等訊號探針的訊號孔；一導電接地電鍍層，形成在該等接地孔中之每一個之一表面上；以及一導電屏蔽零件，經提供以穿透該插座主體之上表面及下表面以屏蔽鄰近訊號探針之間的雜訊，其中該導電屏蔽零件安置在彼此為最近相鄰者的訊號孔之間，該導電屏蔽零件包含：一通孔，穿過該插座主體之該上表面及該下表面而形成；以及一導電屏蔽電鍍層，形成在該通孔之一表面上。
2. 如請求項1所述之插座元件，其中該屏蔽電鍍層電氣連接至該接地電鍍層。
3. 如請求項1所述之插座元件，其中該插座主體包含：一上主體部分，具有一第一支撐部分，該第一支撐部分支撐該等探針中之每一個之一頂部；以及一下主體部分，具有一第二支撐部分，該第二支撐部分支撐該等探針中之每一個之一底部，且該下主體部分與該上主體部分組裝在一起。
4. 如請求項3所述之插座元件，其中該上主體部分包含：一第一上主體部分，一第一導引孔穿過該第一上主體部分而形成，該等探針中之每一個之一上尖端突出該第一導引孔；以及一第二上主體部分，具有相較於該第一導引孔的一較大內徑且與該第一導引孔連通的一第一接收孔穿過該第二上主體部分而形成，且該第二上主體部分與該第一上主體部分組裝在一起，且該下主體部分包含：一第一下主體部分，一第二導引孔穿過該第一下主體部分而形成，該等探針中之每一個之一下尖端突出該第二導引孔；以及一第二下主體部分，具有相較於該第二導引孔的一較大內徑且與該第二導引孔及該第一接收孔連通的一第二接收孔穿過該第二下主體部分而形成，且該第二下主體部分與該第二上主體部分及該第一下主體部分組裝在一起。
5. 如請求項1所述之插座元件，進一步包含：一導電訊號電鍍層，形成在該等訊號孔中之每一個之一表面上；以及一絕緣層，形成在該訊號電鍍層之一表面上以使該等訊號探針中之每一個及該訊號電鍍層電氣絕緣。