TWI908053B - 半導體元件及其製造方法 - Google Patents

Abstract

揭露一種半導體元件與製造此半導體元件之方法。此方法包含形成鰭片基底於基材上，磊晶成長源極/汲極區於鰭片基底上，形成接觸開口於源極/汲極區上，形成半導體氮化物層於接觸開口之側壁上，對半導體氮化物層進行緻密化製程以形成緻密化之半導體氮化物層，形成矽化物層於接觸開口中之源極/汲極區之暴露表面上，形成接觸插塞於接觸開口中，以及形成介層窗結構於接觸插塞中。

Description

半導體元件及其製造方法

本揭露之實施方式是有關於半導體元件及其製造方法。

隨著半導體科技的發展，對於更高儲存容量、更快速的處理系統、更高性能、以及較低成本的需求已增加。為了符合這些需求，半導體產業持續縮減半導體元件，例如金屬氧化物半導體場效電晶體(MOSFET)、鰭式場效電晶體(finFET)、以及閘極全環繞(GAA)場效電晶體的尺寸。這樣的縮減已增加了製造高度可靠之半導體元件的挑戰。

在一些實施方式中，一種半導體元件之製造方法包含形成鰭片基底於基材上，磊晶成長源極/汲極區於鰭片基底上，形成接觸開口於源極/汲極區上，形成半導體氮化物層於接觸開口之側壁上，對半導體氮化物層進行緻密化製程以形成緻密化之半導體氮化物層，形成矽化物層於接觸開口中之源極/汲極區之暴露表面上，形成接觸插塞於接觸開口中，以及形成介層窗結構於接觸插塞中。

在一些實施方式中，一種半導體元件之製造方法包含形成鰭片基底於基材上，磊晶成長源極/汲極區於鰭片基底上，形成接觸開口於源極/汲極區上，形成半導體氮化物層於接觸開口之側壁上，沉積金屬層於半導體氮化物層上，對金屬層進行氮化製程，以形成金屬氮化物層於半導體氮化物層上，對金屬氮化物層進行緻密化製程以形成緻密化之金屬氮化物層與緻密化之半導體氮化物層，以及形成接觸插塞於接觸開口中。

在一些實施方式中，一種半導體元件包含基材，鰭片基底設於基材上，源極/汲極區設於鰭片基底上，接觸結構，以及介層窗結構。接觸結構包含矽化物層設於源極/汲極區上，接觸插塞設於矽化物層上，金屬氮化物層環繞接觸插塞，以及半導體氮化物層設於金屬氮化物層上。介層窗結構設於接觸插塞中，且與金屬氮化物層之一部分接觸。

以下的揭露提供了許多不同實施方式或實施例，以實施所提供之標的的不同特徵。以下所描述之構件與安排的特定實施例係用以簡化本揭露。當然，這些僅為實施例，並非用以作為限制。舉例而言，於描述中，形成第一特徵於第二特徵之上方的製程，可能包含第一特徵與第二特徵以直接接觸的方式形成的實施方式，亦可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施方式，如此第一特徵與第二特徵可能不會直接接觸。如在此所使用的，第一特徵形成在第二特徵上意指第一特徵形成以直接接觸第二特徵。此外，本揭露可能會在各實施例中重複參考數字及/或文字。這樣的重複以其本身而言並非用以指定所討論之各實施方式及/或配置之間的關係。

在此可能會使用空間相對用語，例如「在下(beneath)」、「下方(below)」、「較低(lower)」、「上方(above)」、「較高(upper)」與類似用語，以方便說明如圖式所繪示之一構件或一特徵與另一(另一些)構件或特徵之間的關係。除了在圖中所繪示之方位外，這些空間相對用詞意欲含括元件在使用或操作中的不同方位。設備可能以不同方式定位(旋轉90度或在其他方位上)，因此可利用同樣的方式來解釋在此所使用之空間相對描述符號。

應注意的是，說明書中提及「一個實施方式」、「一實施方式」、「一例示實施方式」、「示範」等等表示所描述之實施方式可能包含特定特徵、結構、或特性，但每個實施方式可能無需包含此特定特徵、結構、或特性。此外，這樣的用語不必然指稱相同實施方式。再者，當關於一實施方式描述一特定特徵、結構、或特性時，關於其他實施方式實現這樣的特徵、結構、或特性時落在熟習此技藝者的知識範圍內，不管有沒有明確描述。

應了解的是，在此之用詞或術語係作為描述之用，而非作為限制，因此本說明書之術語與用詞由熟習相關技藝者按照在此的教示來詮釋。

在一些實施方式中，用語「約」與「實質上」可表示一給定數量的數值在該值的5%範圍內變化(例如，該數值之±1%、±2%、±3%、±4%、±5%)。這些數值僅為實施例，且非用以作為限制。用語「約」與「實質上」可指熟習相關技藝者按照在此的教示來詮釋之數值的百分比。

可利用任何適合的方法來圖案化GAA電晶體結構。舉例而言，可使用一道或多道微影製程，包含雙重圖案化或多重圖案化製程，來圖案化這些結構。雙重圖案化或多重圖案化製程可結合微影與自我對準製程，可使欲產生之圖案例如具有比其他利用單一直寫微影製程可得到之圖案的間距更小間距。舉例而言，在一些實施方式中，形成犧牲層於基材之上，並利用微影製程予以圖案化。利用自我對準製程在圖案化之犧牲層旁形成間隙壁。接著，移除犧牲層，然後可利用剩餘之間隙壁來圖案化GAA電晶體結構。

半導體元件(例如，MOS場效電晶體、鰭式場效電晶體、或GAA場效電晶體)之可靠性與性能已經受到半導體元件之尺寸縮減的負面影響。這樣的尺寸縮減導致源極/汲極(S/D)區上之接觸結構之間以及接觸結構上之介層窗結構之間的電性隔離區更小。這種較小之電性隔離區中之介電層可能不足以防止相鄰之介層窗結構之間之導電材料洩漏。因此，經由形成在相鄰之介層窗結構之間的導電路徑的漏電會降低半導體元件之性能與可靠度。

為了解決上述挑戰，本揭露提供具有阻障層之例示接觸結構，以防止或最小化場效電晶體(例如，鰭式場效電晶體與GAA場效電晶體)中之相鄰介層窗結構之間的導電材料洩漏。此外，本揭露提供將阻障層形成為具有更高之材料密度、更高之抗蝕刻性、及/或更高之抗鹵素及/或氧擴散性的例示方法。阻障層可防止或最小化相鄰之介層窗結構之間的漏電。在一些實施方式中，場效電晶體可包含設置在源極/汲極區上之接觸結構、以及設置在接觸結構上之介層窗結構。介層窗結構之第一部分(亦稱為「介層窗錨定件」或「介層窗基底」)可設置在接觸結構中，且介層窗結構之第二部分(亦稱為「介層窗頂部」)可延伸於接觸結構之頂面上方。在一些實施方式中，介層窗之基底可比介層窗之頂部更寬，其可導致相鄰之介層窗之基底比相鄰之介層窗之頂部更接近彼此。在一些實施方式中，為了防止彼此間隔小於約30nm的距離之相鄰介層窗之基底之間的導電材料洩漏，場效電晶體之接觸結構可包含設置在相鄰之介層窗之基底之間的阻障層。每個阻障層可圍繞接觸結構與介層窗結構之導電插塞。

在一些實施方式中，阻障層可包含氮化物層的堆疊。在一些實施方式中，氮化物層的堆疊可包含半導體氮化物層、金屬層、與金屬氮化物層。在一些實施方式中，可對半導體氮化物層、金屬層、及/或金屬氮化物層進行沉積後電漿處理、沉積後紫外線(UV)輻射處理、及/或沉積後熱處理，以改善阻障層之結構完整性。沉積後處理可增加半導體氮化物層、金屬層、及/或金屬氮化物層之材料密度、抗蝕刻性、及/或抗鹵素及/或氧擴散性。阻障層中之高濃度(例如，大於約5原子百分比)之鹵素及/或氧雜質的存在可於場效電晶體之後續處理期間在阻障層中導致裂縫。因此，後沉積處理可防止或最小化對阻障層的損壞，因而防止或最小化相鄰之介層窗結構之間之導電材料洩漏。

第1A圖係繪示依照一些實施方式的一種場效電晶體100(亦稱為「GAA場效電晶體100」)的等角視圖。第1B圖係繪示依照一些實施方式之沿第1A圖之線A-A之場效電晶體100的剖面圖。第1C圖係繪示依照一些實施方式之沿第1A圖之線B-B之場效電晶體100的剖面圖。第1B圖與第1C圖繪示了具有附加結構之場效電晶體100的剖面圖，為簡化起見，附加結構並未在第1A圖中顯示出。除非另有說明，具有相同註釋之元件的討論彼此適用。

請參照第1A圖至第1C圖，在一些實施方式中，場效電晶體100可包含(i)基材102，(ii)淺溝渠隔離(STI)區104設於基材102上，(iii)鰭片基底106設於基材102上，(iv)源極/汲極區108設於鰭片基底106上，(v)奈米結構化溝道區110設於鰭片基底106上，(vi)閘極結構112設於奈米結構化溝道區110上，(vii)外閘極間隙壁114，(viii)內閘極間隙壁116，(ix)第一蝕刻停止層(ESL)118設於源極/汲極區108上，(x)第一層間介電(ILD)層120設於第一蝕刻停止層118上，(xi)接觸結構122設於源極/汲極區108上，(xii)介層窗結構124設於接觸結構122上，(xiii)第二蝕刻停止層126設於第一層間介電層120上，以及(xiv)第二層間介電層128設於第二蝕刻停止層126上。如在此所使用的，用語「奈米結構化」將結構、層、及/或區域定義為具有水平尺寸(例如，沿著軸X及/或軸Y)及/或垂直尺寸(例如，沿著軸Z)小於約100nm，例如約90nm、約50nm、約10nm、或小於約100nm的其他數值。在一些實施方式中，奈米結構化溝道區110可為奈米片、奈米線、奈米棒、奈米管、或其他適合之奈米結構化形狀的形式。

在一些實施方式中，基材102可為半導體材料，例如矽、鍺(Ge)、矽鍺(SiGe)、絕緣體上矽(SOI)結構、及其組合。此外，可以p型摻質(例如，硼、銦、鋁、或鎵)或n型摻質(例如，磷或砷)摻雜基材102。在一些實施方式中，淺溝渠隔離區104可包含絕緣材料，例如氧化矽(SiO₂)、氮化矽(SiN)、氮氧化矽(SiON)、碳氮化矽(SiCN)、氧碳氮化矽(SiOCN)、與氧化矽鍺(SiGeO_x)。在一些實施方式中，鰭片基底106可包含與基材102類似之材料。鰭片基底106可具有沿軸X延伸的細長側。

在一些實施方式中，源極/汲極區108可包含磊晶成長之半導體材料，例如矽，以及n型摻質，例如磷與其他適合之n型摻質。在一些實施方式中，源極/汲極區108可包含磊晶成長之半導體材料，例如矽與矽鍺，以及p型摻質，例如硼與其他適合之p型摻質。

在一些實施方式中，奈米結構化溝道區110可包含與基材102類似或不同的半導體材料。在一些實施方式中，奈米結構化溝道區110可包含矽、砷化矽、磷化矽(SiP)、碳化矽、碳磷化矽(SiCP)、矽鍺、矽鍺硼(SiGeB)、鍺硼(GeB)、矽-鍺-錫-硼(SiGeSnB)、III-V族半導體化合物、或其他適合之半導體材料。雖然顯示出矩形剖面之奈米結構化溝道區110，然奈米結構化溝道區110可具有其他幾何形狀(例如，圓形、橢圓形、三角形、或多邊形)的剖面。在一些實施方式中，場效電晶體100可為鰭式場效電晶體，且可具有鰭片區(未繪示)而非奈米結構化溝道區110。

在一些實施方式中，閘極結構112可圍繞每個奈米結構化溝道區110。在一些實施方式中，閘極結構112可透過外閘極間隙壁114與相鄰之接觸結構122電性隔離，且閘極結構112之圍繞奈米結構化溝道區110的部分可透過內閘極間隙壁116與相鄰之源極/汲極區108電性隔離。外閘極間隙壁114與內閘極間隙壁116可包含彼此相似或不同之材料。在一些實施方式中，外閘極間隙壁114與內閘極間隙壁116可包含絕緣材料，例如氧化矽(SiO₂)、氮化矽、氮氧化矽、碳氮化矽、氧碳氮化矽、與氧化矽鍺(SiGeO_x)。

在一些實施方式中，每個閘極結構112可為多層結構，且可圍繞奈米結構化溝道區110，因此對於奈米結構化溝道區110，閘極結構112可稱為「GAA結構」。在一些實施方式中，每個閘極結構112可包含(i)界面氧化物(IL)層112A，(ii)高k(HK)閘極介電層112B設於界面氧化物層112A上，(iii)功函數金屬(WFM)層112C設於高k閘極介電層112B上，(iv)閘極金屬填充層112D設於功函數金屬層112C上，以及(v)導電覆蓋層112E設於閘極金屬填充層112D上。在一些實施方式中，界面氧化物層112A可包含氧化矽(SiO₂)、氧化矽鍺(SiGeO_x)、或氧化鍺(GeO_x)。在一些實施方式中，高k閘極介電層112B可包含高k介電材料，例如氧化鉿(HfO₂)、氧化鈦(TiO₂)、氧化鉿鋯(HfZrO)、氧化鉭(Ta₂O₃)、矽酸鉿(HfSiO₄)、氧化鋯(ZrO₂)、與矽酸鋯(ZrSiO₄)。在一些實施方式中，功函數金屬層112C可包含鈦鋁(TiAl)、碳化鈦鋁(TiAlC)、鉭鋁(TaAl)、碳化鉭鋁(TaAlC)、鋁摻雜之鈦、鋁摻雜之氮化鈦、鋁摻雜之鉭、鋁摻雜氮化鉭、或其他適合N型之GAA場效電晶體100的鋁基材料。在一些實施方式中，功函數金屬層112C可包含實質上不含Al(例如，沒有Al)之鈦基或鉭基氮化物或合金，例如氮化鈦(TiN)、氮化鈦矽(TiSiN)、鈦金(Ti-Au)合金、鈦銅(Ti-Cu)合金、氮化鉭(TaN)、氮化鉭矽(TaSiN)、鉭金(Ta-Au)合金、以及用於P型之GAA場效電晶體100的鉭銅(Ta-Cu)。在一些實施方式中，閘極金屬填充層112D可包含適合之導電材料，例如鎢(W)、鈦、銀(Ag)、釕(Ru)、鉬(Mo)、銅(Cu)、鈷(Co)、鋁、銥(Ir)、鎳(Ni)、金屬合金、及其組合。

導電覆蓋層112E可提供閘極金屬填充層112D與閘極接觸結構(未示出)之間的導電界面，以將閘極金屬填充層112D電性連接至閘極接觸結構，而不將閘極接觸結構直接形成在閘極金屬填充層112D上或之內。閘極接觸結構不直接形成在閘極金屬填充層112D上或之內，以防止受到用於形成閘極接觸結構之任何處理材料的汙染。閘極金屬填充層112D的汙染可導致元件性能的下降。因此，透過導電覆蓋層112E的使用，閘極結構112可電性連接至閘極接觸結構，而不損害閘極結構112的完整性。在一些實施方式中，導電覆蓋層112E可包含金屬材料，例如鎢、釕、鉬、鈷、其他適合之金屬材料、及其組合。

在一些實施方式中，蝕刻停止層118可設置在源極/汲極區108之未被接觸結構122所覆蓋的部分上，且層間介電層120可設置在蝕刻停止層118上。在一些實施方式中，蝕刻停止層118與126以及層間介電層120與128可包含絕緣材料，例如氧化矽(SiO₂)、氮化矽、氮氧化矽、碳氮化矽、氧碳氮化矽、與氧化矽鍺(SiGeO_x)。

在一些實施方式中，每個接觸結構122可包含(i)矽化物層122A設於源極/汲極區108上，(ii)接觸插塞122B設於矽化物層122A上，以及(iii)阻障層122C圍繞接觸插塞122B。在一些實施方式中，每個矽化物層122A可包含用於N型之GAA場效電晶體100的矽化鈦(Ti_xSi_y)、矽化鉭(Ta_xSi_y)、矽化鉬(Mo_xSi_y)、矽化鋯(Zr_xSi_y)、矽化鉿(Hf_xSi_y)、矽化鈧(Sc_xSi_y)、矽化釔(Y_xSi_y)、矽化铽(Tb_xSi_y)、矽化鎦(Lu_xSi_y)、矽化鉺(Er_xSi_y)、矽化鐿(Yb_xSi_y)、矽化銪(Eu_xSi_y)、矽化釷(Th_xSi_y)、其他合適的金屬矽化物材料、或其組合。在一些實施方式中，每個矽化物層122A可包含用於P型之GAA場效電晶體100的矽化鎳(Ni_xSi_y)、矽化鈷(Co_xSi_y)、矽化錳(Mn_xSi_y)、矽化鎢(W_xSi_y)、矽化鐵(Fe_xSi_y)、矽化銠(Rh_xSi_y)、矽化鈀(Pd_xSi_y)、矽化釕(Ru_xSi_y)、矽化鉑(Pt_xSi_y)、矽化銥(Ir_xSi_y)、矽化鋨(Os_xSi_y)、其他適合之金屬矽化物材料、或其組合。在一些實施方式中，每個接觸插塞122B可包含具有低電阻率(例如，約50μΩ-cm、約40μΩ-cm、約30μΩ-cm、約20μΩ-cm、或約10μΩ-cm之電阻率)的導電材料，例如鈷、鎢、釕、鋁、鉬、銥(Ir)、鎳(Ni)、鋨(Os)、銠(Rh)、其他適合之具低電阻率的導電材料、及其組合。

阻障層122C可包圍接觸插塞122B，且可透過防止氧原子從相鄰之結構(例如，層間介電層120)擴散到接觸插塞122B的方式來防止接觸插塞122B的氧化。阻障層122C可具有高材料密度，以在介層窗結構124的形成期間高度抵抗蝕刻及來自蝕刻化學品之鹵素原子的擴散，如以下詳細描述。在一些實施方式中，阻障層122C之高材料密度可將阻障層122C中之鹵素原子的濃度限制為小於約5原子百分比。阻障層122C中之高濃度百分比(例如，大於約5原子百分比)之鹵素原子的存在可於場效電晶體100之後續熱處理期間在阻障層122C中導致裂縫。這些裂縫會導致導電材料從接觸插塞122B洩漏到層間介電層120中，因而形成漏電路徑，而破壞接觸結構122之間的電性隔離。阻障層122C之高材料密度亦可防止或最小化阻障層122C的材料損失，因此防止或最小化於形成介層窗結構124所包含之蝕刻製程期間阻障層122C的薄化，如以下詳細描述。將阻障層122C薄化至小於約2nm的厚度亦可導致導電材料洩漏，以及穿過層間介電層120在接觸結構122之間之漏電洩漏路徑的形成。在一些實施方式中，接觸插塞122B、阻障層122C、與導電覆蓋層112E之頂面可實質上彼此共面。

在一些實施方式中，每個阻障層122C可包含直接設於接觸插塞122B上之金屬氮化物層122C1、以及直接設於金屬氮化物層122C1上之半導體氮化物層122C2。在一些實施方式中，每個阻障層122C可包含金屬層(未繪示)設於金屬氮化物層122C1與半導體氮化物層122C2之間。在一些實施方式中，金屬氮化物層122C1可包含導電過渡金屬氮化物，例如氮化鈦(TiN)、氮化鋯(ZrN)、氮化鉿(HfN)、氮化鉬(MoN)、氮化釩(VN)、氮化鉭(TaN)、與氮化鎢(WN)。在一些實施方式中，金屬氮化物層122C1與矽化物層122A可包含相同之金屬。在一些實施方式中，半導體氮化物層122C2可包含絕緣材料，例如氮化矽、氮氧化矽、碳氮化矽、氧碳氮化矽、及其他適合之介電氮化物材料。在一些實施方式中，金屬氮化物層122C1可不存在每個阻障層122C中。

在一些實施方式中，介層窗結構124可為無襯墊的，且可包含金屬材料，例如鎢、釕、鉬、鈷、其他適合之金屬材料、及其組合。在一些實施方式中，第二層間介電層128之頂面可與介層窗結構124之頂面實質共面。在一些實施方式中，每個介層窗結構124可包含介層窗基底124A與介層窗頂部124B。介層窗基底124A可設於接觸結構122中，且介層窗頂部124B可在接觸插塞122B之頂面之上延伸。在一些實施方式中，介層窗基底124A之頂面可與接觸插塞122B之頂面實質共面。在一些實施方式中，介層窗基底124A可具有約3nm至約15nm的高度。在此高度範圍內，介層窗基底124A可與接觸插塞122B形成足夠的導電界面，且可最小化介層窗結構124與接觸結構122之間的接觸電阻。在一些實施方式中，介層窗基底124A可具有比介層窗頂部124B之寬度更寬的半球形形狀或弓形形狀。由於介層窗結構124在無黏著襯墊的情況下形成，因此較寬之半球形或弓形之介層窗基底124A可防止介層窗結構124之金屬材料在介層窗結構124的形成期間從形成在接觸結構122中之介層窗開口1424(如第14A圖與第14B圖所示)拉出。

在一些實施方式中，阻障層122C之上部可圍繞介層窗基底124A，且第二蝕刻停止層126與第二層間介電層128可圍繞介層窗頂部124B。阻障層122C之結構與材料特性可防止漏電路徑穿過層間介電層120而形成在介層窗基底124A之間，如針對接觸插塞122B所討論的。在一些實施方式中，阻障層122C與介層窗基底124A接觸的部分可具有約1原子百分比至約5原子百分比的鹵素原子濃度，且阻障層122C沒有與介層窗基底124A接觸的部分可具有約0原子百分比至約0.5原子百分比的鹵素原子濃度。阻障層122C之不同區域中的鹵素原子濃度的差異可能是因在介層窗結構124的形成期間暴露於蝕刻化學物的程度不同，以下將詳細描述。

第2圖係繪示依照一些實施方式的一種製造場效電晶體100之例示之方法200的流程圖。為了說明之目的，將參考用於製造如第3A圖至第15B圖所示之場效電晶體100的例示製造製程來描述第2圖所示之操作。第3A圖至第15A圖係繪示依照一些實施方式的一種場效電晶體100在各個製造階段之沿著第1A圖的線A-A的剖面圖。第3B圖至第15B圖係繪示依照一些實施方式的一種場效電晶體100在各個製造階段之沿著第1A圖的線B-B的剖面圖。根據具體應用，操作可以不同順序進行或不進行。應注意的是，方法200可不產生場效電晶體100。因此，應理解的是，可在方法200之前、期間、與之後提供額外製程，且在此可僅簡要描述一些其他製程。第3A圖至第15B圖中與第1A圖至第1C圖中之元件具有相同註釋的元件描述於上。

請參照第2圖，在操作205中，形成超晶格結構於基材上之鰭片基底上，且形成多晶矽結構於超晶格結構上。舉例而言，如參照第3A圖與第3B圖所描述的，形成超晶格結構311於基材102上之鰭片基底106上，且形成多晶矽結構312於超晶格結構311上。超晶格結構311與多晶矽結構312在第3B圖之剖面圖中不可見。在一些實施方式中，超晶格結構311可包含以交替配置排列之磊晶成長的奈米結構化層110與310。在一些實施方式中，奈米結構化層110可包含矽，而沒有任何大量的鍺(例如，沒有鍺)，且奈米結構化層310可包含矽鍺。奈米結構化層310亦稱為犧牲層310。

多晶矽結構312的製作可包含以下順序操作：(i)沉積多晶矽層(未示出)於超晶格結構311上；以及(ii)對多晶矽層進行圖案化製程(例如，微影製程)，以形成多晶矽結構312，如第3A圖所示。在一些實施方式中，可於形成多晶矽結構312之後形成外閘極間隙壁114。於後續處理期間，可在閘極置換製程中置換犧牲層310與多晶矽結構312，以形成閘極結構112。

請參照第2圖，在操作210中，形成源極/汲極區於鰭片基底上。舉例而言，如參考第3A圖與第3B圖所描述的，形成源極/汲極區108於鰭片基底106沒有和多晶矽結構312重疊的部分上。源極/汲極區108的製作可包含形成源極/汲極開口(未示出)於鰭片基底106上，以及磊晶成長半導體材料於源極/汲極開口中之鰭片基底106的暴露部分上。在一些實施方式中，可於形成源極/汲極開口之後且於半導體材料之磊晶成長之前，形成內閘極間隙壁116。

請參照第2圖，在操作215中，形成第一蝕刻停止層於源極/汲極區上，以及形成第一層間介電層於第一蝕刻停止層上。舉例而言，如參考第4A圖與第4B圖所描述的，形成蝕刻停止層118於源極/汲極區108上，以及形成層間介電層120於蝕刻停止層118上。蝕刻停止層118與層間介電層120之製作可包含(i)沉積絕緣層(未示出)於第3A圖與第3B圖之結構上；以及(ii)對絕緣層進行化學機械研磨(CMP)製程，以使蝕刻停止層 118與層間介電層120之頂面與多晶矽結構312之頂面實質共面。

請參照第2圖，在操作220中，以閘極結構置換多晶矽結構與超晶格結構之犧牲層。舉例而言，如參照第5A圖與第5B圖所描述的，以閘極結構112置換多晶矽結構312與犧牲層310。閘極結構112在第5B圖之剖面圖中不可見。以閘極結構112置換多晶矽結構312與犧牲層310可包含以下順序操作：(i)從第4A圖之結構蝕刻多晶矽結構312，(ii)從第4A圖之結構蝕刻犧牲層310，(iii)藉由對多晶矽結構312與犧牲層310蝕刻後所暴露出之奈米結構化層110之表面(未示出)進行氧化製程來形成界面氧化物層112A，如第5A圖所示，(iv) 沉積具有高k閘極介電層112B之材料的介電層(未示出)於界面氧化物層112A上，(v)沉積具有功函數金屬層112C之材料的導電層(未示出)於介電層上，(vi)沉積具有閘極金屬填充層112D之材料的導電填充層(未示出)於導電層上，(vii)對介電層、導電層、以及導電填充層進行化學機械研製程，以形成高k閘極介電層112B、功函數金屬層112C、與閘極金屬填充層112D，其頂面與蝕刻停止層118及層間介電層120之頂面實質共面(未示出)，(viii)蝕刻高k閘極介電層112B、功函數金屬層112C、與閘極金屬填充層112D，以形成凹槽(未示出)，(ix)沉積具有導電覆蓋層112E之材料的導電層(未示出)於凹槽中以及蝕刻停止層118與層間介電層120上，以及(x)對導電層進行化學機械研磨製程，以形成第5A圖之結構。

請參照第2圖，在操作225中，形成接觸結構於源極/汲極區上。舉例而言，如參考圖第6A圖至第13B圖所描述的，形成接觸結構122於源極/汲極區108上。接觸結構122之製作可包含以下順序操作：(i)移除第一蝕刻停止層118與第一層間介電層120在源極/汲極區108上的部分，以在源極/汲極區108上形成接觸開口622，如第6A圖與第6B圖所示，(ii)沉積半導體氮化物層622C2於接觸開口 622中，如第6A圖與第6B圖所示，(iii)對半導體氮化物層622C2進行乾式刻蝕製程，以形成半導體氮化物層722C2，如第7A圖與第7B圖所示，(iv)對半導體氮化物層722C2進行第一緻密化製程，以形成半導體氮化物層122C2，如第8A圖與第8B圖所示，(v)對源極/汲極區108進行鍺原子940之離子植入，如第9A圖與第9B圖所示，(vi)沉積金屬層1022C1於接觸開口622中，如第10A圖與第10B圖所示，(vii)對金屬層1022C1進行矽化製程，以將金屬層1022C1之底部部分轉化成矽化物層122A，而不將金屬層1022C1之金屬部分1122C1轉化成矽化物，如第11A圖與第11B圖所示，(viii)對金屬部分1122C1進行氮化製程，以形成金屬氮化物層1222C1，如第12A圖與第12B圖所示，(ix)對金屬氮化物層1222C1進行第二緻密化製程，(x)沉積金屬材料層(未示出)以填充接觸開口 622，以及(xi)對金屬材料層與金屬氮化物層1222C1進行化學機械研磨(CMP)製程，以形成第13A圖與第13B圖所示的結構。

在一些實施方式中，對半導體氮化物層722C2進行第一緻密化製程可包含對半導體氮化物層722C2進行電漿處理、紫外線處理、或熱處理。在一些實施方式中，電漿處理可包含將第7A圖與第7B圖之結構暴露於溫度約400℃至約500℃且功率約500W至約900W之氮與氫電漿持續約3秒至約20秒。在一些實施方式中，紫外線處理可包含將第7A圖與第7B圖之結構暴露於溫度約300℃至約400℃且功率約300W至約600W之紫外線輻射持續約25秒至約35秒。在一些實施方式中，熱處理可包含在約200℃至約500℃的溫度下對第7A圖與第7B圖之結構進行退火製程持續約30秒至約150秒。在電漿處理、紫外線處理、與熱處理的這些製程參數中，可將半導體氮化物層122C2緻密化，以在介層窗結構124的製作期間高度抵抗蝕刻與來自蝕刻化學物之鹵素原子的擴散，如上所述。在一些實施方式中，對半導體氮化物層722C2進行第一緻密化製程可包含對半導體氮化物層722C2進行來自電漿處理、紫外線處理、與熱處理之二種處理的組合或三種處理的組合。

在一些實施方式中，金屬層1022C1之沉積可包含沉積一層鈦(Ti)、鉭(Ta)、鉬(Mo) 、鋯(Zr)、鉿(Hf)、鈧(Sc)、釔(Y)、鋱(Tb)、鎦(Lu)、鉺(Er)、鐿(Yb)、銪(Eu)、釷(Th)、以及其他適合N型之GAA場效電晶體100的金屬。在一些實施方式中，金屬層1022C1之沉積可包含沉積一層鎳(Ni)、鈷(Co)、錳(Mn)、鎢(W)、鐵(Fe)、銠(Rh)、鈀(Pd)、釕(Ru)、鉑(Pt)、銥(Ir)、鋨(Os)、以及其他適合P型之GAA場效電晶體100的金屬。

在一些實施方式中，氮化製程可包含將金屬部分1122C1暴露於氨氣或氮氣。在一些實施方式中，金屬部分1122C1之全體厚度可不轉化成金屬氮化物層1222C1。相反地，半導體氮化物層122C2上之金屬部分1122C1的部分可保持未轉變。因此，在一些實施方式中，金屬層可保留在金屬氮化物層1222C1與半導體氮化物層122C2之間的界面處。

在一些實施方式中，對金屬氮化物層1222C1進行之第二緻密化製程可類似於對半導體氮化物層722C2進行之緻密化製程。在第二次緻密化製程之製程參數內，可將金屬氮化物層1222C1緻密化成為在介層窗結構124的形成期間高度抵抗蝕刻以及來自蝕刻化學物之鹵素原子的擴散，如上所述。在一些實施方式中，對金屬氮化物層1222C1進行第二緻密化製程可包含對金屬氮化物層1222C1進行來自電漿處理、紫外線處理、與熱處理之二種處理的組合或三種處理的組合。在一些實施方式中，若進行第二緻密化，則可不進行第一緻密化。第二緻密化製程可緻密化半導體氮化物層722C2與金屬氮化物層1222C1。在一些實施方式中，於矽化製程之後移除金屬部分1122C1時，不進行氮化製程與第二緻密化製程。在一些實施方式中，於矽化製程之後移除金屬部分1122C1時，不進行氮化製程，且沉積金屬氮化物層於半導體氮化物層122C2與矽化物層122A上，隨後進行第二緻密化製程。

請參照第2圖，在操作230中，形成第二蝕刻停止層於接觸結構上，以及形成第二層間介電層於第二蝕刻停止層上。舉例而言，如第14A圖與第14B圖所示，形成第二蝕刻停止層126與第二層間介電層128。

請參照第2圖，在操作235中，形成介層窗結構於接觸結構上且穿過第二蝕刻停止層與第二層間介電層。舉例而言，如參考圖第14A圖至第15B圖所描述的，介層窗結構124形成在接觸結構122上且穿過第二蝕刻停止層126與第二層間介電層128。在一些實施方式中，介層窗結構124的製作可包含以下順序操作(i)透過使用氫氟酸(HF)蝕刻部分之第二層間介電層128、第二蝕刻停止層126、與接觸插塞122B的方式形成介層窗開口1424，(ii)沉積介層窗結構124之金屬材料層(未示出)以填充介層窗開口 1424，以及(iii)對金屬材料進行化學機械研磨製程以使介層窗結構124之頂面與層間介電層128之頂面實質共面，如第15A圖與第15B圖所示。在一些實施方式中，由於操作225中金屬氮化物層122C1與半導體氮化物層122C2的緻密化，來自用於形成介層窗開口1424之蝕刻化學物的鹵素原子可能沒有擴散或有最小擴散。因此，介層窗開口1424中之金屬氮化物層122C1與半導體氮化物層122C2的暴露部分可具有較被接觸插塞122B所覆蓋之金屬氮化物層122C1與半導體氮化物層122C2的部分高約1原子百分比至約5原子百分比的高鹵素原子濃度。

本揭露提供了具有阻障層(例如，阻障層122C)之例示接觸結構(例如，接觸結構122)，以防止或最小化場效電晶體(例如，鰭式場效電晶體與GAA場效電晶體)中之相鄰介層窗結構(例如，介層窗結構124)之間的導電材料洩漏。此外，本揭露提供了形成具有更高材料密度、更高抗蝕刻性、及/或更高抗鹵素及/或氧擴散性之阻障層的例示方法(例如，方法200)。阻障層可防止或最小化相鄰介層窗結構之間的漏電。在一些實施方式中，場效電晶體可包含設置在源極/汲極區(例如，源極/汲極區108)上之接觸結構(例如，接觸結構122)、以及設置在接觸結構上之介層窗結構(例如，介層窗結構124)。介層窗結構之介層窗基底(例如，介層窗基底124A)可設於接觸結構中，且介層窗結構之介層窗頂部(例如，介層窗頂部124B)可延伸於接觸結構之頂面上方。在一些實施方式中，介層窗基底可較介層窗頂部寬，如此可導致相鄰之介層窗基底較相鄰之介層窗頂部更接近彼此。在一些實施方式中，為了防止彼此相隔之距離小於約30nm之相鄰介層窗基底之間的導電材料洩漏，場效電晶體之接觸結構可包含設於相鄰之介層窗基底之間的阻障層(例如，阻障層122C)。每個阻障層可圍繞接觸結構之導電插塞(例如，接觸插塞122B)與介層窗結構。

在一些實施方式中，阻障層可包含氮化物層的堆疊。在一些實施方式中，氮化物層的堆疊可包含半導體氮化物層(例如，半導體氮化物層122C2)、金屬層、與金屬氮化物層(例如，金屬氮化物層122C1)。在一些實施方式中，可對半導體氮化物層、金屬層、及/或金屬氮化物層進行沉積後電漿處理、沉積後紫外線(UV)輻射處理、及/或沉積後熱處理，以提高阻障層之結構的完整性。後沉積處理可增加半導體氮化物層、金屬層、及/或金屬氮化物層之材料密度、抗蝕刻性、及/或對鹵素及/或氧擴散的抗性。阻障層中高濃度(例如，大於約5原子百分比)之鹵素及/或氧雜質的存在可在場效電晶體之後續處理期間導致阻障層中的裂縫。因此，後沉積處理可防止或最小化對阻障層的損傷，因而可防止或最小化相鄰之介層窗結構之間的導電材料洩漏。

在一些實施方式中，一種半導體元件之製造方法包含形成鰭片基底於基材上，磊晶成長源極/汲極區於鰭片基底上，形成接觸開口於源極/汲極區上，形成半導體氮化物層於接觸開口之側壁上，對半導體氮化物層進行緻密化製程以形成緻密化之半導體氮化物層，形成矽化物層於接觸開口中之源極/汲極區之暴露表面上，形成接觸插塞於接觸開口中，以及形成介層窗結構於接觸插塞中。在一些實施例中，進行緻密化製程包含對半導體氮化物層進行電漿處理、紫外線處理、或熱處理。在一些實施例中，進行緻密化製程包含將半導體氮化物層暴露於氮與氫電漿。在一些實施例中，進行緻密化製程包含將半導體氮化物層暴露於紫外線輻射。在一些實施例中，進行緻密化製程包含對半導體氮化物層進行退火製程。在一些實施例中，此方法更包含沉積金屬氮化物層於緻密化之半導體氮化物層上，以及對金屬氮化物層進行另一緻密化製程。在一些實施例中，形成矽化物層包含沉積金屬層，此金屬層具有第一金屬部分位於源極/汲極區之暴露表面上、以及第二金屬部分位於緻密化之半導體氮化物層上；以及將第一金屬部分轉變為矽化物層。在一些實施例中，此方法更包含對第二金屬部分進行氮化製程。在一些實施例中，此方法更包含對第二金屬部分進行另一緻密化製程。在一些實施例中，進行緻密化製程包含對半導體氮化物層進行電漿處理與紫外線處理，或者電漿處理與熱處理。

在一些實施方式中，一種半導體元件之製造方法包含形成鰭片基底於基材上，磊晶成長源極/汲極區於鰭片基底上，形成接觸開口於源極/汲極區上，形成半導體氮化物層於接觸開口之側壁上，沉積金屬層於半導體氮化物層上，對金屬層進行氮化製程，以形成金屬氮化物層於半導體氮化物層上，對金屬氮化物層進行緻密化製程以形成緻密化之金屬氮化物層與緻密化之半導體氮化物層，以及形成接觸插塞於接觸開口中。在一些實施例中，進行緻密化製程包含對金屬氮化物層進行電漿處理、紫外線處理、或熱處理。在一些實施例中，進行緻密化製程包含將金屬氮化物層暴露於氮與氫電漿。在一些實施例中，進行緻密化製程包含將金屬氮化物層暴露於紫外線輻射。在一些實施例中，進行緻密化製程包含對金屬氮化物層進行退火製程。在一些實施例中，此方法更包含於沉積金屬層前，植入數個鍺原子於源極/汲極區中。

在一些實施方式中，一種半導體元件包含基材，鰭片基底設於基材上，源極/汲極區設於鰭片基底上，接觸結構，以及介層窗結構。接觸結構包含矽化物層設於源極/汲極區上，接觸插塞設於矽化物層上，金屬氮化物層環繞接觸插塞，以及半導體氮化物層設於金屬氮化物層上。介層窗結構設於接觸插塞中，且與金屬氮化物層之一部分接觸。在一些實施例中，金屬氮化物層之與介層窗結構接觸之部分包含實質1原子百分比至實質5原子百分比之鹵素原子濃度。在一些實施例中，金屬氮化物層之與接觸插塞接觸之部分包含實質0原子百分比至實質0.5原子百分比之鹵素原子濃度。在一些實施例中，矽化物層與金屬氮化物層包含相同金屬。

上面的揭露已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟悉此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟悉此技藝者也應了解到，這類對等架構並未脫離本揭露之精神和範圍，且熟悉此技藝者可在不脫離本揭露之精神和範圍下，在此進行各種之更動、取代、與修改。

100:場效電晶體、GAA場效電晶體 102:基材 104:淺溝渠隔離區 106:鰭片基底 108:源極/汲極區 110:奈米結構化溝道區、奈米結構化層 112:閘極結構 112A:界面氧化物層 112B:高k閘極介電層 112C:功函數金屬層 112D:閘極金屬填充層 112E:導電覆蓋層 114:外閘極間隙壁 116:內閘極間隙壁 118:第一蝕刻停止層、蝕刻停止層 120:第一層間介電層、層間介電層 122:接觸結構 122A:矽化物層 122B:接觸插塞 122C:阻障層 122C1:金屬氮化物層 122C2:半導體氮化物層 124:介層窗結構 124A:介層窗基底 124B:介層窗頂部 126:第二蝕刻停止層、蝕刻停止層 128:第二層間介電層、層間介電層 200:方法 205:操作 210:操作 215:操作 220:操作 225:操作 230:操作 235:操作 310:奈米結構化層、犧牲層 311:超晶格結構 312:多晶矽結構 622:接觸開口 622C2:半導體氮化物層 722C2:半導體氮化物層 940:鍺原子 1022C1:金屬層 1122C1:金屬部分 1222C1:金屬氮化物層 1424:介層窗開口 A-A:線 B-B:線 X:軸 Y:軸 Z:軸

從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。 ［第1A圖］係繪示依照一些實施方式的一種具有接觸結構之半導體元件的等角視圖。 ［第1B圖］與［第1C圖］係繪示依照一些實施方式的一種具有接觸結構之半導體元件的不同剖面圖。 ［第2圖］係繪示依照一些實施方式的一種具有接觸結構之半導體元件之製造方法的流程圖。 ［第3A圖］至［第15A圖］以及［第3B圖］至［第15B圖］係繪示依照一些實施方式的一種具有接觸結構之半導體元件在其製造製程之各階段的剖面圖。 現將參考所附圖式來描述例示實施方式。在圖式中，相同的參考符號一般標示相同、功能相似、及/或結構相似的元件。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:場效電晶體、GAA場效電晶體

102:基材

104:淺溝渠隔離區

106:鰭片基底

108:源極/汲極區

118:第一蝕刻停止層、蝕刻停止層

120:第一層間介電層、層間介電層

122:接觸結構

122A:矽化物層

122B:接觸插塞

122C:阻障層

122C1:金屬氮化物層

122C2:半導體氮化物層

124:介層窗結構

124A:介層窗基底

124B:介層窗頂部

126:第二蝕刻停止層、蝕刻停止層

128:第二層間介電層、層間介電層

X:軸

Y:軸

Z:軸

Claims (10)

1. 一種半導體元件之製造方法，包含： 形成一鰭片基底於一基材上； 磊晶成長一源極/汲極區於該鰭片基底上； 形成一接觸開口於該源極/汲極區上； 形成一半導體氮化物層於該接觸開口之一側壁上； 對該半導體氮化物層進行一緻密化製程以形成一緻密化之半導體氮化物層； 形成一矽化物層於該接觸開口中之該源極/汲極區之一暴露表面上； 形成一金屬氮化物層於該緻密化之半導體氮化物層上； 形成一接觸插塞於該接觸開口中；以及 形成一介層窗結構於該接觸插塞中，使得該金屬氮化物層之一第一部分接觸該介層窗結構且該金屬氮化物層之一第二部分接觸該接觸插塞，其中該金屬氮化物層之與該介層窗結構接觸之該第一部分和與該接觸插塞接觸之該第二部分具有不同的鹵素原子濃度。
2. 如請求項1所述之方法，其中進行該緻密化製程包含對該半導體氮化物層進行一電漿處理、一紫外線處理、或一熱處理。
3. 如請求項1所述之方法，其中進行該緻密化製程包含將該半導體氮化物層暴露於一氮與氫電漿。
4. 如請求項1所述之方法，更包含： 對該金屬氮化物層進行另一緻密化製程。
5. 如請求項1所述之方法，其中形成該矽化物層包含： 沉積一金屬層，該金屬層具有一第一金屬部分位於該源極/汲極區之該暴露表面上、以及一第二金屬部分位於該緻密化之半導體氮化物層上；以及 將該第一金屬部分轉變為該矽化物層。
6. 一種半導體元件之製造方法，包含： 形成一鰭片基底於一基材上； 磊晶成長一源極/汲極區於該鰭片基底上； 形成一接觸開口於該源極/汲極區上； 形成一半導體氮化物層於該接觸開口之一側壁上； 沉積一金屬層於該半導體氮化物層上； 對該金屬層進行一氮化製程，以形成一金屬氮化物層於該半導體氮化物層上； 對該金屬氮化物層與該半導體氮化物層分別進行一緻密化製程，以形成一緻密化之金屬氮化物層與一緻密化之半導體氮化物層； 形成一接觸插塞於該接觸開口中；以及 形成一介層窗結構於該接觸插塞中，使得該金屬氮化物層之一第一部分接觸該介層窗結構且該金屬氮化物層之一第二部分接觸該接觸插塞，其中該金屬氮化物層之與該介層窗結構接觸之該第一部分和與該接觸插塞接觸之該第二部分具有不同的鹵素原子濃度。
7. 如請求項6所述之方法，更包含於沉積該金屬層前，植入複數個鍺原子於該源極/汲極區中。
8. 一種半導體元件，包含： 一基材； 一鰭片基底，設於該基材上； 一源極/汲極區，設於該鰭片基底上； 一接觸結構，包含： 一矽化物層，設於該源極/汲極區上， 一接觸插塞，設於該矽化物層上， 一金屬氮化物層，環繞該接觸插塞，以及 一半導體氮化物層，設於該金屬氮化物層上；以及 一介層窗結構，設於該接觸插塞中，其中該金屬氮化物層之一第一部分接觸該介層窗結構且該金屬氮化物層之一第二部分接觸該接觸插塞，其中該金屬氮化物層之與該介層窗結構接觸之該第一部分和與該接觸插塞接觸之該第二部分具有不同的鹵素原子濃度。
9. 如請求項8所述之半導體元件，其中該金屬氮化物層之與該介層窗結構接觸之該第一部分包含實質1原子百分比至實質5原子百分比之一滷素原子濃度。
10. 如請求項8所述之半導體元件，其中該金屬氮化物層之與該接觸插塞接觸之該第二部分包含實質0原子百分比至實質0.5原子百分比之一鹵素原子濃度。