[go: up one dir, main page]

TWI905399B - 光學積體電路結構及其形成方法 - Google Patents

光學積體電路結構及其形成方法

Info

Publication number
TWI905399B
TWI905399B TW111109260A TW111109260A TWI905399B TW I905399 B TWI905399 B TW I905399B TW 111109260 A TW111109260 A TW 111109260A TW 111109260 A TW111109260 A TW 111109260A TW I905399 B TWI905399 B TW I905399B
Authority
TW
Taiwan
Prior art keywords
substrate
undercut
disposed
optical
optical fiber
Prior art date
Application number
TW111109260A
Other languages
English (en)
Other versions
TW202310156A (zh
Inventor
黃振浩
盧皓彥
許隨贏
李玥瑩
吳建瑩
賴佳平
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310156A publication Critical patent/TW202310156A/zh
Application granted granted Critical
Publication of TWI905399B publication Critical patent/TWI905399B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4248—Feed-through connections for the hermetical passage of fibres through a package wall
    • H10W44/20—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H10W20/4421—
    • H10W90/00—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • H10P50/242—
    • H10P50/283—
    • H10P50/642—
    • H10W20/42—
    • H10W42/00—
    • H10W44/216—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Light Receiving Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)

Abstract

一種光學積體電路(IC)結構包括：基板，包括形成於基板上表面中且自基板的邊緣延伸的光纖槽，及形成於上表面且自光纖槽延伸的底切；設置於基板上的半導體層；設置於半導體層上的介電結構；設置於介電結構中的互連結構；複數個通風孔，其延伸穿過介電結構的耦合區域且曝光底切；光纖腔，其延伸穿過介電結構的耦合區域且曝光光纖槽；及設置於介電結構中的阻障環，阻障環圍繞互連結構且在耦合區域的周邊繞線。

Description

光學積體電路結構及其形成方法
本揭露是關於一種光學積體電路結構及其形成方法。
光訊號用於兩個裝置之間的安全、高速資料傳輸。在一些應用程式中，能夠光資料傳輸的裝置包括至少一積體電路(integrated circuit，IC)或晶片，其具有用於發送及/或接收光訊號的光學組件。此外，該裝置通常包括一或多個其他光學或電子組件（例如，電晶體）、用於控制光訊號自一組件傳播至另一組件的波導、及載子，諸如印刷電路板(printed circuit board，PCB)的基板，其上安裝有配備光學組件的晶片及一或多個其他組件。
根據本揭露的部分實施例，一種光學積體電路結構，其包含基板，包含形成於基板的上表面且自基板的邊緣延伸的光纖槽，及形成於上表面且自光纖槽延伸的底切；設置於基板上的半導體層；設置於半導體層上的介電結構；設置於介電結構中的互連結構；複數個通風孔，其延伸穿過介電結構的耦合區域，其中通風孔各個曝光底切；光纖腔，其延伸穿過介電結 構的耦合區域且曝光光纖槽；及設置於介電結構中的阻障環，其中阻障環圍繞互連結構且在耦合區域的周邊繞線。
根據本揭露的部分實施例，一種光學積體電路結構，其包含基板，包含形成於基板的上表面中且自基板的邊緣延伸的光纖槽，及形成於上表面中且自光纖槽延伸的底切，其中底切包含底切頂表面、底切底表面、及底切側表面，且光纖槽包含光纖槽底表面及光纖槽側壁表面；設置於基板上的半導體層；設置於半導體層上的介電結構；設置於介電結構中的互連結構；複數個通風孔，其延伸穿過介電結構的耦合區域，其中通風孔各個曝光底切且包含多個通風孔側壁表面；光纖腔，其延伸穿過介電結構的耦合區域且曝光光纖槽，其中光纖腔包含光纖腔側壁表面；及阻障層，設置於通風孔的通風孔側壁表面、底切頂表面、底切底表面、底切側表面、光纖腔側壁表面、光纖槽底表面及光纖槽側壁表面上。
根據本揭露的部分實施例，一種形成光學積體電路結構的方法，其包含以下步驟在設置於基板上的半導體層上形成包含互連結構及阻障環的介電結構；執行第一蝕刻製程，以在介電結構的耦合區域中形成複數個通風孔及光纖腔，從而曝光基板的多個部分；執行第二蝕刻製程以蝕刻基板且在通風孔及光纖腔之下形成底切；及執行第三蝕刻製程以蝕刻基板且在光纖腔之下形成光纖槽，其中阻障環圍繞互連結構且設置於耦合區域與互連結構之間。
根據本揭露的部分實施例，一種光學積體電路結構，其包含基板，包含形成於該基板的一上表面中且自該基板的一邊緣延伸的一光纖槽，及形成於該上表面中且自該光纖槽延伸的一底切；設置於該基板上的一底部氧化層；設置於該底部氧化層上的一半導體層；多個通風孔，其延伸穿過該半導體層和該底部氧化層以曝光該底切；及一阻障層，設置於該些通風孔、該底切，和該光纖槽的表面。
根據本揭露的部分實施例，一種光學積體電路結構，其包含一基板，包含形成於該基板的一上表面中且自該基板的一邊緣延伸的一光纖槽，及形成於該上表面中且自該光纖槽延伸的一底切；設置於該基板上的一半導體層；設置於該半導體層上的一介電結構；多個通風孔，其延伸穿過該介電結構的一耦合區域並曝光該底切；及一介電材料，設置於該些通風孔、該底切，和該光纖槽的表面。
根據本揭露的部分實施例，一種光學積體電路結構，其包含一基板，包含形成於該基板的一上表面中且自該基板的一邊緣延伸的一光纖槽，及形成於該上表面中且自該光纖槽延伸的一底切；設置於該基板上的一半導體層且包含設置於該底切上方的一光波導；設置於該半導體層上的一金屬間介電層；多個通風孔，其延伸穿過該金屬間介電層和該半導體層以曝光該底切；一互連結構，設置於該金屬間介電層中；及一阻障環，設置於該金屬間介電層中，其中該阻障環圍繞該互連結構。
以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例、或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，這些僅為實例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身且不指明所論述之各種實施例及/或組態之間的關係。
此外，為了便於描述，在本文中可使用空間相對術語，諸如「在……下面」、「在……之下」、「下部」、「在……之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一（多個）元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。裝置可另外定向（旋轉90度或處於其他定向），且本文中所使用之空間相對描述符可類似地加以相應解釋。除非另有明確說明，否則具有相同參考號的各個元素假定具有相同的材料組成物，且具有相同厚度範圍內的厚度。
積體電路(integrated circuit，IC)結構可包括各種保護元件，以防止對此類結構的敏感元件造成實體及/或環境損害。然而，習知保護元件不設計用於包括用於與光纖連接的耦合區域的光學積體電路結構。因此，習知保護元件可能不能完全保護光學積體電路結構。
本揭露涉及積體電路(integrated circuit，IC)結構，包括邊緣耦合保護特徵及形成邊緣耦合保護特徵的方法，特別涉及光學（例如，光子）積體電路結構，其包括阻障環及可選地用以防止污染物擴散的阻障層。
第1A圖至第1F圖係顯示根據本揭露的各種實施例的形成光學積體電路結構的各個階段的垂直橫截面圖。參考第1A圖，初始積體電路結構100I可包括基板102、底部氧化層(bottom oxide layer，BOX) 104、半導體層106、及介電結構112。初始積體電路結構100I可包括特殊應用積體電路(application-specific integrated circuit，ASIC)晶片、類比晶片、感測器晶片、或類似者，且可用以發送及/或接收光訊號。
在一些實施例中，基板102可包括晶體材料，諸如矽或藍寶石。其他基板材料在本揭露的預期範疇內。在一些實施例中，基板102可係絕緣體上半導體(semiconductor-on-insulator，SOI)結構的基板。具體而言，底部氧化層104可形成於基板102上，半導體層106可形成於底部氧化層104上，且頂部氧化層(top oxide layer，TOX) 108可形成於半導體層106上。
半導體層106可包括半導體材料，諸如矽、鍺、及/或化合物半導體，諸如矽鍺、碳化矽、鎵砷、砷化銦、氮化鎵、或磷化銦。其他半導體材料在本揭露的預期範疇內。在一些實施例中，半導體層106可包括氧化物半導體材料。在各種實施例中，半導體層106可採用平面基板形式、具有多個鰭片的基板、奈米線、或一般技藝人士已知的其他形式。根據設計要求，半導體層106可包括P型或N型材料，且可在其中具有摻雜區。摻雜區可包括於半導體層106中形成的裝置109中。
舉例而言，半導體層106可包括多種裝置109，其可包括主動組件、被動組件、或其組合。在一些實施例中，裝置109可包括積體電路裝置，舉例而言，電晶體、電容器、電阻器、二極體、光電二極體、熔絲裝置、或其他類似裝置。在一些實施例中，裝置109可包括發光及/或光偵測裝置。舉例而言，裝置109可包括發光二極體、雷射、光感測器、光調變器、光耦合器、或類似者、或其組合。
在一些實施例中，底部氧化層104及/或頂部氧化層 108可包括介電材料，諸如二氧化矽(SiO2)、碳化矽(SiC)、氮化碳(CN)、氮化矽(SiN)、氮化矽(SiN)、或類似物。其他介電材料在預期的揭示範疇內。在各種實施例中，底部氧化層104可由具有高光傳播效率的材料形成，諸如二氧化矽或類似者。如下文詳細討論的，可在底部氧化層104上形成波導。在一些實施例中，頂部氧化層 108可設置於半導體層106中形成的裝置109的主動區之間。
介電結構112可設置於半導體層106及/或頂部氧化層 108上。在一些實施例中，介電結構112包括介電材料，諸如氧化矽、氧氮化矽、氮化矽、低介電常數（低k）材料、或其組合物。其他介電材料在預期的揭示範疇內。介電結構112可係單層或多層介電結構。舉例而言，如第1A圖中所示，介電結構112可包括多個介電層，諸如金屬間介電(inter-metal dielectric，IMD)層112A~112H。然而，儘管在第1A圖中顯示介電結構112包括8個介電層，但本揭露的各種實施例不限於任何特定數目的介電層。介電結構112中可包括更多或更少的介電層。
介電結構112可藉由任何適合的沉積製程形成。本文中，「適合的沉積製程」可包括化學氣相沉積(chemical vapor deposition，CVD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、原子層沉積(atomic layer deposition，ALD)製程、高密度電漿CVD (high density plasma CVD，HDPCVD)製程、金屬有機CVD (metalorganic CVD，MOCVD)製程、電漿增強CVD (plasma enhanced CVD，PECVD)製程、濺射製程、雷射剝離、或類似者。
互連結構114及阻障環120可設置於介電結構112內。在一些實施例中，參考第1F圖、第1G圖、第3A圖及第3B圖，互連結構114及阻障環120可設置於介電結構112的耦合區域CR之外。具體而言，阻障環120可完全或部分圍繞互連結構114，且可不延伸至耦合區域CR。舉例而言，阻障環120可完全圍繞互連結構114，且可在耦合區域CR周圍繞線，如下面關於第1F圖詳細討論的。
阻障環120可用以防止污染物（諸如水、離子、及/或蝕刻副產物）擴散至互連結構114中及造成諸如裂紋或錯位的損壞。舉例而言，阻障環120可具有至少10微米(µm)的厚度，諸如自約10至約50 µm、或自約11至約25 nm範圍內的厚度。
互連結構114可用以電互連半導體層106的裝置109。舉例而言，互連結構114可電接觸裝置109的閘電極、源電極、及/或汲電極。
互連結構114及阻障環120可包括設置於介電結構112中的金屬特徵116。金屬特徵116可係多種導電結構及/或薄膜中之任意者，諸如導電線116L、觸點116C、及/或通孔結構116V。
金屬特徵116可由任何適合的金屬形成，諸如鎢(W)、銅(Cu)、銅合金、鋁(Al)、鋁合金、其組合物、或類似物。其他金屬材料在預期的揭示範疇內。在一些實施例中，阻障層（未顯示）可設置於金屬特徵116與介電結構112的介電層之間，以防止金屬特徵116的材料遷移至半導體層106。舉例而言，阻障層可包括Ta、TaN、Ti、TiN、CoW、或其組合物。其他阻障層材料在預期的揭示範疇內。
在一些實施例中，金屬特徵116可藉由雙重鑲嵌製程或多個單鑲嵌製程形成。單鑲嵌製程通常在每一鑲嵌階段用金屬（例如，銅）形成且填充單個特徵。雙重鑲嵌製程通常形成且用金屬一次填充兩個特徵，例如，溝槽及重疊貫穿孔兩者均可使用雙重鑲嵌製程用單個銅沉積填充。在替代實施例中，金屬特徵116及阻障環120可藉由電鍍製程形成。
舉例而言，鑲嵌製程可包括圖案化介電層以形成開口，諸如溝槽及/或貫穿孔（例如，通路孔）。可執行沉積製程以在開口中沉積導電金屬（例如，銅）。接著可執行平坦化製程，諸如化學機械平坦化(chemical-mechanical planarization，CMP)，以移除設置於介電層頂部上的多餘銅（例如，覆蓋層）。
具體而言，可在形成IMD層112A~112H中之各者時執行圖案化、金屬沉積、及平坦化製程，以便在IMD層112A~112H中之各者內形成互連結構114及阻障環120。舉例而言，IMD層112A可經沉積且圖案化以形成開口。接著可執行沉積製程以填充IMD層112A中的開口。接著可執行平坦化製程以移除覆蓋層且在IMD層112A中形成互連結構114及阻障環120的相應金屬特徵116。可重複這些製程步驟以形成IMD層112B~112H及設置於其中的相應金屬特徵116，從而完成互連結構114及阻障環120。
平坦化層122可設置於介電結構112上。平坦化層122可由介電材料形成，諸如氧化矽、氮化矽等。其他介電材料在預期揭示範疇內。在一些實施例中，介電封裝(dielectric encapsulation，DE)層（未顯示）可設置於半導體層106及介電結構112周圍。在一些實施例中，介電封裝層可包括模塑化合物。模塑化合物可包括樹脂及填料。在替代實施例中，介電封裝層可包括氧化矽、氮化矽、或其組合物。介電封裝層可藉由旋塗、層壓、沉積或類似者形成。
參考第1B圖，可在平坦化層122上形成經圖案化光阻劑層124。光阻劑層124可藉由在平坦化層122上塗佈光阻劑材料（例如，旋裝塗佈）、軟烘烤、遮罩對準、曝光、曝光後烘烤、顯影光阻劑、沖洗、乾燥（例如，硬烘烤）、及/或其他適用製程來形成。
接著可使用光阻劑層124作為遮罩執行第一蝕刻製程，以在介電結構112中形成複數個通風孔132及光纖腔136。在一些實施例中，可在DE層中形成複數個通風孔132及光纖腔。第一蝕刻製程可係非等向性乾式蝕刻製程，諸如反應離子蝕刻製程（例如，電漿蝕刻），其用以垂直蝕刻平坦化層122、介電結構112、及底部氧化層104。複數個通風孔132可曝光基板102的通風區域102V，且光纖腔136可曝露基板102的邊緣區域102E。
參考第1C圖，可執行第二蝕刻製程以蝕刻基板102的通風區域102V及邊緣區域102E。第二蝕刻製程可係各向同性濕式蝕刻製程（例如，酸蝕刻製程），其在基板102中形成底切134，其在複數個通風孔132及光纖腔136之下且與之相鄰。
在第二蝕刻製程之後，可藉由灰化或類似者的方法移除光阻劑層124。半導體層106、底部氧化層104及/或頂部氧化層 108的部分可在複數個通風孔132之間延伸，且可懸浮於底切134之上以形成波導區域150。具體而言，底切134中存在的空氣可提供足以將光限制於波導區域150中的折射率差。
參考第1D圖，蝕刻遮罩125可設置於平坦化層122上。具體而言，蝕刻遮罩125的開口可與光纖腔136對準。可經由蝕刻遮罩125執行第三蝕刻製程，以在基板102中光纖腔136之下形成光纖槽138。第三蝕刻製程可係各向同性或非等向性乾式蝕刻製程，諸如反應離子蝕刻製程（例如，電漿蝕刻）。在一些實施例中，光纖槽138可係形成於基板102中的V形或U形溝槽，這取決於蝕刻遮罩125中開口的形狀。舉例而言，參考第1D圖，沿正交於第1A圖至第1C圖的視圖平面的平面觀察的光纖槽138的垂直橫截面圖示V形光纖槽138。在第三蝕刻製程完成之後，可移除蝕刻遮罩125以形成光學積體電路結構100。
底切134可具有在垂直於基板102平面的垂直方向上自底切134底部至底部氧化層104的深度，範圍自約30至約70 µm，諸如自約40至約60 µm，或自約45至約55 µm。儘管可使用更深或更淺的底切134尺寸。光纖槽138可具有在垂直於基板102平面的垂直方向上自光纖槽138的底部至底部氧化層104的深度，範圍自約60至約100 µm，諸如自約75至約95 µm，或自約70至約90 µm。儘管可使用更深或更淺的光纖槽138尺寸。
參考第1E圖，可選阻障層140可添加至積體電路結構100。具體而言，阻障層140可設置於複數個通風孔132中之各者的通風孔側壁表面132A、底切頂表面134A、底切底表面134B、底切側表面134C、光纖腔側壁表面136A、及/或光纖槽底表面138A、及光纖槽側表面138B上方的複數個通風孔132中之一或多者中（例如，覆蓋其內表面/側壁）。具體而言，阻障層140可覆蓋複數個通風孔132、底切134、光纖腔136、及光纖槽138的內表面。阻障層140可具有至少50 nm的厚度，諸如範圍自約50至約250 nm的厚度，諸如自約50 nm至約100 nm、或約50 nm，儘管可使用更厚或更薄的阻障層140。
阻障層140可藉由使用任何適合的沉積方法沉積阻障材料形成，諸如化學氣相沉積(chemical vapor deposition，CVD)製程、高密度電漿化學氣相沉積 (high density plasma CVD，HDPCVD)製程、原子層沉積(atomic layer deposition，ALD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、另一適用製程、或其組合。阻障層140可用以防止可經由複數個通風孔132、底切134、光纖腔136及/或光纖槽138進入的污染物（諸如水、離子、及/或蝕刻副產物）擴散至介電結構112、底部氧化層104、及/或基板102中且造成諸如裂紋或錯位的損壞。舉例而言，阻障層140可由介電阻障材料形成，諸如聚醯亞胺、氮化矽、氧氮化矽、或類似物。在一些實施例中，可使用諸如化學機械研磨(chemical-mechanical polishing，CMP)的製程來平坦化積體電路結構100，以移除沉積於平坦化層122上的任何阻障材料。
第1F圖係第1E圖的積體電路結構100的簡化俯視圖，第1G圖顯示第1F圖的積體電路結構100的耦合區域CR的放大版本。參考第1F圖及第1G圖，積體電路結構100的耦合區域CR可包括配置於波導區域150的相對側上的四個通風孔132。然而，本揭露不限於任何特定數目的通風孔132。在其他實施例中，可在波導區域150的相對側上形成更多或更少的通風孔132。
複數個通風孔132中之各者可具有在第一水平方向hd1上取得的長度VL，範圍自約20至約40 µm，諸如約25至約35 µm、或約30 µm，儘管複數個通風孔132可具有更長或更短的通風孔長度。複數個通風孔132中之各者可具有在第二水平方向hd2上取得的寬度VW，範圍自約10至約30 µm，諸如約15至約25 µm、或約20 µm，儘管複數個通風孔132中之各者可具有更寬或更窄的通風孔寬度。在第一水平方向hd1或第二水平方向hd2上相鄰複數個通風孔132之間取得的通風孔至通風孔距離VV可在約5至約20 µm的範圍內，諸如自約8至約17 µm，或自約10至約15 µm。儘管複數個通風孔132可在第一水平方向hd1、第二水平方向hd2或兩者中間隔得更近或更遠。在光纖槽138與相鄰於其的複數個通風孔132之間在第一水平方向hd1上取得的通風孔至槽的距離VS可在約5至約20 µm的範圍內，諸如自約8至約17 µm，或自約10至約15 µm，儘管可使用更大或更小的通風孔至槽距離VS。
底切134可以距離LU在複數個通風孔132之外側向延伸並底切底部氧化層104，距離LU大於14 µm，諸如範圍自約14至約22 µm、自約15至約20 µm、或自約16至約17 µm的距離。光纖槽138可在第二水平方向hd2上以距離SU底切底部氧化層104，距離SU範圍自約30至約40 µm、自約35至約45 µm、或自約38至約42 µm，儘管可使用更大或更小的距離。
波導區域150中的半導體層106的一部分可形成波導152。波導152可係設置於底部氧化層104與頂部氧化層 108之間的突出物、通道、或鰭片。波導152可藉由使用任何適合的沉積及/或蝕刻方法沉積及/或蝕刻設置於底部氧化層104上的矽來形成。
阻障環120可完全圍繞互連結構114，但可在耦合區域CR周邊繞線。阻障環120的凹陷部分120RP可在耦合區域CR周邊周圍繞線，以便將耦合區域CR與互連結構114分離開。然而，阻障環120可具有任何適合的形狀，且不限於第1F圖中所示的組態。以這種方式，裝置109及互連結構114可由阻障環120保護，以防可經由複數個通風孔132、光纖腔136、及光纖槽138進入的任何潛在污染物。阻障環120有效地在裝置109及互連結構114周圍提供保護阻障，以防止曝光於經由耦合區域CR侵入的元素。在第1F圖中所示的實施例中，額外保護阻障層140可形成於複數個通風孔132、光纖腔136、及光纖槽138的任何及/或全部的側壁上，且可提供額外保護層，以防止可經由複數個通風孔132、光纖腔136、及光纖槽138的任何及/或全部進入的污染物之侵入，以防止損壞裝置109及/或互連結構114。
第2圖係顯示第1E圖的積體電路結構100連接至光纖160時的垂直橫截面圖。如第2圖中所示，光纖160可包括具有不同折射率的包層162及纖芯164。光纖160可位於光纖槽138中，使得纖芯164與波導152對準。在一些實施例中，光纖160可用黏合劑（未顯示）固定至光纖槽138。
第3A圖至第3C圖係根據本揭露的替代實施例的分別顯示積體電路結構100A、100B、100C的簡化俯視圖。積體電路結構100A、100B、100C可類似於第1E圖的積體電路結構100。因此，將僅詳細討論其間的差異。
參考第3A圖，積體電路結構100A可包括凹陷部分120RP的阻障環120。然而，與第1F圖中所示的實施例相反，阻障層140可不包括於複數個通風孔132、光纖腔136、及光纖槽138中。在第3A圖中所示的實施例中，裝置109及/或互連結構114仍可藉由阻障環120保護，防止污染物經由複數個通風孔132、光纖腔136、及/或光纖槽138進入，阻障環120可將裝置109及/或互連結構114與複數個通風孔132、光纖腔136、及/或光纖槽138分離開。
參考第3B圖，積體電路結構100B可包括形成於複數個通風孔132、光纖腔136、及光纖槽138中之各者中的阻障環120B及阻障層140。阻障環120B可部分圍繞裝置109及互連結構114。阻障環120B可接觸設置於光纖腔136的側壁上的阻障層140。舉例而言，阻障環120B可接觸阻障層140的覆蓋光纖腔136的相對側的部分。在第3B圖中所示的實施例中，可藉由阻障環120B保護裝置109及/或互連結構114不受經由光纖腔136及/或光纖槽138進入的污染物的影響，阻障環120B與形成於光纖腔136中的阻障層140耦合，以形成將裝置109及/或互連結構114與可經由光纖腔136及/或光纖槽138進入的任何污染物隔離的連續周邊。此外，形成於複數個通風孔132中的阻障層140可將裝置109及/或互連結構114與可經由複數個通風孔132進入的任何污染物隔離。
參考第3C圖，積體電路結構100C可包括阻障環120C及阻障層140A。阻障環120C可圍繞裝置109及互連結構114，但可不包括在耦合區域CR周圍繞線的凹陷部分（即，120RP）。阻障層140A可設置於光纖腔136、光纖槽138、複數個通風孔132、及底切134中。在第3C圖中所示的實施例中，可藉由阻障環120保護裝置109及/或互連結構114，防止污染物經由複數個通風孔132、光纖腔136、及/或光纖槽138進入，阻障環120可將裝置109及/或互連結構114與複數個通風孔132、光纖腔136、及/或光纖槽138分離開。此外，形成於複數個通風孔132、光纖腔136及光纖槽138中的阻障層140A可進一步將裝置109及/或互連結構114與可經由複數個通風孔132、光纖腔136及光纖槽138中之任意者進入的任何污染物隔離。
第4圖係顯示根據本揭露的各種實施例的形成如第1A圖至第2圖中所示的積體電路結構100的方法的流程圖。參考第1A圖至第2圖及第4圖，在步驟400中，可形成積體電路結構100。舉例而言，半導體層106可形成於基板102的底部氧化層104上。半導體層106可經圖案化及/或佈植雜質以形成裝置109。頂部氧化層 108隨後可形成於半導體層106上。接著可在半導體層106上方形成介電結構112以完成積體電路結構100。舉例而言，介電結構112、互連結構114、及阻障環120可藉由使用例如單鑲嵌製程或雙重鑲嵌製程沉積IMD層112A~112E及金屬特徵116來形成。介電結構112的一部分可指定為耦合區域CR。如上文第1F圖及第3A圖至第3C圖中所述，阻障環120可形成為不通過及/或將耦合區域CR與裝置109及互連結構114隔離。接著可在介電結構112上形成平坦化層122。
在步驟402中，乾式蝕刻製程可用於形成複數個通風孔132及光纖腔136。具體而言，經圖案化光阻劑層124可形成於平坦化層122上，且複數個通風孔132及光纖腔136可藉由乾式蝕刻平坦化層122、介電結構112、頂部氧化層 108、及/或底部氧化層104來形成，以曝光基板102。
在步驟404中，可執行濕式蝕刻製程以形成底切134。具體而言，濕式蝕刻製程可用於垂直及水平蝕刻基板102。具體而言，側向蝕刻可導致底切134在底部氧化層104之下、複數個通風孔132及光纖腔136的周邊之外側向延伸。
在步驟406中，可執行乾式蝕刻製程以形成光纖槽138。具體而言，蝕刻遮罩125可設置於平坦化層122上，且基板102可經由蝕刻遮罩125中的開口經乾式蝕刻，以形成光纖槽138。
在步驟408中，阻障層140可選擇性地形成於複數個通風孔132、底切134、光纖腔136、及/或光纖槽138中。具體而言，可藉由使用任何適合的沉積方法沉積介電材料來形成阻障層140。
在步驟410中，可切割基板102以將積體電路結構100與基板102上形成的其他積體電路結構分離開。具體而言，在劃分製程期間可劃分基板102並沿著基板102的劃分線切割。
在步驟412中，該方法可選擇性地包括將光纖160連接至積體電路結構100。具體而言，光纖160可插入光纖槽138中，使得光纖160的纖芯164可與波導152對準。光纖160可使用黏合劑固定至光纖槽138。
各種實施例提供一種光學積體電路(integrated circuit，IC)結構，其包含：基板102，其包含形成於基板102的上表面且自基板102的邊緣延伸的光纖槽138，及形成於上表面且自光纖槽138延伸的底切134；設置於基板上的半導體層106；設置於半導體層106上的介電結構112；設置於介電結構112中的互連結構114；複數個通風孔132，其延伸穿過介電結構112的耦合區域CR，其中複數個通風孔132各個曝光底切；光纖腔136，其延伸穿過耦合區域CR且曝光光纖槽138；及設置於介電結構112中的阻障環120，其中阻障環120圍繞互連結構114且在耦合區域CR周邊繞線。底切134可包括底切頂表面134A、底切底表面134B、及底切側表面134C。光纖槽138可包括光纖槽側壁表面138A及光纖槽底表面138B。複數個通風孔132可各個包含通風孔側壁表面132A。光纖腔136可包含光纖腔底表面136A及光纖腔側壁表面136A。
在光學積體電路結構100的一實施例中，阻障環120可設置成將互連結構114與複數個通風孔132及光纖槽138分離開。阻障環120可用以防止污染物擴散至互連結構114中。
在光學積體電路結構100的各種實施例中，阻障環120可由金屬形成，諸如銅或銅合金。阻障環120可具有至少10微米的厚度。基板102可包括設置於底切134上方的光波導150。光波導150可在複數個通風孔132之間延伸至光纖槽138。在其他實施例中，光學積體電路結構100可進一步包括設置於複數個通風孔132中之各者的通風孔側壁表面132A、底切頂表面134A、底切底表面134B、底切側表面134C、光纖腔側壁表面136A、光纖槽底表面138A及光纖槽側壁表面138B上的阻障層140。阻障層140可由介電阻障層材料形成，且可具有至少10微米的最小厚度。
各種實施例提供一種光學積體電路(integrated circuit，IC)結構100，其包含：基板102，包含形成於基板102的上表面中且自基板102的邊緣延伸的光纖槽138，及形成於上表面且自光纖槽138延伸的底切134，其中底切134包含底切頂表面134A、底切底表面134B、及底切側表面134C，而光纖槽138包含光纖槽底表面138A及光纖槽側壁表面138B；設置於基板102上的半導體層106；設置於半導體層106上的介電結構112；設置於介電結構112中的互連結構114；複數個通風孔132，其延伸穿過介電結構112的耦合區域CR，其中複數個通風孔132各個曝光底切134且包含通風孔側壁表面132A；光纖腔136，其延伸穿過耦合區域CR且曝光光纖槽138，其中光纖腔136包含光纖腔側壁表面136A；及設置於複數個通風孔132的通風孔側壁表面132A、底切頂表面134A、底切底表面134B、及底切側表面134C、光纖腔側壁表面136A、光纖槽底表面138A、及光纖槽側壁表面138B上的阻障層140。
在光學積體電路結構100的各種實施例中，阻障層140可覆蓋複數個通風孔132、底切134、光纖腔136、及光纖槽138的內表面。在其他實施例中，阻障材料可包括介電材料。阻障層140可具有至少50奈米的厚度。在光學積體電路結構100的另一實施例中，基板102可包括設置於底切134上方且可在複數個通風孔132之間延伸至光纖槽138的光波導150。在光學積體電路結構100的另一實施例中，光學積體電路結構100可包括設置於介電結構112中的阻障環120，其中阻障環120圍繞互連結構114且在光纖腔136的相對側上接觸阻障層140。在光學積體電路結構100的另一實施例中，阻障環120可由金屬形成。在光學積體電路結構100的另一實施例中，阻障環120及互連結構114可由銅或銅合金形成。
各種實施例提供一種形成光學積體電路(integrated circuit，IC)結構100的方法，該方法包括以下步驟：在設置於基板102上的半導體層106上形成包含互連結構114及阻障環120的介電結構112；執行第一蝕刻製程以在介電結構112的耦合區域CR中形成複數個通風孔132及光纖腔136，以曝光基板102的部分；執行第二蝕刻製程以蝕刻基板102且在複數個通風孔132及光纖腔136之下形成底切134；及執行第三蝕刻製程以蝕刻基板102且在光纖腔136之下形成光纖槽138。阻障環120圍繞互連結構114，且設置於耦合區域CR與互連結構114之間。
在各種實施例中，第一蝕刻製程可包括乾式蝕刻製程，第二蝕刻製程可包括濕式蝕刻製程，且第三蝕刻製程可包括乾式蝕刻製程。在其他實施例中，該方法可包括在複數個通風孔132中之各者的通風孔側壁表面132A、底切頂表面134A、底切底表面134B、底切側表面134C、光纖腔側壁表面136A、光纖槽底表面138A、及光纖槽側壁表面138B上形成阻障層140。阻障層140可包括阻障層材料，用以防止污染物經由其擴散，且阻障環120可自形成於耦合區域的相對側上的阻障層140延伸。
本文揭示的各種實施例提供一種結構，該結構允許光學積體電路結構100與光纖160耦合，同時保護裝置109及互連結構114免受可經由複數個通風孔132、底切134、光纖腔136、及光纖槽138進入的潛在污染物的影響。各種實施例可實施阻障環120、120B，其將裝置109及互連結構114與複數個通風孔132、底切134、光纖腔136、及光纖槽138隔離。在一些實施例中，可在複數個通風孔132、底切134、光纖腔136、及光纖槽138內形成額外阻障層140，以進一步隔離裝置109及互連結構114，且保護裝置109及互連結構114免受污染物的影響。
根據本揭露的部分實施例，一種光學積體電路結構，其包含基板，包含形成於基板的上表面且自基板的邊緣延伸的光纖槽，及形成於上表面且自光纖槽延伸的底切；設置於基板上的半導體層；設置於半導體層上的介電結構；設置於介電結構中的互連結構；複數個通風孔，其延伸穿過介電結構的耦合區域，其中通風孔各個曝光底切；光纖腔，其延伸穿過介電結 構的耦合區域且曝光光纖槽；及設置於介電結構中的阻障環，其中阻障環圍繞互連結構且在耦合區域的周邊繞線。
在部分實施例中，其中阻障環將互連結構與通風孔及光纖槽分離開，且阻障環用以防止污染物擴散至互連結構中。
在部分實施例中，其中阻障環包含金屬。
在部分實施例中，其中阻障環及互連結構包含銅或銅合金。
在部分實施例中，其中阻障環具有至少10微米之厚度。
在部分實施例中，其中基板包含設置於底切上方的光波導，光波導在通風孔之間延伸至光纖槽。
在部分實施例中，其進一步包含設置於以下各者上的阻障層：通風孔中之各者的多個通風孔側壁表面；底切頂表面、底切底表面、及底切側表面；光纖腔側壁表面；及光纖槽底表面及光纖槽側壁表面，其中阻障層包含阻障層材料。
在部分實施例中，其中阻障層材料包含介電材料。
在部分實施例中，其中阻障層具有至少10微米之厚度。
根據本揭露的部分實施例，一種光學積體電路結構，其包含基板，包含形成於基板的上表面中且自基板的邊緣延伸的光纖槽，及形成於上表面中且自光纖槽延伸的底切，其中底切包含底切頂表面、底切底表面、及底切側表面，且光纖槽包含光纖槽底表面及光纖槽側壁表面；設置於基板上的半導體層；設置於半導體層上的介電結構；設置於介電結構中的互連結構；複數個通風孔，其延伸穿過介電結構的耦合區域，其中通風孔各個曝光底切且包含多個通風孔側壁表面；光纖腔，其延伸穿過介電結構的耦合區域且曝光光纖槽，其中光纖腔包含光纖腔側壁表面；及阻障層，設置於通風孔的通風孔側壁表面、底切頂表面、底切底表面、底切側表面、光纖腔側壁表面、光纖槽底表面及光纖槽側壁表面上。
在部分實施例中，其中阻障層覆蓋通風孔、底切、光纖腔、及光纖槽的多個內表面。
在部分實施例中，其中阻障材料包含介電材料。
在部分實施例中，其中阻障層具有至少50奈米之厚度。
在部分實施例中，其中基板包含光波導，光波導設置於底切上方且在通風孔之間延伸至光纖槽。
在部分實施例中，其進一步包含設置於介電結構中的阻障環，其中阻障環圍繞互連結構且在光纖腔的相對側上接觸阻障層。
在部分實施例中，其中阻障環包含金屬。
在部分實施例中，其中阻障環及互連結構包含銅或銅合金。
根據本揭露的部分實施例，一種形成光學積體電路結構的方法，其包含以下步驟在設置於基板上的半導體層上形成包含互連結構及阻障環的介電結構；執行第一蝕刻製程，以在介電結構的耦合區域中形成複數個通風孔及光纖腔，從而曝光基板的多個部分；執行第二蝕刻製程以蝕刻基板且在通風孔及光纖腔之下形成底切；及執行第三蝕刻製程以蝕刻基板且在光纖腔之下形成光纖槽，其中阻障環圍繞互連結構且設置於耦合區域與互連結構之間。
在部分實施例中，其中第一蝕刻製程包含乾式蝕刻製程；第二蝕刻製程包含濕式蝕刻製程；且第三蝕刻製程包含乾式蝕刻製程。
在部分實施例中，其進一步包含以下步驟：在通風孔的多個通風孔側壁表面、底切頂表面、底切底表面、底切側表面、光纖腔側壁表面、光纖槽底表面、及光纖槽側壁表面上形成阻障層，其中阻障層包含阻障層材料，用以防止污染物經由阻障層擴散，其中阻障環自形成於耦合區域的相對側上的阻障層延伸。
前述內容概述若干實施例的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造且不偏離本揭露的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭露的精神及範疇。
100:積體電路結構100A~100C:積體電路結構100I:初始積體電路結構102:基板102E:邊緣區域102V:通風區域104:底部氧化層106:半導體層108:頂部氧化層109:裝置112:介電結構112A~112H:金屬間介電層/IMD層114:互連結構116:金屬特徵116C:觸點116L:導電線116V:通孔結構120:阻障環120B:阻障環120C:阻障環120RP:凹陷部分122:平坦化層124:光阻劑層125:蝕刻遮罩132:通風孔132A:通風側壁表面134:底切134A:底切頂表面134B:底切底表面134C:底切側表面136:光纖腔136A:光纖腔底表面138:光纖槽140:阻障層140A:阻障層150:光波導152:波導160:光纖162:包層164:纖芯CR:耦合區域hd1:第一水平方向hd2:第二水平方向LU:距離SU:距離VL:長度VS:距離VW:寬度
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。第1A圖係圖示根據本揭露各種實施例的光學積體電路(integrated circuit，IC)結構的垂直橫截面圖。第1B圖係圖示根據本揭露的各種實施例的形成通風孔及光纖腔之後的光學積體電路(integrated circuit，IC)結構的垂直橫截面圖。第1C圖係根據本揭露的各種實施例的形成底切區域之後的光學積體電路(integrated circuit，IC)結構的垂直橫截面圖。第1D圖係圖示根據本揭露的各種實施例的形成光纖槽之後的光學積體電路(integrated circuit，IC)結構的垂直截面圖。第1E圖係圖示根據本揭露的各種實施例的形成阻障層之後的光學積體電路(integrated circuit，IC)結構的垂直橫截面圖。第1F圖係根據本揭露的各種實施例的形成通風孔及光纖腔之後的光學積體電路(integrated circuit，IC)結構的俯視圖。第1G圖係根據本揭露的各種實施例的通風孔及光纖腔放大區域的俯視圖。第2圖係根據本揭露的各種實施例的連接至光纖的光學積體電路結構的垂直橫截面圖。第3A圖至第3C圖係根據本揭露替代實施例的積體電路結構的簡化俯視圖。第4圖係顯示根據本揭露的各種實施例的形成第1A圖至第1G圖及第2圖中所示積體電路結構的方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)無
100:積體電路結構 102:基板 104:底部氧化層 122:平坦化層 132:通風孔 134:底切 138:光纖槽 140:阻障層 160:光纖 162:包層 164:纖芯

Claims (10)

  1. 一種光學積體電路結構，其包含：一基板，包含形成於該基板的一上表面且自該基板的一邊緣延伸的一光纖槽，及形成於該上表面且自該光纖槽延伸的一底切；設置於該基板上的一半導體層；設置於該半導體層上的一介電結構；設置於該介電結構中的一互連結構；複數個通風孔，其延伸穿過該介電結構的一耦合區域，其中該些通風孔各個曝光該底切；一光纖腔，其延伸穿過該介電結構的該耦合區域且曝光該光纖槽；及設置於該介電結構中的一阻障環，其中該阻障環圍繞該互連結構且在該耦合區域的一周邊繞線。
  2. 如請求項1所述之積體電路結構，其中該阻障環將該互連結構與該些通風孔及該光纖槽分離開，且該阻障環用以防止污染物擴散至該互連結構中。
  3. 如請求項1所述之積體電路結構，其中該阻障環包含一金屬。
  4. 如請求項1所述之積體電路結構，其中該基板包含設置於該底切上方的一光波導，該光波導在該些通風孔之間延伸至該光纖槽。
  5. 一種光學積體電路結構，其包含：一基板，包含形成於該基板的一上表面中且自該基板的一邊緣延伸的一光纖槽，及形成於該上表面中且自該光纖槽延伸的一底切，其中該底切包含一底切頂表面、一底切底表面、及一底切側表面，且該光纖槽包含一光纖槽底表面及一光纖槽側壁表面；設置於該基板上的一半導體層；設置於該半導體層上的一介電結構；設置於該介電結構中的一互連結構；複數個通風孔，其延伸穿過該介電結構的一耦合區域，其中該些通風孔各個曝光該底切且包含多個通風孔側壁表面；一光纖腔，其延伸穿過該介電結構的該耦合區域且曝光該光纖槽，其中該光纖腔包含一光纖腔側壁表面；及一阻障層，設置於該些通風孔的該些通風孔側壁表面、該底切頂表面、該底切底表面、該底切側表面、該光纖腔側壁表面、該光纖槽底表面及該光纖槽側壁表面上。
  6. 如請求項5所述之積體電路結構，其中該阻障層覆蓋該些通風孔、該底切、該光纖腔、及該光纖槽的多個內表面。
  7. 一種形成一光學積體電路結構的方法，其包含以下步驟：在設置於一基板上的一半導體層上形成包含一互連結構及一阻障環的一介電結構；執行一第一蝕刻製程，以在該介電結構的一耦合區域中形成複數個通風孔及一光纖腔，從而曝光該基板的多個部分；執行一第二蝕刻製程以蝕刻該基板且在該些通風孔及該光纖腔之下形成一底切；及執行一第三蝕刻製程以蝕刻該基板且在該光纖腔之下形成一光纖槽，其中該阻障環圍繞該互連結構且設置於該耦合區域與該互連結構之間。
  8. 一種光學積體電路結構，其包含：一基板，包含形成於該基板的一上表面中且自該基板的一邊緣延伸的一光纖槽，及形成於該上表面中且自該光纖槽延伸的一底切；設置於該基板上的一底部氧化層；設置於該底部氧化層上的一半導體層；多個通風孔，其延伸穿過該半導體層和該底部氧化層以曝光該底切；及一阻障層，設置於該些通風孔、該底切，和該光纖槽的表面。
  9. 一種光學積體電路結構，其包含：一基板，包含形成於該基板的一上表面中且自該基板的一邊緣延伸的一光纖槽，及形成於該上表面中且自該光纖槽延伸的一底切；設置於該基板上的一半導體層；設置於該半導體層上的一介電結構；多個通風孔，其延伸穿過該介電結構的一耦合區域並曝光該底切；及一介電材料，設置於該些通風孔、該底切，和該光纖槽的表面。
  10. 一種光學積體電路結構，其包含：一基板，包含形成於該基板的一上表面中且自該基板的一邊緣延伸的一光纖槽，及形成於該上表面中且自該光纖槽延伸的一底切；設置於該基板上的一半導體層且包含設置於該底切上方的一光波導；設置於該半導體層上的一金屬間介電層；多個通風孔，其延伸穿過該金屬間介電層和該半導體層以曝光該底切；一互連結構，設置於該金屬間介電層中；及一阻障環，設置於該金屬間介電層中，其中該阻障環圍繞該互連結構。
TW111109260A 2021-08-30 2022-03-14 光學積體電路結構及其形成方法 TWI905399B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,789 US11940659B2 (en) 2021-08-30 2021-08-30 Optical integrated circuit structure including edge coupling protective features and methods of forming same
US17/460,789 2021-08-30

Publications (2)

Publication Number Publication Date
TW202310156A TW202310156A (zh) 2023-03-01
TWI905399B true TWI905399B (zh) 2025-11-21

Family

ID=84694714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109260A TWI905399B (zh) 2021-08-30 2022-03-14 光學積體電路結構及其形成方法

Country Status (3)

Country Link
US (3) US11940659B2 (zh)
CN (1) CN115528005A (zh)
TW (1) TWI905399B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940659B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company Limited Optical integrated circuit structure including edge coupling protective features and methods of forming same
US12529854B2 (en) * 2021-11-30 2026-01-20 Intel Corporation Keep-out zone (KOZ) barriers to prevent epoxy flow into v-groove zone on photonics die
FI20235261A1 (en) * 2023-03-06 2024-09-07 Nokia Solutions & Networks Oy MOISTURE BARRIER FOR AN OPTICAL COUPLER

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787214A (en) * 1995-05-06 1998-07-28 Bookham Technology Ltd. Connection between an integrated optical waveguide and an optical fibre
TW201333567A (zh) * 2012-01-10 2013-08-16 Invensas Corp 用於光學及其他應用之使用單晶矽及／或其他材料所形成之結構
US9874690B2 (en) * 2013-10-04 2018-01-23 Globalfoundries Inc. Integrated waveguide structure with perforated chip edge seal
CN110520772A (zh) * 2017-02-23 2019-11-29 埃亚尔实验室公司 用于光纤到光子芯片连接的装置和相关联方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966433A (en) * 1988-03-03 1990-10-30 At&T Bell Laboratories Device including a component in alignment with a substrate-supported waveguide
US8914968B2 (en) * 2009-09-08 2014-12-23 Siklu Communication ltd. Methods for constructing a transition between a laminated PCB and a waveguide including forming a cavity within the laminated PCB for receiving a bare die
US10930628B2 (en) * 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US10262984B1 (en) * 2018-07-05 2019-04-16 Stmicroelectronics S.R.L. Optical integrated circuit systems, devices, and methods of fabrication
US10770412B2 (en) * 2018-08-23 2020-09-08 Globalfoundries Inc. Guard ring for photonic integrated circuit die
FR3094502A1 (fr) * 2019-03-25 2020-10-02 Stmicroelectronics (Crolles 2) Sas Puce de circuit intégré photonique
EP3961260A4 (en) * 2019-04-25 2022-05-25 Panasonic Intellectual Property Management Co., Ltd. OPTICAL DEVICE, OPTICAL DETECTION SYSTEM AND METHOD OF MANUFACTURE THEREOF
US11543606B2 (en) * 2021-03-09 2023-01-03 Globalfoundries U.S. Inc. Photonics chips with an edge coupler and a continuous crackstop
US11809000B2 (en) * 2021-03-19 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated circuit and package structure
US11740418B2 (en) * 2021-03-23 2023-08-29 Globalfoundries U.S. Inc. Barrier structure with passage for waveguide in photonic integrated circuit
US11940659B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company Limited Optical integrated circuit structure including edge coupling protective features and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787214A (en) * 1995-05-06 1998-07-28 Bookham Technology Ltd. Connection between an integrated optical waveguide and an optical fibre
TW201333567A (zh) * 2012-01-10 2013-08-16 Invensas Corp 用於光學及其他應用之使用單晶矽及／或其他材料所形成之結構
US9874690B2 (en) * 2013-10-04 2018-01-23 Globalfoundries Inc. Integrated waveguide structure with perforated chip edge seal
CN110520772A (zh) * 2017-02-23 2019-11-29 埃亚尔实验室公司 用于光纤到光子芯片连接的装置和相关联方法

Also Published As

Publication number Publication date
CN115528005A (zh) 2022-12-27
US11940659B2 (en) 2024-03-26
US20240201458A1 (en) 2024-06-20
US20230069212A1 (en) 2023-03-02
TW202310156A (zh) 2023-03-01
US12353034B2 (en) 2025-07-08
US20250306309A1 (en) 2025-10-02

Similar Documents

Publication Publication Date Title
TWI905399B (zh) 光學積體電路結構及其形成方法
CN113341501B (zh) 集成芯片及其形成方法
TWI884215B (zh) 利用光纖對準構造的後晶片晶圓級扇出型封裝
CN107768305B (zh) 半导体器件及其制造方法
US20210278611A1 (en) Methods of forming a v-groove for a fiber optics cable on an integrated photonics chip
US9910219B2 (en) Semiconductor device and manufacturing method thereof
JP6877261B2 (ja) 半導体装置およびその製造方法
TW201921705A (zh) 半導體裝置及其製造方法
US8207609B2 (en) Optically transparent wires for secure circuits and methods of making same
KR101038807B1 (ko) 이미지센서 및 그 제조방법
US20170287934A1 (en) Semiconductor device and manufacturing method thereof
CN115547814A (zh) 半导体结构及其制造方法、芯片
CN223582989U (zh) 半导体结构
TWI884862B (zh) 封裝結構
TWI901385B (zh) 半導體封裝及其製備方法
US20260040699A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20030020324A (ko) 구리 금속 배선용 비아 퍼스트 듀얼 다마신 프로세스
TW202310435A (zh) 耦合系統
CN120742485A (zh) 光子集成电路及其形成方法
TW202524138A (zh) 光學波導、具有光學波導的半導體裝置及其製造方法
TW202548329A (zh) 半導體裝置及其形成方法
KR20230099211A (ko) 이미지 센서
KR20070035201A (ko) 이미지 센서 제조방법
JP2015192011A (ja) 半導体装置及びその製造方法