TWI904621B - 緻密的無縫矽間隙填充製程 - Google Patents

Abstract

示例性處理方法可包括向半導體處理腔室的處理區域提供含矽前驅物。基板可被容納在處理區域中。該基板可限定基板內的特徵。方法可包括形成該含矽前驅物的電漿流出物。方法可包括在基板上沉積含矽材料。方法可包括向半導體處理腔室的處理區域提供含氫前驅物。方法可包括形成含氫前驅物的電漿流出物。方法可包括用含氫前驅物的電漿流出物自基板內的特徵的側壁蝕刻含矽材料。方法可包括在基板內限定的特徵內緻密化其餘的含矽材料。

Description

緻密的無縫矽間隙填充製程

本申請案主張2023年3月31日提交的題為「緻密的無縫矽間隙填充製程(DENSIFIED SEAM-FREE SILICON GAP FILL PROCESSES)」的美國專利申請案第18/129,285號的權益及優先權，該美國專利申請案據此全文以引用方式併入本文。

本技術係關於半導體處理。更具體而言，本技術係關於沉積及蝕刻材料，以在間隙填充製程中形成緻密的無縫材料。

藉由在基板表面上產生複雜圖案化的材料層的製程使得積體電路成為可能。在基板上產生圖案化的材料需要形成及移除已暴露材料的受控方法。隨著元件大小繼續縮小，材料形成可能會影響後續操作。例如，在間隙填充操作中，可形成或沉積材料來填充形成在半導體基板上的溝槽或其他特徵。由於特徵可特徵在於更高的深寬比及更小的臨界尺寸，此些填充操作可能會受到挑戰。例如，由於沉積可能發生在特徵的頂部處並沿著特徵的側壁，因此持續的沉積可能夾斷包括在特徵內的側壁之間的特徵，且可能在特徵內產生孔洞。此可能會影響元件效能及後續處理操作。

因此，需要能夠用於產生高品質元件及結構之改良的系統及方法。此些及其他需要由本技術來解決。

示例性處理方法可包括向半導體處理腔室的處理區域提供含矽前驅物。基板可被容納在處理區域中。該基板可限定該基板內的特徵。處理區域可至少部分地被限定在面板與基板位於其上的基板支撐件之間。該等方法可包括形成該含矽前驅物的電漿流出物。該等方法可包括在基板上沉積含矽材料。偏壓功率可被施加至基板支撐件上。該等方法可包括向半導體處理腔室的處理區域提供含氫前驅物。該等方法可包括形成該含氫前驅物的電漿流出物。該等方法可包括用含氫前驅物的電漿流出物自基板內的特徵的側壁蝕刻含矽材料。該等方法可包括在基板内限定的特徵內緻密化其餘的含矽材料。

在一些實施例中，基板內的特徵可特徵在於大於或約1：1的深寬比。該特徵可特徵在於跨該特徵之小於或約為100 nm的寬度。在沉積及蝕刻期間，偏壓電源可在小於或約3 MHz的脈衝頻率下以脈衝模式操作。在沉積及蝕刻期間，偏壓電源可以小於或約50%的工作循環操作。在沉積及蝕刻期間，電漿電源可以連續波模式操作，而偏壓電源以脈衝模式操作。含矽前驅物的電漿流出物可自電漿電源以第一功率位準形成。含氫前驅物的電漿流出物可自電漿電源以大於第一功率位準的第二功率位準形成。緻密化可包括將含矽材料的氫含量降低至小於或約30原子%。蝕刻係在無鹵素的情況下執行。該方法可重複第二個循環。基板的溫度可維持在低於或約450°C的溫度下。半導體處理腔室內的壓力可維持在大於或約1托的壓力下。

本技術的一些實施例涵蓋半導體處理方法。該等方法可包括i)形成含矽前驅物的電漿流出物。該等方法可包括ii)在基板上沉積含矽材料。該基板可限定該基板內的特徵。該基板可安置在基板支撐件上。偏壓功率可被施加至基板支撐件上。該等方法可包括iii)形成含氫前驅物的電漿流出物。該等方法可包括iv)用含氫前驅物的電漿流出物自基板內的特徵的側壁蝕刻含矽材料。該等方法可包括重複操作i)至iv)以迭代地填充該特徵。

在一些實施例中，偏壓電源可在小於或約3 MHz的頻率下以脈衝模式操作。偏壓電源可以小於或約25%的工作循環操作。蝕刻可在特徵的基底填充物上方自特徵的側壁上完全移除含矽材料。偏壓電源可在小於或約750 W的電漿功率下操作。該等方法可包括v)在基板內限定的特徵內緻密化其餘的含矽材料。基板的溫度可維持在低於或約350°C的溫度。

本技術的一些實施例涵蓋半導體處理方法。該等方法可包括向半導體處理腔室的處理區域提供含矽前驅物。基板可被容納在處理區域中。該基板可限定該基板內的特徵。處理區域可至少部分地被限定在面板與基板位於其上的基板支撐件之間。該等方法可包括形成該含矽前驅物的電漿流出物。含矽前驅物的電漿流出物可自電漿電源以第一功率位準形成。該等方法可包括在基板上沉積含矽材料。偏壓功率可被施加至基板支撐件上。該等方法可包括向半導體處理腔室的處理區域提供含氫前驅物。該等方法可包括形成該含氫前驅物的電漿流出物。含氫前驅物的電漿流出物可自電漿電源以大於第一功率位準的第二功率位準形成。該等方法可包括用含氫前驅物的電漿流出物自基板內的特徵的側壁蝕刻含矽材料。蝕刻可在特徵的基底填充物上方自特徵的側壁上完全移除含矽材料。該等方法可包括在基板內限定的特徵內緻密化其餘的含矽材料。

在一些實施例中，含矽材料包括非晶矽。

此種技術可提供勝於習知系統及技術的諸多益處。例如，藉由根據本技術的實施例執行依序沉積及蝕刻操作，可限制或控制側壁覆蓋率，此可限制小特徵中的接縫或孔洞形成。另外，藉由在根據本技術實施例的沉積製程之後的蝕刻操作，可減少或消除鹵素殘留物，此可在進一步處理期間增加均勻性。結合下文的描述及附加諸圖更詳細地描述此些及其他實施例連同其許多優勢及特徵。

非晶矽可在半導體元件製造中用於諸多結構及製程，包括作為犧牲材料，例如作為虛設閘極材料，或作為溝槽填充材料。在間隙填充操作中，一些處理可在製程條件下利用電漿增強沉積來增加沉積的方向性，此可允許所沉積的材料更佳地填充基板上的特徵。在一些沉積製程中，所沉積材料可特徵在於相對高的含氫量。所增加的氫量可形成比其他已形成膜緻密性更小的材料。

隨著特徵大小繼續縮減，電漿增強沉積可能面臨窄特徵的挑戰，窄特徵可進一步特徵在於更高的深寬比。例如，由於特徵側壁上的沉積，特徵的擠壓可能更容易發生，在小的特徵大小中，此可能進一步限制流動及沉積進一步進入特徵，且可能在所沉積的材料中產生接縫或孔洞。習知的技術試圖藉由執行間歇性蝕刻操作以自被填充特徵的側壁移除材料來解決接縫或孔洞的形成。然而，習知的蝕刻操作需要許多個循環及/或使用鹵素蝕刻劑自被填充的特徵的側壁上移除材料，以限制接縫或孔洞的形成。鹵素蝕刻劑的摻入可能會留下鹵素殘留物，此可能會干擾進一步的處理操作。

本技術可藉由對所形成的無鹵素膜進行間歇蝕刻來克服此些限制。蝕刻可限制或防止溝槽填充期間的側壁覆蓋，從而允許執行改良的填充操作。另外，蝕刻可能不會留下任何可能干擾進一步處理操作的鹵素殘留物。具體而言，無鹵素蝕刻操作可防止結構中的任何不均勻性。

在描述了根據本技術的一些實施例之腔室（其中可執行下文論述的電漿處理操作）的一般態樣之後，可論述特定的方法。應理解，本技術並不旨在限於所論述的特定膜、腔室或處理，因為所描述的技術可用於改良諸多膜形成製程，且可適用於多種處理腔室及操作。

第1圖示出根據本技術的一些實施例之示例性處理腔室100的橫截面圖。該圖可繪示併入有本技術的一或更多個態樣的系統的概述，及/或可根據本技術的實施例執行一或更多個沉積或其他處理操作的系統。可在下文進一步描述腔室100的額外細節或所執行的方法。根據本技術的一些實施例，腔室100可用於形成膜層，但應理解，該等方法可類似地在可能發生膜形成的任何腔室中執行。處理腔室100可包括腔室主體102、安置在腔室主體102內部的基板支撐件104，及與腔室主體102耦合並將基板支撐件104封閉在處理空間120中的蓋組件106。可經由開口126將基板103提供至處理空間120，開口126可以習知的方式使用狹縫閥或門密封以進行處理。在處理期間，基板103可安置在基板支撐件的表面105上。如箭頭145所指示，基板支撐件104可沿著軸線147旋轉，其中基板支撐件104的軸144可位於軸線147處。或者，在沉積製程期間，基板支撐件104可視需要被提升以旋轉。

電漿輪廓調變器111可安置在處理腔室100中，以控制安置在基板支撐件104上的基板103之上的電漿分佈。電漿輪廓調變器111可包括第一電極108，該第一電極108可經安置而與腔室主體102相鄰，且可將腔室主體102與蓋組件106的其他部件分離開。第一電極108可為蓋組件106的一部分，或可為單獨的側壁電極。第一電極108可為圓環狀或環狀構件，且可為環狀電極。第一電極108可為圍繞處理空間120的在處理腔室100圓周周圍的連續環，或在需要時可在選定位置處不連續。第一電極108亦可為穿孔電極（諸如穿孔環或網狀電極）或者可為板狀電極（諸如，二次氣體分配器）。

可為介電材料（諸如，陶瓷或金屬氧化物，例如，氧化鋁及/或氮化鋁）的一或更多個隔離器110a、110b可接觸第一電極108，並將第一電極108與氣體分配器112（亦稱為面板）及與腔室主體102在電學上及在熱學上分離開。氣體分配器112可限定用於將製程前驅物分配至處理空間120中的孔隙118。氣體分配器112可與第一電源142耦合，該第一電源諸如RF產生器、RF電源、DC電源、脈衝DC電源、脈衝RF電源或可與處理腔室耦合的任何其他電源。在一些實施例中，第一電源142可為RF電源。

氣體分配器112可為導電氣體分配器或非導電氣體分配器。氣體分配器112亦可由導電及非導電部件形成。例如，氣體分配器112的主體可為導電的，而氣體分配器112的面板可為非導電的。氣體分配器112可被供電，諸如由如第1圖所示的第一電源142供電，或在一些實施例中，氣體分配器112可耦合接地。

第一電極108可與第一調諧電路128耦合，該第一調諧電路128可控制處理腔室100的接地路徑。第一調諧電路128可包括第一電子感測器130及第一電子控制器134。第一電子控制器134可為或包括可變電容器或其他電路元件。第一調諧電路128可為或包括一或更多個電感器132。第一調諧電路128可為在處理期間在處理空間120中存在的電漿條件下實現可變或可控阻抗的任何電路。在如圖所繪示的一些實施例中，第一調諧電路128可包括在地與第一電子感測器130之間並聯耦合的第一電路支路及第二電路支路。第一電路支路可包括第一電感器132A。第二電路支路可包括與第一電子控制器134串聯耦合的第二電感器132B。第二電感器132B可安置在第一電子控制器134與將第一及第二電路支路連接至第一電子感測器130的節點之間。第一電子感測器130可為電壓或電流感測器，且可與第一電子控制器134耦合，該第一電子控制器134可對處理空間120內的電漿條件提供一定程度的閉環控制。

第二電極122可與基板支撐件104耦合。第二電極122可內嵌在基板支撐件104內或與基板支撐件104的表面耦合。第二電極122可為板、穿孔板、網格、絲網或導電元件的任何其他分佈式佈置。第二電極122可為調諧電極，且可藉由導管146與第二調諧電路136耦合，例如，具有選定電阻（諸如50歐姆）的纜線，例如安置在基板支撐件104的軸144中。第二調諧電路136可具有第二電子感測器138及第二電子控制器140，該第二電子控制器140可為第二可變電容器。第二電子感測器138可為電壓或電流感測器，且可與第二電子控制器140耦合，以提供對處理空間120中的電漿條件的進一步控制。

可為偏壓電極及/或靜電卡盤電極的第三電極124可與基板支撐件104耦合。第三電極可經由濾波器148與第二電源150耦合，該濾波器148可為阻抗匹配電路。第二電源150可為DC電源、脈衝DC電源、RF偏壓電源、脈衝RF電源或偏壓電源，或此些或其他電源的組合。在一些實施例中，第二電源150可為RF偏壓電源。

第1圖的蓋組件106及基板支撐件104可與用於電漿或熱處理的任何處理腔室一起使用。在操作中，處理腔室100可提供對處理空間120中的電漿條件的即時控制。基板103可安置在基板支撐件104上，且製程氣體可根據任何期望的流動計劃使用入口114流過蓋組件106。氣體可經由出口152離開處理腔室100。電力可與氣體分配器112耦合，以在處理空間120中建立電漿。在一些實施例中，可使用第三電極124使基板經受電偏壓。

在激發處理空間120中的電漿後，可在電漿與第一電極108之間建立電位差。亦可在電漿與第二電極122之間建立電位差。電子控制器134、140可接著用於調整由兩個調諧電路128及136表示的接地路徑的流動性質。設定點可被輸送至第一調諧電路128及第二調諧電路136，以提供自中心至邊緣的沉積速率及電漿密度均勻性的獨立控制。在其中電子控制器均可為可變電容器的實施例中，電子感測器可獨立地調整可變電容器以最大化沉積速率及最小化厚度不均勻性。

調諧電路128、136中的每一者可具有可變阻抗，可使用相應的電子控制器134、140來調整該可變阻抗。在電子控制器134、140為可變電容器的情況下，可選擇可變電容器的每一者的電容範圍以及第一電感器132A及第二電感器132B的電感來提供阻抗範圍。此範圍可取決於電漿的頻率及電壓特性，其可在每個可變電容器的電容範圍內具有最小值。因此，當第一電子控制器134的電容處於最小值或最大值時，第一調諧電路128的阻抗可能高，導致在基板支撐件上具有最小的空間或橫向覆蓋率的電漿形狀。當第一電子控制器134的電容接近使第一調諧電路128的阻抗最小化的值時，電漿的空中覆蓋率可增長至最大值，從而有效地覆蓋基板支撐件104的整個工作區域。當第一電子控制器134的電容偏離最小阻抗設置時，電漿形狀可能自腔室壁收縮，且基板支撐件的空中覆蓋可能下降。第二電子控制器140可具有類似的效果，隨著第二電子控制器140的電容可能改變而增加及減少基板支撐件上電漿的空中覆蓋率。

電子感測器130、138可用於在閉環中調諧相應的電路128、136。取決於所用感測器的類型，電流或電壓的設定點可被安裝在每個感測器中，且感測器可具備控制軟體，該控制軟體決定對每個相應電子控制器134、140的調整，以最小化與設定點的偏差。因此，可在處理製程期間選擇並動態控制電漿形狀。應理解，雖然前文的論述係基於電子控制器134、140（其可為可變電容器），但具有可調特性的任何電子部件皆可用於提供具有可調阻抗的調諧電路128及136。

處理腔室100可在本技術的一些實施例中用於處理方法，該等處理方法可包括用於半導體結構的材料的形成或蝕刻。應理解，所描述的腔室不應視為限制性的，且可類似地使用可經配置以執行如所描述的操作的任何腔室。第2圖示出了根據本技術的一些實施例之處理方法200中的示例性操作。該方法可在多種處理腔室中以及在一或更多個主機或工具上執行，其包括上述的處理腔室100。方法200可包括諸多個可選操作，該等可選操作可能或可能不與根據本技術的方法的一些實施例具體相關聯。例如，描述許多操作以便提供更廣泛的結構形成範疇，但對技術而言並非關鍵的，或可藉由容易瞭解的替代方法來執行。方法200可描述第3A圖至第3C圖中示意性示出的操作，其圖示將結合方法200的操作來描述。應理解，諸圖僅繪示出局部示意圖，且基板可含有具有如諸圖中所繪示的多種特性及態樣之任何數目的額外材料及特徵。

方法200可包括在所列操作起始之前的額外操作。例如，額外的處理操作可包括在基板上形成結構，此可包括形成及移除材料。例如，可形成電晶體結構、記憶體結構或任何其他結構。先前的處理操作可在可執行方法200的腔室中執行，或在將基板輸送至可執行方法200的一或更多個半導體處理腔室之前，可在一或更多個其他處理腔室中執行處理。無論如何，方法200可視情況包括將半導體基板輸送至半導體處理腔室的處理區域，諸如所述的處理腔室100，或可包括如上所述的部件的其他腔室。基板可安置在基板支撐件上，該基板支撐件可為基座（諸如基板支撐件104），且可駐留在腔室的處理區域中，諸如上述處理空間120。

已在其上執行了若干操作的基板可為結構300的基板305，其可示出可在其上執行半導體處理的基板的局部視圖。應理解，結構300可僅示出在處理期間的幾個頂層，以說明本技術的態樣。基板305可包括可形成一或更多個特徵310的材料。基板305可為半導體處理中所使用的任何數目種材料。基板材料可為或包括矽、鍺、包括氧化矽或氮化矽的介電材料、金屬材料或此些材料的任何數目種組合，其可為基板305，或形成在結構300中的材料。根據本技術，特徵310可特徵在於任何形狀或配置。在一些實施例中，特徵可為或包括形成在基板305內的溝槽結構或孔隙。

儘管特徵310可特徵在於任何形狀或大小，但在一些實施例中，特徵310可特徵在於較高的深寬比，或特徵的深度與跨特徵的寬度之比率。例如，在一些實施例中，特徵310可特徵在於大於或約1：1的深寬比，且可特徵在於大於或約2：1、大於或約3：1、大於或約5：1、大於或約10：1或更大的深寬比。另外，該等特徵可特徵在於跨該特徵（包括在兩個側壁之間）的窄寬度或直徑，諸如尺寸小於或約100 nm，且可特徵在於跨該特徵的寬度小於或約90 nm、小於或約80 nm、小於或約70 nm、小於或約60 nm、小於或約50 nm、小於或約40 nm、小於或約30 nm、小於或約20 nm、小於或約17 nm、小於或約15 nm，小於或約12 nm、小於或約10 nm、小於或約9 nm、小於或約8 nm、小於或約7 nm、小於或約6 nm、小於或約5 nm或更小。

在一些實施例中，方法200可包括可選的處理操作，諸如預處理，其可被執行以製備用於沉積的基板305的表面。一旦已製備，方法200便可包括在操作205中向容納結構300的半導體處理腔室的處理區域提供一或更多種前驅物。該等前驅物可包括一或更多種含矽前驅物，以及一或更多種稀釋劑或載氣，諸如惰性氣體或與含矽前驅物一起被輸送的其他氣體。可在含矽材料315期間使用的含矽前驅物可包括但不限於矽烷(SiH ₄)、二矽烷(Si ₂H ₆)、三矽烷(Si ₃H ₈)、四矽烷(Si ₄H ₁₀)、五矽烷(Si ₅H ₁₂)或包括環六矽烷的其他有機矽烷、四氟化矽(SiF ₄)、四氯化矽(SiCl ₄)、二氯矽烷(SiH ₂Cl ₂)、正矽酸乙酯(TEOS)，以及可用於含矽膜形成的任何其他含矽前驅物。在一些實施例中，含矽材料可為無氮的、無氧的及/或無碳的。

在操作210中，可由包括含矽前驅物的沉積前驅物形成沉積電漿流出物。沉積電漿流出物可形成在處理區域內，此可允許沉積材料沉積在基板上。例如，在一些實施例中，如前所述，藉由將電漿功率施加至面板或基板支撐件，可在處理區域內形成電容耦合電漿。

在沉積期間施加的功率可為較低功率的電漿，其可限制離解，且可在所沉積的材料中維持一定量的氫摻入。因此，在一些實施例中，電漿電源可向面板或基板支撐件輸送小於或約300 W的電漿功率，且可輸送小於或約250 W、小於或約200 W、小於或約150 W、小於或約100 W、小於或約50 W或更小的功率。在面板或基板支撐件的電漿功率大於（例如）350 W時，基板305（諸如，限定特徵310的側壁）可能被損壞。

在沉積操作期間，額外電源（偏壓電源）可與基板支撐件接合並耦合，如前所述，以向基板305上方所產生的電漿提供偏壓。偏壓可將電漿流出物吸至基板305，此可增加特徵310底部的沉積。所施加的偏壓功率可相對低，以限制對結構的損壞。因此，在一些實施例中，電漿電源可向面板或基板支撐件輸送小於或約1,000 W的電漿功率，且可輸送小於或約750 W、小於或約600 W、小於或約500 W、小於或約400 W或更小的功率。另外，藉由調整所施加的源功率及偏壓功率，所沉積的含矽材料315的緻密化可在沉積操作期間發生。在實施例中，源功率及偏壓功率均可被施加至基板支撐件，諸如，如前所述經由第二電源150。

可在操作215中由含矽前驅物的電漿流出物在基板上沉積含矽材料。該含矽材料可為或包括非晶矽。所沉積的材料可至少部分填充基板上的特徵，以提供自下而上類型的間隙填充。如第3A圖所繪示，含矽材料315可沉積在基板305上，且沉積在特徵310的底部，以及在基板305上的特徵310上方及特徵310的側壁上。儘管沉積在側壁上的含矽材料315的量可相對小或薄，但持續的形成可導致特徵310被夾斷。若被夾斷，隨著繼續進行間隙填充，材料中可能發生接縫或孔洞的形成。因此，如下文進一步描述，可執行一連串沉積及蝕刻以在特徵310中沉積無接縫的含矽材料315。

在一定量的沉積之後，在本技術的一些實施例中，可形成處理或修改製程，其經配置以回蝕已形成的材料。此製程可在與沉積相同的腔室中執行，且可在循環製程中執行以填充特徵。在一些實施例中，可暫停含矽前驅物流，且可淨化處理區域。在淨化之後，在操作220處，可將含氫前驅物提供至半導體處理腔室的處理區域。處理電漿流出物可在操作225處形成，其亦可為在處理區域內形成的電容耦合電漿，儘管在一些實施例中可類似地應用電感耦合電漿。可藉由向面板或基板支撐件施加電漿功率來形成處理電漿流出物，且在一些實施例中，可不接合其他電源。

類似於沉積操作，在處理操作期間，可接合偏壓電源以向基板上方產生的電漿提供偏壓。此可將電漿流出物吸至基板，其可轟擊膜並導致所沉積的含矽材料315的緻密化。儘管可使用任何含氫材料，但在一些實施例中，雙原子氫或氘可與一或更多種額外前驅物一起用作含氫前驅物以產生處理電漿。氫自由基及離子可容易地穿透形成在特徵310內的材料，且可自導致緻密化的含矽材料315中釋放已摻入的氫。所施加的偏壓功率可相對低，以限制所產生的膜的濺射以及限制對結構的任何潛在損壞。經輸送以形成電漿的材料可類似地具有減少量的較重材料，以限制所沉積膜的濺射。另外，藉由調整所施加的源功率及偏壓功率，可執行蝕刻操作，此可減少所沉積材料的側壁覆蓋率。

蝕刻操作可在無鹵素情況下執行。含鹵素材料的存在可能導致在藉由含矽材料315填充特徵310之後鹵素殘留物會保留在特徵310中。此鹵素殘留物可能污染結構300，且可能導致在進一步處理期間產生不均勻性。因此，蝕刻操作可在不存在鹵素或含鹵素材料的情況下執行。

如前所述，氫或任何其他含氫材料可用於藉由自電漿電源向面板輸送功率而在處理區域內產生電漿。在一些實施例中，源電漿功率可大於在沉積期間使用的電漿功率。例如，輸送的電漿功率可大於或約100 W，且可大於或約200 W、大於或約300 W、大於或約400 W或更大。藉由在處理電漿形成期間增加源電漿功率，可產生更大量的電漿流出物。然而，源電漿功率可維持在小於或約1000 W以便不會損壞下伏結構，且可維持在小於或約900 W、小於或約800 W、小於或約700 W、小於或約600 W或更小。另外，亦可調整偏壓功率的態樣，此亦可限制對下伏結構的損壞。例如，偏壓功率可保持在低於或約1,000 W，且可低於或約750 W、低於或約600 W、低於或約500 W、低於或約400 W或更低。雖然在一些操作中，偏壓功率可高於電漿源功率，但在其他操作中，偏壓功率可替代地維持在低於電漿功率。

施加更大的偏壓可增加垂直於跨基板的平面的輸送方向性。因此，藉由減少所供應的偏壓功率，方向性的量可減少，此可增加特徵內電漿流出物的相互作用。電漿流出物可接著在操作230處蝕刻含矽材料315，並可自特徵310的側壁移除含矽材料315。電漿流出物可在含矽材料315的基底填充物上方自特徵310的側壁完全移除含矽材料315。含矽材料的基底填充可代表沉積在特徵310底部處或朝向特徵310底部沉積在先前所沉積的含矽材料315上的含矽材料315。

同時或另外，更定向地輸送的電漿流出物可穿透形成在特徵310的底部處及/或在基板305上的其餘含矽材料315。在可選操作235處，此種穿透可減少氫摻入以緻密化膜。操作235處的緻密化可由一或更多種前驅物的電漿流出物引起，或在實施例中，可為使用（例如）惰性前驅物來緻密化其餘含矽材料315的單獨操作。如第3B圖所繪示，可自特徵310的側壁、自基板305的懸垂區域及/或自基板305的上表面移除含矽材料315。此種移除可將所沉積的含矽材料315維持在特徵310的底部區域。該製程亦可在其餘材料中提供減少的氫摻入，諸如小於或約40原子%的氫摻入，且可提供小於或約35原子%、小於或約30原子%、小於或約25原子%、小於或約20原子%、小於或約15原子%、小於或約10原子%、小於或約5原子%或更少的氫摻入。

可藉由調整所供應的電漿功率或偏壓功率的一或更多個特性來進行額外的調整，以進一步增加沿特徵側壁的所沉積材料的蝕刻。例如，在一些實施例中，電漿電源及偏壓電源均可以連續波模式操作。另外，該等電源中的一者或其兩者可以脈衝模式操作。在一些實施例中，源功率可以連續波模式或脈衝模式操作，而偏壓功率以脈衝模式操作。源電源的脈衝頻率可大於或約1 MHz，且可大於或約3 MHz、大於或約5 MHz、大於或約13.5 MHz、大於或約15 MHz、大於或約17.5 MHz、大於或約20 MHz、大於或約22.5 MHz或更大。偏壓功率的脈衝頻率可小於或約5 MHz，且可小於或約4 MHz、小於或約3 MHz、小於或約2 MHz或更小。偏壓功率的工作循環可小於或約75%，且偏壓功率可以小於或約70%、小於或約60%、小於或約50%、小於或約40%、小於或約30%、小於或約20%、小於或約10%、小於或約5%或更小的工作循環操作。藉由對減小的工作循環（諸如小於或約50%的按時工作循環）操作偏壓功率，每個循環更大的時間量可在特徵內執行更各向同性的蝕刻，此可更佳地自側壁移除材料。

如第2圖所示，在本技術的實施例中，沉積及蝕刻製程可在循環中重複任何次數以填充特徵。如第3C圖所示，沉積及蝕刻操作可藉由含矽材料（諸如非晶矽）填充特徵。例如，該等製程可重複第二循環、第三循環、第四循環、第五循環、第六循環、第七循環或用含矽材料315完全填充特徵310所必需的任何數目個循環。

溫度及壓力亦可能影響本技術的操作。例如，該製程可在低於或約450°C的溫度下執行，且可在低於或約400°C、低於或約350°C、低於或約300°C、低於或約250°C、低於或約225°C、低於或約200°C、低於或約180°C、低於或約160°C、低於或約140°C、低於或約120°C、低於或約100°C、低於或約80°C、低於或約60°C、低於或約40°C或更低的溫度下執行。貫穿該方法，包括在處理及蝕刻期間，溫度可維持在此些範圍中的任一者中。在更高溫度下，可形成結晶的含矽材料，而非非晶的含矽材料。對於該等製程中的任一者而言，半導體處理腔室內的壓力亦可保持相對低，諸如在小於或約20托的腔室壓力下，且壓力可維持在小於或約18托、小於或約16托、小於或約14托、小於或約12托、小於或約10托、小於或約8托、小於或約6托、小於或約4托、小於或約2托或更小。然而，更低的壓力可能導致特徵的填充速率較慢。另外，更高的壓力可能導致圖案負載及/或線彎曲減少。因此，半導體處理腔室內的壓力可保持維持在大於或約1托、大於或約2托，且壓力可維持在大於或約3托、大於或約4托、大於或約5托、大於或約6托、大於或約7托或更大。藉由執行根據本技術的一些實施例的製程，可產生利用含矽材料的窄特徵的改良填充。

在前文描述中，出於解釋目的，已闡述了諸多細節，以便提供對本技術的各種實施例的理解。然而，對於熟習此項技術者而言將顯而易見，某些實施例可在無此些細節中的一些或在具有額外細節的情況下實踐。

已揭示了若干實施例，熟習此項技術者將認識到，在不脫離實施例的精神的情況下，可使用各種修改、替代構造及等效物。另外，為了避免不必要地混淆本技術，亦未描述諸多熟知的製程及元件。因此，以上描述不應被視為限制了技術的範疇。另外，方法或製程可被描述為依序的或按步驟的，但應理解，該等操作可同時執行，或以不同於所列的次序執行。

在提供值的範圍的情況下，應理解，除非上下文另有明確指示，否則亦具體揭示了彼範圍的上限及下限之間的每個中間值，至下限的單位的最小分數。涵蓋規定範圍內的任何規定值或未規定中間值與彼規定範圍內的任何其他規定值或中間值之間的任何較窄範圍。彼些較小範圍的上限及下限可獨立地被包括或被排除在該範圍內，且其中任一個極限被包括、兩極限均不被包括或兩個極限均被包括在較小範圍內的每個範圍亦被涵蓋在該技術內，受制於規定範圍內的任何具體排除的極限。在規定範圍包括一個或兩個極限的情況下，排除彼些被包括極限中之一者或兩者的範圍亦被包括在內。

如本文中及附加申請專利範圍中所使用，除非上下文另有明確指示，否則單數形式「一(a)」、「一(an)」及「該」包括複數引用。因此，例如，對「一含矽前驅物」的引用包括複數種此些前驅物，且對「該含矽材料」的引用包括引用熟習此項技術者已知的一或更多種材料及其等效物，等等。

又，當在本說明書及以下申請專利範圍中使用時，用詞「包含(comprise(s))」、「包含(comprising)」、「含有(contain(s))」、「含有(containing)」、「包括(include(s))」及「包括(including)」旨在指定所述特徵、整數、部件或操作的存在，但其不排除一或更多個其他特徵、整數、部件、操作、動作或群組的存在或添加。

100:處理腔室 102:腔室主體 103:基板 104:基板支撐件 105:表面 106:蓋組件 108:第一電極 110a,110b:隔離器 111:電漿輪廓調變器 112:氣體分配器 114:入口 118:孔隙 120:處理空間 122:第二電極 124:第三電極 126:開口 128:調諧電路 130:電子感測器 132A,132B:電感器 134:電子控制器 136:調諧電路 138:電子感測器 140:電子控制器 142:第一電源 144:軸 146:導管 147:軸線 148:濾波器 150:第二電源 200:方法 205~235:操作 300:結構 305:基板 310:特徵 315:含矽材料

藉由參考說明書的其餘部分及圖式，可實現對所揭示之技術的本質及優勢的進一步理解。

第1圖示出了根據本技術的一些實施例之示例性處理腔室的示意性橫截面圖。

第2圖示出了根據本技術的一些實施例之處理方法中的示例性操作。

第3A圖至第3C圖示出了在根據本技術的一些實施例之處理期間基板的示意性橫截面圖。

諸圖中的若干圖作為示意圖包括在內。應理解，諸圖係出於說明目的，且除非特別說明係成比例的，否則不應被視為係成比例的。另外，作為示意圖，提供諸圖以幫助理解，且與真實表述相比，可能不包括所有態樣或資訊，且可能出於說明目的而包括誇示的材料。

在附加諸圖中，類似的部件及/或特徵可具有相同的元件符號。此外，相同類型的各種部件可藉由在元件符號後面用區分相似部件的字母來區分。若在說明書中僅使用第一元件符號，則該描述適用於具有相同第一元件符號的類似部件中的任一者，而無論字母如何。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

200:方法 205~235:操作

Claims (20)

1. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前驅物，其中一基板被容納在該處理區域中，其中該基板限定了該基板內的一特徵，且其中該處理區域至少部分地被限定在一面板與該基板位於其上的一基板支撐件之間； 形成該含矽前驅物的電漿流出物； 在該基板上沉積一含矽材料，其中向該基板支撐件施加一偏壓功率； 向該半導體處理腔室的該處理區域提供一含氫前驅物； 形成該含氫前驅物的電漿流出物； 藉由該含氫前驅物的該等電漿流出物自該基板內的該特徵的一側壁蝕刻該含矽材料；以及 在該基板內所限定的該特徵內緻密化其餘的含矽材料。
2. 如請求項1所述之半導體處理方法，其中： 該基板內的該特徵的特徵在於大於或約為1：1的一深寬比；以及 該特徵的特徵在於跨該特徵的一寬度小於或約為100 nm。
3. 如請求項1所述之半導體處理方法，其中在該沉積及該蝕刻期間，該偏壓電源在小於或約3 MHz的一脈衝頻率下以一脈衝模式操作。
4. 如請求項1所述之半導體處理方法，其中在該沉積及該蝕刻期間，該偏壓電源以小於或約50%的一工作循環操作。
5. 如請求項1所述之半導體處理方法，其中在該沉積及該蝕刻期間，一電漿電源以一連續波模式操作，而該偏壓電源以一脈衝模式操作。
6. 如請求項1所述之半導體處理方法，其中： 由一電漿電源以一第一功率位準形成該含矽前驅物的該等電漿流出物；以及 由該電漿電源以大於該第一功率位準的一第二功率位準形成該含氫前驅物的該等電漿流出物。
7. 如請求項1所述之半導體處理方法，其中該緻密化之步驟包括以下步驟：將該含矽材料的一氫含量降低至小於或約30原子%。
8. 如請求項1所述之半導體處理方法，其中該蝕刻係在無鹵素的情況下執行。
9. 如請求項1所述之半導體處理方法，其中該方法被重複一第二循環。
10. 如請求項1所述之半導體處理方法，其中該基板的一溫度維持在低於或約450°C的一溫度下。
11. 如請求項1所述之半導體處理方法，其中該半導體處理腔室內的一壓力維持在大於或約1托的一壓力下。
12. 一種半導體處理方法，包括以下步驟： i)形成一含矽前驅物的電漿流出物； ii)將一含矽材料沉積在一基板上，其中該基板限定了該基板內的一特徵，其中該基板安置在一基板支撐件上，且其中一偏壓功率被施加至該基板支撐件上； iii)形成一含氫前驅物的電漿流出物； iv)用該含氫前驅物的該等電漿流出物自該基板內的該特徵的一側壁蝕刻該含矽材料；以及 重複操作i)至iv)以迭代地填充該特徵。
13. 如請求項12所述之半導體處理方法，其中該偏壓電源在小於或約3 MHz的一頻率下以一脈衝模式操作。
14. 如請求項12所述之半導體處理方法，其中該偏壓電源以小於或約25%的一工作循環操作。
15. 如請求項12所述之半導體處理方法，其中該蝕刻在該特徵的一基底填充在上方自該特徵的側壁上完全移除該含矽材料。
16. 如請求項12所述之半導體處理方法，其中該偏壓電源在小於或約750 W的一電漿功率下操作。
17. 如請求項12所述之半導體處理方法，進一步包括以下步驟： v)在該基板內限定的該特徵內緻密化其餘的含矽材料。
18. 如請求項12所述之半導體處理方法，其中該基板的一溫度維持在低於或約350°C的一溫度下。
19. 一種半導體處理方法，包括以下步驟： 向一半導體處理腔室的一處理區域提供一含矽前驅物，其中一基板被容納在該處理區域中，其中該基板限定了該基板內的一特徵，且其中該處理區域至少部分地限定在一面板與該基板安置在其上的一基板支撐件之間； 形成該含矽前驅物的電漿流出物，其中由一電漿電源以一第一功率位準形成該含矽前驅物的該等電漿流出物； 在該基板上沉積一含矽材料，其中向該基板支撐件施加一偏壓功率； 向該半導體處理腔室的該處理區域提供一含氫前驅物； 形成該含氫前驅物的電漿流出物，其中由該電漿電源以大於該第一功率位準的一第二功率位準形成該含氫前驅物的該等電漿流出物； 用該含氫前驅物的該等電漿流出物自該基板內的該特徵的一側壁蝕刻該含矽材料，其中該蝕刻在該特徵的一基底填充上方自該特徵的側壁完全移除該含矽材料；以及 在該基板內限定的該特徵內緻密化其餘的含矽材料。
20. 如請求項19所述之半導體處理方法，其中該含矽材料包括非晶矽。