TWI902761B - 在微電子工件上於三維結構中用於接觸窗的凸墊形成 - Google Patents

Abstract

實施例提供在微電子工件上所形成之三維結構中之階部接觸窗之凸墊構造。階部係形成在用於三維結構之多層堆疊中。多層堆疊包括交替的非導電層與導電層。對於一實施例，使用交替的氧化物層與多晶矽層。階部使得在不同導電層上之接觸區外露。材料層係形成在接觸區上，以形成凸墊。對於蝕刻處理，材料層較佳地具有相對於非導電材料之高選擇性。保護層係形成在階部及凸墊上，且接觸孔係形成為穿過保護層而到達凸墊。接著，接觸窗形成在接觸孔內。凸墊會抑制在接觸孔形成期間之非導電層之貫穿，因而改善在微電子工件中所形成之元件之效能。

Description

在微電子工件上於三維結構中用於接觸窗的凸墊形成

本揭示內容係關於微電子工件之製造方法，包括在微電子工件上之圖案化結構之形成。 [相關申請案之交互參照]

本申請案主張2020年2月25日提出申請之美國專利申請案第16/800,344號之優先權，其完整內容係併入本申請案中之參考資料。

在微電子工件內之元件形成通常涉及與基板上材料層之形成、圖案化及去除相關之一系列製造技術。為了滿足當前及下一世代半導體元件之物理及電性規格，需要處理流程以減小特徵部尺寸，同時保持各種圖案化處理之結構完整性。

三維（3D） 結構正成為微電子工件上之常見構造，以增加元件密度。用於微電子工件之這種3D結構之範例包括鰭式場效電晶體（FINFET）、3D 記憶體結構及∕或其它3D結構。然而，隨著密度需求之增加，需要改善以降低生產成本並保持在3D結構（例如，3D記憶體結構）中之元件完整性。

為了增加記憶體元件之密度及降低每位元之成本，已經使用當前的處理而形成三維（3D）記憶體結構。例如，已經使用3D堆疊結構而開發出垂直NAND（VNAND）記憶體單元。隨著更高堆疊之實施，製造成本增加。對於一實施例，相較於其它多層堆疊結構，交替的氧化物（例如，SiO ₂）與多晶矽層之堆疊結構已被用來降低成本。相較於先前的多層堆疊結構，這些氧化物-多晶矽-氧化物-多晶矽（OPOP）結構可堆疊至期望的高度，並且需要較少數量的處理步驟。

圖1（先前技術）係包括OPOP堆疊102之3D結構之示例性實施例之透視圖100。OPOP堆疊102包括交替的多晶矽層106與氧化物層108。僅有一部分的OPOP堆疊102被顯示並且已經被移除以露出形成在OPOP堆疊102 內之通道孔104。應當理解，OPOP堆疊 102 繼續在頂部多晶矽層106下方。雖然未顯示，但亦應理解，OPOP堆疊102可形成在微電子工件之基板上之一或更多其它材料層上。對於某些實施例，OPOP堆疊102內之通道孔104可用於形成3D記憶體單元。例如，目前正在使用在OPOP堆疊102中所形成之通道孔104來製造垂直 NAND 記憶體單元。此外，使用這些技術可形成單級單元 （SLC） 記憶體、多級單元（MLC）記憶體（例如，三級單元（TLC）及四級單元（QTC）記憶體）、及∕或其它記憶體或元件結構。

雖然相較於其它多層化學物質（例如，使用交替的氧化物與鎢層者），OPOP堆疊降低了3D記憶體之成本，但使用OPOP堆疊已經造成其它問題。例如，在OPOP 結構中之多晶矽層對氧化物層之降低的蝕刻選擇性已經導致在微電子工件中所形成之元件結構中之貫穿（punch-through）缺陷及相關漏電問題之增加。

圖2A-2D（先前技術）提供了根據先前解決方案在OPOP堆疊中形成到達多晶矽層之接觸窗之示例性處理步驟之橫剖面圖，其中已經發現貫穿缺陷及漏電問題之發生。

圖2A（先前技術）是在對於OPOP堆疊102之一部分已經形成階部（step）204、206及208之後之示例性OPOP堆疊102之橫剖面圖200。例如，一或更多蝕刻處理可用於蝕刻OPOP堆疊102，以形成階部208（其移除頂部多晶矽層106及氧化物層108）、形成階部206（其移除頂部兩對多晶矽層106及氧化物層108）、以及形成階部204（其移除頂部三對多晶矽層106及氧化物層108）。對於所示之實施例，OPOP堆疊102已經形成在下層202之上，下層202例如為用於微電子工件之半導體基板。應當注意，在OPOP堆疊102內之階部204、206及208之深度係提供做為範例，而可使用其它的深度。此外，可使用額外及∕或不同數量之階部以及階部之位置，其取決於形成中之特定結構所需之接觸區域。亦應注意，蝕刻處理可包括一或更多濕式蝕刻處理、電漿蝕刻處理、反應性離子蝕刻處理、及∕或其它蝕刻處理或蝕刻處理之組合。

圖2B（先前技術）是在已經執行一或更多沉積處理、以在圖2A（先前技術）中所示之OPOP堆疊102及階部204/206/208上形成保護層212之後之示例性結構之橫剖面視圖210。保護層212較佳為氧化物層，但可使用其它保護材料或材料之組合。應當注意，沉積處理可包括一或更多原子層沉積（ALD）處理、化學氣相沉積（CVD）處理、電漿沉積處理及∕或其它層沉積處理或處理之組合。

圖2C（先前技術）是在已經使用一或更多蝕刻處理、以打開用於圖2A（先前技術）中所示之階部204、206及208之接觸孔224、226及228之後之示例性結構之橫剖面圖220，接觸孔224、226及228係穿過保護層212到達頂部多晶矽層106。應當注意，蝕刻處理可包括一或更多濕式蝕刻處理、電漿蝕刻處理、反應性離子蝕刻處理、及∕或其它蝕刻處理或蝕刻處理之組合。

如圖2C（先前技術）所示，接觸孔224之著陸區（landing area）225係停止在其階部之多晶矽層106上。然而，接觸孔226之著陸區227係延伸穿過其階部之多晶矽層106。此外，接觸孔228之著陸區229延伸穿過其階部之多晶矽層106、並且大部分延伸穿過其階部之下方氧化物層108。雖然接觸孔 226 及 228 較佳地會停止在多晶矽層 106 上，但由於多晶矽對氧化物之相對低蝕刻選擇性以及在3D記憶體結構之OPOP 堆疊中所使用之相對薄層，往往會發生蝕刻進入及穿過多晶矽層 106。例如，使用典型氧化物蝕刻化學品之氧化物對多晶矽之典型蝕刻選擇性為 5 比 1（例如，氧化物之蝕刻比多晶矽快 5 倍）。儘管這種 5:1 之選擇性提供了防止貫穿進入下方氧化層之一些保護，但由於OPOP 堆疊高度之增加及層厚度之減小，貫穿缺陷之數量正在增加。這些貫穿缺陷可能導致問題，例如在產生的元件結構中之短路及漏電問題。儘管由於氧化物對鎢之 20 比 1 蝕刻選擇性（例如，氧化物蝕刻比鎢快 20 倍），使用鎢層而不是多晶矽層之先前多層堆疊遭受較少的貫穿缺陷，但相較於OPOP堆疊，這些氧化物–鎢堆疊是相當昂貴的且難以形成。

圖2D（先前技術）是在已經使用一或更多沉積處理、以在圖2C（先前技術）所示之接觸孔224、226及228內形成接觸窗234、236及238之後之示例性結構之橫剖面圖230。應當注意，可使用導電材料（例如，鈦或含鈦材料）以形成接觸窗234、236及238，但亦可使用其它導電材料或材料之組合。更應注意，沉積處理可包括一或更多原子層沉積（ALD）處理、化學氣相沉積（CVD）處理、電漿沉積處理、及∕或其它層沉積處理或處理之組合。

如關於圖2C（先前技術）所述，接觸孔226及228並非停止在它們各自的階部之多晶矽層106上。因此，圖2D（先前技術）中所顯示之接觸窗236及238也並非停止在它們各自的階部之多晶矽層106上。具體而言，接觸窗238之接觸區240大部分延伸穿過下方的氧化層108。此貫穿缺陷會減少在下一多晶矽層106上方之氧化物量，從而在元件操作期間導致從接觸區240至下一多晶矽層106中之非期望漏電。元件效能因此而下降。

本文中所述之實施例提供在微電子工件上所形成之三維結構中之階部接觸窗之凸墊構造。階部係形成在用於三維結構之多層堆疊中。多層堆疊包括交替的非導電層與導電層，且階部使得在不同導電層上之接觸區外露。材料層係形成在接觸區上，以形成凸墊。保護層係形成在階部及凸墊上，且接觸孔係形成為穿過保護層而到達凸墊。接著，接觸窗形成在接觸孔內。如本文中所述，凸墊會抑制在接觸孔形成期間之非導電層之貫穿，因而改善在微電子工件中所形成之元件之效能。亦可實施不同或額外的特徵、變更、及實施例，並同樣地可運用相關的系統及方法。

對於一實施例，揭示一種用於微電子工件之結構之形成方法，包括：在一多層堆疊中形成複數階部，以使在不同導電層上之複數接觸區外露，該多層堆疊包括交替的複數非導電層與複數導電層；在該等接觸區上形成複數材料層，以形成複數凸墊；在該等階部及該等凸墊上形成一保護層；形成複數接觸孔，該等接觸孔穿過該保護層到達該等凸墊；及在該等接觸孔內形成複數接觸窗，其中該等凸墊抑制在該等接觸孔之形成期間之該等非導電層之貫穿。

在其它實施例中，該交替的複數非導電層與複數導電層包括複數氧化物層與複數多晶矽層。在其它進一步實施例中，該多層堆疊係形成在該微電子工件上之三維記憶體結構之部分。

在其它實施例中，該形成複數材料層包括選擇性地沉積材料在該等接觸區上，以形成該等凸墊。在進一步實施例中，該選擇性地沉積包括一或更多原子層沉積（ALD）處理。

在其它實施例中，該等非導電層包括複數氧化物層，其中該保護層包括一氧化物層，及其中該等材料層包括釕（Ru）。在進一步實施例中，該形成複數接觸孔包括執行一或更多電漿蝕刻處理，該一或更多電漿蝕刻處理包括基於碳–氟的化學品。

在其它實施例中，該等非導電層包括複數氧化物層，其中該保護層包括一氧化物層，及其中該形成複數接觸孔包括一或更多氧化物蝕刻處理，該一或更多氧化物蝕刻處理對於氧化物相對於該等材料層係具有選擇性的。在進一步實施例中，該等材料層對於氧化物具有蝕刻選擇性，俾使氧化物之蝕刻率係該等材料層之蝕刻率之至少五百倍或更大。

在其它實施例中，該等材料層係選擇性地沉積、並且包括金屬、金屬氧化物或金屬氮化物其中至少一者。在進一步實施例中，該等材料層包括金屬，該金屬包含Ru、Mo、W、Ti、Ta、Co或Ni其中至少一者。在其它進一步實施例中，該等材料層包括金屬氧化物，該金屬氧化物包含AlO、TiO或SnO其中至少一者。在其它進一步實施例中，該等材料層包括金屬氮化物，該金屬氮化物包含SiN、SiCN、TiN、AlN或TaN其中至少一者。

在其它實施例中，該等材料層係生長在該等接觸區上之複數磊晶層。在進一步實施例中，該等磊晶層包括Si、Ge、Si-Ge、Si合金或Ge合金其中至少一者。

對於一實施例，揭示一種形成在微電子工件上之結構，包括：一多層堆疊，包括交替的複數非導電層與複數導電層；複數階部，形成在該多層堆疊中，以在不同導電層上形成複數接觸區；複數材料層，形成在該等接觸區上，以提供複數凸墊；一保護層，形成在該等階部及該等凸墊上；及複數接觸窗，形成為穿過該保護層到達該等凸墊，其中該等非導電層之貫穿係被該等凸墊所抑制。

在其它實施例中，該交替的複數非導電層與複數導電層包括複數氧化物層與複數多晶矽層。在其它進一步實施例中，該多層堆疊係形成在該微電子工件上之三維記憶體結構之部分。

在其它實施例中，該等非導電層包括複數氧化物層，其中該保護層包括一氧化物層，及其中該等材料層包括釕（Ru）。

在其它實施例中，該等非導電層包括複數氧化物層，其中該保護層包括一氧化物層，及其中該等材料層對於氧化物具有蝕刻選擇性，俾使氧化物之蝕刻率係該等材料層之蝕刻率之至少五百倍或更大。

在其它實施例中，該等材料層包括金屬，該金屬包含Ru、Mo、W、Ti、Ta、Co或Ni其中至少一者。在其它進一步實施例中，該等材料層包括金屬氧化物，該金屬氧化物包含AlO、TiO或SnO其中至少一者。在其它進一步實施例中，該等材料層包括金屬氮化物，該金屬氮化物包含SiN、SiCN、TiN、AlN或TaN其中至少一者。

在其它實施例中，該等材料層包括生長在該等接觸區上之複數磊晶層，該等磊晶層包括Si、Ge、Si-Ge、Si合金或Ge合金其中至少一者。

亦可實施不同或額外的特徵、變更、及實施例，並同樣地可運用相關的系統及方法。

揭示了方法及結構，提供凸墊構造給三維結構中之階部接觸窗，以抑制與先前解決方案相關之貫穿缺陷。如下文之進一步描述，階部係形成在包括交替的非導電層與導電層之多層堆疊中，且階部使得在不同導電層上之接觸區外露。在接觸區上形成材料層，以形成凸墊。在階部及凸墊上形成保護層，並且形成穿過保護層到達凸墊之接觸孔。然後在接觸孔內形成接觸窗。凸墊會抑制在接觸孔形成期間之非導電層之貫穿，從而降低或消除在先前解決方案中之漏電問題。所揭示的實施例對於在包括3D記憶體（例如，基於VNAND記憶體單元者）之微電子工件上所形成之3D結構是有用的。在仍然利用本文中所述之處理技術同時，亦可達成其它優點及實現方式。

圖3A-3D提供了示例性處理步驟之橫剖面圖，其中材料層係形成在OPOP堆疊中之外露的多晶矽階部接觸區上以提供凸墊，凸墊會降低或消除先前解決方案所遭受之貫穿缺陷。該材料層較佳地具有相對於氧化物之高選擇性，以抑制在氧化物蝕刻處理期間之貫穿，該氧化物蝕刻處理會在OPOP堆疊中所形成之階部內形成接觸孔。更應注意，本文中所述之實施例可用於具有任何所需層數之OPOP堆疊。然而，所揭示的實施例對於具有一百二十八層（128L）或更多層之OPOP堆疊，或具有兩百五十六層（256L）之OPOP堆疊是特別有用的。如上所述，隨著堆疊層數之增加，貫穿缺陷會增加，所揭示的實施例會降低或消除此貫穿缺陷。

應當注意，3D 記憶體結構是可利用本文中所述技術之微電子工件上所形成之3D結構之一範例。因此，應當理解，本文中所述之技術可與其它3D結構（例如，鰭式場效電晶體（FINFET）及∕或穿過多層堆疊而形成接觸孔之其它3D結構）一起使用。更應注意，雖然本文中描述了交替的氧化物層與多晶矽層，以用於圖3A-3D之示例性實施例中所顯示之多層堆疊，但其它非導電材料與導電材料亦可用於多層堆疊內之交替層。因此，一般應當理解，除了及∕或代替氧化物及多晶矽材料，本文中所述之多層堆疊可包括交替的其它材料之導電層與非導電層，同時仍然利用本文中所述之技術。

圖3A是在已經使用一或更多沉積處理以在階部204、206及208上形成材料層304、306及308之後之示例性OPOP堆疊102之橫剖面圖300。這些材料層304、306及306提供了凸墊構造，相較於在OPOP堆疊102內之氧化物層108，凸墊構造較佳地具有高蝕刻選擇性。對於所顯示之實施例，OPOP堆疊102已經形成在下層202之上，下層202例如為用於微電子工件之半導體基板。亦應注意，如關於圖 2A（先前技術）所述，可對於OPOP堆疊102之一部分形成階部204、206及208。沉積處理可包括一或更多原子層沉積（ALD）處理、化學氣相沉積（CVD）處理、電漿沉積處理、及∕或其它層沉積處理或處理之組合。此外，沉積處理可為選擇性的，俾使材料層304、306及308係選擇性地沉積在期望在OPOP堆疊102內之多晶矽層106上製造凸墊構造及相關接觸窗處之特定區域中。

如本文中進一步所述，用於透過材料層304、306及308而形成凸墊構造之材料較佳地對於氧化物蝕刻化學品具有高蝕刻選擇性（相對於氧化物）。例如，對於氧化物蝕刻化學品，較佳地，氧化物對此材料之蝕刻選擇性至少為五百比一（500比1），俾使氧化物之蝕刻率至少為材料層 304、306 及 308 之蝕刻率之五百倍或更高。對於一實施例，材料層包括釕 （Ru），其對於典型的氧化物蝕刻化學品具有高選擇性，例如使用基於碳–氟（基於CF _x）的蝕刻化學品之氧化物電漿蝕刻處理。例如，在包括CF、CF ₃、CF ₄之電漿氣體蝕刻化學品、及∕或其它基於碳–氟的電漿蝕刻化學品中，Ru 對於氧化物具有高選擇性。例如，在電漿氧化物蝕刻處理中使用基於碳–氟的蝕刻化學品之情況下，使用 Ru用於材料層 304、306 及 308可實現至少500 比 1及高達一千比一（1000 比 1）及更高之選擇性。亦可實施其它變化，但仍然利用本文中所述之技術。

對於額外的實施例，材料層304、306及308被選擇性地沉積並且包括金屬、金屬氧化物或金屬氮化物其中之至少一者。對於一實施例，用於材料層304、306及308之材料是包括Ru、Mo、W、Ti、Ta、Co或Ni其中至少一者之金屬材料，但亦可使用其它金屬材料或金屬材料之組合。對於又一實施例，金屬被選擇性地沉積以形成材料層304、306及308。對於一實施例，材料層304、306及308之材料是包括AlO、TiO ₂或 SnO其中至少一者之金屬氧化物，但亦可使用其它金屬氧化物材料或材料之組合。對於又一實施例，金屬氧化物被選擇性地沉積以形成材料層304、306及308。對於一實施例，用於材料層304、306及308之材料是包括SiN、SiCN、TiN、AlN 或 TaN其中至少一者之金屬氮化物，但亦可使用其它金屬氮化物材料或材料之組合。對於又一實施例，這些金屬氮化物係選擇性地沉積以形成材料層304、306及308。對於一實施例，材料層304、306及308是藉由磊晶生長所形成之材料，包括Si、Ge、Si-Ge、Si合金或Ge合金其中至少一者，但亦可使用其它含Si及∕或Ge材料或材料之組合。對於又一實施例，這些磊晶層係選擇性地生長以形成材料層304、306及308。亦可使用其它材料及處理技術，同時仍然利用本文中所述之技術。

圖3B是在已經執行一或更多沉積處理以形成保護層312在如圖3A中所示之OPOP堆疊102和材料層304、306及308以及階部204/206/208上之後之示例性結構之橫剖面圖310。保護層312較佳為氧化物層，但可使用其它保護材料或材料之組合。應當注意，沉積處理可包括一或更多原子層沉積（ALD）處理、化學氣相沉積（CVD）處理、電漿沉積處理及∕或其它層沉積處理或處理之組合。

圖3C是在已經使用一或更多蝕刻處理以打開接觸孔324、326及328穿過保護層312到達由材料層304、306、及308所提供之凸墊構造之後之示例性結構之橫剖面圖320。應當注意，蝕刻處理可包括一或更多濕式蝕刻處理、電漿蝕刻處理、反應性離子蝕刻處理、及∕或其它蝕刻處理或蝕刻處理之組合。

相較於先前解決方案，由材料層304、306及308所提供之凸墊構造會減少或消除先前解決方案所遭受之貫穿缺陷。如圖3C所示，接觸孔324之著陸區325係停止於由材料層304所提供之凸墊構造上。雖然接觸孔326之著陸區327係延伸穿過材料層306，但接觸孔326係停止於其階部之多晶矽層106上。雖然接觸孔328之著陸區329係延伸穿過材料層308，但它僅延伸至其階部之多晶矽層106中一小段距離。因此，相較於圖2C（先前技術）所示之先前解決方案，貫穿缺陷係顯著地減少或消除。對於如上所述之某些實施例，材料層304、306及308之材料係選擇為具有高氧化物蝕刻選擇性，以便實現這些結果。

圖3D是在已經使用一或更多沉積處理以在圖3C所示之接觸孔324、326及328內形成接觸窗334、336及338之後之示例性結構之橫剖面圖330。應當注意，接觸窗334、336及338可使用導電材料（例如鈦或含鈦材料）而形成，但亦可使用其它導電材料或材料之組合。更應注意，沉積處理可包括一或更多原子層沉積（ALD）處理、化學氣相沉積（CVD）處理、電漿沉積處理及∕或其它層沉積處理或處理之組合。

如關於圖3C所述，由材料層304、306及308所提供之凸墊構造有助於減少或消除貫穿缺陷。例如，當接觸孔326及328延伸至材料層306及308中時，接觸孔326不延伸至其階部之多晶矽層106中，且接觸孔328僅略微延伸至其階部之多晶矽層106中。因此，圖3D中所示之接觸窗336及338亦停止在其各別階部之多晶矽層106之前、或僅略微進入多晶矽層106中。具體而言，接觸窗338之接觸區340沒有貫穿進入下方的氧化物層108，且圖2D（先前技術）中所示之先前解決方案相關之漏電問題被減少或消除。因而提高了元件效能。

圖4是示例性實施例之處理流程圖400，其中沉積高蝕刻選擇性材料以在多層堆疊中形成凸墊，以減少或消除先前解決方案所遭受之貫穿缺陷。在方塊402中，在包括交替的非導電層與導電層之多層堆疊中形成階部，以暴露不同導電層上之接觸區。在方塊404中，在接觸區上形成材料層，以形成凸墊。在方塊406中，在階部及凸墊上形成保護層。在方塊408中，形成穿過保護層到達凸墊之接觸孔。如本文中所述，凸墊抑制了在接觸孔形成期間之非導電層之貫穿。在方塊410中，在接觸孔內形成接觸窗。此外，如本文中所述，多層堆疊可用於形成在微電子工件上之三維結構，例如三維記憶體結構。亦應注意，亦可使用額外的及∕或不同的處理步驟，同時仍然利用本文中所述之技術。

應當注意，可使用一或更多沉積處理以形成本文所述的材料層。舉例而言，一或更多沉積可使用化學氣相沉積（CVD）、電漿增強CVD（PECVD）、物理氣相沉積（PVD）、原子層沉積（ALD）、及∕或其它沉積處理以進行實施。對於電漿沉積處理來說，可在各種壓力、功率、流量、及溫度條件下將包括但不限於碳氫化物、氟碳化物、或含氮之碳氫化物的前驅物氣體混合物與一或更多稀釋氣體（例如，氬、氮等）結合使用。關於PR層之微影處理可使用光學微影術、極紫外光（EUV）微影術、及∕或其它微影處理來進行實施。蝕刻處理可使用電漿蝕刻處理、放電蝕刻處理、及∕或其它所需的蝕刻處理來進行實施。例如，電漿蝕刻處理可使用包含氟碳化物、氧、氮、氫、氬、及∕或其它氣體的電漿來進行實施。此外，可在介層窗的形成期間控制處理步驟的操作變因，以確保達成介層窗的臨界尺寸（CD）目標參數。操作變因可包括例如腔室溫度、腔室壓力、氣體流量、在電漿的產生中施加至電極組件的頻率及∕或功率、及∕或其它處理步驟的操作變因。當仍利用本文所述的技術時亦可實施變更。

應當注意，在通篇說明書中所提到的「一實施例」、或「實施例」表示結合該實施例所描述的特定特徵、結構、材料、或特性係包括在本發明的至少一實施例中，但不代表它們存在於每個實施例中。因此，在通篇說明書中各處所出現的片語「在一實施例中」、或「在實施例中」並不一定係指本發明的相同實施例。此外，所述特定特徵、結構、材料、或特性可透過任何合適的方法而在一或更多實施例中結合。在其它實施例中，可包括各種額外層及∕或結構、及∕或可省略所述特徵。

如本文所使用的「微電子工件」通常指的是根據發明而進行處理的物件。微電子工件可包括裝置的材料部分、或結構，尤其是半導體或其它電子裝置，並且可例如為基礎基板結構（例如，半導體基板）、或是位在基礎基板結構之上或上覆的層（例如，薄膜）。因此，工件並不意旨限制為任何特定的基礎結構、下伏層或上覆層、已圖案化或未圖案化的，而是預期包括任何這樣的層或基礎結構、以及層及∕或基礎結構的任何組合。以下描述可參照特定類型的基板，但這僅出自說明性目的而並非為限制。

如本文所使用的術語「基板」係代表且包括在其上形成材料的基礎材料或構造。將預期到的是，基板可包括單一材料、複數的不同材料層、其中具有不同材料或不同結構區域的一或更多層等。這些材料可包括半導體、絕緣體、導體、或其組合。舉例而言，基板可為半導體基板、位於支撐結構上的基礎半導體層、具有一或更多層、結構、或區域形成在其上的金屬電極或半導體基板。基板可為習知的矽基板、或包括半導體材料層的其它主體基板。如本文所使用的術語「主體基板」不僅係代表且包括矽晶圓，還包括矽晶絕緣體（SOI）基板，（例如藍寶石上矽（silicon-on-sapphire, SOS）基板、以及玻璃上矽（silicon-on-glass, SOG）基板）、基礎半導體基底上的矽磊晶層、以及其它半導體或光電材料，例如矽鍺、鍺、鎵砷化物、鎵氮化物、與銦磷化物。基板可為已摻雜或未摻雜的。

微電子工件的處理系統及方法係在各種實施例中進行描述。在相關領域中具有通常知識者將理解到，所述各種實施例可在不具有一或更多具體細節、或具有其它替代品及∕或額外方法、材料、或構件的情況下進行實施。在其它情況下，並未詳細顯示或描述習知的結構、材料、或操作以避免模糊本發明的各種實施例態樣。類似地，出自於解釋的目的，特定數量、材料、及配置係闡述以提供對本發明的透徹理解。然而，本發明可在不具這些具體細節的情況下進行實施。此外，應理解的是，在圖式中所顯示的各種實施例係以說明性呈現而不一定按照比例所繪製。

有鑑於此實施方式，所述系統及方法的進一步修改與替代實施例對於本領域中具有通常知識者而言將係顯而易知的。因此，將理解到的是，所述系統及方法並不限於這些示例性的配置。應當理解的是，本文所顯示及描述的系統及方法形式將被視為示例性實施例。可在實行例中做出各種變化。因此，儘管本發明係參照特定實施例以在本文中進行描述，但在不背離本發明範圍的情況下可做出各種修改及變化。於是，說明書及圖式將被視為說明性而非限制性的，並且這樣的修改係意旨被包括在本發明的範圍內。此外，在本文中關於特定實施例所描述的任何益處、優點、或問題的解決方案並非意指被解釋成任何或所有申請專利範圍的關鍵、必須、或必要特徵或要素。

100:透視圖 102:OPOP堆疊 104:通道孔 106:多晶矽層 108:氧化物層 200:橫剖面圖 202:下層 204, 206, 208:階部 210:橫剖面視圖 212:保護層 220:橫剖面圖 224, 226, 228:接觸孔 225, 227, 229:著陸區 230:橫剖面圖 234, 236, 238:接觸窗 240:接觸區 300:橫剖面圖 304, 306, 308:材料層 310:橫剖面圖 312:保護層 320:橫剖面圖 324, 326, 328:接觸孔 325, 327, 329:著陸區 330:橫剖面圖 334, 336, 338:接觸窗 340:接觸區 400:處理流程圖 402, 404, 406, 408, 410:方塊

透過參照下方的實施方式並結合隨附圖式，可獲得對本發明及其優點的更完整理解，在圖式中相同元件符號係指相同特徵部。然而，應當注意的是，隨附圖式僅繪示所揭露概念的示例性實施例，並因此不應被視為對範圍進行限制，所揭露的概念可容許其它等效的實施例。

圖1（先前技術）是包括在三維記憶體中所使用之OPOP堆疊之三維結構之示例性實施例之透視圖。

圖2A-2D（先前技術）提供了根據先前解決方案在OPOP堆疊中形成到達多晶矽層之接觸窗之示例性處理步驟之橫剖面圖，其中已經發現貫穿缺陷及漏電問題。

圖3A-3D提供了示例性處理步驟之橫剖面圖，其中材料層係形成在多層堆疊中之外露階部接觸區上以提供凸墊，凸墊會降低或消除先前解決方案所遭受之貫穿缺陷。

圖4是形成用於如本文中所述之三維結構之接觸窗之示例性實施例之處理流程圖。

400:處理流程圖 402, 404, 406, 408, 410:方塊

Claims (9)

1. 一種用於微電子工件之結構之形成方法，包括： 在一多層堆疊中形成複數階部，以使在不同導電層上之複數接觸區外露，該多層堆疊包括交替的複數非導電層與複數導電層； 使用原子層沉積（ALD）處理，在該等接觸區上選擇性地沉積複數釕（Ru）材料層，以形成複數凸墊； 在該等階部及該等凸墊上形成一氧化物保護層； 使用一或更多電漿蝕刻處理形成複數接觸孔，該等接觸孔穿過該氧化物保護層到達該等凸墊，該一或更多電漿蝕刻處理包括一基於碳–氟的化學品，該化學品對氧化物之蝕刻率係對該等Ru材料層之蝕刻率之至少五百倍或更大；及 在該等接觸孔內形成複數接觸窗， 其中該等凸墊抑制在該形成複數接觸孔期間之該等非導電層之貫穿。
2. 如請求項1之用於微電子工件之結構之形成方法，其中該交替的複數非導電層與複數導電層包括複數氧化物層與複數多晶矽層。
3. 如請求項1之用於微電子工件之結構之形成方法，其中該多層堆疊係形成在該微電子工件上之三維記憶體結構之部分。
4. 如請求項1之用於微電子工件之結構之形成方法，其中該等非導電層包括複數氧化物層，其中該氧化物保護層包括一氧化物層，及其中該形成複數接觸孔包括一或更多氧化物蝕刻處理，該一或更多氧化物蝕刻處理對於氧化物相對於該等Ru材料層係具有選擇性的。
5. 如請求項1之用於微電子工件之結構之形成方法，其中該等Ru材料層係選擇性地沉積且包括金屬、金屬氧化物或金屬氮化物其中至少一者。
6. 如請求項1之用於微電子工件之結構之形成方法，其中該等Ru材料層包括一金屬，該金屬包含Ru、Mo、W、Ti、Ta、Co或Ni其中至少一者。
7. 如請求項1之用於微電子工件之結構之形成方法，其中該等Ru材料層包括一金屬氧化物，該金屬氧化物包含AlO、TiO或SnO其中至少一者。
8. 如請求項1之用於微電子工件之結構之形成方法，其中該等Ru材料層包括一金屬氮化物，該金屬氮化物包含SiN、SiCN、TiN、AlN或TaN其中至少一者。
9. 一種用於微電子工件之結構之形成方法，包括： 在一多層堆疊中形成複數階部，以使在不同導電層上之複數接觸區外露，該多層堆疊包括交替的複數非導電氧化物層與複數導電層； 使用原子層沉積（ALD）處理，在該等接觸區上選擇性地沉積複數材料層，以形成複數凸墊； 在該等階部及該等凸墊上形成一氧化物保護層； 使用一或更多電漿蝕刻處理形成複數接觸孔，該等接觸孔穿過該氧化物保護層到達該等凸墊，該一或更多電漿蝕刻處理包括一基於碳–氟的化學品，該化學品對氧化物的蝕刻率係對該等材料層之蝕刻率之至少五百倍或更大；及 在該等接觸孔內形成複數接觸窗，其中該等凸墊抑制在該形成複數接觸孔期間之該等非導電氧化物層之貫穿，其中該等材料層包括釕（Ru）。