[go: up one dir, main page]

TWI902033B - 自我保護電路、疊接電路、運算放大電路及電流鏡電路 - Google Patents

自我保護電路、疊接電路、運算放大電路及電流鏡電路

Info

Publication number
TWI902033B
TWI902033B TW112140293A TW112140293A TWI902033B TW I902033 B TWI902033 B TW I902033B TW 112140293 A TW112140293 A TW 112140293A TW 112140293 A TW112140293 A TW 112140293A TW I902033 B TWI902033 B TW I902033B
Authority
TW
Taiwan
Prior art keywords
switching element
terminal
transistor
electrically connected
control
Prior art date
Application number
TW112140293A
Other languages
English (en)
Other versions
TW202518849A (zh
Inventor
曾冠豪
蔡弘鈺
王柏之
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW112140293A priority Critical patent/TWI902033B/zh
Priority to US18/918,844 priority patent/US20250132734A1/en
Publication of TW202518849A publication Critical patent/TW202518849A/zh
Application granted granted Critical
Publication of TWI902033B publication Critical patent/TWI902033B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一種自我保護電路，配置為接收第一電源，自我保護電路包括第一電晶體、第一開關元件及控制單元。第一電晶體包括第一輸入端、第一輸出端及第一控制端。第一輸入端配置為接收第一電源。第一輸出端電性連接接地端。第一開關元件電性連接第一輸入端及接地端。控制單元電性連接第一開關元件，並配置在第一電源供電至第一電晶體前，控制第一開關元件導通。且在第一電源持續供電至第一電晶體後，控制第一開關元件截止。

Description

自我保護電路、疊接電路、運算放大電路及電流鏡電路
本案是關於電路相關技術領域，尤指自我保護電路、疊接電路、運算放大電路及電流鏡電路。
為了避免突波對電路內的元件造成影響，一般而言會使用寄生電容來將突波引導至接地端，又或者利用二極體的特性將反向突波引導至接地端。
然而，上述方式雖可避免突波所帶來的負面影響，但是當電路正常運作時，由於寄生電容或二極體仍舊與電路電性連接，使得寄生電容或二極體的元件特性會影響電路整體的工作，且僅能防護單方向的突波。
鑑於上述，提供一種自我保護電路。在一些實施例中，一種自我保護電路，配置為接收第一電源，自我保護電路包括第一電晶體、第一開關元件及控制單元。第一電晶體包括第一輸入端、第一輸出端及第一控制端。第一輸入端配置為接收第一電源，第一輸出端電性連接接地端。第一開關元件電性連接第一輸入端及接地端。控制單元電性連接第一開關元件，並配置在第一電源供電至第一電晶體前，控制第一 開關元件導通，且在第一電源持續供電至第一電晶體後，控制第一開關元件截止。
在一些實施例中，控制單元在第一電源停止供電至第一電晶體前，控制第一開關元件導通。
在一些實施例中，自我保護電路更包括第二開關元件及第三開關元件。第二開關元件電性連接於第一控制端及接地端之間。第三開關元件電性連接於第一電源與第一輸入端之間。其中，控制單元分別電性連接第二開關元件及第三開關元件，以控制第二開關元件及第三開關元件分別為導通或截止。
在一些實施例中，控制單元在第一電源停止供電至第一電晶體前，控制第一開關元件導通。
在一些實施例中，控制單元控制第二開關元件及第三開關元件均為導通，以使第一電源供電至第一電晶體，並控制第二開關元件及第三開關元件均為截止，以使第一電源不供電至第一電晶體。
在一些實施例中，控制單元控制第三開關元件導通前，先控制第一開關元件導通。
另提供一種疊接電路，配置為接收第一電源，疊接電路包括第一電晶體、第二電晶體、第一開關元件、第二開關元件及控制單元。第一電晶體包括第一輸入端、第一輸出端及第一控制端。第一輸入端配置為接收第一電源。第二電晶體包括第二輸入端、第二輸出端及第二控制端。第一輸出端電性連接第二輸入端，第二輸出端電性連接接地端。第一開關元件分別電性連接第一輸入端及接地端。第二開關元件分 別電性連接第二輸入端及接地端。控制單元分別電性連接第一開關元件及第二開關元件，並配置為在第一電源供電至第一電晶體前，控制第一開關元件及第二開關元件導通，且在第一電源持續供電至第一電晶體後，控制第一開關元件及第二開關元件截止。
另提供一種運算放大電路，配置為接收第一電源，運算放大電路包括電流鏡電路、第一電晶體、第一開關元件及控制單元。第一電晶體包括第一輸入端、第一輸出端及第一控制端。第一輸入端及第一控制端分別電性連接電流鏡電路，第一輸入端配置為接收第一電源，第一輸出端電性連接接地端。第一開關元件電性連接第一輸入端及接地端。控制單元電性連接第一開關元件，並配置在第一電源供電至第一電晶體前，控制第一開關元件導通，且在第一電源持續供電至第一電晶體後，控制第一開關元件截止。
另提供一種電流鏡電路，配置為接收第一電源，電流鏡電路包括第一電晶體、第二電晶體、第一開關元件及控制單元。第一電晶體包括第一輸入端、第一輸出端及第一控制端。第一輸入端配置為接收第一電源，第一控制端電性連接第一輸入端，第一輸出端電性連接接地端。第二電晶體包括第二輸入端、第二輸出端及第二控制端。第一控制端連接第二控制端，第二輸出端電性連接接地端。第一開關元件電性連接第一輸入端與接地端之間。控制單元電性連接第一開關元件，並配置在第一電源供電至第一電晶體前，控制第一開關元件導通，且在第一電源持續供電至電流鏡電路後，控制第一開關元件截止。
Vout10,Vout20,Vout30,Vout40:第一電源
Vout50:第二電源
G10,G20,G30,G40:接地端
10,40,61,80:第一電晶體
41,62,71:第二電晶體
72:第三電晶體
30,31,32,33:控制單元
20,50,63,90:第一開關元件
21,51,73:第二開關元件
22,52:第三開關元件
53:第四開關元件
60,70:電流鏡電路
101,401,611,801:第一輸入端
102,402,612,802:第一輸出端
103,403,613,803:第一控制端
411,621,711:第二輸入端
412,622,712:第二輸出端
413,623,713:第二控制端
721:第三輸入端
722:第三輸出端
723:第三控制端
圖1繪示在一些實施例中，自我保護電路的電路示意圖。
圖2繪示在一些實施例中，疊接電路的電路示意圖。
圖3繪示在一些實施例中，電流鏡電路的電路示意圖。
圖4繪示在一些實施例中，運算放大電路的電路示意圖。
圖5繪示在一些實施例中，第一電源供電時第一開關元件、第二開關元件、第三開關元件的時序圖。
圖6繪示在一些實施例中，第一電源停止時第一開關元件、第二開關元件、第三開關元件的時序圖。
請參閱圖1所示，在一些實施例中，自我保護電路配置為接收第一電源Vout10，自我保護電路包括第一電晶體10、第一開關元件20、控制單元30。
請參閱圖1所示，第一電晶體10包括第一輸入端101、第一輸出端102及第一控制端103，第一輸入端101配置為接收第一電源Vout10，第一輸出端102電性連接接地端G10。在一些實施例中，第一電晶體10可以是雙極性電晶體(BJT)、場效應電晶體(FET)。在一些實施例中，第一電晶體10為N通道增強型MOSFET，第一輸入端101為汲極(drain)、第一輸出端102為源極(source)、第一控制端103為閘極(gate)。
請參閱圖1所示，第一開關元件20分別電性連接第一輸入端101及接地端G10。在一些實施例中，第一開關元件20可以是雙極性電晶體、場效應電晶體。在一些實施例中，第一開關元件20為N通道增強型 MOSFET，第一開關元件20的汲極電性連接第一輸入端101、第一開關元件20的源極電性連接接地端G10。
請參閱圖1所示，控制單元30電性連接第一開關元件20，並配置為在第一電源Vout10開始供電至第一電晶體10前，控制第一開關元件20導通，且在第一電源Vout10持續供電至第一電晶體10後，控制第一開關元件20截止。在一些實施例中，控制單元30為一微處理器、數位訊號處理器(DSP)、特殊應用積體電路(ASIC)等可輸出相應電訊號的控制電路。
請參閱圖1及圖5所示，在第一電源Vout10開始供電至第一電晶體10之前，控制單元30先控制第一開關元件20形成導通，因此第一電源Vout10開始供電至第一電晶體10之前，電流會流經第一開關元件20輸出至接地端G10。在第一電源Vout10持續供電至第一電晶體10後，控制單元30會控制第一開關元件20截止。如此一來，第一開關元件20導通時可避免第一電晶體10因瞬間過大的電流導致損毀，第一開關元件20截止時可避免其元件特性對整體電路造成影響。參閱圖6所示，在一些實施例中，在第一電源Vout10停止供電至第一電晶體10前，控制單元30也會先控制第一開關元件20導通，以避免停止供電時所產生的突波對第一電晶體10造成影響。
請參閱圖1所示，在一些實施例中，自我保護電路更包括第二開關元件21及第三開關元件22，第二開關元件21電性連接於第一控制端103與接地端G10之間。第三開關元件22電性連接於第一電源Vout10與第一輸入端101之間。控制單元30分別電性連接第二開關元件21及第三 開關元件22，以控制第二開關元件21及第三開關元件22分別為導通或截止。由於，第二開關元件21與第三開關元件22形成導通時，第一電源Vout10能夠流入第一電晶體10，第二開關元件21與第三開關元件22形成截止時，第一電源Vout10無法流入第一電晶體10。因此，控制單元30控制第二開關元件21與第三開關元件22形成導通或截止，以決定第一電源Vout10是否流入第一電晶體10內。如同前述說明，在第一電源Vout10供電至第一電晶體10前(即經由控制單元30的控制，第二開關元件21與第三開關元件22形成導通前)，第一開關元件20需先導通，在第一電源Vout10持續供電至第一電晶體10後第一開關元件20形成截止。同理，在第一電源Vout10停止供電至第一電晶體10前(即經由控制單元30的控制，第二開關元件21與第三開關元件22形成截止前)，第一開關元件20需先形成導通。
在一些實施例中，經由控制單元30的控制，至少需要在第三開關元件22形成導通前，第一開關元件20已形成導通，不論第二開關元件21是否在第一開關元件20形成導通之前已形成導通。意即第一開關元件20、第二開關元件21及第三開關元件22的導通順序可為第一開關元件20、第三開關元件22、第二開關元件21，或是第一開關元件20、第二開關元件21、第三開關元件22，又或者是第一開關元件20導通後，第二開關元件21與第三開關元件22同時形成導通。
在一些實施例中，第二開關元件21與第三開關元件22可以是雙極性電晶體、或場效應電晶體。
請參閱圖2所示，在一些實施例中，前述自我保護電路可應用於疊接電路。疊接電路配置為接收第一電源Vout20，疊接電路包括第一 電晶體40、第二電晶體41、第一開關元件50、第二開關元件51及控制單元31。
請參閱圖2所示，第一電晶體40包括第一輸入端401、第一輸出端402及第一控制端403，第一輸入端401接收第一電源Vout20。第二電晶體41包括第二輸入端411、第二輸出端412及第二控制端413，第一輸出端402電性連接第二輸入端411，第二輸出端412電性連接接地端G20。第一開關元件50分別電性連接第一輸入端401及接地端G20。第二開關元件51分別電性連接第二輸入端411及接地端G20。控制單元31分別電性連接第一開關元件50及第二開關元件51，並配置為在第一電源Vout20開始供電至第一電晶體40前，控制第一開關元件50及第二開關元件51導通，且在第一電源Vout20持續供電至第一電晶體40後，控制第一開關元件50及第二開關元件51截止。
在第一電源Vout20開始供電至第一電晶體40前，第一開關元件50及第二開關元件51需先導通，在第一電源Vout20持續供電至第一電晶體40後，第一開關元件50及第二開關元件51形成截止。因此第一電源Vout20會先流經第一開關元件50而流入接地端G20。藉此避免第一電源Vout20開始供電時，對第一電晶體40與第二電晶體41造成破壞。並且，第一電源Vout20持續供電至第一電晶體40與第二電晶體41時，控制單元31再控制第一開關元件50與第二開關元件51截止。以避免第一開關元件50與第二開關元件51的元件特性，對疊接電路的工作造成影響。
在一些實施例中，控制單元31配置為在第一電源Vout20停止供電至第一電晶體40前，控制第一開關元件50及第二開關元件51導通。 藉此避免第一電源Vout20停止供電時所產生的突波對疊接電路造成影響。
在一些實施例中，疊接電路包括第三開關元件52及第四開關元件53。第三開關元件52分別電性連接於第一控制端403及接地端G20之間。第四開關元件53分別電性連接於第二控制端413及接地端G20之間。其中，控制單元31分別電性連接第三開關元件52及第四開關元件53，控制單元31用以控制第三開關元件52及第四開關元件53分別為導通或截止。
在一些實施例中，經由控制單元31的控制，至少需要在第三開關元件52及第四開關元件53形成導通前，第一開關元件50及第二開關元件51已形成導通。意即第一開關元件50、第二開關元件51、第三開關元件52及第四開關元件53的導通順序可為第一開關元件50、第二開關元件51、第三開關元件52、第四開關元件53，或是第一開關元件50及第二開關元件51同時形成導通後第三開關元件52及第四開關元件53同時形成導通。
在一些實施例中，第一開關元件50、第二開關元件51、第三開關元件52、第四開關元件53、第一電晶體40及第二電晶體41可以是雙極性電晶體、或場效應電晶體。在一些實施例中，第一開關元件50、第二開關元件51、第三開關元件52、第四開關元件53、第一電晶體40及第二電晶體41為N通道增強型MOSFET，第一輸入端401及第二輸入端411為汲極、第一輸出端402及第二輸出端412為源極、第一控制端403及第二控制端413為閘極。
請參閱圖3所示，在一些實施例中，前述自我保護電路可應 用於電流鏡電路60。電流鏡電路60配置為接收第一電源Vout30。電流鏡電路60包括第一電晶體61、第二電晶體62、第一開關元件63及控制單元32。第一電晶體61包括第一輸入端611、第一輸出端612及第一控制端613，第一控制端613電性連接第一輸入端611，第一輸入端611配置為接收第一電源Vout30，第一輸出端612電性連接接地端G30。第二電晶體62包括第二輸入端621、第二輸出端622及第二控制端623，第一控制端613電性連接第二控制端623，第二輸出端622電性連接接地端G30。第一開關元件63分別電性連接第一輸入端611及接地端G30。控制單元32電性連接第一開關元件63，並配置在第一電源Vout30供電至第一電晶體61前，控制第一開關元件63導通，且在第一電源Vout30持續供電至第一電晶體61後，控制第一開關元件63截止。
在電流鏡電路60開始接收第一電源Vout30之前，控制單元32會先控制第一開關元件63形成導通，因此，第一電源Vout30進入第一電晶體61時，第一電源Vout30會沿著第一開關元件63而流入至接地端G30，藉此避免第一電源Vout30進入電流鏡電路60的瞬間，導致第一電晶體61或第二電晶體62受損。在第一電源Vout30持續供電至電流鏡電路60後，控制單元32會控制第一開關元件63形成截止，以降低第一開關元件63的元件特性影響電流鏡電路60的工作。
另外，在一些實施例中，當第一電源Vout30停止供電至電流鏡電路60前，控制單元32會控制第一開關元件63形成導通，以避免第一電源Vout30停止供電時對電流鏡電路60造成負面影響。
在一些實施例中，第一電晶體61、第二電晶體62、及第一 開關元件63可以是雙極性電晶體、場效應電晶體。在一些實施例中，第一電晶體61、第二電晶體62、及第一開關元件63均為N通道增強型MOSFET，第一輸入端611及第二輸入端621均為汲極、第一輸出端612及第二輸出端622均為源極、第一控制端613及第二控制端623均為閘極。
請參閱圖4所示，在一些實施例中，前述自我保護電路可應用於運算放大電路。運算放大電路配置為接收第一電源Vout40，運算放大電路包括電流鏡電路70、第一電晶體80、第一開關元件90、及控制單元33。
第一電晶體80包括第一輸入端801、第一輸出端802及第一控制端803，第一輸入端801及第一控制端803分別電性連接電流鏡電路70，第一輸入端801配置為接收第一電源Vout40，第一輸出端802電性連接接地端G40。第一開關元件90分別電性連接第一輸入端801及接地端G40。控制單元33電性連接第一開關元件90，並配置在第一電源Vout40供電至第一電晶體80前，控制第一開關元件90導通，且在第一電源Vout40持續供電至第一電晶體80後，控制第一開關元件90截止。
運算放大電路在接收第一電源Vout40之前，控制單元33會先控制第一開關元件90導通，使第一電源Vout40流經第一開關元件90後流入接地端G40，藉以避免第一電源Vout40開始供電至運算放大電路時，對其內部元件造成負面影響。當第一電源Vout40持續供電至運算放大電路時，控制單元33控制第一開關元件90形成截止，令第一開關元件90的元件特性不會影響運算放大電路的工作。
在一些實施例中，當第一電源Vout40停止供電至運算放大電路前，控制單元33會控制第一開關元件90形成導通，以避免第一電源Vout40停止供電時，對運算放大電路造成負面影響。
在一些實施例中，運算放大電路的電流鏡電路70配置為接收第二電源Vout50。電流鏡電路70包括第二電晶體71、第三電晶體72及第二開關元件73。第二電晶體71包括第二輸入端711、第二輸出端712及第二控制端713，第二控制端713電性連接第二輸入端711，第二輸入端711配置為接收第二電源Vout50，第二輸出端712電性連接接地端G40。第三電晶體72包括第三輸入端721、第三輸出端722及第三控制端723，第二控制端713電性連接第三控制端723，第三輸入端721配置為接收第二電源Vout50，第三輸出端722電性連接接地端G40。第二開關元件73分別電性連接第二輸入端711及接地端G40。控制單元33電性連接第二開關元件73。電流鏡電路70的作動及其實施例請參閱前述，在此不再贅述。
在一些實施例中，第一電晶體80、第二電晶體71、第三電晶體72、第一開關元件90及第二開關元件73可以是雙極性電晶體、場效應電晶體。在一些實施例中，第一電晶體80、第二電晶體71、第三電晶體72、第一開關元件90及第二開關元件73均為N通道增強型MOSFET。第一輸入端801、第二輸入端711及第三輸入端721均為汲極，第一輸出端802、第二輸出端712及第三輸出端722均為源極，第一控制端803、第二控制端713及第三控制端723均為閘極。
依據本案一實施例之自我保護電路，利用控制單元30控制第一開關元件20導通或截止，使自我保護電路開始接收第一電源Vout10、 或停止接收第一電源Vout10時，利用第一開關元件20形成導通使自我保護電路具備自我保護功能，在自我保護電路持續接收第一電源Vout10時，則是透過第一開關元件20形成截止，令第一開關元件20的元件特性不會影響自我保護電路的工作。
Vout1:第一電源
G10:接地端
10:第一電晶體
101:第一輸入端
102:第一輸出端
103:第一控制端
20:第一開關元件
21:第二開關元件
22:第三開關元件
30:控制單元

Claims (10)

  1. 一種自我保護電路，配置為接收一第一電源，該自我保護電路包括： 一第一電晶體，包括一第一輸入端、一第一輸出端及一第一控制端，該第一輸入端配置為接收該第一電源，該第一輸出端電性連接一接地端； 一第一開關元件，電性連接該第一輸入端及該接地端；及 一控制單元，電性連接該第一開關元件，並配置在該第一電源供電至該第一電晶體前，控制該第一開關元件導通，且在該第一電源持續供電至該第一電晶體後，控制該第一開關元件截止。
  2. 如請求項1所述之自我保護電路，其中該控制單元在該第一電源停止供電至該第一電晶體前，控制該第一開關元件導通。
  3. 如請求項1所述之自我保護電路，更包括： 一第二開關元件，電性連接於該第一控制端及該接地端之間；及 一第三開關元件，電性連接於該第一電源與該第一輸入端之間； 其中，該控制單元分別電性連接該第二開關元件及該第三開關元件，以控制該第二開關元件及該第三開關元件分別為導通或截止。
  4. 如請求項3所述之自我保護電路，其中該控制單元在該第一電源停止供電至該第一電晶體前，控制該第一開關元件導通。
  5. 如請求項3所述之自我保護電路，其中該控制單元控制該第二開關元件及第三開關元件均為導通，以使該第一電源供電至該第一電晶體，並控制該第二開關元件及該第三開關元件均為截止，以使該第一電源不供電至該第一電晶體。
  6. 如請求項3所述之自我保護電路，其中該控制單元控制該第三開關元件導通前，先控制該第一開關元件導通。
  7. 一種疊接電路，配置為接收一第一電源，該疊接電路包括： 一第一電晶體，包括一第一輸入端、一第一輸出端及一第一控制端，該第一輸入端配置為接收該第一電源； 一第二電晶體，包括一第二輸入端、一第二輸出端及一第二控制端，該第一輸出端電性連接該第二輸入端，該第二輸出端電性連接一接地端； 一第一開關元件，分別電性連接該第一輸入端及該接地端； 一第二開關元件，分別電性連接該第二輸入端及該接地端；及 一控制單元，分別電性連接該第一開關元件及該第二開關元件，並配置為在該第一電源供電至該第一電晶體前，控制該第一開關元件及該第二開關元件導通，且在該第一電源持續供電至該第一電晶體後，控制該第一開關元件及該第二開關元件截止。
  8. 如請求項7所述之疊接電路，該疊接電路包括： 一第三開關元件，分別電性連接該第一控制端及該接地端之間；及 一第四開關元件，分別電性連接該第二控制端及該接地端之間； 其中，該控制單元分別電性連接該第三開關元件及該第四開關元件，該控制單元用以控制該第三開關元件及該第四開關元件分別為導通或截止。
  9. 一種運算放大電路，配置為接收一第一電源，該運算放大電路包括： 一電流鏡電路； 一第一電晶體，包括一第一輸入端、一第一輸出端及一第一控制端，該第一輸入端及該第一控制端分別電性連接該電流鏡電路，該第一輸入端配置為接收該第一電源，該第一輸出端電性連接一接地端； 一第一開關元件，電性連接該第一輸入端及該接地端；及 一控制單元，電性連接該第一開關元件，並配置在該第一電源供電至該第一電晶體前，控制該第一開關元件導通，且在該第一電源持續供電至該第一電晶體後，控制該第一開關元件截止。
  10. 一種電流鏡電路，配置為接收一第一電源，該電流鏡電路包括： 一第一電晶體，包括一第一輸入端、一第一輸出端及一第一控制端，該第一輸入端配置為接收該第一電源，該第一控制端電性連接該第一輸入端，該第一輸出端電性連接一接地端； 一第二電晶體，包括一第二輸入端、一第二輸出端及一第二控制端，該第一控制端連接該第二控制端，該第二輸出端電性連接該接地端； 一第一開關元件，電性連接該第一輸入端與該接地端之間；及 一控制單元，電性連接該第一開關元件，並配置在該第一電源供電至該第一電晶體前，控制該第一開關元件導通，且在該第一電源持續供電至該電流鏡電路後，控制該第一開關元件截止。
TW112140293A 2023-10-20 2023-10-20 自我保護電路、疊接電路、運算放大電路及電流鏡電路 TWI902033B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112140293A TWI902033B (zh) 2023-10-20 2023-10-20 自我保護電路、疊接電路、運算放大電路及電流鏡電路
US18/918,844 US20250132734A1 (en) 2023-10-20 2024-10-17 Self-protection circuitry, cascade circuit, operational amplifier circuit, and current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112140293A TWI902033B (zh) 2023-10-20 2023-10-20 自我保護電路、疊接電路、運算放大電路及電流鏡電路

Publications (2)

Publication Number Publication Date
TW202518849A TW202518849A (zh) 2025-05-01
TWI902033B true TWI902033B (zh) 2025-10-21

Family

ID=95400744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112140293A TWI902033B (zh) 2023-10-20 2023-10-20 自我保護電路、疊接電路、運算放大電路及電流鏡電路

Country Status (2)

Country Link
US (1) US20250132734A1 (zh)
TW (1) TWI902033B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408827B1 (en) * 2004-12-22 2008-08-05 Cypress Semiconductor Corp. Pulse generation scheme for improving the speed and robustness of a current sense amplifier without compromising circuit stability or output swing
US20100008001A1 (en) * 2008-07-09 2010-01-14 Hynix Semiconductor, Inc. Electrostatic discharge protection of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408827B1 (en) * 2004-12-22 2008-08-05 Cypress Semiconductor Corp. Pulse generation scheme for improving the speed and robustness of a current sense amplifier without compromising circuit stability or output swing
US20100008001A1 (en) * 2008-07-09 2010-01-14 Hynix Semiconductor, Inc. Electrostatic discharge protection of semiconductor device

Also Published As

Publication number Publication date
US20250132734A1 (en) 2025-04-24
TW202518849A (zh) 2025-05-01

Similar Documents

Publication Publication Date Title
US8054106B2 (en) Load driving device
JPH10229639A (ja) 集積化供給保護
TWI548184B (zh) 用於電子裝置之保護裝置及方法
EP4380056A3 (en) Device design for short circuit protection of transistors
US7295414B2 (en) Power output device with protection function for short circuit and overload
TWI902033B (zh) 自我保護電路、疊接電路、運算放大電路及電流鏡電路
JP5435483B2 (ja) 電源供給装置
US9595947B2 (en) Driver device for transistors, and corresponding integrated circuit
US20080136466A1 (en) Semiconductor Integrated Circuit Driving External FET and Power Supply Incorporating the Same
TWI898292B (zh) 自我保護電路、疊接電路及運算放大電路
US4706159A (en) Multiple power supply overcurrent protection circuit
JP7678510B2 (ja) 逆接続破損防止回路
JP4228960B2 (ja) 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法
TWI707528B (zh) 開關控制電路
US20090168281A1 (en) Electrostatic discharge leading circuit
US6762576B2 (en) Motor driving device for supplying driving current to a three-phase motor through output transistors
JP3258050B2 (ja) 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置
JPH09213893A (ja) 半導体装置
JP3802412B2 (ja) Ｍｏｓトランジスタ出力回路
CN119921741A (zh) 自我保护电路、级联电路及运算放大电路
JP2024065812A (ja) 出力回路
JPH0575030A (ja) 接地損失保護装置
CN119945401A (zh) 自我保护电路、叠接电路、运算放大电路及电流镜电路
US5936453A (en) Circuit arrangement for controlling a pulse output stage
WO2003073470A3 (en) Methods and systems for reducing power-on failures of integrated circuits