TWI901361B - 半導體元件 - Google Patents

Abstract

一種半導體元件包括基材結構、源極結構、汲極結構及閘極結構。源極結構、汲極結構及閘極結構位於基材結構上方且沿第一方向排列。汲極結構包括多個第一電極單元與多個第二電極單元沿第二方向交替地排列。第二方向與第一方向實質上垂直。每個第一電極單元包括p型半導體層與第一金屬電極。p型半導體層具有第一底面積。每個第二電極單元包括第二金屬電極。第二金屬電極具有第二底面積。第二底面積大於第一底面積。

Description

半導體元件

本揭露是有關於一種半導體元件。

三五（III-V）族半導體化合物因其半導體特性被廣為應用於積體電路元件中，例如高功率場效電晶體、高頻電晶體或高電子遷移率電晶體（high electron mobility transistor， HEMT）等。在高電子遷移率電晶體中，氮化鎵系列的材料因擁有較寬能隙（band gap）、飽和速率高以及適用於高頻與高功率密度操作的特點，近年來特別受到重視。然而，為了因應積體密度的提升，需要更進一步降低高電子遷移率電晶體的能耗與導通電阻（on-state resistance）。

有鑑於此，本揭露之一目的在於提出一種可有解決上述問題的半導體元件。

本揭露的一方面是有關於一種半導體元件包括基材結構、源極結構、閘極結構以及汲極結構。基材結構包括半導體層。源極結構位於基材結構的半導體層上方。閘極結構位於半導體層上方。汲極結構位於半導體層上方且與源極結構、閘極結構沿著第一方向排列。汲極結構包括多個第一電極單元與多個第二電極單元。每個第一電極單元包括p型半導體層與位於p型半導體層上方的第一金屬電極。p型半導體層具有第一底面積。每個第二電極單元包括第二金屬電極。第二金屬電極具有第二底面積。第二底面積大於第一底面積。第一電極單元與第二電極單元沿著第二方向交替地排列。第二方向與第一方向實質上垂直。

綜上所述，於本揭露的一些實施方式的半導體元件中，設置相互分離且交替排列的第一電極單元與第二電極單元，其中第一電極單元包括形成肖特基能障二極體的金屬電極與p型半導體層，第二電極單元包括與下伏的半導體層形成歐姆接觸的金屬電極。同時，使每個第二電極單元的金屬電極的底面積大於每個第一電極單元的p型半導體層的底面積。如此一來，在導通狀態下，第一電極單元的金屬電極與第二電極單元的金屬電極具有不同的電位，可以經由第一電極單元、第二電極單元與半導體層之間的接觸面積關係進一步降低能耗，並抑制電壓過衝導致的損害。

請參照第1圖至第5圖。第1圖為根據本揭露的一些實施方式的半導體元件10的俯視圖。第2圖、第3圖以及第4圖分別為半導體元件10沿著第1圖中的線段A-A’、線段B-B’以及線段C-C’繪示的局部剖面圖。第5圖為半導體元件10的等效電路示意圖。

如第1圖中所示，半導體元件10包括基材結構100、源極結構110、汲極結構120以及閘極結構130。源極結構110、汲極結構120以及閘極結構130位於基材結構100的半導體層108上方且沿著第一方向D1排列。閘極結構130位於源極結構110與汲極結構120之間。源極結構110與閘極結構130分別沿著第二方向D2延伸。如第1圖中所示，第一方向D1實質上垂直於閘寬方向，且第二方向D2實質上平行於閘寬方向。

在一些實施方式中，基材結構100包括半導體堆疊。舉例來說，如第2圖、第3圖以及第4圖中所示，基材結構100包括基材102、緩衝層104（buffer layer）、半導體層106以及半導體層108。緩衝層104位於基材102上方。半導體層106位於緩衝層104上方。半導體層108位於半導體層106上方。在一些實施方式中，半導體層106與半導體層108包括三五族半導體化合物。舉例來說，半導體層106可以包括氮化鎵（gallium nitride, GaN），半導體層108可以包括鋁氮化鎵（aluminum gallium nitride, AlGaN），如此一來，半導體層106與半導體層108形成異質結構，在其界面具有較高的二維電子氣（two-dimensional electron gas, 2DEG）通道，使得半導體元件10相比於矽基半導體元件具有較低的能耗與較高的功率密度。

在一些實施方式中，源極結構110包括源極電極111、源極穿孔112以及源極金屬連線113。如第1圖中所示，源極電極111為沿著第二方向D2延伸的長條形材料。源極結構110可以包括多個源極穿孔112沿著第二方向D2排列。如第2圖與第3圖中所示，源極金屬連線113位於源極電極111上方且通過源極穿孔112與源極電極111電性連接。在一些實施方式中，源極電極111與源極金屬連線113的材料可以包括但不限於鈦（titanium）、氮化鈦（titanium nitride）、鋁（aluminum）、銅（copper）或其組合。

在一些實施方式中，汲極結構120包括第一電極單元121、第二電極單元122以及汲極金屬連線123。如第1圖與第4圖中所示，第一電極單元121與第二電極單元122沿著第二方向D2交錯且間隔地排列。相鄰的第一電極單元121與第二電極單元122之間具有間隔G。時，鄰近的第一電極單元121彼此分離，且鄰近的第二電極單元122彼此分離，形成島狀的結構。每個第一電極單元121的中心軸與每個第二電極單元122的中心軸重合（例如重合於線段C-C’）且平行於第二方向D2。有關第一電極單元121與第二電極單元122的詳細特徵將在後續段落中敘述。

在一些實施方式中，閘極結構130包括閘極半導體131與閘極金屬電極132。如第1圖中所示，閘極半導體131與閘極金屬電極132為沿著第二方向D2延伸的長條形材料。如第2圖與第3圖中所示，閘極金屬電極132位於閘極半導體131上方。在一些實施方式中，閘極半導體131包括但不限於氮化鎵或p型摻雜的氮化鎵，而閘極金屬電極132包括但不限於鈦、氮化鈦、鋁、銅或其組合。

如第2圖與第4圖中所示，第一電極單元121包括p型半導體層121a、位於p型半導體層121a上方的金屬電極121b以及位於金屬電極121b上方的第一汲極穿孔121c。在一些實施方式中，p型半導體層121a由具有p型摻雜物的氮化鎵製成。在一些實施方式中，金屬電極121b包括但不限於鈦、氮化鈦、鋁、銅或其組合。金屬電極121b接觸於p型半導體層121a的頂面，形成肖特基能障二極體（Schottky barrier diode， SBD）。p型半導體層121a的底面則接觸於半導體層108。金屬電極121b與p型半導體層121a通過第一汲極穿孔121c電性連接於汲極金屬連線123。

如第3圖與第4圖中所示，第二電極單元122包括金屬電極122a與位於金屬電極122a上方的第二汲極穿孔122b。金屬電極122a接觸於半導體層108，形成歐姆接觸（ohmic contact）。在一些實施方式中，金屬電極122a包括但不限於鈦、氮化鈦、鋁、銅或其組合。金屬電極122a通過第二汲極穿孔122b電性連接於汲極金屬連線123。如第4圖中所示，在沿著線段C-C’的剖面中，第二電極單元122的金屬電極122a具有相連的下部與上部，其中下部直接接觸於半導體層108，上部位於下部上方且接觸於第二汲極穿孔122b。金屬電極122a的上部的邊緣與p型半導體層121a的邊緣之間具有間隔G。換言之，第二電極單元122的金屬電極122a在基材結構100上的正投影區域與第一電極單元121的p型半導體層121a在基材結構100上的正投影區域相互分離且不重疊。

如第4圖中所示，可以加大第二電極單元122的下部的底面積，以降低接觸電阻。換言之，加大第二電極單元122與半導體層108之間的接觸面積。在這種情況下，每個第二電極單元122的底面積（或稱每個第二電極單元122與半導體層108之間的接觸面積）大於每個第一電極單元121的底面積（或稱每個第一電極單元121與半導體層108之間的接觸面積）。

請回到第1圖，在一些實施方式中，每個第一電極單元121的p型半導體層121a沿著第一方向D1的寬度W1實質上等於每個第二電極單元122的金屬電極122a沿著第一方向D1的寬度W2。舉例來說，寬度W1在0.1 μm與3 μm之間，寬度W2在0.1 μm與3 μm之間。在一些實施方式中，每個第一電極單元121的p型半導體層121a沿著第二方向D2的長度L1小於每個第二電極單元122的金屬電極122a沿著第二方向D2的長度L2。舉例來說，長度L1在0.1 μm與3 μm之間，長度L2在0.1 μm與30 μm之間。如此可以加大第二電極單元122的底面積和/或俯視面積，使導通電阻相對降低。在這種情況下，以俯視觀之，每個第二電極單元122的面積大於每個第一電極單元121的面積。

另一方面，如第1圖中所示，第一汲極穿孔121c與第二汲極穿孔122b沿著第二方向D2間隔地排列。在一些實施方式中，每個第二電極單元122的第二汲極穿孔122b的底面積總和（或稱每個第二電極單元122的第二汲極穿孔122b與金屬電極122a之間的接觸面積總和）大於每個第一電極單元121的第一汲極穿孔121c的底面積總和（或稱每個第一電極單元121的第一汲極穿孔121c與金屬電極121b之間的接觸面積總和）。如此一來，每個第二電極單元122的第二汲極穿孔122b的總電阻值小於每個第一電極單元121的第一汲極穿孔121c的總電阻值。

在這樣的配置下，由於第一電極單元121與第二電極單元122相互分離，且分別經由第一汲極穿孔121c與第二汲極穿孔122b電性連接於汲極金屬連線123，因此在導通狀態下，第一電極單元121的金屬電極121b與第二電極單元122的金屬電極122a可以具有不同的電位。具體而言，請參照第5圖，電流可以經由兩個路徑自汲極金屬連線123（具有電位值V ₁₂₃）流至二維電子氣通道（具有電位值V _2DEG）。左邊的路徑通過第一汲極穿孔121c以及由金屬電極121b與p型半導體層121a形成的肖特基能障二極體SD。右邊的路徑則通過第二汲極穿孔122b與金屬電極122a。因此，金屬電極121b的電位值V _121b與金屬電極122a的電位值V _122a可以不同。

如前所述，每個第二電極單元122的第二汲極穿孔122b的底面積總和大於每個第一電極單元121的第一汲極穿孔121c的底面積總和，使得第二汲極穿孔122b具有的電阻值R _122b小於第一汲極穿孔121c具有的電阻值R _121c。如此一來，流經左邊路徑的電流值I1小於右邊路徑的電流值I2，因此可以降低第一電極單元121的能耗。此外，設置第一汲極穿孔121c作為保護電阻，可以抑制汲極金屬連線123異常擾動導致的電壓過衝（overshoot），避免肖特基能障二極體SD受到損害。

同理，如第4圖中所示，在一些實施方式中，第一汲極穿孔121c的截面積小於第二汲極穿孔122b的截面積。在一些實施方式中，第一汲極穿孔121c的底端低於第二汲極穿孔122b的底端，而金屬電極121b的頂面低於金屬電極122a的頂面。換言之，第一汲極穿孔121c的高度可以大於第二汲極穿孔122b的高度，進一步使得電阻值R _122b小於電阻值R _121c。進一步而言，p型半導體層121a的厚度小於第二金屬電極122a的厚度。

此外，如第1圖中所示，在一些實施方式中，第一電極單元121的p型半導體層121a的邊緣與第二電極單元122的第二金屬電極122a的邊緣切齊。如此一來，可以最大化閘極-汲極間長度（L _gd，相當於第1圖中的間距X1、間距X2），從而降低電場尖峰，提供較大的崩潰電壓，提升元件的可靠性。在這種情況下，第一電極單元121的p型半導體層121a與閘極結構130的閘極半導體131沿著第一方向D1的間距X1實質上等於第二電極單元122的第二金屬電極122a與閘極半導體131沿著第一方向D1的間距X2。值得注意的是，間距X1與間距X2大於源極結構110與閘極結構130之間的間距X3。

接下來將搭配第1圖與第4圖說明根據本揭露的一些實施方式的半導體元件10的製造方法。首先，提供基材結構100。舉例來說，在基材102上依序形成緩衝層104、半導體層106以及半導體層108。接著，形成相互分離且沿著第二方向D2排列的多個p型半導體層121a。在一些實施方式中，閘極結構130的閘極半導體131可以在此階段同時形成。接下來，形成第一金屬電極121b於每個p型半導體層121a上方。在一些實施方式中，閘極結構130的閘極金屬電極132可以在此階段同時形成。接著，形成第二金屬電極122a於p型半導體層121a之間，使得p型半導體層121a與第二金屬電極122a沿著第二方向D2交替且間隔地排列。在一些實施方式中，源極結構110的源極電極111可以在此階段同時形成。接著，形成第一汲極穿孔121c與第二汲極穿孔122b分別在第一金屬電極121b與第二金屬電極122a上方，並使每個第二電極單元122的第二汲極穿孔122b的底面積總和大於每個第一電極單元121的第一汲極穿孔121c的底面積總和。在一些實施方式中，可以在此階段同時形成源極穿孔112在源極電極111上方。接著，形成汲極金屬連線123於第一汲極穿孔121c與第二汲極穿孔122b上方。在一些實施方式中，可以在此階段同時形成源極金屬連線113於源極穿孔112上方。

請參照第6圖，其為根據本揭露的另一些實施方式的半導體元件10’的俯視圖。半導體元件10’與半導體元件10之間的差異之一在於，半導體元件10’的每個第一電極單元121的p型半導體層121a沿著第一方向D1的寬度W1不同於每個第二電極單元122的金屬電極122a沿著第一方向D1的寬度W2。舉例來說，寬度W1大於寬度W2。在一些實施方式中，每個第一電極單元121的p型半導體層121a沿著第二方向D2的長度L1小於每個第二電極單元122的金屬電極122a沿著第二方向D2的長度L2，使得每個第一電極單元121的俯視面積小於每個第二電極單元122的俯視面積，以提高第二電極單元122所佔的面積比例，使得導通電阻相對降低。

此外，半導體元件10’與半導體元件10之間的另一差異在於，半導體元件10’的每個第二電極單元122的第二金屬電極122a上方可以具有三個分離且沿著第二方向D2排列的第二汲極穿孔122b。每個第二汲極穿孔122b的尺寸與第一汲極穿孔121c近似。在這些實施方式中，每個第二電極單元122上方的所有第二汲極穿孔122b的底面積總和仍大於每個第一電極單元121上方的所有第一汲極穿孔121c的底面積總和，以使每個第二電極單元122的第二汲極穿孔122b的總電阻值小於每個第一電極單元121的第一汲極穿孔121c的總電阻值。在其他實施方式中，第一金屬電極121b上方也可以具有超過一個第一汲極穿孔121c。

在一些實施方式中，第一汲極穿孔121c與第二汲極穿孔122b可以具有任意形狀。舉例來說，請參照第7圖，其為根據本揭露的又另一些實施方式的半導體元件10”的俯視圖。半導體元件10”與半導體元件10之間的差異在於，半導體元件10”的第一汲極穿孔121c與第二汲極穿孔122b具有圓形的俯視輪廓。同時，在這些實施方式中，每個第二電極單元122的第二金屬電極122a上方有四個第二汲極穿孔122b散布在第二金屬電極122a上方。同理，每個第二電極單元122上方的所有第二汲極穿孔122b的底面積總和大於每個第一電極單元121上方的所有第一汲極穿孔121c的底面積總和，以使每個第二電極單元122的第二汲極穿孔122b的總電阻值小於每個第一電極單元121的第一汲極穿孔121c的總電阻值。

綜上所述，於本揭露的一些實施方式的半導體元件中，設置相互分離且交替排列的第一電極單元與第二電極單元，其中第一電極單元包括形成肖特基能障二極體的金屬電極與p型半導體層，第二電極單元包括與下伏的半導體層形成歐姆接觸的金屬電極。同時，使每個第二電極單元的金屬電極的底面積大於每個第一電極單元的p型半導體層的底面積。如此一來，在導通狀態下，第一電極單元的金屬電極與第二電極單元的金屬電極具有不同的電位，可以經由第一電極單元、第二電極單元與半導體層之間的接觸面積關係進一步降低能耗，並抑制電壓過衝導致的損害。

10,10’,10”:半導體元件 100:基材結構 102:基材 104:緩衝層 106,108:半導體層 110:源極結構 111:源極電極 112:源極穿孔 113:源極金屬連線 120:汲極結構 121:第一電極單元 121a:p型半導體層 121b,122a:金屬電極 121c:第一汲極穿孔 122:第二電極單元 122b:第二汲極穿孔 123:汲極金屬連線 130:閘極結構 131:閘極半導體 132:閘極金屬電極 A-A’,B-B’,C-C’:線段 D1:第一方向 D2:第二方向 G:間隔 I1,I2:電流值 L1,L2:長度 R _121c,R _122b:電阻值 SD:肖特基能障二極體 V _121b,V _122a,V ₁₂₃,V _2DEG:電位值 W1,W2:寬度 X1,X2,X3:間距

圖式繪示了本揭露的一個或多個實施例，並且與書面描述一起用於解釋本揭露之原理。在所有圖式中，盡可能使用相同的圖式標記指代相似或相同元件，其中： 第1圖為根據本揭露的一些實施方式的半導體元件的俯視圖。 第2圖、第3圖以及第4圖為根據本揭露的一些實施方式的半導體元件的局部剖面圖。 第5圖為根據本揭露的一些實施方式的半導體元件的等效電路示意圖。 第6圖為根據本揭露的另一些實施方式的半導體元件的俯視圖。 第7圖為根據本揭露的又另一些實施方式的半導體元件的俯視圖。

國內寄存資訊（請依寄存機構、日期、號碼順序註記） 無 國外寄存資訊（請依寄存國家、機構、日期、號碼順序註記） 無

10:半導體元件

100:基材結構

108:半導體層

110:源極結構

111:源極電極

112:源極穿孔

120:汲極結構

121:第一電極單元

121a:p型半導體層

121b,122a:金屬電極

121c:第一汲極穿孔

122:第二電極單元

122b:第二汲極穿孔

130:閘極結構

131:閘極半導體

132:閘極金屬電極

A-A’,B-B’,C-C’:線段

D1:第一方向

D2:第二方向

G:間隔

L1,L2:長度

W1,W2:寬度

X1,X2,X3:間距

Claims (9)

1. 一種半導體元件，包含： 一基材結構，包含一半導體層； 一源極結構，位於該基材結構的該半導體層上方； 一閘極結構，位於該半導體層上方；以及 一汲極結構，位於該半導體層上方且與該源極結構、該閘極結構沿著一第一方向排列，該汲極結構包含： 複數個第一電極單元，分別包含一p型半導體層與位於該p型半導體層上方的一第一金屬電極，其中該p型半導體層具有一第一底面積；以及 複數個第二電極單元，分別包含一第二金屬電極，其中該第二金屬電極具有一第二底面積，且該第二底面積大於該第一底面積， 其中該些第一電極單元與該些第二電極單元沿著一第二方向交替地排列，該第二方向與該第一方向實質上垂直，且該些第一電極單元中之每一者的該p型半導體層與該些第二電極單元中之每一者的該第二金屬電極彼此分離。
2. 如請求項1所述之半導體元件，其中以俯視觀之，該些第一電極單元中之每一者的一面積小於該些第二電極單元中之每一者的一面積。
3. 如請求項1所述之半導體元件，其中該p型半導體層沿著該第一方向的一寬度實質上等於該第二金屬電極沿著該第一方向的一寬度。
4. 如請求項1所述之半導體元件，其中該p型半導體層沿著該第一方向的一寬度不同於該第二金屬電極沿著該第一方向的一寬度。
5. 如請求項1所述之半導體元件，其中該p型半導體層沿著該第二方向的一長度小於該第二金屬電極沿著該第二方向的一長度。
6. 如請求項1所述之半導體元件，其中該p型半導體層的一厚度小於該第二金屬電極的一厚度。
7. 如請求項1所述之半導體元件，其中該汲極結構還包含一汲極金屬連線，該些第一電極單元還分別包含至少一第一汲極穿孔位於該第一金屬電極上方且電性連接於該汲極金屬連線，該些第二電極單元還分別包含至少一第二汲極穿孔位於該第二金屬電極上方且電性連接於該汲極金屬連線。
8. 如請求項7所述之半導體元件，其中該至少一第一汲極穿孔的一底端低於該至少一第二汲極穿孔的一底端。
9. 如請求項7所述之半導體元件，其中該至少一第一汲極穿孔與該至少一第二汲極穿孔沿著該第二方向間隔地排列。