TWI901021B - 半導體裝置結構及其形成方法 - Google Patents

Abstract

提供一種半導體裝置結構之形成方法，包括：提供基底、第一絕緣層及位於基底上方的導電柱體。導電柱體埋入第一絕緣層中，並且導電柱體的上表面露出於第一絕緣層。上述方法包括形成第二絕緣層於第一絕緣層及導電柱體上方。第二絕緣層具有孔洞位於導電柱體的上表面上方。上述方法包括形成導電通孔結構於孔洞內以及形成導線於導電通孔結構及第二絕緣層上方。在導電通孔結構的第一上視角度中，導電通孔結構具有第一長條形狀。

Description

半導體裝置結構及其形成方法

本發明實施例係關於一種半導體技術，且特別是關於一種半導體裝置結構及其形成方法。

半導體積體電路(IC)產業經歷了快速成長。積體電路(IC)材料及設計的技術進步已經產生了一代又一代的積體電路(IC)。每一代的電路都比上一代更小、更複雜。然而，這些進步增加了積體電路(IC)製程及製造的複雜性。

在積體電路(IC)演進的過程中，功能密度(即，每晶片面積的內連接裝置的數量)普遍增加，而幾何尺寸(即，可以使用製造製程形成的最小部件(或線路))卻為減少。此種微縮化的製程通常可以提高生產效率並降低相關成本。

然而，由於特徵部件尺寸持續減小，製造流程持續變得更加難以進行。因此，形成尺寸越來越小且可靠的半導體裝置成為一種挑戰。

在一些實施例中，提供一種半導體裝置結構之形成方法，包括：提供一基底、一第一絕緣層及位於基底上方的一導電柱體，其中導電柱體埋入於第一絕緣層內，且導電柱體的一上表面露出於第一絕緣層；形成一第二絕緣層於第一絕緣層及導電柱體上方，其中第二絕緣層具有一孔洞位於導電柱體的該上表面上方；以及形成一導電通孔結構於孔洞內以及形成一導線於導電通孔結構及第二絕緣層上方，其中在導電通孔結構的一第一上視角度中，導電通孔結構具有一第一長條形狀，導電通孔結構的寬度大於導電通孔結構的長度，且導線與導電通孔結構直接接觸且比導電通孔結構寬。

在一些實施例中，提供一種半導體裝置結構之形成方法，包括：提供一基底、一第一絕緣層及位於該基底上方的一導電柱體，其中導電柱體埋入於第一絕緣層內，且導電柱體的一上表面露出於第一絕緣層；形成一第二絕緣層於第一絕緣層及導電柱體上方，其中第二絕緣層具有一孔洞露出導電柱體的上表面，孔洞具有一內壁，內壁具有一上部及一下部，下部位於上部與導電柱體之間，且下部比上部陡峭；以及形成一導電通孔結構於孔洞內以及形成一導線於導電通孔結構及第二絕緣層上方。

在一些實施例中，提供一種半導體裝置結構，包括：一基底；一第一絕緣層，位於基底上方；一導電柱體，位於基底上方並埋入第一絕緣層內；一第二絕緣層，位於第一絕緣層及導電柱體上方；一導電通孔結構，穿過第二絕緣層並連接至導電柱體，其中在導電通孔結構的一第一上視角度中，導電通孔結構具有 第一長條形狀；以及一導線，位於導電通孔結構及第二絕緣層上方。

10:重佈線結構

100,200,300,400,500:半導體裝置結構

110:基底

112:半導體基底

114:內連接結構

116:接合墊

116a,120a,130a,142,160b1,180b1,614:上表面

118:鈍化護層

118a,122a:開口

120,150,170,190:絕緣層

122,124:膜層

130,632:導電柱體

130b:側壁

132,162,182,212:種子層

134,164,184,214:導電層

140:模塑層

150a:絕緣材料層

150a1,152b,152u,S2:上部

150a2,152a,152l,S1:下部

152,172,192:孔洞

152s:內壁

160,180,210:導電結構

160a,180a,210a:導電通孔結構

160a1:底部部分

160as,S:側壁

160b,180b,210b:導線

600:封裝結構

610:線路基底

612:下表面

620,634,650,680:焊球

630:封裝體

640:晶片

660,720,730:底膠層

670:含晶片的結構

690:環形結構

710:上蓋

740,750:黏合層

760:導熱層

A1,A2,A3:長軸

L1:長度

R:凹槽

R1:內壁

T1,T2,T3,T4:厚度

W1:寬度

θ1,θ2,θ1’,θ2’:角度

第1A-1D圖繪示出根據一些實施例之用於形成半導體裝置結構的製程的各個階段的剖面示意圖。

第1C-1圖繪示出根據一些實施例之第1C圖的半導體裝置結構的上視示意圖。

第1D-1圖繪示出根據一些實施例的第1D圖的半導體裝置結構的上視示意圖。

第2A-2D圖繪示出根據一些實施例之用於形成半導體裝置結構的製程的各個階段的剖面示意圖。

第2C-1圖繪示出根據一些實施例之第2C圖的半導體裝置結構的上視示意圖。

第2D-1圖繪示出根據一些實施例的第2D圖的半導體裝置結構的上視示意圖。

第3A-3F圖繪示出根據一些實施例之用於形成半導體裝置結構的製程的各個階段的剖面圖。

第3E-1圖繪示出根據一些實施例之第3E圖的半導體裝置結構的上視示意圖。

第3F-1圖繪示出根據一些實施例的第3F圖的半導體裝置結構的上視示意圖。

第4A-4E圖繪示出根據示意圖。

第4D-1圖繪示出根據一些實施例的第4D圖的半導體裝置結構的上視示意圖。

第4E-1圖繪示出根據一些實施例的第4E圖的半導體裝置結構的上視示意圖。

第5A-5E圖繪示出根據一些實施例之用於形成半導體裝置結構的製程的各個階段的剖面示意圖。

第5D-1圖繪示出根據一些實施例之第4D圖的半導體裝置結構的上視示意圖。

第5E-1圖繪示出根據一些實施例之第4E圖的半導體裝置結構的上視示意圖。

第6圖繪示出根據一些實施例之封裝結構的剖面示意圖。

以下的揭露內容提供許多不同的實施例或示例，以實施本發明的不同特徵部件。而以下的揭露內容為敘述各個部件及其排列方式的特定示例，以求簡化本揭露。當然，這些僅為示例說明並非用以定義本發明。舉例來說，若為以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件為直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露於各個不同示例中會重複標號及/或文字。重複是為了達到簡化及明確目的，而非自列指定所探討的各個不同實施例及/或配置之間的關係。

再者，於空間上的相關用語，例如“之下”、“下方”、“下”、“之上”、“上”等等於此處係用以容易表達出本說明書中所繪示的圖式中裝置或特徵部件與另外的裝置或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，也涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位(旋轉90度或其它方位)且此處所使用的空間上的相關符號同樣有相應的解釋。

說明中的用語“實質上”，例如“實質上平坦”或“實質上共平面”等，將為所屬技術領域具有通常知識者所理解。在一些實施例中，形容詞實質上可刪除。在適用的情況下，用語“實質上”也可包括帶有“整個”、“完全”、“所有”等的實施例。在適用的情況下，用語“實質上”也可有關於90%或更高，例如95%或更高，特別是99%或更高，包括100%。再者，用語“實質上平行”或“實質上垂直”解釋為不排除與具體的排置方式有細微的偏差，例如可包括不超過10°的偏差。“實質上”一詞不排除“完全”，例如，“實質上不含”Y的組合物可能完全不含Y。

用語“約”在不同的技術中可以變化並且在所屬技術領域具有通常知識者所理解的偏差範圍內。與特定距離或尺寸相關的用語“約”語應解釋為不排除與特定距離或尺寸的微小偏差，並且可包括例如高達10%的偏差，但本發明不限於此。與數值x有關的用語“約”可以指x±5或10%。

以下說明本揭露的一些實施例。在這些實施例中所述的階段之前、期間及/或之後，可以提供額外的操作步驟。對於不同的實施例，一些所述的階段可以替換或取消。額外的特徵部 件可以加至半導體裝置結構中。以下所述的一些特徵部件可以針對不同的實施例進行替換或取消。儘管一些實施例以特定順序進行操作來說明，但這些操作可以以另一種邏輯順序來進行。

其他特徵部件及製程亦可包括於本揭露。例如，可包括一測試結構來輔助三維封裝體或三維積體電路裝置的確認測試。上述測試結構可包含例如：形成於一重佈線層中或一基底上的複數個測試墊，而得以對上述三維封裝體或三維積體電路裝置作測試、使用探針及/或探針卡及類似功能。上述確認測試可以對中間階段的結構進行以及對最終結構進行。此外，此處揭露的結構與方法亦可與納入已知為良品的晶片(known good dies)的中間確認的測試方法結合，以增加良率並降低成本。

第1A-1D圖繪示出根據一些實施例之用於形成半導體裝置結構的製程的各個階段的剖面示意圖。如第1A圖所示，根據一些實施例，提供基底110、絕緣層120、導電柱體130及模塑層140。

根據一些實施例，基底110包括半導體基底112、裝置、內連接結構114、接合墊116以及位於半導體基底112上方的鈍化護層118。為了簡單及清楚的目的，這些裝置未繪示於圖中。

半導體基底112由元素(包括矽或鍺)半導體材料製成的單晶結構、多晶結構或非晶結構。在一些其他實施例中，半導體基底112由化合物半導體製成，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、合金半導體(例如，SiGe或GaAsP)或其組合。半導體基底112也可以包括多層半導體、絕緣體上覆半導體 (semiconductor on insulator,SOI)(例如，絕緣體上覆矽或絕緣體上覆鍺)或其組合。

在一些實施例中，裝置形成於半導體基底112內及/或上方。各種裝置的示例包括主動裝置、被動裝置、其他適當的裝置或其組合。主動裝置可以包括形成於半導體基底112的表面處的電晶體或二極體。被動裝置包括電阻器、電容器或其他適當的被動裝置。

例如，電晶體可以是金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor,MOSFET)、互補式金屬氧化物半導體(complementary metal oxide semiconductor,CMOS)電晶體、雙極接面電晶體(bipolar junction transistor,BJT)、高壓電晶體、高頻電晶體、p通道電晶體及/或n通道場效電晶體(PFET/NFET)等。進行諸如前段(FEOL)半導體製造製程之類的各種製程來形成各種裝置元件。前段(FEOL)半導體製造製程可包括沉積、蝕刻、佈植、微影、退火、平坦化、一或多種其他適用製程或其組合。

在一些實施例中，隔離部件(未繪示)形成於半導體基底112內。隔離部件用於定義主動區域並電性隔離形成於主動區域的半導體基底112內及/或上方的各種裝置。在一些實施例中，隔離部件包括淺溝槽隔離(shallow trench isolation,STI)部件、矽局部氧化(local oxidation of silicon,LOCOS)部件、其他適當的隔離部件或其組合。

根據一些實施例，內連接結構114形成於裝置及半導體基底112上方。根據一些實施例，內連接結構114包括介電 層、線路層及導電通孔。根據一些實施例，線路層及導電通孔位於介電層內中。根據一些實施例，導電通孔電性連接於線路層與裝置之間。

介電層由含氧化物材料(例如，氧化矽或四乙基正矽酸鹽(tetraethyl orthosilicate,TEOS)氧化物)、含氮氧化物材料(例如，氮氧化矽)、玻璃材料(例如，硼矽酸鹽玻璃(borosilicate glass,BSG)、磷矽酸鹽玻璃(phosphoric silicate glass,PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass,BPSG)或氟化矽酸鹽玻璃(fluorinated silicate glass,FSG))或其組合製成。

或者，根據一些實施例，介電層包括低k值材料或多孔介電材料，其k值低於氧化矽的k值，或低於約3.0或約2.5。根據一些實施例，線路層及導電通孔由導電材料製成，例如金屬(諸如，銅、鋁、金、銀或鎢)或其合金。

根據一些實施例，接合墊116形成於內連接結構114上方。根據一些實施例，接合墊116電性連接至內連接結構114的線路層及導電通孔。根據一些實施例，接合墊116由導電材料製成，例如金屬(諸如，銅、鋁、金、銀或鎢)或其合金。

根據一些實施例，鈍化護層118位於內連接結構114及接合墊116上方。根據一些實施例，鈍化護層118具有開口118a。根據一些實施例，開口118a露出接合墊116的上表面116a。根據一些實施例，鈍化護層118由含氮化物材料(例如，氮化矽)的介電材料製成。

根據一些實施例，絕緣層120及導電柱體130形成 於基底110上方。根據一些實施例，導電柱體130埋入於絕緣層120內。根據一些實施例，導電柱體130的上表面130a露出於絕緣層120。

根據一些實施例，絕緣層120包括膜層122及124。根據一些實施例，導電柱體130包括種子層132及導電層134。根據一些實施例，膜層122形成於基底110上方。根據一些實施例，膜層122具有開口122a。根據一些實施例，開口122a露出接合墊116的上表面116a。

根據一些實施例，種子層132形成於膜層122上方與接合墊116的上表面116a上方。根據一些實施例，導電層134形成於種子層132上方。根據一些實施例，膜層124形成於膜層122上方並且環繞導電柱體130。

根據一些實施例，絕緣層120由介電材料製成，例如高分子材料(諸如，聚醯亞胺或類似物)。根據一些實施例，種子層132由諸如金屬或合金(例如，TiCu)的導電材料製成。根據一些實施例，導電層134由導電材料製成，例如金屬(諸如，銅、鋁、金、銀或鎢)或其合金。

根據一些實施例，模塑層140環繞基底110、絕緣層120及導電柱體130。在一些實施例中，模塑層140、絕緣層120及導電柱體130的上表面142、120a及130a實質上彼此齊平。

根據一些實施例，模塑層140的形成包括形成模塑材料層(未繪示)於基底110、絕緣層120及導電柱體130上方並環繞基底110、絕緣層120及導電柱體130；使用研磨製程去除位於絕緣層120及導電柱體130上方的模塑膠層；對導電柱體130進行 清潔製程，以從導電柱體130的上表面130a去除氧化物。

如第1A圖所示，根據一些實施例，絕緣材料層150a形成於絕緣層120、導電柱體130及模塑層140上方。根據一些實施例，絕緣材料層150a由光阻材料製成，例如負型光阻材料。

根據一些實施例，使用塗佈製程形成絕緣材料層150a。之後，根據一些實施例，對絕緣材料層150a進行軟烤製程。根據一些實施例，軟烤製程的製程溫度約在110℃至120℃的範圍。根據一些實施例，軟烤製程的製程時間約在2分鐘至5分鐘的範圍。

根據一些實施例，由於軟烤製程的製程溫度高，絕緣材料層150a的上部150a1及下部150a2以不同的速度硬化，造成上部150a1及下部150a2具有不同的材料特性。

例如，根據一些實施例，絕緣材料層150a由負型光阻材料製成，並且在進行軟烤製程之後，上部150a1具有比下部150a2更低的光阻敏化劑濃度。

如第1A及1B圖所示，根據一些實施例，局部去除導電柱體130上方的絕緣材料層150a，以形成孔洞152。根據一些實施例，餘留的絕緣材料層150a形成了絕緣層150。根據一些實施例，孔洞152露出導電柱體130的上表面130a。

根據一些實施例，孔洞152具有內壁152s。根據一些實施例，內壁152s具有下部152a及上部152b。根據一些實施例，下部152a位於上部152b與導電柱體130之間。

根據一些實施例，下部152a比上部152b更陡。根 據一些實施例，內壁152s的下部152a實質上垂直於導電柱體130的上表面130a。

根據一些實施例，內壁152s的下部152a與導電柱體130的上表面130a之間的角度θ1約在88度至92度的範圍。根據一些實施例，角度θ1約為90度。

根據一些實施例，內壁152s的下部152a與上部152b之間的角度θ2約在120度至170度的範圍。根據一些實施例，去除製程包括微影製程。

根據一些實施例，由於絕緣材料層150a的上部150a1具有比絕緣材料層150a的下部150a2更低的光阻敏化劑濃度，因此在微影製程中上部150a1比下部150a2更容易去除。因此，根據一些實施例，上部150a1內的孔洞152的上部152u比下部150a2內的孔洞152的下部152l寬。

根據一些實施例，(較寬的)上部152u可以有利於使用濺鍍製程在孔洞152內及導電柱體130的上表面130a上方形成種子層。

之後，根據一些實施例，對絕緣層150進行固化製程。根據一些實施例，固化製程的製程溫度約在210℃至250℃的範圍。

之後，根據一些實施例，進行除渣製程，以從導電柱體130去除殘留物。根據一些實施例，除渣製程包括蝕刻製程，例如電漿蝕刻製程。

第1C-1圖繪示出根據一些實施例之第1C圖的半導體裝置結構的上視示意圖。第1C圖繪示出根據一些實施例之沿著 第1C-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。如第1C及1C-1圖所示，根據一些實施例，導電結構160形成於孔洞152內及絕緣層150上方。為了簡化起見，第1C-1圖僅繪示出根據一些實施例之導電柱體130及導電結構160。

根據一些實施例，導電結構160包括導電通孔結構160a及導線160b。根據一些實施例，導電通孔結構160a形成於孔洞152內。根據一些實施例，導電通孔結構160a穿過絕緣層150並且連接至導電柱體130。根據一些實施例，導線160b形成於導電通孔結構160a及絕緣層150上方。

根據一些實施例，導電通孔結構160a具有側壁S。根據一些實施例，側壁S具有下部S1及上部S2。根據一些實施例，下部S1位於上部S2與導電柱體130之間。

根據一些實施例，下部S1比上部S2更陡。根據一些實施例，下部S1實質上垂直於導電柱體130的上表面130a。

根據一些實施例，導電柱體130的下部S1與上表面130a之間的角度θ1’約在88度至92度的範圍。根據一些實施例，角度θ1’約為90度。根據一些實施例，下部S1與上部S2之間的角度θ2’約在120度至170度的範圍。

根據一些實施例，依照模擬結果，如果角度θ1’大約為90度，則可以防止由導電通孔結構160a及絕緣層150的熱膨脹係數的差異引起的裂縫。

根據一些實施例，導電結構160包括種子層162及導電層164。根據一些實施例，種子層162形成於絕緣層150及導電柱體130的上表面130a上方。根據一些實施例，導電層164形成 於種子層162上方。

根據一些實施例，種子層162由金屬或合金(例如，TiCu)的導電材料製成。根據一些實施例，導電層164由導電材料製成，諸如金屬(例如，銅、鋁、金、銀或鎢)或其合金。

如第1D圖所示，根據一些實施例，絕緣層170形成於絕緣層150及導線160b上方。根據一些實施例，絕緣層170具有露出導線160b的孔洞172。根據一些實施例，絕緣層170由高分子材料製成，諸如光阻材料(例如，負型光阻材料)、聚醯亞胺或類似物。

第1D-1圖繪示出根據一些實施例之第1D圖的半導體裝置結構的上視示意圖。第1D圖繪示出根據一些實施例之沿著第1D-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。如第1D及1D-1圖所示，根據一些實施例，導電結構180形成於孔洞172內及絕緣層170上方。

根據一些實施例，導電結構180包括導電通孔結構180a及導線180b。為了簡化起見，第1D-1圖僅繪示出根據一些實施例之導電柱體130、導電結構160及導電通孔結構180a。

根據一些實施例，導電通孔結構180a形成於孔洞172內。根據一些實施例，導電通孔結構180a穿過絕緣層170並且連接至導線160b。根據一些實施例，導線180b形成於導電通孔結構180a及絕緣層170上方。

根據一些實施例，導電結構180包括種子層182及導電層184。根據一些實施例，種子層182形成於絕緣層170及導線160b的上表面160b1上方。根據一些實施例，導電層184形成於 種子層182上方。

根據一些實施例，種子層182是由導電材料製成，諸如金屬或合金(例如，TiCu)。根據一些實施例，導電層184由導電材料製成，例如金屬(例如，銅、鋁、金、銀或鎢)或其合金。

如第1D圖所示，根據一些實施例，絕緣層190形成於絕緣層170及導線180b上方。根據一些實施例，絕緣層190具有露出導線180b的孔洞192。根據一些實施例，絕緣層190由高分子材料製成，諸如光阻材料(例如，負型光阻材料)、聚醯亞胺或類似物。

如第1D及1D-1圖所示，根據一些實施例，導電結構210形成於孔洞192內及絕緣層190上方。根據一些實施例，導電結構210包括導電通孔結構210a及導線210b。根據一些實施例，導電通孔結構210a形成於孔洞192內。

根據一些實施例，導電通孔結構210a穿過絕緣層190並且連接至導線180b。根據一些實施例，導線210b形成於導電通孔結構210a及絕緣層190上方。根據一些實施例，絕緣層150、170及190、導電通孔結構160a、180a及210a以及導線160b、180b及210b一同形成重佈線結構10。

根據一些實施例，導電結構210包括種子層212及導電層214。根據一些實施例，種子層212形成於絕緣層190及導線180b的上表面180b1上方。根據一些實施例，導電層214形成於種子層212上方。

根據一些實施例，導電通孔結構160a的平均寬度小於或等於導電通孔結構180a的平均寬度。根據一些實施例，導 電通孔結構180a的平均寬度小於或等於導電通孔結構210a的平均寬度。

根據一些實施例，種子層212是由導電材料製成，諸如金屬或合金(例如，TiCu)。根據一些實施例，導電層214由導電材料製成，例如金屬(例如，銅、鋁、金、銀或鎢)或其合金。根據一些實施例，在此步驟中，實質上形成了半導體裝置結構100。

第2A-2D圖繪示出根據一些實施例之形成半導體裝置結構的製程的各個階段的剖面示意圖。如第2A圖所示，根據一些實施例，進行第1A圖的步驟，以形成基底110、絕緣層120、導電柱體130、模塑層140及絕緣材料層150a。

如第2B圖所示，根據一些實施例，局部去除導電柱體130上方的絕緣材料層150a，以形成孔洞152。根據一些實施例，餘留的絕緣材料層150a形成了絕緣層150。根據一些實施例，孔洞152露出導電柱體130的上表面130a。

第2C-1圖繪示出根據一些實施例之第2C圖的半導體裝置結構的上視示意圖。第2C圖繪示出根據一些實施例之沿著第2C-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第2C及2C-1圖所示，根據一些實施例，進行第1C圖的步驟，以形成導電結構160。為了簡化起見，第2C-1圖僅繪示出根據一些實施例之導電柱體130及導電結構160。

如第1C-1及2C-1圖所示，第2C-1圖的導電柱體130及導電通孔結構160a的形狀與第1C-1圖的不同。根據一些實施例，第2C-1圖的導電柱體130具有長條形狀(或橢圓形形狀)。

根據一些實施例，第2C-1圖的導電通孔結構160a 具有長條形狀(或橢圓形形狀)。如第2C-1圖所示，根據一些實施例，導電通孔結構160a的長軸A1實質上平行於導電柱體130的長軸A2。

在一些實施例中，導電通孔結構160a的寬度W1及長度L1之間的差值約在0.6μm至5μm的範圍。在一些實施例中，寬度W1與長度L1的比值約在1至5的範圍。

根據一些實施例，由於導電柱體130及導電通孔結構160a均具有長條形狀，因此增加了導電柱體130及導電通孔結構160a之間的接觸面積，此防止了導電柱體130與導電通孔結構160a之間的裂縫。

根據一些實施例，由於導電柱體130具有長條形狀，所以導電柱體130與絕緣層150之間的接觸面積增加，此防止了導電柱體130與絕緣層150之間的裂縫。因此，根據一些實施例，具有導電柱體130及導電通孔結構160a的半導體裝置結構的可靠度得以改善。

第2D-1圖繪示出根據一些實施例之第2D圖的半導體裝置結構的上視示意圖。第2D圖繪示出根據一些實施例之沿著第2D-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。如第2D及2D-1圖所示，根據一些實施例，進行第1D圖的步驟，以形成絕緣層170、導電通孔結構180a、導線180b、絕緣層190、導電通孔結構210a及導線210b。

為了簡化起見，第2D-1圖僅繪示出根據一些實施例之導電柱體130、導電結構160及導電通孔結構180a。根據一些實施例，絕緣層150、170及190、導電通孔結構160a、180a及 210a以及導線160b、180b及210b一同形成重佈線結構10。根據一些實施例，在此步驟中，實質上形成了半導體裝置結構200。

第3A-3F圖繪示出根據一些實施例之形成半導體裝置結構的製程的各個階段的剖面示意圖。如第3A圖所示，根據一些實施例，進行第1A圖的步驟，以形成基底110、絕緣層120、導電柱體130及模塑層140。根據一些實施例，在絕緣層120的膜層124與導電柱體130之間存在凹槽R。

如第3B圖所示，根據一些實施例，絕緣材料層150a形成於絕緣層120及導電柱體130上方以及凹槽R內。之後，根據一些實施例，在絕緣材料層150a上進行軟烤製程。根據一些實施例，軟烤製程的製程溫度約在100℃至120℃的範圍。

如第3C圖所示，根據一些實施例，局部去除導電柱體130上方的絕緣材料層150a，以形成孔洞152。根據一些實施例，餘留的絕緣材料層150a形成了絕緣層150。

根據一些實施例，孔洞152比導電柱體130寬。根據一些實施例，孔洞152露出導電柱體130的上表面130a及側壁130b以及一部分的絕緣層120。

之後，根據一些實施例，如第3D圖所示，對絕緣層150進行固化製程。根據一些實施例，固化製程的製程溫度約在210℃至250℃範圍。

之後，根據一些實施例，如第3D圖所示，進行除渣製程，以從導電柱體130去除殘留物。根據一些實施例，除渣製程包括蝕刻製程，例如電漿蝕刻製程。根據一些實施例，除渣製程會去除部分的絕緣層120及150。

第3E-1圖繪示出根據一些實施例之第3E圖的半導體裝置結構的上視示意圖。第3E圖繪示出根據一些實施例之沿著第3E-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第3E及3E-1圖所示，根據一些實施例，進行第1C圖的步驟，以形成導電結構160。為了簡化起見，第3E-1圖僅繪示出根據一些實施例之導電柱體130及導電結構160。

如第1C-1及3E-1圖，根據一些實施例，第3E-1圖的導電通孔結構160a及導線160b的形狀不同於第1C-1圖的導電通孔結構160a及導線160b的形狀。根據一些實施例，第3E-1圖的導線160b具有長條形狀(或橢圓形形狀)。根據一些實施例，第3E-1圖的導電通孔結構160a具有長條形狀(或橢圓形形狀)。

如第3E-1圖所示，根據一些實施例，導電通孔結構160a的長軸A1實質上平行於導線160b的長軸A3。根據一些實施例，導電通孔結構160a比導電柱體130寬。根據一些實施例，導線160b比導電柱體130寬。

根據一些實施例，由於導電通孔結構160a及導線160b均具有長條形狀，因此增加了導電通孔結構160a及導線160b之間的接觸面積，此防止了導電通孔結構160a與導線160b之間的裂縫。因此，根據一些實施例，具有導電通孔結構160a及導線160b的半導體裝置結構的可靠度得以改善。

在一些實施例中，導電通孔結構160a的底部部分160a1埋入於絕緣層120內。根據一些實施例，導電通孔結構160a的底部部分160a1與導電柱體130的側壁130b直接接觸。

根據一些實施例，導電柱體130延伸至導電通孔結 構160a內，此增加了導電柱體130與導電通孔結構160a之間的接觸面積，防止了導電柱體130與導電通孔結構160a之間的裂縫。因此，根據一些實施例，具有導電通孔結構160a的半導體裝置結構的可靠度得以改善。

第3F-1圖繪示出根據一些實施例之第3F圖的半導體裝置結構的上視示意圖。第3F圖繪示出根據一些實施例之沿著第3F-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第3F及3F-1圖所示，根據一些實施例，進行第1D圖的步驟，以形成絕緣層170、導電通孔結構180a、導線180b、絕緣層190、導電通孔結構210a及導線210b。

為了簡化起見，第3F-1圖僅繪示出根據一些實施例之導電柱體130、導電結構160及導電通孔結構180a。根據一些實施例，絕緣層150、170及190、導電通孔結構160a、180a及210a以及導線160b、180b及210b一同形成重佈線結構10。根據一些實施例，在此步驟中，實質上形成了半導體裝置結構300。

第4A-4E圖繪示出根據一些實施例之形成半導體裝置結構的製程的各個階段的剖面示意圖。如第4A圖所示，根據一些實施例，進行第3A及3B圖的步驟，以形成基底110、絕緣層120、導電柱體130、模塑層140及絕緣材料層150a。根據一些實施例，第4A圖的絕緣材料層150a的厚度T2大於第3B圖的絕緣材料層150a的厚度T1。

如第4B圖所示，根據一些實施例，局部去除導電柱體130上方的絕緣材料層150a，以形成孔洞152。

如第4B及4C圖所示，根據一些實施例，對絕緣材 料層150a進行固化製程。

之後，根據一些實施例，如第4C圖所示，進行除渣製程，以從導電柱體130去除殘留物。根據一些實施例，除渣製程也去除部分的絕緣層120及150，以加寬孔洞152及凹槽R。根據一些實施例，在除渣製程之後，餘留的絕緣材料層150a形成了絕緣層150。根據一些實施例，在除渣製程之後，薄化了絕緣層150。

根據一些實施例，除渣製程包括等向性蝕刻製程。根據一些實施例，在進行等向性蝕刻製程之後，孔洞152的內壁152a的粗糙度大於導電柱體130的上表面130a的粗糙度。

根據一些實施例，在進行等向性蝕刻製程之後，凹槽R的內壁R1的粗糙度大於導電柱體130的上表面130a的粗糙度。根據一些實施例，內壁R1為彎曲的內壁。

第4D-1圖繪示出根據一些實施例之第4D圖的半導體裝置結構的上視示意圖。第4D圖繪示出根據一些實施例之沿著第4D-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第4D及4D-1圖所示，根據一些實施例，進行第1C圖的步驟，以形成導電結構160。為了簡化起見，第4D-1圖僅繪示出根據一些實施例之導電柱體130及導電結構160。

如第1C-1及4D-1圖所示，根據一些實施例，第4D-1圖的導電通孔結構160a及導線160b的形狀不同於第1C-1圖的導電通孔結構160a及導線160b的形狀。根據一些實施例，第4D-1圖的導線160b具有長條形狀(或橢圓形形狀)。根據一些實施例，第4D-1圖的導電通孔結構160a具有長條形狀(或橢圓形形 狀)。

如第4D-1圖所示，根據一些實施例，導電通孔結構160a的長軸A1實質上平行於導線160b的長軸A3。根據一些實施例，導電通孔結構160a比導電柱體130寬。根據一些實施例，導線160b比導電柱體130寬。

在一些實施例中，導電通孔結構160a的底部部分160a1埋入於絕緣層120內。根據一些實施例，導電通孔結構160a的底部部分160a1與導電柱體130的側壁130b直接接觸。

根據一些實施例，導電柱體130延伸至導電通孔結構160a。如第4D圖所示，根據一些實施例，導電通孔結構160a具有彎曲的側壁160as。

第4E-1圖繪示出根據一些實施例之第4E圖的半導體裝置結構的上視示意圖。第4E圖繪示出根據一些實施例之沿著第4E-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第4E及4E-1圖所示，進行第1D圖的步驟，以形成絕緣層170、導電通孔結構180a、導線180b、絕緣層190、導電通孔結構210a及導線210b。根據一些實施例。為了簡化起見，第4E-1圖僅繪示出根據一些實施例之導電柱體130、導電結構160及導電通孔結構180a。

根據一些實施例，絕緣層150、170及190、導電通孔結構160a、180a及210a以及導線160b、180b及210b一同形成重佈線結構10。根據一些實施例，在此步驟中，實質上形成了半導體裝置結構400。

第5A-5E圖繪示出根據一些實施例之形成半導體 裝置結構的製程的各個階段的剖面示意圖。如第5A圖所示，根據一些實施例，進行第3A及3B圖的步驟，以形成基底110、絕緣層120、導電柱體130、模塑層140及絕緣材料層150a。根據一些實施例，第5A圖的絕緣材料層150a的厚度T3大於第3B圖的絕緣材料層150a的厚度T1。

根據一些實施例，在進行軟烤製程之後，對絕緣材料層150a進行退火製程，以提高絕緣材料層150a與導電柱體130之間的黏著力。根據一些實施例，退火溫度高於軟烤溫度。根據一些實施例，退火溫度約在130℃至150℃的範圍。

如第5B圖所示，根據一些實施例，局部去除導電柱體130上方的絕緣材料層150a，以形成孔洞152。

由於退火製程提高了絕緣材料層150a與導電柱體130之間的黏著力，因此一部分的絕緣材料層150a餘留於絕緣層120及導電柱體130上方。

如第5C圖所示，根據一些實施例，對絕緣材料層150a進行固化製程。之後，如第5C圖所示，根據一些實施例，去除餘留於絕緣層120及導電柱體130上方的絕緣材料層150a部分。根據一些實施例，在除渣製程之後，餘留的絕緣材料層150a形成了絕緣層150。

在一些實施例中，部分的絕緣層150的餘留於絕緣層120與導電柱體130之間的凹槽R內。根據一些實施例，去除製程包括除渣製程。根據一些實施例，在除渣製程之後，薄化了絕緣層150。亦即，根據一些實施例，絕緣層150的厚度T4小於第5A圖或第5B圖的絕緣材料層150a的厚度T3。

根據一些實施例，除渣製程包括等向性蝕刻製程。根據一些實施例，在進行等向性蝕刻製程之後，孔洞152的內壁152a的粗糙度大於導電柱體130的上表面130a的粗糙度。

根據一些實施例，在進行等向性蝕刻製程之後，絕緣層120的上表面120a的粗糙度大於導電柱體130的上表面130a的粗糙度。

第5D-1圖繪示出根據一些實施例之第5D圖的半導體裝置結構的上視示意圖。第5D圖繪示出根據一些實施例之沿著第5D-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第5D及5D-1圖所示，根據一些實施例，進行第1C圖的步驟，以形成導電結構160。為了簡化起見，第5D-1圖僅繪示出根據一些實施例之導電柱體130及導電結構160。

如第1C-1及5D-1圖所示，根據一些實施例，第5D-1圖的導電通孔結構160a及導線160b的形狀不同於第1C-1圖的導電通孔結構160a及導線160b的形狀。根據一些實施例，第5D-1圖的導線160b具有長條形狀(或橢圓形形狀)。根據一些實施例，第5D-1圖的導電通孔結構160a具有長條形狀(或橢圓形形狀)。

如第5D-1圖所示，根據一些實施例，導電通孔結構160a的長軸A1實質上平行於導線160b的長軸A3。根據一些實施例，導電通孔結構160a比導電柱體130寬。根據一些實施例，導線160b比導電柱體130寬。如第5D圖所示，根據一些實施例，整個導電通孔結構160a位於絕緣層120上方。

第5E-1圖會釋出根據一些實施例之第5E圖的半導 體裝置結構的上視示意圖。第5E圖繪示出根據一些實施例之沿著第5E-1圖中的剖線I-I’的半導體裝置結構的剖面示意圖。

如第5E及5E-1圖所示，進行第1D圖的步驟，以形成絕緣層170、導電通孔結構180a、導線180b、絕緣層190、導電通孔結構210a及導線210b。根據一些實施例，為了簡化起見，第5E-1圖僅繪示出根據一些實施例之導電柱體130、導電結構160及導電通孔結構180a。

根據一些實施例，絕緣層150、170及190、導電通孔結構160a、180a及210a以及導線160b、180b及210b一同形成重佈線結構10。根據一些實施例，在此步驟中，實質上形成了半導體裝置結構500。

第6圖繪示出根據一些實施例之封裝結構600的剖面示意圖。如第6圖所示，根據一些實施例，封裝結構600包括線路基底610、焊球620、封裝體630、晶片640、焊球650、底膠層660、含晶片的結構670、焊球680、環形結構690、上蓋710、底膠層720及730、黏合層740及750以及導熱層760。

根據一些實施例，線路基底610包括絕緣層(未繪示)及絕緣層內的線路結構(未繪示)。根據一些實施例，焊球620形成於線路基底610的下表面612上方。根據一些實施例，焊球620電性連接至線路基底610的線路結構。

根據一些實施例，封裝體630接合至線路基底610的上表面614。根據一些實施例，封裝體630電性連接至線路基底610的線路結構。根據一些實施例，封裝體630類似於第1D、2D、3F、4E或5E圖的半導體裝置結構100、200、300、400或 500，然而封裝體630具有兩個基底110。

根據一些實施例，封裝體630包括半導體裝置結構100、200、300、400或500的基底110、絕緣層120、導電柱體130、模塑層140以及重佈線結構10。

根據一些實施例，封裝體630更包括導電柱體632及焊球634。根據一些實施例，導電柱體632形成於重佈線結構10上方。根據一些實施例，焊球634連接於導電柱體632與線路基底610之間。

根據一些實施例，晶片640透過焊球650接合至重佈線結構10。根據一些實施例，底膠層660形成於重佈線結構10與晶片640之間。

根據一些實施例，含晶片的結構670透過焊球680接合至重佈線結構10。根據一些實施例，環形結構690接合至重佈線結構10並且環繞封裝體630及含晶片的結構670。根據一些實施例，上蓋710接合至環形結構690。

根據一些實施例，焊球620、634、650及680由金屬或其合金(例如錫合金)製成。根據一些實施例，導電柱體632由導電材料製成，例如金屬(例如，銅、鋁、金、銀或鎢)或其合金。

根據一些實施例，底膠層660由絕緣材料製成，例如高分子材料。根據一些實施例，上蓋710及環形結構690由金屬或合金製成。

根據一些實施例，底膠層720形成於線路基底610與封裝體630之間。根據一些實施例，底膠層720環繞導線210b、 導電柱體632、焊球634、晶片640及底膠層660。

根據一些實施例，底膠層730形成於線路基底610與對應的含晶片的結構670之間。根據一些實施例，底膠層730環繞對應的焊球680。根據一些實施例，底膠層720及730由絕緣材料製成，例如高分子材料。

根據一些實施例，黏合層740形成於環形結構690與線路基底610之間。根據一些實施例，黏合層750形成於環形結構690與上蓋710之間。根據一些實施例，黏合層740及750由黏合材料製成，例如高分子材料。

根據一些實施例，導熱層760形成於上蓋710與封裝體630之間。根據一些實施例，導熱層760由導熱材料(例如銦(In)、錫(Sn))或具有良好導熱性及熱擴散性的適當材料製成。根據一些實施例，導熱層760的材料具有導熱率大於或等於50W/(m．K)。

根據一些實施例，形成封裝結構600的方法包括：接合封裝體630至線路基底610；形成底膠層720於線路基底610與封裝體630之間；接合含晶片的結構670至線路基底610；形成底膠層730於線路基底610與含晶片的結構670之間；透過黏合層740將環形結構690接合至線路基底610；透過黏合層750及導熱層760將上蓋710接合至環形結構690及封裝體630；以及形成焊球620於線路基底610的下表面612上方。根據一些實施例，這些步驟是依序進行的。

用於形成半導體裝置結構200、300、400及500的製程及材料可以與上述用於形成半導體裝置結構100的製程及材 料相似或相同。第1A至6圖中以相同或相似標號所標出的部件具有相同或相似的結構及材料。因此，此處將不再重複其詳細說明。

根據一些實施例，提供了半導體裝置結構及其形成方法。此方法(用於形成半導體裝置結構)形成長條形狀的導電通孔結構，以增加導電通孔結構與其下方的導電柱體(或其上方的導線)之間的接觸面積，從而防止導電通孔結構與其下方的導電柱體(或其上方的導線)之間產生裂縫。

根據一些實施例，提供一種半導體裝置結構之形成方法。上述方法包括：提供一基底、一第一絕緣層及位於基底上方的一導電柱體。導電柱體埋入於第一絕緣層內，且導電柱體的上表面露出於第一絕緣層。上述方法包括：形成一第二絕緣層於第一絕緣層及導電柱體上方。第二絕緣層具有一孔洞位於導電柱體的上表面上方。上述方法包括：形成一導電通孔結構於孔洞內以及形成一導線於導電通孔結構及第二絕緣層上方。在導電通孔結構的第一上視角度中，導電通孔結構具有第一長條形狀。

根據一些實施例，在導電柱體的第二上視角度中，導電柱體具有第二長條形狀。根據一些實施例，在導電通孔結構及導電柱體的第三上視角度中，導電通孔結構的第一長軸實質上平行於導電柱體的第二長軸。根據一些實施例，導電通孔結構比導電柱體寬。根據一些實施例，第二絕緣層的孔洞露出導電柱體的一側壁。根據一些實施例，導電通孔結構的底部部分埋入於第一絕緣層內。根據一些實施例，導電通孔結構的底部部分與導電柱體的側壁直接接觸。根據一些實施例，導電通孔結構的剖視角度中，導電通孔結構具有彎曲的側壁。根據一些實施例，形成第二絕緣層於第 一絕緣層及導電柱體上方包括：形成一絕緣材料層於第一絕緣層及導電柱體上方；局部去除導電柱體上方的絕緣材料層，以形成孔洞；對絕緣材料層進行一固化製程；以及局部去除絕緣材料層，以擴寬孔洞，其中絕緣材料層在擴寬孔洞後形成第二絕緣層。根據一些實施例，局部去除絕緣材料層以擴寬孔洞包括：對絕緣材料層進行等向性蝕刻製程。根據一些實施例，在進行等向性蝕刻製程之後，孔洞的內壁的第一粗糙度大於導電柱體的上表面的第二粗糙度。根據一些實施例，在進行等向性蝕刻製程之後，第一絕緣層的上表面的第一粗糙度大於導電柱體的上表面的第二粗糙度。根據一些實施例，在導電通孔結構及導線的第二上視角度中，導線具有第二長條形狀，且導電通孔結構的第一長軸實質上平行於導線的第二長軸。

根據一些實施例，提供一種半導體裝置結構之形成方法。上述方法包括：提供一基底、一第一絕緣層及位於基底上方的一導電柱體。導電柱體埋入於第一絕緣層內，且導電柱體的上表面露出於第一絕緣層。上述方法包括：形成一第二絕緣層於第一絕緣層及導電柱體上方。第二絕緣層具有一孔洞露出導電柱體的上表面，孔洞具有內壁，內壁具有一上部及一下部，下部位於上部與導電柱體之間，且下部比上部陡峭。上述方法包括：形成一導電通孔結構於孔洞內以及形成一導線於導電通孔結構及第二絕緣層上方。

根據一些實施例，內壁的下部實質上垂直於導電柱體的上表面。

根據一些實施例，提供一種半導體裝置結構。半 導體裝置結構包括一基底。半導體裝置結構包括一第一絕緣層，位於基底上方。半導體裝置結構包括一導電柱體，位於基底上方並埋入第一絕緣層內。半導體裝置結構包括一第二絕緣層，位於第一絕緣層及導電柱體上方。半導體裝置結構包括一導電通孔結構，穿過第二絕緣層並連接至導電柱體。在導電通孔結構的第一上視角度中，導電通孔結構具有第一長條形狀。半導體裝置結構包括一導線，位於導電通孔結構及第二絕緣層上方。

根據一些實施例，在導電通孔結構及導線的第二上視角度中，導線具有第二長條形狀，且導電通孔結構的第一長軸實質上平行於導線的第二長軸。根據一些實施例，在導電柱體的第二上視角度中，導電柱體具有第二長條形狀。根據一些實施例，導電通孔結構比導電柱體寬。根據一些實施例，導電柱體延伸至導電通孔結構內。

以上概略說明瞭本發明數個實施例的特徵部件，使所屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神及保護範圍，且可於不脫離本揭露之精神及範圍，當可作更動、替代與潤飾。

10:重佈線結構

200:半導體裝置結構

110:基底

120,150,170,190:絕緣層

130:導電柱體

140:模塑層

160,180,210:導電結構

160a,180a,210a:導電通孔結構

160b,180b,210b:導線

172,192:孔洞

182,212:種子層

184,214:導電層

Claims (10)

1. 一種半導體裝置結構之形成方法，包括： 提供一基底、一第一絕緣層及位於該基底上方的一導電柱體，其中該導電柱體埋入於該第一絕緣層內，且該導電柱體的一上表面露出於該第一絕緣層； 形成一第二絕緣層於該第一絕緣層及該導電柱體上方，其中該第二絕緣層具有一孔洞位於該導電柱體的該上表面上方；以及 形成一導電通孔結構於該孔洞內以及形成一導線於該導電通孔結構及該第二絕緣層上方，其中在該導電通孔結構的一第一上視角度中，該導電通孔結構具有一第一長條形狀，該導電通孔結構的寬度大於該導電通孔結構的長度，且該導線與該導電通孔結構直接接觸且比該導電通孔結構寬。
2. 如請求項1之半導體裝置結構之形成方法，其中在該導電柱體的一第二上視角度中，該導電柱體具有第二長條形狀。
3. 如請求項2之半導體裝置結構之形成方法，其中在該導電通孔結構及該導電柱體的一第三上視角度中，該導電通孔結構的一第一長軸平行於該導電柱體的一第二長軸。
4. 如請求項1或2之半導體裝置結構之形成方法，其中該導電通孔結構比導電柱體寬。
5. 一種半導體裝置結構之形成方法，包括： 提供一基底、一第一絕緣層及位於該基底上方的一導電柱體，其中該導電柱體埋入於該第一絕緣層內，且該導電柱體的一上表面露出於該第一絕緣層； 形成一第二絕緣層於該第一絕緣層及該導電柱體上方，其中該第二絕緣層具有一孔洞露出該導電柱體的該上表面，該孔洞具有一內壁，該內壁具有一上部及一下部，該下部位於該上部與該導電柱體之間，且該下部比該上部陡峭；以及 形成一導電通孔結構於該孔洞內以及形成一導線於該導電通孔結構及該第二絕緣層上方。
6. 如請求項5之半導體裝置結構之形成方法，其中該內壁的該下部垂直於該導電柱體的一上表面。
7. 一種半導體裝置結構，包括： 一基底； 一第一絕緣層，位於該基底上方； 一導電柱體，位於該基底上方並埋入該第一絕緣層內； 一第二絕緣層，位於該第一絕緣層及該導電柱體上方； 一導電通孔結構，穿過該第二絕緣層並連接至該導電柱體，其中在該導電通孔結構的一第一上視角度中，該導電通孔結構具有第一長條形狀；以及 一導線，位於該導電通孔結構及該第二絕緣層上方。
8. 如請求項7之半導體裝置結構，其中在該導電通孔結構及該導線的一第二上視角度中，該導線具有一第二長條形狀，且該導電通孔結構的一第一長軸平行於該導線的一第二長軸。
9. 如請求項7之半導體裝置結構，其中在該導電柱體的一第二上視角度中，該導電柱體具有一第二長條形狀。
10. 如請求項7、8或9之半導體裝置結構，其中該導電通孔結構比該導電柱體寬。