TWI900763B

TWI900763B - 使用實體裝置之量測模型化超導體及半導體裝置之製程變異效應

Info

Publication number: TWI900763B
Application number: TW111116471A
Authority: TW
Inventors: 艾倫約翰巴克
Original assignee: 美商賽諾西斯公司
Priority date: 2021-06-29
Filing date: 2022-04-29
Publication date: 2025-10-11
Also published as: KR20240024789A; US20220414305A1; JP2024528396A; EP4364028A1; TW202303435A; CN117425897A; WO2023278002A1

Abstract

本發明揭示自較大數目個樣本選擇在實體裝置上量測之度量之樣本。該等樣本係基於該等經量測度量之分佈進行選擇。建構對應於該選定樣本集合之一組模型例項。該等模型例項具有經設定使得使用該等參數模擬該等模型例項預測匹配來自該樣本集合之該等經量測度量之度量的參數。計算該等參數之變異數之主分量。根據該等主分量將非線性模型擬合至該等參數變異數。將該等主分量之統計變異應用於該等非線性模型以產生該等參數之統計變異；及將此等應用於模型例項之模擬以產生該經模擬裝置之一性質之統計變異。

Description

使用實體裝置之量測模型化超導體及半導體裝置之製程變異效應

本發明大體上係關於一種模型化系統。特定言之，本發明係關於一種用於鑑於製造期間之製程變異提供模型化及模擬裝置(諸如超導體及半導體裝置)之系統及方法。

隨著技術進步，超導體及半導體產品變得愈來愈複雜。電晶體、約瑟夫森接面(Josephson junction)及其他裝置愈來愈小，晶粒大小愈來愈大且一晶粒上之裝置之數目正在增加。雖然發展此等產品之任務變得更加複雜，但市場壓力正在縮短可用於將新產品推向市場之時間。若設計中存在缺陷，則起始製作新產品代價高昂。因此，此等裝置之模擬變得愈來愈重要但亦愈來愈困難。

用於製作超導體及半導體產品之技術亦變得更加複雜且具挑戰性。任何製程將具有導致成品產品之變異之變異。鑑於產品之緊密容限、短周轉時間及錯誤之高昂代價，在模擬及模型化超導體、半導體及其他裝置時考量此等製程變異係重要的。

在一個態樣中，自較大數目個樣本選擇在實體裝置上量測之度量之一樣本集合。裝置之實例包含超導體及半導體裝置。該等經量測度量並不完全相同且具有某種分佈。樣本係基於該等經量測度量之該等分佈進行選擇。建構對應於該選定樣本集合之一組模型例項。該等模型例項之參數經設定使得使用該等參數模擬該等模型例項預測匹配來自該樣本集合之該等經量測度量之度量。計算該等參數之變異數之主分量。根據該等主分量將非線性模型擬合至該等參數變異數。將該等主分量之統計變異應用於該等非線性模型以產生該等參數之統計變異；及將此等應用於模型例項之模擬以產生該經模擬裝置之統計變異之估計。

其他態樣包含與上述之任何者有關之組件、裝置、系統、改良、方法、程序、應用、電腦可讀媒體及其他技術。

政府權利說明

本發明係根據由國家情報總管辦公室、情報先進研究計畫局(IARPA)經由美國陸軍研究辦公室授予之合約W911NF-17-9-0001在政府支援下進行。政府對本發明具有特定權利。

本發明之態樣係關於基於實體裝置之量測模型化超導體及半導體裝置之製程變異效應。裝置之模擬係超導體及半導體產品之設計及發展之一重要部分。同時，任何超導體或半導體製程將具有導致在不同晶粒或晶圓上製造之相同裝置設計之間之差異的製程變異。可期望在裝置之模擬中包含此等製程變異之效應。

然而，可能難以依可容易在模擬中使用之一方式理解或量化製程變異。並未始終良好地理解尤其在最先進技術節點之製程。另外，可由晶圓廠量測之度量通常並非在模擬模型化中所使用之量，因此不清楚應如何在模擬中模型化經量測度量之變異。此外，晶圓廠通常將量測跨許多不同晶粒及晶圓之大量度量。使用一蠻力方法分析全部此等經量測樣本在運算上可為昂貴的。其亦可能未帶來最佳結果，此係因為一些量測可為並非真正代表正常製程變異且將不成比例地使分析偏斜的異常離群點。

在一個態樣中，基於經量測度量之分佈自較大量之可用樣本選擇一較小樣本集合。因此，可使用較小數目個樣本同時仍充分代表製程變異效應。

在模擬中使用裝置之參數化模型。藉由基於選定樣本集合中之經量測度量設定模型參數而產生一組模型例項。藉由計算模型參數之變異數之主分量且接著將參數表達為主分量之非線性函數而包含不同模型參數之間之相互作用。接著，可藉由考量主分量之統計變異，且將此等變異透過非線性模型傳播至模型參數且接著透過模擬傳播至所關注裝置性質而模型化製程變異效應。

圖1及圖2更詳細地繪示此方法之一實例。圖1A展示一模擬流程。在模擬190中使用裝置之一參數化模型120。模型之參數係由Y = (y1, y2, ... yJ)表示，其中yj, j=1…J係個別參數。藉由選擇參數Y之值來定義一特定裝置之模型，且此被稱為一模型例項122。模型例項122被用於模型190中，此產生某一結果192，結果192通常為經模擬裝置之一經預測特性、行為或其他性質。

如圖1B中所展示，即使一裝置可具有模型參數120之標稱值，製程變異100仍將引起參數值之變異，因此將存在參數Y之一分佈125，在圖1B中被表示為dist(Y)。此導致模型例項之對應分佈125及經預測結果之分佈195 dist(結果)。

然而，dist(Y)並非先驗已知且並非可容易量測的。晶圓廠可量測某些度量，但其等通常並非模型參數Y。圖2A及圖2B係基於經量測度量估計模型參數Y之統計變異之例示性程序之流程圖。

圖2A以大量可用樣本量測開始。樣本包含在實體裝置上量測(例如，如在不同晶粒及晶圓上量測)之不同度量。在一些情況中，實體裝置可為相同裝置設計之多個實體例項且全部使用相同製程(例如，相同製程節點)製造。所量測之度量係由M = (m1, m2, ... mI)表示，其中mi, i=1…I係所量測之不同度量。各樣本包含在一實體裝置上量測之度量M。可能存在極大量之樣本。

自較大量之可用樣本選擇210一較小但代表性之樣本集合{M}，例如，如下文描述。由於製程變異，在可用樣本中量測之度量M並非全部相同且具有某種分佈。基於經量測度量M之分佈選擇樣本以包含於集合{M}中。例如，集合{M}可包含表示晶圓驗收測試(WAT)或報廢準則之規格下限(LSL)及規格上限(USL)之樣本。集合{M}亦可包含表示度量m1之+3σ及-3σ分位數、度量m2之+3σ及-3σ分位數及針對全部其他度量mi依此類推之樣本。亦可使用其他分位數。亦可基於雙變數及其他多變數分佈來選擇樣本。例如，度量m1及m2之雙變數分佈可擬合至具有一長軸及一短軸之一橢圓分佈。亦可選擇表示沿著長軸及短軸之分位數之樣本以包含於集合{M}中。

樣本集合中之度量M係製程變異之一度量，但其等通常與模型參數Y不相同且無法容易地用於裝置之模擬。實情係，藉由設定參數使得使用參數{Y}模擬模型例項導致或預測匹配來自選定樣本集合之經量測度量{M}之度量而產生220對應於選定樣本集合{M}之一組模型例項{Y}。精確匹配可能並不可行。在一個方法中，經預測度量在經量測度量之一特定臨限值內。在一替代方法中，使用導致最接近經量測度量之度量的參數。此程序可被稱為模型提取。自樣本集合{M}提取模型參數{Y}。因為經量測度量{M}中存在變異，所以對應模型參數{Y}中亦將存在變異。

若使用一複雜的實體模型，則可藉由對應實體量之變異來說明模型參數{Y}之變異。然而，此可能為複雜的且不完整的。代替性地，使用主分量方法。將參數{Y}減少230其等平均值，而產生參數之變異數{ΔY}，其中ΔY = Y -平均值(Y)。可使用平均值之不同估計。

計算240此等變異數{ΔY}之主分量。主分量係由P = (p1, p2, ... pK)表示，其中各pk係一個主分量(例如，特徵向量)。主分量P之集合可在一特定數目K處截止，而非使用完整基底集合。可將參數變異數{ΔY}表達為主分量P之一線性組合，但此將忽略分量pk之間之任何相互作用。代替性地，根據主分量P將非線性模型擬合250至參數變異數{ΔY}：ΔY = F(P)，其中F()係非線性的。此可被表達為各模型參數之一組非線性關係：Δyj = fj(P)，其中j係模型參數之一索引。因為模型參數{ΔY}中存在變異，所以主分量中亦將存在變異。為方便起見，可正規化主分量使得此變異具有均值= 0且標準差= 1。

現可在模擬期間考量如由經量測度量{M}證明之製程變異效應，如圖2B中所展示。藉由適當地按比例縮放主分量，可假定主分量P具有一特定統計分佈dist(P)，較佳地為高斯的(Gaussian)，其中均值= 0且標準差= 1。接著，可將主分量之統計變異應用260於非線性模型ΔY = F(P)，以藉由添加回平均值而產生模型參數之統計變異：dist(ΔY)及dist(Y)。繼而可將此應用290於模型例項之模擬以產生經模擬裝置之所要性質之統計變異dist(結果) 295。

例如，可執行裝置之蒙特卡羅(Monte Carlo)模擬以判定裝置將如何鑑於變異而表現。在蒙特卡羅模擬中，藉由根據分佈dist(P)選擇主分量之值來模擬裝置之許多例項。各例項產生一結果，且來自模擬之結果之彙總集合產生分佈dist(結果) 295。一超導體裝置之實例

圖3至圖8繪示一約瑟夫森接面超導體裝置之一實例。對於此等類型之裝置，經量測度量可基於I-V曲線、製程控制監視器、晶圓驗收測試及各種電路度量。圖3係一約瑟夫森接面之100個蒙特卡羅樣本之電流-電壓(I-V)曲線，其繪示各種度量。例示性度量包含icrit (I _C) =臨界電流，rnorm (R _n) =正常電阻，Rsg =次能隙(subgap)電阻，Vgap =能隙電壓，且delV =能隙寬度。額外度量可包含：環形振盪器延遲(其中在此情況中，環係一約瑟夫森接面環，其不同於CMOS中所使用之反相器或其他靜態互補邏輯閘之環)，用於各種長度及其他幾何考量之被動傳輸線+驅動器/接收器組合，探測路徑延遲，經量測電感，各種超導量子干涉裝置(SQUID)。在圖3至圖8之實例中，考量八個不同度量：icrit、rnorm、Rsg、Vgap、delV、Rshunt、Lshunt及JJ cap。此等度量描述約瑟夫森接面電特性。自200個總可用樣本選擇大約80個樣本。

圖4A至圖4C繪示圖2A之選擇步驟210。圖4A展示度量icrit之200個樣本之分佈之一直方圖。關於度量名稱上之m_前綴指示經量測度量(例如，m_icrit)。自此分佈，選擇表示製程上限及下限之樣本：圖4A中之LSL及USL。針對度量之各者重複此。可針對各製程限制選擇多個樣本。在圖4B中，選擇表示各度量之均值以及+/- 1σ及+/- 2σ分位數之樣本。例如，若多個樣本接近各分位數，則可針對該分位數選擇多個樣本。在更多樣本可用之情況下，亦可使用表示+/-3σ之樣本，此係因為其係用於在生產期間拒絕裝置之一常見截止。替代地，可針對+/-3σ、+/-2σ及+/-1σ選擇樣本。亦可使用第10及第90分位數或其他分位數。極大值及極小值並非較佳的，此係因為其等可能為異常的且通常可能為報廢品。

圖4C展示兩個度量icrit及rnorm之雙變數分佈。基於此分佈選擇額外樣本。在一個方法中，雙變數分佈擬合至一等機率密度橢圓，如圖4C中之藍色橢圓所展示。圖4C具有處於0.41624之一機率橢圓，因此略微少於一半之樣本在橢圓內部。此技術用於將一雙變數常態橢圓對準至單變數分佈之各者之-1σ及+1σ分位數(假定其等係相關的)。此表示一聯合機率。對於非高斯分佈，可在擬合機率橢圓之前將一Box-Cox變換應用於樣本。Box-Cox係統計學中用於取非高斯分佈(在存在偏度之情況下)且將其等變換為高斯分佈之一已知方法。

橢圓具有一長軸及短軸，且亦選擇恰在橢圓外部之落在長軸及短軸附近之樣本。在圖4C中，選擇晶粒45、92、165及175之樣本。此等樣本不同於圖4A中所選擇之樣本(其等針對icrit係晶粒95及170)，且亦不同於圖4B中所選擇之樣本。在圖4C中基於雙變數分佈所選擇之樣本代表製程變異之不同態樣，包含不同度量之間之相關性。可針對所有度量對之雙變數分佈重複此選擇。替代地，其可僅針對展示某種程度之相關性之對重複。

選擇程序導致小於全部可用樣本之起始點但仍代表製程變異之一樣本集合{M}。將模型參數Y擬合至各樣本M，而導致對應於度量{M}之一組模型參數{Y}。例如，若模型係HSPICE，則求解一多變數最佳化問題以找到預測匹配經量測度量{M}之度量的HSPICE參數{Y}。

在一個方法中，此係由Synopsys之Mystic工具執行，該工具執行一種模型擬合/模型提取，其對準HSPICE參數(.模型卡(.model card)係數值)使得在HSPICE中預測之度量將對準至相同經量測度量。用於此多目標多變數最佳化問題之可能技術包含與經典方法(諸如實驗設計(DoE)、回應表面模型化(RSM)及基於代理之最佳化(SBO))無太大不同之技術。

應注意，根據某一準則選擇集合{M}中之各樣本(例如，針對一特定度量mi選擇+1σ點)，但使用該樣本之全部度量來擬合對應模型參數Y。度量之數目應足夠大以容許一正確模型擬合之執行。若可發現擬合經量測度量{M}之許多不同模型參數{Y}，則度量之數目可過小而無法適當地約束解{Y}。例如，在Mystic工具中，使用者可改變DoE圖案化(偽RNG種子)。若不同種子產生相同解(等效.模型卡)，則此係度量足夠多樣化之一指示。

在此實例中，模型係一SPICE模型，例如來自CMOS裝置之BSIM群組之BSIM4或BSIM-CMG，或超導體電子學之一約瑟夫森接面模型。一約瑟夫森接面裝置之模型參數yj之實例包含臨界電流(xj)、正常電阻(icrn)、次能隙電阻(vm)、約瑟夫森接面電容(xc)、能隙電壓(vgap)、能隙寬度(delv)、串聯電感(lser)及分流電阻器(xr, lsh0, lsh1 – lsh =電阻器之動態電感(kinetic inductance) (即，電子歸因於其質量之德魯德(Drude)模型/動量/動能))。

圖5展示來自模型參數{Y}之表之一摘錄。在此實例中，參數yj包含icrn、vm、lsh0、lsh1等，如由各欄之標籤指示。表中之第一列係各參數之平均值。其他列之各者表示一不同樣本，其中胞元(cell)中之值係與平均值之變異數。圖5將模型參數之變異數{ΔY}製成表格。此係圖2A之步驟220及230之結果。

將一主分量分析應用於該組變異數{ΔY}，此係圖2A中之步驟240。圖6展示此分析之一摘要螢幕。左上角圖形以降序列出主分量(特徵向量)之各者之強度(特徵值)。最強主分量p1具有特徵值1.30，分量p2具有強度1.12，分量p3具有強度1.08等等。曲線指示由PCA項之各者「囊封」之系統之百分比。曲線依據PCA項之變化而累積。圖6中之另外兩個曲線圖展示分量p1與p2之間之相關性。

並不需要使用全部主分量。可使用K個最強分量作為擬合非線性模型之基底，且摒棄剩餘主分量。例如，可保持具有大於0.1 (或某一其他臨限值)之一特徵值之主分量。PCA係採取可能相關之n個變數之一原始集合且使用m個不相關變數(「在一替代特徵空間中」)替換其等作為原始變數之一線性組合，使得可僅使用很少主分量考量絕大多數變異的一方法。通常，使用1.0之一特徵值作為截止，但此處，在此情況中使用0.1之一較低截止以不僅捕捉主效應而且捕捉N階效應以及非線性關係。可使用其他預定義最小數目個主分量或用於選擇主分量之準則。

在圖2A中之最終步驟250中，根據主分量P將模型參數Y擬合至非線性模型。除主分量P之外，亦可使用其他變數，諸如裝置幾何形狀。例如，可將icrn表達為主分量及亦約瑟夫森接面直徑之一函數。圖7展示兩個實例。頂部表達式係依據主分量pca1、pca2、...、pca7而變化之模型參數icrn。此表達式係使用七個最強主分量之二階表達式。在此表達式中，icrn_mean係平均值且剩餘項係被表達為主分量之二階多項式函數之變異數Δicrn。底部表達式係針對模型參數vm，其採取一類型形式。可將主分量模型化為其中均值= 0且標準差= 1之高斯分佈。接著，可透過非線性模型及模擬傳播此等統計變異以產生經模擬結果之一分佈，如圖2B中所展示。

圖8A及圖8B分別展示經量測度量與經模擬度量之一比較。在各圖中，被標記為「散點圖矩陣」之5x5柵格810A及810B展示五個度量icrit、rnorm、vgap、rsg及rsg2之雙變數分佈。第一列中之第二方格812A及812B係icrit及rnorm之雙變數分佈，第一列中之第三方格813A及813B係icrit及vgap之雙變數分佈等等。頂部處之被標記為「相關性」之表820A及820B展示度量對之間之相關性。圖8A係原始經量測度量。圖8B係使用圖2B之流程模擬之雙變數分佈。經模擬雙變數分佈與實際實體量測良好匹配。

所量測之實體裝置亦可呈現在所模擬之接線對照表中。可模擬用於在晶圓廠中量測度量之探針及量測組態，其中藉由上文描述之經模擬度量來考量製程變異。一CMOS裝置之實例

圖9至圖14繪示一CMOS裝置之一實例。對於此等類型之裝置，經量測度量可基於I-V曲線、製程控制監視器、晶圓驗收測試及各種電路度量。對於NMOS及PMOS裝置，度量可包含IdSat (汲極電流飽和區)，IdLin (汲極電流線性區)，VtSat (臨限電壓飽和區)，VtLin (臨限電壓線性區)，Id_subVt (汲極洩漏電流次臨限電壓區)，Igate (閘極洩漏電流)，gm (dIds/dVgs) (跨導)，gds (dIds/dVds) (輸出電導)，gmb (dIds/dVbs) (體跨導)，gain (gm/gds) (固有增益)，gm_eff (gm/Ids) (跨導效率)，ft (gm/Cgs) (通過頻率)，Cgate (固有閘極電容)，Cd/s (汲極/源極電容)，Cj (擴散電容)及Cov (米勒(Miller)良好/不良) (重疊電容)。對於環形振盪器，度量之實例包含FO1、FO4、FO8、FO16及FO32，其等係各種大小之環形振盪器。FO16係具有16之一扇出之一環形振盪器。對於靜態雜訊裕度，例示性度量包含靜態互補閘極。可針對不同大小及佈局組態之裝置重複此等度量。在此實例中，考量10個不同度量，且自10,000個總可用樣本選擇約100個樣本。

圖9A、圖9B及圖10繪示圖2A之選擇步驟210。圖9A及圖9B展示度量n_sat0之樣本分佈之一直方圖。自此等分佈，在圖9A中選擇表示製程上限及下限(USL及LSL)之樣本，且在圖9B中選擇表示不同分位數之樣本。圖10展示兩個度量n_sat0及p_sat0之雙變數分佈。基於此分佈選擇額外樣本：晶粒295、411、2649及9607。

在圖2A之步驟220中，提取對應於樣本{M}之模型參數{Y}。在此實例中，模型係SPICE模型。圖11展示一平均晶粒及對應於度量IdSat之+3σ分位數及度量IdSat之-3σ分位數之樣本的經提取模型參數。平均晶粒可為一實際單一樣本。在一個方法中，計算各度量之平均值，且最接近該等平均值之(若干)晶粒係平均晶粒。替代地，平均晶粒可能並非一實際樣本。其可為自若干不同樣本計算之一複合樣本。

在此實例中，模型參數包含以下n型參數：ncf (邊緣場電容)，ncgdo (汲極-閘極重疊電容)，ncgso (源極-閘極重疊電容)，ndlc (CV之長度偏移)，ndwc (CV之寬度偏移)，ndwj (S/D接面寬度之偏移)，nk1 (第一體偏壓係數)，nk2 (第二體偏壓係數)，nlint (通道長度偏移)，nndep (通道摻雜劑濃度)，ntoxe (電閘極等效氧化物厚度)，ntoxm (經提取參數之閘極等效氧化物厚度)，nvth0 (在VBS=0之長通道臨限電壓)，nwint (通道寬度偏移)；及對應p型參數。

圖12A及圖12B展示提取程序之校正。歸因於模型模糊性，提取程序可導致樣本之模型參數自-3σ進展至+3σ之非單調趨勢。圖12A標繪針對n_sat0之分位數-3σ至+3σ選擇之樣本的經提取參數nvth0。樣本1210之提取與其他樣本不一致，因此提取被重新執行但約束nvth0，而導致圖12B中所展示之更一致點1211。

如先前所描述般執行圖2A之步驟230至250。圖13展示依據主分量pca1、pca2、…pca8而變化之模型參數vth0之一例示性非線性曲線擬合。此表達式係使用八個最強主分量之二階表達式。第一項係均值，接下來的八個項係各分量之線性項，且剩餘項係兩個分量之乘積之二階項。圖14A及圖14B展示圖14A中之原始經量測度量與圖14B中之經模擬度量之一比較。額外考量

來自此方法之結果之品質取決於樣本集合{M}中之樣本之數目及樣本集合之多樣化。將具有自由度(DoF)之一系統擬合至階數(O)之多項式所需之樣本的最小數目N由以下給出 N = (DoF + O)!/(DoF!* O!) (1) 在上述實例中，DoF係主分量之數目且O係非線性多項式之階數。方程式(1)假定樣本之數目係基礎系統之一良好表示。在許多實體系統中，實體系統之主分量可由大約七個自由度(DoF=7)描述。對於半導體裝置，製程中之自由度可包含氧化物厚度、摻雜劑濃度、臨界尺寸(CD)線寬控制、平帶電壓、汲極-源極電阻等。需要至少一二階多項式(O=2)以模型化更高階效應。此產生N = 36，且通常愈多愈佳。選擇具有樣本之此數目之至少兩倍(72)或甚至更大(例如，大於100)的一樣本集合{M}可幫助緩解資料中之錯誤之一些隨機性。另外，較佳地可自至少五個候選樣本選擇樣本(即，自+3σ分位數周圍之至少五個樣本選擇+3σ樣本)。一單一樣本展現一3σ狀況之機率係大約1/740。為針對兩個樣本之各者給出五個候選者，則需要5 x 2 x 740 = 7400個可用樣本以自其進行選取。自原始7400個樣本，選擇72個樣本之一集合。

在另一態樣中，假定I係經量測度量之數目，則用於獲得主分量之一良好估計之樣本的數目N由以下給出 N = DoF * I (2) 或甚至此數目之兩倍或更大。

在一些情況中，主分量亦可與實體參數有關。圖15含有雙變數分佈之一柵格1510。圖15中之各列係一實體參數P1至P8，且各欄係八個最強主分量pca1至pca8之一者。8x8柵格中之各方格展示各實體參數相對於各主分量之雙變數分佈。若分佈係一圓形雲，則兩個量並非良好相關。若分佈係一線，則兩個量相關。可見，前八個主分量相對於實體參數良好相關。

已使用超導體及半導體裝置作為實例來說明上述原理。然而，其等亦可適用於其他裝置。技術可適用於具有變異之任何製程，不限於電子學，而且亦包含機械、結構、化學、核、光學、製藥、生物及其他系統。 EDA流程

圖16繪示在一製品(諸如一積體電路)之設計、驗證及製作期間使用以變換及驗證表示積體電路之設計資料及指令的一組例示性程序1600。此等程序之各者可結構化及實現為多個模組或操作。術語「EDA」表示術語「電子設計自動化」。此等程序以運用由一設計者供應之資訊產生一產品理念1610開始，變換該資訊以產生使用一組EDA程序1612之一製品。當設計完成時，對設計進行成品出廠驗證1634，此係將積體電路之原圖(即，幾何圖案)發送至一製作工廠以製造遮罩集之時，接著使用該遮罩集來製造積體電路。在成品出廠驗證之後，製作1636一超導體或半導體晶粒且執行封裝及組裝程序1638以產生成品積體電路1640。

一電路或電子結構之規格可在從低階電晶體或約瑟夫森接面材料佈局至高階描述語言之範圍內。可使用一高階表示以使用一硬體描述語言(「HDL」) (諸如VHDL、Verilog、SystemVerilog、SystemC、MyHDL或OpenVera)來設計電路及系統。可將HDL描述變換為一邏輯級暫存器傳送層級(「RTL」)描述、一閘層級描述、一佈局層級描述或一遮罩層級描述。各較低表示級(其係一更詳細描述)將更有用細節(例如，包含描述之模組之更多細節)添加至設計描述中。較低階表示(其係更詳細描述)可由一電腦產生、自一設計程式庫導出或由另一設計自動化程序產生。用於指定更詳細描述之在一較低階表示語言的一規格語言之一實例係SPICE，其用於具有許多類比組件之電路之詳細描述。啟用在各表示級之描述以由該層之對應工具(例如，一形式驗證工具)使用。一設計程序可使用圖16中所描繪之一序列。所述程序可由EDA產品(或工具)啟用。

在系統設計1614期間，指定一待製造積體電路之功能性。可針對諸如功率消耗、效能、區域(實體及/或程式碼行)及成本降低等之所要特性來最佳化設計。將設計分割成不同類型之模組或組件可在此階段發生。

在邏輯設計及功能驗證1616期間，以一或多種描述語言指定電路中之模組或組件且檢查規格之功能準確性。例如，可驗證電路之組件以產生匹配所設計電路或系統之規格之要求的輸出。功能驗證可使用模擬器及其他程式，諸如測試台產生器、靜態HDL檢查器及形式驗證器。在一些實施例中，使用被稱為「仿真器」或「原型系統」之組件之特殊系統來加速功能驗證。

在測試之合成及設計1618期間，將HDL程式碼變換為一接線對照表。在一些實施例中，一接線對照表可為一圖形結構，其中圖形結構之邊緣表示一電路之組件且其中圖形結構之節點表示組件如何互連。HDL程式碼及接線對照表兩者係可由一EDA產品使用以驗證積體電路在製造完成後根據指定設計執行之階層式製品。可針對一目標半導體製造技術最佳化接線對照表。另外，可測試成品積體電路以驗證積體電路滿足規格之要求。

在接線對照表驗證1620期間，針對與時序約束之順應性且針對與HDL程式碼之對應性檢查接線對照表。在設計規劃1622期間，針對時序及頂層佈線建構及分析積體電路之一總體平面設計。

在佈局或實體實施1624期間，發生實體放置(諸如電晶體或電容器之電路組件之定位)及佈線(電路組件由多個導體之連接)，且可執行自一程式庫選擇胞元以啟用特定邏輯功能。如本文中所使用，術語「胞元」可指定提供一布林(Boolean)邏輯函數(例如，AND、OR、NOT、XOR)或一儲存功能(諸如一正反器或鎖存器)之一組電晶體、其他組件及互連件。如本文中所使用，一電路「區塊」可指代兩個或更多個胞元。一胞元及一電路區塊兩者皆可被稱為一模組或組件且作為兩個實體結構及在模擬中啟用。針對選定胞元(基於「標準胞元」)指定參數(諸如大小)且使參數可在一資料庫中存取以供EDA產品使用。

在分析及提取1626期間，在允許佈局設計之細化之佈局層級處驗證電路功能。在實體驗證1628期間，檢查佈局設計以確保製造約束(諸如DRC約束、電氣約束、微影約束)係正確的，且電路功能匹配HDL設計規格。在解析度增強1630期間，變換佈局之幾何形狀以改良製造電路設計之方式。

在成品出廠驗證期間，產生資料以(在適當情況下在應用微影增強之後)用於微影遮罩之生產。在遮罩資料準備1632期間，使用「成品出廠驗證」資料以產生用於生產成品積體電路之微影遮罩。

可使用一電腦系統(諸如圖17之電腦系統1700)之一儲存子系統來儲存由本文中所描述之一些或全部EDA產品以及用於發展程式庫之胞元及使用程式庫之實體及邏輯設計之產品使用的程式及資料結構。

圖17繪示一電腦系統1700之一例示性機器，可在電腦系統1700內執行用於引起機器執行本文中所論述之方法論之任一或多者的一指令集。在替代實施方案中，機器可連接(例如，網路連結)至一LAN、一內部網路、一外部網路及/或網際網路中之其他機器。機器可以一伺服器或一用戶端機器之身份在用戶端-伺服器網路環境中操作，作為一同級間(或分散式)網路環境中之一同級機器，或作為一雲端運算基礎設施或環境中之一伺服器或一用戶端機器。

機器可為一個人電腦(PC)、一平板PC、一機上盒(STB)、一個人數位助理(PDA)、一蜂巢式電話、一網路器具、一伺服器、一網路路由器、一交換機或橋接器，或能夠執行指定待由機器採取之動作之一指令集(循序或以其他方式)的任何機器。此外，雖然繪示一單一機器，但術語「機器」亦應被視為包含個別地或聯合地執行一(或多個)指令集以執行本文中所論述之方法論之任一或多者的任何機器集合。

例示性電腦系統1700包含一處理裝置1702、一主記憶體1704 (例如，唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM)，諸如同步DRAM (SDRAM))、一靜態記憶體1706 (例如，快閃記憶體、靜態隨機存取記憶體(SRAM)等)，及一資料儲存裝置1718，其等經由一匯流排1730彼此通信。

處理裝置1702表示一或多個處理器，諸如一微處理器、一中央處理單元或類似者。更特定言之，處理裝置可為複雜指令集運算(CISC)微處理器、精簡指令集運算(RISC)微處理器、超長指令字(VLIW)微處理器，或實施其他指令集之一處理器，或實施指令集之一組合之多個處理器。處理裝置1702亦可為一或多個專用處理裝置，諸如一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)、一數位信號處理器(DSP)、網路處理器或類似者。處理裝置1702可經組態以執行用於執行本文中所描述之操作及步驟之指令1726。

電腦系統1700可進一步包含用於經由網路1720通信之一網路介面裝置1708。電腦系統1700亦可包含一視訊顯示單元1710 (例如，一液晶顯示器(LCD)或一陰極射線管(CRT))、一字母數字輸入裝置1712 (例如，一鍵盤)、一游標控制裝置1714 (例如，一滑鼠)、一圖形處理單元1722、一信號產生裝置1716 (例如，一揚聲器)、圖形處理單元1722、視訊處理單元1728及音訊處理單元1732。

資料儲存裝置1718可包含一機器可讀儲存媒體1724 (其亦被稱為一非暫時性電腦可讀媒體)，體現本文中所描述之方法論或功能之任一或多者之一或多個指令1726集或軟體儲存於其上。指令1726亦可在其等由電腦系統1700執行期間完全或至少部分駐留於主記憶體1704及/或處理裝置1702內，主記憶體1704及處理裝置1702亦構成機器可讀儲存媒體。

在一些實施方案中，指令1726包含用於實施對應於本發明之功能性之指令。雖然在一例示性實施方案中將機器可讀儲存媒體1724展示為一單一媒體，但術語「機器可讀儲存媒體」應被視為包含儲存一或多個指令集之一單一媒體或多個媒體(例如，一集中式或分散式資料庫及/或相關聯快取區及伺服器)。術語「機器可讀儲存媒體」亦應被視為包含能夠儲存或編碼一指令集以由機器執行且引起機器及處理裝置1702執行本發明之方法論之任一或多者的任何媒體。因此，術語「機器可讀儲存媒體」應被視為包含但不限於固態記憶體、光學媒體及磁性媒體。

已依據對一電腦記憶體內之資料位元進行之操作的演算法及符號表示來呈現前述[實施方式]之一些部分。此等演算法描述及表示係由熟習資料處理技術者使用以將其等工作主旨最有效地傳達給其他熟習此項技術者的方式。一演算法可為導致一所要結果之一序列操作。操作係需要實體量之實體操縱之操作。此等量可採取能夠被儲存、組合、比較且以其他方式操縱之電氣或磁性信號之形式。此等信號可被稱為位元、值、元件、符號、字元、項、數字或類似者。

然而，應牢記，全部此等及類似術語應與適當實體量相關聯且僅為應用於此等量之便捷標籤。除非另有明確陳述，否則如自本發明顯而易見，應瞭解，在描述各處，特定術語指代一電腦系統或類似電子運算裝置將表示為電腦系統之暫存器及記憶體內之實體(電子)量之資料操縱及變換為類似地表示為電腦系統記憶體或暫存器或其他此等資訊儲存裝置內之實體量之其他資料的動作及程序。

本發明亦係關於一種用於執行本文中之操作之設備。此設備可專門經構造用於預期目的，或其可包含由儲存於電腦中之一電腦程式選擇性地啟動或重組態的一電腦。此一電腦程式可儲存於一電腦可讀儲存媒體中，諸如但不限於任何類型之磁碟(包含軟碟、光碟、CD-ROM及磁光碟)、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁性或光學卡，或適於儲存電子指令之任何類型之媒體，其等各自耦合至一電腦系統匯流排。

本文中呈現之演算法及顯示器並非固有地與任何特定電腦或其他設備有關。各種其他系統可與根據本文中之教示之程式一起使用，或可證明構造更專門設備以執行方法係方便的。另外，本發明並未參考任何特定程式設計語言進行描述。將瞭解，多種程式設計語言可用於實施如本文中所描述之本發明之教示。

本發明可提供為可包含將指令儲存於其上之一機器可讀媒體的一電腦程式產品或軟體，該等指令可用於程式化一電腦系統(或其他電子裝置)以執行根據本發明之一程序。一機器可讀媒體包含用於儲存呈可由一機器(例如，一電腦)讀取之一形式之資訊的任何機構。例如，一機器可讀(例如，電腦可讀)媒體包含一機器(例如，一電腦)可讀儲存媒體，諸如一唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等。

在前述揭示內容中，本發明之實施方案已關於其之特定例示性實施方案進行描述。將顯而易見，可在不脫離如以下發明申請專利範圍中闡述之本發明之實施方案之更廣精神及範疇的情況下對其進行各種修改。在本發明以單數時態提及一些元件時，可在圖中描繪一個以上元件且用相同數字標記相同元件。因此，本發明及圖式應被視為闡釋性意義而非限制性意義。

100: 製程變異 120: 參數化模型 122: 模型例項 125: 分佈 190: 模擬 192: 結果 195: 分佈 210: 選擇/選擇步驟 220: 產生/步驟 230: 減少/步驟 240: 計算/步驟 250: 擬合/步驟 260: 應用 290: 應用 295: 統計變異dist(結果)/分佈dist(結果) 810A: 柵格 810B: 柵格 812A: 方格 812B: 方格 813A: 方格 813B: 方格 820A: 表 820B: 表 1210: 樣本 1211: 點 1510: 柵格 1600: 程序 1610: 產品理念 1612: 電子設計自動化(EDA)程序 1614: 系統設計 1616: 邏輯設計及功能驗證 1618: 測試之合成及設計 1620: 接線對照表驗證 1622: 設計規劃 1624: 實體實施 1626: 分析及提取 1628: 實體驗證 1630: 解析度增強 1632: 遮罩資料準備 1634: 成品出廠驗證 1636: 製作 1638: 封裝及組裝程序 1640: 成品積體電路 1700: 電腦系統 1702: 處理裝置 1704: 主記憶體 1706: 靜態記憶體 1708: 網路介面裝置 1710: 視訊顯示單元 1712: 字母數字輸入裝置 1714: 游標控制裝置 1716: 信號產生裝置 1718: 資料儲存裝置 1720: 網路 1722: 圖形處理單元 1724: 機器可讀儲存媒體 1726: 指令 1728: 視訊處理單元 1730: 匯流排 1732: 音訊處理單元

自下文給出之[實施方式]且自本發明之實施例之附圖將更完全理解本發明。圖用於提供本發明之實施例之知識及理解且並未將本發明之範疇限於此等特定實施例。此外，圖不一定按比例繪製。

圖1A及圖1B係繪示製程變異對一裝置之模擬之效應之流程圖。

圖2A及圖2B係在實體裝置之模擬中將來自此等實體裝置之量測樣本轉換為統計變異的程序之流程圖。

圖3展示一約瑟夫森接面超導體裝置之一I-V曲線。

圖4A及圖4B展示一超導體裝置之個別度量跨數個晶粒之樣本分佈。

圖4C展示一超導體裝置之兩個度量跨數個晶粒之雙變數分佈。

圖5展示來自一超導體裝置之模型參數{Y}之一表之一摘錄。

圖6展示一超導體裝置之一主分量分析之一摘要螢幕。

圖7展示一約瑟夫森接面超導體裝置之依據主分量而變化之與模型參數之一非線性模型擬合。

圖8A及圖8B分別展示約瑟夫森接面之經量測度量與經模擬度量之一比較。

圖9A及圖9B展示一半導體裝置之一度量之樣本分佈。

圖10展示兩個度量之雙變數分佈，一個度量來自一n型(negative)金屬氧化物半導體(NMOS)電晶體且另一度量來自一p型(positive)金屬氧化物半導體(PMOS)電晶體。

圖11展示針對三個樣本提取之BSIM4模型參數。

圖12A及圖12B展示一半導體裝置之模型參數之提取之校正。

圖13展示一NMOS電晶體半導體裝置之依據主分量而變化之與模型參數之一非線性模型擬合。

圖14A及圖14B分別展示一互補金屬氧化物半導體(CMOS)製程之經量測度量與經模擬度量之一比較。

圖15展示一CMOS製程之實體參數與主分量之一比較。

圖16描繪根據本發明之一些實施例之在一積體電路之設計及製造期間使用之各種程序的一流程圖。

圖17描繪本發明之實施例可在其中操作之一例示性電腦系統之一圖。

210: 選擇/選擇步驟 220: 產生/步驟 230: 減少/步驟 240: 計算/步驟 250: 擬合/步驟

Claims

一種用於模型化之方法，其包括：自包括在半導體或超導體實體裝置上量測之由於製造該等實體裝置過程中的製程變化而變化之度量之較大數目個樣本中選擇一樣本集合，其中該等度量描述該等實體裝置之電特性，且選擇該樣本集合係基於該較大數目個樣本中該等經量測度量之統計分佈；設定對應於該樣本集合之一組模型例項之參數，使得使用該等參數模擬該組模型例項預測匹配來自該樣本集合之該等經量測度量之度量，其中該等模型例項係該等實體裝置的SPICE模型之例項，且該等參數係該等SPICE模型中使用的該等實體裝置的參數；計算該等實體裝置之該等參數之變異數之主分量；根據該等主分量藉由一處理器將非線性模型擬合至該等參數變異數；藉由將該等主分量之統計變異應用於該等非線性模型而產生該等實體裝置之該等參數之統計變異；及根據該等實體裝置之該等參數之該等統計變異產生一經模擬裝置之一性質之統計變異。
如請求項1之方法，其中選擇該樣本集合包括：基於個別經量測度量之該等統計分佈之製程限制選擇樣本。
如請求項1之方法，其中選擇該樣本集合包括：基於個別經量測度量之該等統計分佈之分位數選擇樣本。
如請求項1之方法，其中選擇該樣本集合包括：基於個別經量測度量之對之雙變數統計分佈之分位數選擇樣本。
如請求項1之方法，其中將非線性模型擬合至該等參數變異數包括：根據僅包括具有高於一臨限值之特徵值之該等主分量之一基底將該等非線性模型擬合至該等參數變異數。
如請求項1之方法，其中該等主分量之該等經應用統計變異係高斯的。
如請求項1之方法，其中該選定集合含有N個樣本且N ≥ 2 x DoF x I，DoF =歸因於製程變異之該等參數之自由度，且I =經量測度量之數目。
如請求項1之方法，其中該選定集合含有N個樣本且N ≥ 2 x (DoF + O)!/(DoF! * O!)，DoF =歸因於製程變異之該等參數之自由度，且O =該非線性模型之階數。
一種用於模型化之系統，其包括：一記憶體，其儲存指令；及一處理器，其與該記憶體耦合且執行該等指令，該等指令在被執行時引起該處理器：自包括在半導體或超導體實體裝置上量測之由於製造該等實體裝置過程中的製程變化而變化之度量之較大數目個樣本中選擇一樣本集合，其中該等度量描述該等實體裝置之電特性，且選擇該樣本集合係基於該較大數目個樣本中該等經量測度量之統計分佈；設定對應於該樣本集合之一組模型例項之參數，使得使用該等參數模擬該組模型例項預測匹配來自該樣本集合之該等經量測度量之度量，其中該等模型例項係該等實體裝置的SPICE模型之例項，且該等參數係該等SPICE模型中使用的該等實體裝置的參數；計算該等實體裝置之該等參數之變異數之主分量；根據該等主分量將非線性模型擬合至該等參數變異數；藉由將該等主分量之統計變異應用於該等非線性模型而產生該等實體裝置之該等參數之統計變異；及根據該等實體裝置之該等參數之該等統計變異產生一經模擬裝置之一性質之統計變異。
如請求項9之系統，其中在不同實體裝置上量測之相同度量由於製造該等實體裝置之製程變異而變化。
如請求項9之系統，其中該等非線性模型亦為該等裝置之幾何形狀之一函數。
如請求項9之系統，其中該較大數目個樣本係在來自多個不同晶粒之實體裝置上進行量測且該晶粒係來自多個不同晶圓，但全部晶圓係使用一相同製程節點處理。
如請求項9之系統，其中該等實體裝置係CMOS裝置；該等描述該等實體裝置之電特性之度量包括汲極電流飽和區、汲極電流線性區、臨限電壓飽和區、臨限電壓線性區、閘極洩漏電流、跨導、輸出電導、固有閘極電容及汲極/源極電容中至少一者；且該等SPICE模型中使用的該等實體裝置的該等參數包含以下至少一者：n型參數：邊緣場電容、汲極-閘極重疊電容、源極-閘極重疊電容、CV之長度偏移、CV之寬度偏移、S/D接面寬度之偏移、第一體偏壓係數、第二體偏壓係數、通道長度偏移、通道摻雜劑濃度、電閘極等效氧化物厚度、經提取參數之閘極等效氧化物厚度、長通道臨限電壓、通道寬度偏移、及對應之p型參數。
如請求項9之系統，其中該等實體裝置係超導體裝置；描述該等實體裝置之電特性之該等度量包括臨界電流、正常電阻、次能隙電阻、能隙電壓及能隙寬度中至少一者；且該等SPICE模型中使用的該等實體裝置的該等參數包含臨界電流、正常電阻、次能隙電阻、約瑟夫森接面電容、能隙電壓、能隙寬度、串聯電感及分流電阻器中至少一者。
一種非暫時性電腦可讀媒體，其包括經儲存指令，該等經儲存指令在由一處理器執行時引起該處理器：自較大數目個樣本選擇一樣本集合，其中該等樣本包括在半導體或超導體實體裝置上量測之由於製造該等實體裝置過程中的製程變化而變化之度量，該等度量描述該等實體裝置之電特性，且樣本係基於該等經量測度量在該較大數目個樣本中之統計分佈針對該集合進行選擇；及基於該選定集合之該等經量測度量估計一經模擬裝置之一性質之統計變異。
如請求項15之非暫時性電腦可讀媒體，其中該等選定集合含有至少72個樣本。
如請求項15之非暫時性電腦可讀媒體，其中樣本係基於個別經量測度量之該等統計分佈之分位數針對該集合進行選擇。
如請求項15之非暫時性電腦可讀媒體，其中樣本係基於個別經量測度量對之雙變數統計分佈之分位數針對該集合進行選擇。
如請求項18之非暫時性電腦可讀媒體，其中該等雙變數統計分佈之特徵為一長軸及一短軸，且樣本係基於沿著該長軸及沿著該短軸之分位數針對該集合進行選擇。
如請求項15之非暫時性電腦可讀媒體，其中該樣本集合進一步包括被計算為複數個樣本之一平均值之一複合樣本。