TWI900451B - 腦波電極 - Google Patents

Abstract

一種腦波電極，包括電極部、屏蔽部以及絕緣部。電極部包括板體、第一接頭及複數電極。板體具有相對之第一表面、第二表面和連通第一表面及第二表面的穿孔。第一接頭設置於第一表面，電極設置於第二表面。屏蔽部環設於電極部外側，屏蔽部包括環狀件、第二接頭及複數突出件。環狀件具有相對之第三表面及第四表面，第二接頭設置於第三表面，突出件設置於第四表面。絕緣部環設於電極部及屏蔽部之間以隔開電極部及屏蔽部，且分別連接板體及環狀件。其中，電極部、屏蔽部及絕緣部係一體成型，且電極部及屏蔽部的外露部份覆蓋有電鍍層。

Description

腦波電極

本揭示係關於一種腦波電極，特別是一體式的腦波電極。

用於量測腦波的腦波電極於接收腦部發出的訊號時，雜訊常會影響訊號判讀。傳統的做法需要在腦波電極的外層多加一個零件來達到法拉第籠效應以屏蔽及排除雜訊。

然而，多增加的零件常會導致整體體積變大且重量變重，在設計及外觀上造成不便。有鑑於此，本揭示於一實施例中，提供一種腦波電極，包括電極部、屏蔽部以及絕緣部。電極部包括板體、第一接頭及複數電極。板體具有相對之第一表面及第二表面和連通第一表面及第二表面的穿孔。第一接頭設置於第一表面，複數電極設置於第二表面。屏蔽部環設於電極部外側，屏蔽部包括環狀件、第二接頭及複數突出件。環狀件具有相對之第三表面及第四表面，第二接頭設置於第三表面，複數突出件設置於第四表面。絕緣部環設於電極部及屏蔽部之間以隔開電極部及屏蔽部，且分別連接板體及環狀件。其中，電極部、屏蔽部及絕緣部係一體成型，且電極部及屏蔽部的外露部份覆蓋有電鍍層。

藉此，可透過一體成型方式，將提供雜訊屏蔽效果的法拉第籠設計與腦波電極整合為一體，即無需再另外增加另一零件。透過在電極部及屏蔽部的外露部份電鍍，並將電極部與產生法拉第籠效應的屏蔽部的範圍區隔。且透過結構設計，使腦波電極在電極部傳輸訊號同時也可以形成法拉第籠效應以穩定腦波傳輸。藉此，在同樣可以達到法拉第籠效應以排除雜訊的同時，也可以避免整體體積變大或重量變重。

以下提出實施例進行詳細說明，然而，實施例僅用以作為範例說明，並不會限縮本揭示欲保護之範圍。此外，實施例中的圖式省略部份元件，以清楚顯示本揭示的技術特點。在所有圖式中相同的標號將用於表示相同或相似的元件。

請先參閱圖1至圖4，圖1為本揭示一實施例腦波電極之立體圖，圖2為本揭示一實施例腦波電極之俯視圖，圖3為本揭示一實施例腦波電極之仰視圖，圖4為依據圖2中4-4剖面線所見之剖視圖。本實例之腦波電極100包括電極部10、屏蔽部20以及絕緣部30。電極部10包括板體11、第一接頭12及複數電極13。在本實施例中，以板體11呈圓板狀且具有一定厚度為例示，在其他實施態樣中，也可以是非圓形等其他形狀。板體11具有相對之第一表面111及第二表面112，和連通第一表面111及第二表面112的穿孔113。由圖4可見，穿孔113會貫穿板體11使第一表面111及第二表面112相連通。

第一接頭12設置於第一表面111，電極13設置於第二表面112。本實施例中，第一接頭12係位於板體11的中央位置且由第一表面111向上凸出，此第一接頭12可用於與訊號收集連接器相連接，以接收由複數電極13所收集到的腦電波訊號。複數電極13係環設於板體11之第二表面112，且由第二表面112向外凸出。在本實施例中，由圖3可見，複數電極13係為六個並以板體11的圓心為圓心呈環形等角度排列於第二表面112。但在其他實施態樣中，電極13的數量可以更多也可以較少，設置的方式可以等角度也可以不等角度設置。

屏蔽部20環設於電極部10外側，屏蔽部20包括環狀件21、第二接頭22及複數突出件23。在本實施例中，屏蔽部20為圓環狀且具有一定厚度，環繞於電極部10外環周。屏蔽部20係用以提供法拉第籠效應，故環繞電極部10設置能提供更佳的屏蔽雜訊的功能，而穩定設置於中間之電極部10的腦波傳輸。

由圖2至圖4可見，環狀件21具有相對之第三表面211及第四表面212，第二接頭22設置於第三表面211，突出件23設置於第四表面212。且由圖1可見，本實施例中第二接頭22為2個，並設置於相對側的位置，此第二接頭22將會連接至與接地相關之連接器。突出件23由第四表面212向外凸出，在本實施例中係設置10個突出件23，並以環狀件21之圓心為圓心呈環形等角度排列於環狀件21之第四表面212。在其他實施態樣中，突出件23的數量可以更多也可以較少，設置的方式可以等角度也可以不等角度設置。

絕緣部30環設於電極部10及屏蔽部20之間以隔開電極部10及屏蔽部20，且分別連接板體11及環狀件21。絕緣部30可以為圓筒狀，且電極部10連接於絕緣部30內側面，而屏蔽部20連接於絕緣部30外側面。電極部10、屏蔽部20及絕緣部30係一體成型，且電極部10及屏蔽部20的外露部份覆蓋有電鍍層。在圖1至圖4中，係以網點方式表示覆蓋有電鍍層，而沒有網點的部分即表示未覆蓋有電鍍層。

由圖2可見，在電極部10之第一表面111及屏蔽部20之第三表面211之間具有未覆蓋電鍍層的絕緣部30，以隔開電極部10及屏蔽部20。由圖3可見，在電極部10之第二表面112及屏蔽部20之第四表面212之間具有未覆蓋電鍍層的絕緣部30，以隔開電極部10及屏蔽部20。如此，電極部10及屏蔽部20不會相連通，而可各自訊號獨立。

進一步，位於中間位置的電極部10透過穿孔113連通第一表面111及第二表面112，由於穿孔113的表面亦為外露部份，故亦會覆蓋有電鍍層，使第一表面111及第二表面112電性連接。如此可使得位於第二表面112之複數電極13與位於第一表面111之第一接頭12產生電性連接，讓電極13所收集到的訊號能傳送至第一接頭12。位於外側的屏蔽部20的第三表面211及第四表面212則是透過最外環的側邊所覆蓋的電鍍層相連接，而可使得位於第四表面212之複數突出件23與位於第三表面211之第二接頭22產生電性連接。

在製造時，可以使用不具導電性的材料以射出成型方式一次性製成電極部10、屏蔽部20及絕緣部30。隨後將製作成型之電極部10、屏蔽部20及絕緣部30進行電鍍，使得所有表面皆覆蓋有電鍍層。接著，透過去電鍍方式，使得絕緣部30的部分電鍍層被去除，而可以阻斷電極部10與屏蔽部20間的電性連接，以形成訊號分別獨立的電極部10與屏蔽部20。

藉此，可透過一體成型方式，將提供雜訊屏蔽效果的法拉第籠設計與電極整合為一體，即無需再另外增加另一零件。透過在電極部10及屏蔽部20的外露部份覆蓋電鍍層，並將電極部10與產生法拉第籠效應的屏蔽部20的範圍使用絕緣部30區隔，透過此結構設計，使腦波電極100在電極部10傳輸訊號同時也可以形成法拉第籠效應以穩定腦波傳輸。藉此，在達到法拉第籠效應以排除雜訊的同時，也可以避免整體體積變大或重量變重。

由圖1及圖4可見，絕緣部30之上端31凸出於第一表面111。當要去除電鍍層時能更為容易對位電極部10與絕緣部30的交界，能較容易地去除絕緣部30處的電鍍層而不會去除到電極部10的電鍍層。同時，也可以使得絕緣部30之上端31凸出於第三表面211。當要去除電鍍層時能更為容易對位屏蔽部20與絕緣部30的交界，能較容易地去除絕緣部30處的電鍍層而不會去除到屏蔽部20的電鍍層。

此外，絕緣部30的外環面自第三表面211向上漸縮，當安裝於其他元件上而與頭皮接觸時，可以提供小範圍的作動空間，讓腦波電極100可以有微調的可能性，而以更適當的角度與頭皮接觸，又不至於影響接頭的連接或訊號的傳輸。

除了可以使得絕緣部30之上端31凸出於第一表面111及第三表面211外，如圖1及圖4所示，也可以使得絕緣部30之下端32凸出於第二表面112。當要去除電鍍層時能更為容易對位電極部10與絕緣部30的交界，能較容易地去除絕緣部30處的電鍍層而不會去除到電極部10的電鍍層。同時，也可以使得絕緣部30之下端32凸出於第四表面212。當要去除電鍍層時能更為容易對位屏蔽部20與絕緣部30的交界，能較容易地去除絕緣部30處的電鍍層而不會去除到屏蔽部20的電鍍層。

進一步，穿孔113為複數個。在本實施例中，由圖1至圖3可見，穿孔113數量與電極13的數量相同皆為6個，且各穿孔113穿插設於二個電極13之間。如前所述，穿孔113係為了使第一表面111及第二表面112的電鍍層彼此相通形成迴路，故穿孔113數量可以為一或多個。而設置多個可以提升產品良率，減少穿孔113電鍍失敗即造成電路沒有導通的問題。

此外，在本實施例中，電極13與穿孔113皆是以相同圓心（即板體11的圓心）呈環形等角度排列。由圖3可見，電極13所排列的圓半徑小於穿孔113所排列的圓半徑，而呈現穿孔113排列較外側。在其他實施態樣中，也可以使得電極13所排列的圓半徑大於穿孔113所排列的圓半徑，而使穿孔113排列在較靠近中心側。

此外，突出件23之數量大於電極13之數量，在本實施例中突出件23為10個，而電極13為6個。當設置較多突出件23時可以分散電極13與突出件23按壓在頭部時的作用力，以避免少量電極13按壓在頭部時可能因應力集中產生的刺痛感。且外圍的突出件23可以起到一些支撐作用，而避免電極13過度壓在頭皮上，影響訊號之讀取等。

由圖4可見，電極部10連接於絕緣部30內側面靠近上端31處，屏蔽部20設置於絕緣部30外側面靠近下端32處，且第二表面112高於第三表面211。藉由使得電極部10與屏蔽部20間具有不同的相對高度，當連接器要連接至一第一接頭12及第二接頭22時可以更容易連接至正確的位置，而不會互相影響。此外，電極部10與屏蔽部20上下交錯的設計可使得射出成型的模具設計時，可以在形成較薄的板體11時仍容易脫模。

同時由圖4可見，本實施例中，電極13及突出件23之端部齊平，如此可以使得法拉第籠效應能確實涵蓋電極13的區域。

綜上所述，本案之腦波電極100可透過一體成型方式，將提供雜訊屏蔽效果的法拉第籠設計與腦波電極100整合為一體，即無需再另外增加另一零件。透過在電極部10及屏蔽部20的外露部份電鍍，並將電極部10與產生法拉第籠效應的屏蔽部20的範圍區隔，再透過結構設計，使腦波電極100在電極部10傳輸訊號同時也可以形成法拉第籠效應以穩定腦波傳輸。藉此，在同樣可以達到法拉第籠效應以排除雜訊的同時，也可以避免整體體積變大或重量變重。

100:腦波電極 10:電極部 11:板體 111:第一表面 112:第二表面 113:穿孔 12:第一接頭 13:電極 20:屏蔽部 21:環狀件 211:第三表面 212:第四表面 22:第二接頭 23:突出件 30:絕緣部 31:上端 32:下端

圖1為本揭示一實施例腦波電極之立體圖。 圖2為本揭示一實施例腦波電極之俯視圖。 圖3為本揭示一實施例腦波電極之仰視圖。 圖4為依據圖2中4-4剖面線所見之剖視圖。

100:腦波電極

10:電極部

11:板體

111:第一表面

113:穿孔

12:第一接頭

20:屏蔽部

21:環狀件

211:第三表面

22:第二接頭

23:突出件

30:絕緣部

31:上端

Claims (10)

1. 一種腦波電極，包括： 一電極部，包括： 一板體，具有相對之一第一表面及一第二表面和連通該第一表面及該第二表面的一穿孔； 一第一接頭，設置於該第一表面；及 複數電極，設置於該第二表面； 一屏蔽部，環設於該電極部外側，該屏蔽部包括： 一環狀件，具有相對之一第三表面及一第四表面； 一第二接頭，設置於該第三表面；及 複數突出件，設置於該第四表面；以及 一絕緣部，環設於該電極部及該屏蔽部之間以隔開該電極部及該屏蔽部，且分別連接該板體及該環狀件； 其中，該電極部、該屏蔽部及該絕緣部係一體成型，且該電極部及該屏蔽部的外露部份覆蓋有一電鍍層。
2. 如請求項1所述之腦波電極，其中該絕緣部之上端凸出於該第一表面及該第三表面。
3. 如請求項2所述之腦波電極，其中該絕緣部的外環面自該第三表面向上漸縮。
4. 如請求項1所述之腦波電極，其中該絕緣部之下端凸出於該第二表面及該第四表面。
5. 如請求項1所述之腦波電極，其中該穿孔為複數個。
6. 如請求項5所述之腦波電極，其中該些穿孔的數量與該些電極的數量相同，且該些穿孔分別位於二該些電極之間。
7. 如請求項5所述之腦波電極，其中該些電極與該些穿孔以相同圓心呈環形等角度排列。
8. 如請求項1所述之腦波電極，其中該些突出件之數量大於該些電極之數量。
9. 如請求項1所述之腦波電極，其中該電極部之該板體連接於該絕緣部內側面靠近上端處，該屏蔽部之該環狀件連接於該絕緣部外側面靠近下端處，且該第二表面高於該第三表面。
10. 如請求項9所述之腦波電極，其中該些電極及該些突出件之端部齊平。