TWI835305B

TWI835305B - 布局修改方法以及半導體結構

Info

Publication number: TWI835305B
Application number: TW111135685A
Authority: TW
Inventors: 劉國安; 涂文瓊; 蕭遠洋; 啟德林; 黃鎮球; 志強吳; 陳殿豪
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-11-08
Filing date: 2022-09-21
Publication date: 2024-03-11
Also published as: US12087714B2; TW202347691A; US20240379593A1; US20230145953A1; CN115763365A; US20250357392A1

Abstract

本揭露提供一種半導體結構及其製造方法，包括電晶體、內連線結構、金屬特徵、絕緣層、第一重分佈特徵、以及第二重分佈特徵。內連線結構電性耦接到電晶體。金屬特徵設置在內連線結構的上方，並與電晶體電性絕緣。絕緣層設置在金屬特徵上方。第一重分佈特徵以及第二重分佈特徵設置在絕緣層上方，第一重分佈特徵以及第二重分佈特徵之間的空間設置在金屬特徵的至少一部分的正上方。

Description

布局修改方法以及半導體結構

本揭露實施例包括一種布局修改方法以及半導體結構。

半導體裝置包括各種半導體特徵、金屬特徵和介電特徵。通常介電特徵被放置在金屬特徵旁邊，以提供絕緣和擴散的障礙。介電材料和金屬的熱膨脹係數(thermal expansion，CTE)大不相同，這種熱膨脹係數不匹配可能會導致應力高到足以將鈍化層從金屬特徵的表面剝離。舉例來說，可以在重分佈層(redistribution layer，RDL)中的重分佈特徵上設置介電鈍化層，以使重分佈特徵絕緣。當工件從高溫冷卻下來以沉積鈍化層時，金屬重分佈層體積的收縮量可能比相鄰的鈍化層收縮更多，從而導致剝落或裂紋。有時裂紋會向下傳播，從而對埋設在重分佈特徵下方的絕緣層中的被動裝置造成進一步損壞。因此，雖然現有的重分佈層足以滿足其預期目的，但它們並不能在所有方面都令人滿意。

本揭露實施例提供一種布局修改方法，包括接收一布局，布局包括頂部金屬層、絕緣層、重分佈層、鈍化層。頂部金屬層包括頂部金屬特徵。絕緣層設置在頂部金屬層上方。重分佈層包括重分佈特徵。鈍化層設置在重分佈層上方。布局修改方法還包括在第一決定步驟，決定是否可修改頂部金屬層中的頂部金屬特徵。布局修改方法還包括當在第一決定步驟決定頂部金屬層中的頂部金屬特徵是可修改的，修改布局，使得至少一部分的頂部金屬特徵的一者設置在重分佈特徵的鄰近兩者之間的空間的正下方，以得到第一修改後布局。布局修改方法還包括當在第一決定步驟決定頂部金屬層中的頂部金屬特徵是不可修改的，在布局的頂部金屬層中插入金屬特徵，使得至少一部分的金屬特徵位在重分佈特徵的鄰近兩者之間的空間的正下方，以得到第二修改後布局。

本揭露實施例提供一種布局修改方法，包括接收一布局，布局包括頂部金屬層、絕緣層、重分佈層。頂部金屬層包括第一頂部金屬特徵以及第二頂部金屬特徵。絕緣層設置在頂部金屬層上方。重分佈層包括第一重分佈特徵、第二重分佈特徵。第一重分佈特徵設置在第一頂部金屬特徵上方並電性耦接第一頂部金屬特徵。第二重分佈特徵設置在第二頂部金屬特徵上方並電性耦接第二頂部金屬特徵。布局修改方法還包括在布局的頂部金屬層中插入金屬特徵，使得至少一部分的金屬特徵設置在第一重分佈特徵以及第二重分佈特徵之間的空間的正下方，從而得到修改後布局。

本揭露實施例提供一種半導體結構，包括電晶體、內連線結構、金屬特徵、絕緣層、第一重分佈特徵、以及第二重分佈特徵。內連線結構電性耦接到電晶體。金屬特徵設置在內連線結構的上方，並與電晶體電性絕緣。絕緣層設置在金屬特徵上方。第一重分佈特徵以及第二重分佈特徵設置在絕緣層上方，第一重分佈特徵以及第二重分佈特徵之間的空間設置在金屬特徵的至少一部分的正上方。

以下公開許多不同的實施方法或是範例來實行所提供之標的之不同特徵，以下描述具體的元件及其排列的實施例以闡述本揭露。當然這些實施例僅用以例示，且不以此限定本揭露的範圍。舉例來說，在說明書中提到第一特徵部件形成於第二特徵部件之上，其包括第一特徵部件與第二特徵部件是直接接觸的實施例，另外也包括於第一特徵部件與第二特徵部件之間另外有其他特徵的實施例，亦即，第一特徵部件與第二特徵部件並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本揭露，不代表所討論的不同實施例及/或結構之間有特定的關係。

此外，其中可能用到與空間相關用詞，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。

此外，當用術語「約」、「大約」等來描述數字或數字範圍時，此術語旨在涵蓋本領域通常知識者理解的在製造期間固有地出現的變化在合理範圍內的數字。舉例來說，基於與製造具有與此數字相關聯的特性的特徵相關聯的已知製造公差，此數字或數字範圍涵蓋包括所描述的數字的合理範圍，例如在所描述的數字的+/-10%內。舉例來說，具有「約5nm」厚度的材料層可以涵蓋從4.25nm到5.75nm的尺寸範圍，其中本領域通常知識者所知與沉積材料層相關的製造公差為+/-15％。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本揭露，不代表所討論的不同實施例及/或結構之間有特定的關係。

在積體電路(integrated circuit，IC)製造過程中，重分佈層(redistribution layer，RDL)是指在晶粒上的額外金屬層，以將電性連接路由到不同位置。重分佈層中的重分佈特徵電性耦接到內連線結構的頂部金屬層中的頂部金屬特徵。可以藉由絕緣結構來分開頂部金屬層和重分佈層，並且可以在重分佈特徵上沉積鈍化層，以提供電性絕緣。在一些現有製程中的範例中，由介電材料形成工件上的鈍化層，並且在約300°C和約450°C之間的高溫下沉積鈍化層。在這樣的高溫下，工件中的介電特徵和金屬特徵由於熱膨脹係數不同，而會經歷不同的熱膨脹。當允許將工件冷卻至室溫時，金屬特徵(如重分佈特徵和頂部金屬特徵)的收縮量可能比介電特徵(如鈍化層)的收縮量多。不同的收縮量在金屬特徵和介電特徵之間的界面處產生應力。已觀察到應力可能導致鈍化層沿應力方向從重分佈特徵的表面剝離或分層，從而導致裂縫和缺陷。雖然一些裂縫和缺陷可能不會立即表現為裝置故障，但它們可能會導致裝置壽命降低或在應力下發生故障。

本揭露實施例提供了降低重分佈特徵上方的鈍化層中的應力的方法，以及使用此方法形成的半導體結構。在廣泛的模擬和實驗中觀察到，具有至少部分低於兩個相鄰重分佈特徵之間的空間的頂部金屬特徵或虛置金屬特徵可以減少施加在設置在兩個相鄰重分佈特徵之間的鈍化層上的應力。為了適應不同的設計需求或製程限制，虛置金屬特徵可具有不同的配置。

第1圖至第15圖示出包括頂部金屬特徵和重分佈特徵的不同配置的工件100的局部剖面圖。第1圖至第15圖所示的配置在開發本揭露實施例的過程中通過實驗測試、在生產線上觀察、或通過多次模擬驗證。一方面來說，第1圖至第15圖中所示的配置是第16圖中所示方法的基礎。另一方面來說，第1圖至第15圖中所示的配置指示了插入虛置金屬特徵以減少鈍化層中的應力的有效方法。為避免疑慮，在本揭露中類似的標號用以表示類似的特徵。出於此原因，可以僅詳細描述一次具有特定標號的特徵，並且在本揭露不再重複相同的描述。第17圖至第29圖繪示了可以使用第16圖中的方法形成的各種半導體結構。

首先參考第1圖。工件100包括基板102、設置在基板102上方的介電層106、埋設在介電層106中的頂部金屬特徵108(或TM金屬特徵108)、在介電層106上方的第一蝕刻停止層(etch stop layer，ESL)110、在第一蝕刻停止層110上方的第二蝕刻停止層112，第一絕緣層114、第二絕緣層118、設置在第一絕緣層114和第二絕緣層118之間的被動裝置116、重分佈特徵125(或RDL特徵125)、設置在重分佈特徵125上的鈍化層126、以及設置在鈍化層126上的聚合物層128。

基板102可以由矽(Si)或其他半導體材料製成，例如鍺(Ge)或矽鍺(SiGe)。在一些實施例中，基板102可以包括化合物半導體，例如碳化矽(SiC)、磷化矽(SiP)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、銻化銦(InSb)、氧化鋅(ZnO)、硒化鋅(ZnSe)、硫化鋅(ZnS)、碲化鋅(ZnTe)、硒化鎘(CdSe)、硫化鎘(CdS)及/或碲化鎘(CdTe)；合金半導體，例如矽鍺(SiGe)、碳化矽磷(SiPC)、砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、及/或砷化鎵銦(GaInAsP)；其他 III-V 族材料；其他 II-V 族材料；或其組合。或者基板102是絕緣體上半導體基板，例如絕緣體上矽(silicon-on-insulator，SOI)基板或絕緣體上鍺(germanium-on-insulator，GeOI)基板。

可以在基板102中或基板102上形成各種微電子部件。各種微電子部件可以包括電晶體元件，例如源極/汲極特徵、閘極結構、閘極間隔物、源極/汲極接點、閘極接點、包括淺溝槽隔離(shallow trench isolation，STI)的隔離結構、或任何其他合適的部件。形成在基板102上的電晶體組件可以包括多閘極裝置，例如鰭型場效應電晶體(fin-type field effect transistors，FinFET)、多橋通道(multi-bridge-channel，MBC)電晶體或具有奈米結構的其他場效應電晶體。鰭型場效應電晶體具有由閘極包裹多於一側的升高通道(例如閘極包裹從基板延伸的半導體材料的「鰭片」的頂部和側壁)。多橋通道電晶體具有可以部分或完全地圍繞通道區延伸的閘極結構，以提供對兩側或更多側的通道區的通路。由於其閘極結構圍繞通道區，多橋通道電晶體也可以稱為環繞閘極電晶體(surrounding gate transistor，SGT)或閘極全環(gate-all-around，GAA)電晶體。取決於通道元件的形狀(可能類似於線或片)，多橋通道電晶體也可以稱為奈米線(nanowire)電晶體或奈米片(nanosheet)電晶體。

雖然未在圖式中明確示出，但基板102包括在各種微電子部件上方的內連線結構。內連線結構可以包括多層圖案化的介電層和導電層，以在工件100的各種微電子部件之間提供內連線(例如線路)。前述多層圖案化介電層可以稱為金屬間介電(intermetal dielectric，IMD)層，並且可以包括矽氧化物或低介電常數(low-k)介電材料，其k值(介電常數)小於氧化矽(約3.9)。在一些實施例中，低介電常數介電材料包括多孔有機矽酸鹽薄膜，例如SiOCH、四乙氧基矽烷(tetraethylorthosilicate，TEOS)氧化物、未摻雜的矽酸鹽玻璃、摻雜的氧化矽(例如硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、熔融石英玻璃(fused silica glass，FSG)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、氟摻雜二氧化矽、碳摻雜二氧化矽、多孔二氧化矽、多孔碳摻雜二氧化矽)、碳氮化矽(SiCN)、碳氧化矽(SiOCN)、旋轉塗佈矽基聚合物介電材料、或其組合。內連線結構中的導電層可以包括接點、通孔、或金屬線。在半導體製程中，如電晶體之類的微電子部件可以稱為前段製程(front-end-of-line，FEOL)特徵，其在製程中先形成。直接耦接到微電子部件的接點特徵(例如閘極接點和源極/汲極接點)可以稱為中段製程(middle-end-of-line，MEOL)特徵。內連線結構可以稱為後段製程(back-end-of-line，BEOL)結構。內連線結構藉由中段製程特徵功能地耦接到前段製程特徵。為了便於說明，前段製程特徵、中段製程特徵、和後段製程特徵的細節從圖中省略並且由基板102表示。

設置在基板102上方的介電層106可以包括未摻雜的石英玻璃(undoped silica glass，USG)或氧化矽。在一些實施例中，介電層106的厚度在大約800nm和大約1000nm之間。頂部金屬特徵108埋設在介電層106中。頂部金屬特徵108設置在頂部金屬層中。頂部金屬特徵108包括金屬或金屬合金，例如銅(Cu)、鈷(Co)、鎳(Ni)、鋁(Al)、或其組合。在所示的實施例中，每個頂部金屬特徵108包括由銅(Cu)或鋁-銅合金(Al-Cu)形成的金屬填充層。在未明確示出的一些實施例中，頂部金屬特徵108中的每一者還可以包括由氮化鈦(TiN)、鉭(Ta)、鈦(Ti)、氮化鉭(TaN)或其組合形成的阻障層。阻障層設置在金屬填充層和介電層106之間的界面處，以防止金屬填充層的電遷移(electromigration)和防止氧擴散到金屬填充層中。

在一些實施例中，在第1圖中，第一蝕刻停止層110和第二蝕刻停止層112設置在介電層106和頂部金屬特徵108上方。為了提供蝕刻終點的訊號，第一蝕刻停止層110和第二蝕刻停止層112具有不同的介電成分。在一些實施例中，第一蝕刻停止層110比第二蝕刻停止層112更耐蝕刻。在一些實施例中，第一蝕刻停止層110包括碳氮化矽或氮化矽，而第二蝕刻停止層112包括氧化矽或未摻雜的石英玻璃。

可以由氮化矽形成第一絕緣層114和第二絕緣層118。第一絕緣層114和第二絕緣層118可以統稱為絕緣結構。被動裝置116設置於第一絕緣層114與第二絕緣層118之間。亦即被動裝置116埋設在包括第一絕緣層114與第二絕緣層118的絕緣結構中。被動裝置116可以包括電阻、電容、或二極體。在所示的實施例中，被動裝置116可以包括金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容。當被動裝置116為MIM電容時，其可包括被多層絕緣層隔開的底部導體板、中間導體板、和頂部導體板。在一些情況下，底部導體板、中間導體板、和頂部導體板可以包括鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)、鉭(Ta)、銅(Cu)或其組合。可以由介電常數大於氧化矽的高介電常數介電材料形成絕緣層。在一些實施例中，被動裝置116中的絕緣層可以包括氧化鋯、氧化鋁或氧化鉿。

工件100更包括重分佈特徵125(或RDL特徵125)。如第1圖所示，每個重分佈特徵125包括導孔部分123和設置在導孔部分123上方的線路部分124。導孔部分123延伸穿過第二絕緣層118、被動裝置116、第一絕緣層114、第二蝕刻停止層112和第一蝕刻停止層110，以與下方的頂部金屬特徵108接觸。可以由銅(Cu)、鋁(Al)或鋁-銅合金形成重分佈特徵125的主體(包括導孔部分123和線路部分124)。為了減少電遷移和氧擴散，重分佈特徵125包括阻障層120，阻障層120與第一絕緣層114、第二絕緣層118、被動裝置116的絕緣層、第二蝕刻停止層112、以及第一蝕刻停止層110形成界面。在一些實施例中，阻障層120可以包括氮化鈦(TiN)或氮化鉭(TaN)。在一些實施例中，阻障層120由氮化鉭(TaN)形成。在使用電鍍或化學鍍形成重分佈特徵125的主體的一些實施例中，重分佈特徵125還可以包括晶種層122。晶種層122可以包括鈦(Ti)、鈷(Co)或銅(Cu)。在一些實施例中，晶種層122可以由銅(Cu)形成。因為在形成阻障層120之後對重分佈特徵125進行圖案化，所以晶種層122和自下而上的本體層(bottom-up bulk layer)沉積在工件100上，阻障層120的一部分和晶種層122的一部分夾在線路部分124的一部分和第二絕緣層118的頂表面之間。

鈍化層126共形地覆蓋重分佈特徵125的線路部分124的表面。應注意的是，鈍化層126沿著第二絕緣層118的頂表面延伸，並且實質上垂直地連續沿著線路部分124的側壁，線路部分124上升到第二絕緣層118的頂面上方。在一些實施例中，鈍化層126可以包括氮化矽。可以使用旋轉塗佈將聚合物層128沉積在鈍化層126上，以填充兩個相鄰重分佈特徵125之間的空間。可以由如聚醯亞胺(polyimide)的聚合物材料形成聚合物層128。

在第1圖所示的配置中，當沿Y方向觀察時，頂部金屬特徵108中的每一者設置在其中一個重分佈特徵125的正下方。在X方向上，重分佈特徵125的邊緣(在線路部分124的底部)與下方的頂部金屬特徵108的邊緣實質上是連貫的。換句話說，重分佈特徵125的邊緣(在線路部分124的底部)實質上與下方的頂部金屬特徵108的邊緣沿Z方向對準。如第1圖所示，線路部分124彼此隔開間距S，間距S由兩個相鄰重分佈特徵125之間的最小距離所定義。在此配置中，兩個重分佈特徵125之間的空間不設置在頂部金屬特徵108的任何部分的上方。

在第1圖所示的半導體結構的製造過程中，在約300°C和約450°C之間的高溫下沉積鈍化層126後，使整個工件100冷卻至室溫。由於金屬特徵(包括頂部金屬特徵108和重分佈特徵125)的熱膨脹係數遠大於介電材料(鈍化層126、第一絕緣層114和第二絕緣層118)的熱膨脹係數，金屬特徵會比介電特徵收縮得更多。作為參考來說，氮化矽具有約3.2ppm/°C的熱膨脹係數，未摻雜的石英玻璃具有約0.5ppm/°C的熱膨脹係數，矽具有約2.6ppm/°C和約3.4ppm/°C之間的熱膨脹係數，碳氮化矽具有約3ppm/°C的熱膨脹係數，銅(Cu)具有介於約16ppm/°C和約18ppm/°C之間的熱膨脹係數，氮化鈦(TiN)具有介於約6.2ppm/°C和約7.2ppm/°C之間的熱膨脹係數，聚醯亞胺的熱膨脹係數約為45ppm/°C。隨著重分佈特徵125和頂部金屬特徵108在兩個重分佈特徵125之間的空間收縮和拉離，兩個重分佈特徵125之間的鈍化層126將會受到拉伸應力。當拉伸應力夠大時，鈍化層126可能會從線路部分124的側壁分層或者剝落。在第1圖所示的配置中，頂部金屬特徵108的收縮也會對兩個重分佈特徵125之間的絕緣結構施加拉伸應力，這可能只會加劇分層或剝落。前述分層或剝落可能會發展成裂紋，並傳播通過第二絕緣層118，或甚至傳播通過被動裝置116，從而導致裝置故障。實驗結果和模擬結果表明，在鈍化層126的水平部分與鈍化層126的垂直部分相交處的第一點F1和第二點F2附近的應力最大。據觀察，第一點F1和第二點F2的應力等級是鈍化層126發生分層或由分層導致的裂紋發生可能性的可靠指標。因為熱膨脹係數是整體的屬性，所以收縮量隨著重分佈特徵的尺寸而增加。較寬重分佈特徵可以在鈍化層126上引起更大的拉伸應力，從而導致可能的失效。

第2圖包括不同構造的工件100的局部剖面圖。在第2圖所示的工件100中，頂部金屬特徵108設置在兩個相鄰的重分佈特徵125之間的空間的正下方。換言之，沿著X方向，第2圖中的頂部金屬特徵108的寬度與間距S大致相等。沿Y方向觀察時，頂部金屬特徵108的邊緣和重分佈特徵125的邊緣分別為沿Z方向垂直對準。在第2圖所示的配置中，當工件100被允許從大約300°C和大約450°C冷卻到室溫時，頂部金屬特徵108的收縮對此空間正下方的絕緣結構施加壓縮應力。實驗結果和電腦模擬表明，這種壓縮應力至少可以部分抵消重分佈特徵125收縮引起的拉伸應力。因此來自頂部金屬特徵108的壓縮應力可以降低從線路部分124的側壁剝離鈍化層126的拉伸應力。如下文所述，可降低約10％至約40％的應力。

已經進行了廣泛的模擬和實驗，以幫助理解上述第1圖和第2圖描述的消除應力機制。舉例來說，第3圖至第7圖中所示的配置表明當至少一部分的頂部金屬特徵108設置在兩個重分佈特徵125之間的空間正下方，可以降低施加在鈍化層126上的拉伸應力。此外，第3圖至第7圖所示的配置還表明，當兩個重分佈特徵125之間的空間不直接設置在頂部金屬特徵108的任何部分上時，當頂部金屬特徵108的邊緣距離空間的垂直投影越遠(顯示為間距S)，則拉伸應力越小。第8圖至第15圖中所示的配置表明，在空間下方插入任何形狀和形式的虛置金屬特徵，有助於減少施加在鈍化層126上的拉伸應力。本文所使用的虛置金屬特徵或虛置金屬片段(將在下文描述)是指不電性耦接到下方的內連線結構中的任何導電特徵的虛置金屬特徵。因為虛置金屬特徵或虛置金屬片段(將在下文描述)不電性耦接到內連線結構，所以它們不電性耦接到設置在內連線結構下方的電晶體或主動裝置。第8圖至第15圖中所示的配置還表明當更多的虛置金屬特徵插入到兩個重分佈特徵之間的空間下方時，可進一步降低拉伸應力。

頂部金屬特徵108或虛置金屬特徵放置和覆蓋的區域存在一些需要考慮的方面。舉例來說，除非設計上有特別要求，否則頂部金屬特徵108或虛置金屬特徵不能使兩個相鄰的重分佈特徵125短路。在被動裝置116包括MIM電容的實施例中，相鄰的導孔部分123可以電性耦接到MIM電容中的不同導體板。允許兩個相鄰的重分佈特徵125發生短路將導致MIM電容失效。在其他範例中，兩個相鄰頂部金屬特徵108之間的間距不能太小。在一些情況下，藉由將導電材料沉積到形成於介電層106中的溝槽中，而形成頂部金屬特徵108。當兩個溝槽彼此太靠近時，在兩個溝槽之間的介電層106的部分可能會太薄。如果薄的部分在沉積導電材料之前或期間塌陷或損壞，則兩個相鄰的頂部金屬特徵可能會短路，從而導致電路故障。此外，當兩個頂部金屬特徵彼此靠近設置時，這兩個頂部金屬特徵之間可能會發生串擾(cross-talk)。在其他範例中觀察到頂部金屬層中的金屬覆蓋率不能太高。當頂部金屬層中的金屬覆蓋率過高時，由於頂部金屬特徵和頂部金屬層中的虛置金屬特徵的集體收縮造成的熱膨脹係數不匹配(CTE mismatch)可能會達到使整個晶圓翹曲的程度。

參考第3圖，因為左側的頂部金屬特徵108與空間的垂直投影相距第一間隙Gl，而右側頂部金屬特徵108的邊緣與空間邊緣垂直對準，模擬結果表明第二點F2處的拉伸應力小於第一點Fl處的拉伸應力。參考第4圖，模擬結果表明和頂部金屬特徵108的邊緣與空間邊緣有第一間隙G1狀況相比，當較大的第一間隙G1降低到較小的第二間隙G2時，第一點F1和第二點F2處的拉伸應力會變得更大。參考第5圖，模擬結果表明頂部金屬特徵108和間距S之間的任何垂直重疊OL都會降低更多拉伸應力。參考第6圖和第7圖，模擬結果表明，如果頂部金屬特徵108從空間的垂直投影之外延伸到空間的垂直投影中以包圍第一點F1或第二點F2，則可大大減輕拉伸應力。在第6圖中，頂部金屬特徵108不可同時電性耦接到兩個重分佈特徵125。頂部金屬特徵108延伸到重分佈特徵125下的區域的量可以稱為包圍量(enclosure)。第6圖示出第一包圍量E1，第7圖示出第一包圍量E1和小於第一包圍量E1的第二包圍量E2。據觀察，較大的包圍量會造成較小的應力。舉例來說，在第7圖中，第一點F1處的應力小於第二點F2處的應力。

第8圖中所示的配置作為第9圖至第15圖中所示配置的基準線，其中包括虛置金屬特徵138或均勻虛置金屬片段148。在第8圖中，工件100包括頂部金屬特徵108，頂部金屬特徵108的邊緣與空間的左側邊緣垂直對準。換句話說，頂部金屬特徵108的邊緣在第一點F1的正下方。參考第9圖，虛置金屬特徵138插入頂部金屬層和空間的下方。第9圖中的虛置金屬特徵138的第一寬度W1實質上小於間距S。模擬結果表明，雖然第一寬度W1較小，但插入虛置金屬特徵138可以降低鈍化層126的拉伸應力。第10圖中的虛置金屬特徵138的第二寬度W2小於間距S但大於第9圖中的第一寬度W1。模擬結果表明，和第9圖較窄的虛置金屬特徵138相比，第10圖中較寬的虛置金屬特徵138可以進一步降低拉伸應力。參考第11圖，虛置金屬特徵138具有大於間距S的第三寬度W3，使得虛置金屬特徵138的一個邊緣位在第一點F1的正下方，而虛置金屬特徵138的另一個邊緣延伸到重分佈特徵125的下方。即第二點F2被第11圖中的虛置金屬特徵138包圍。模擬結果表明，第11圖中更寬的虛置金屬特徵138可以比第10圖中的虛置金屬特徵138降低更多拉伸應力。第12圖中所示的配置進一步外推包圍量，使其具有比第11圖中的第三寬度W3更大的第四寬度W4。模擬結果表明，第12圖中的虛置金屬特徵138比第11圖中所示的虛置金屬特徵138更能降低拉伸應力。

考慮到較寬的虛置金屬特徵138可能會無意中縮短兩個重分佈特徵並增加頂部金屬層中的金屬覆蓋率，本揭露實施例還探索了替代的配置。在一些實施例中，可以實施均勻虛置金屬片段148。此處的虛置金屬特徵是指彼此平行延伸的細長金屬片段陣列。因為虛置金屬片段彼此分離，所以虛置金屬片段可以佈置在空間下方，而不會有電性耦接兩個相鄰重分佈特徵125的風險。第13圖至第15圖示出工件100的剖面圖，其中將均勻虛置金屬片段148插入到頂部金屬層中。在第13圖至第15圖所示的實施例中，每個均勻虛置金屬片段148沿Y方向縱向延伸，並且沿X方向具有均勻的第五寬度W5。均勻虛置金屬片段148以均勻間距P排列。在第13圖中，均勻虛置金屬片段148其中一者的邊緣與第一點F1垂直對準。在第14圖和第15圖中，均勻虛置金屬片段148的邊緣分別移動了較小的第一偏移量OS1或較大的第二偏移量OS2。實驗和模擬表明，均勻虛置金屬片段148可以減少施加在鈍化層126上的拉伸應力，並且第13圖至第15圖中所示的對準或偏移不會對均勻虛置金屬片段148的功效產生太大影響。除了降低短路的風險外，第13圖至第15圖中所示的均勻虛置金屬片段148往往允許金屬特徵在兩個相鄰重分佈特徵125之間的空間中均勻分佈。

第16圖示出用於減少鈍化層中的應力或裂紋的方法200。方法200可以實現為用於修改布局(layout)的一或多種設計規則，以獲得修改的布局。參考第16圖，方法200包括方塊202，在此時接收布局。類似於第1圖和第2圖中所示的特徵，此布局包括佈置在頂部金屬部件上方的重分佈特徵(或RDL特徵)。方法200包括方塊204，此時確定是否適合修改布局中的頂部金屬特徵。當適合修改布局中的頂部金屬特徵時，在方塊206修改布局，使得頂部金屬特徵的至少一部分設置在兩個相鄰重分佈特徵之間的空間正下方。在修改頂部金屬層中的頂部金屬特徵之後，方法200在方塊210決定額外的虛置特徵是否可以提供好處。換句話說，在方塊210，方法200衡量與增加額外虛置特徵相關的好處和與這種增加相關的成本。舉例來說，當只能適度修改頂部金屬特徵以降低由於太靠近而導致的串擾風險時，添加額外的虛置特徵可以在不增加串擾風險的情況下降低應力。在這種情況下，方塊210將決定額外的虛置特徵可以提供好處。再舉一個例子，當頂部金屬特徵的修改也降低了應力並且幾乎沒有空間添加額外的虛置特徵時，因為額外的虛置特徵可能會接觸頂部金屬特徵，添加額外的虛置特徵可能會增加串擾甚至短路的風險。在後面的這種情況下，方塊210將決定額外的虛置特徵不能提供好處。當額外的虛置金屬特徵可以提供好處時，方法200可以進行到方塊208，其中將虛置金屬特徵插入到頂部金屬層中。當布局中的頂部金屬特徵不適合修改時，可以在空間下方插入虛置金屬特徵以減少在方塊208施加在鈍化層126上的應力。在方塊206修改頂部金屬層及/或在方塊208插入虛置金屬特徵可造成修改的布局。方法200更包括方塊212，其中基於修改的布局來製造半導體結構。

在方塊204，方法200考慮例如布局中的頂部金屬層中的金屬覆蓋率、兩個相鄰頂部金屬特徵之間的間距、以及頂部金屬特徵上的重分佈特徵的上覆導孔部分的著陸(landing)，從而做出決定。當修改頂部金屬層中的頂部金屬特徵可能導致晶圓翹曲、增加短路機率、或增加兩個相鄰頂部金屬特徵串擾的可能性時，在方塊204處決定頂部金屬層是不可修改的。

在方塊206，頂部金屬特徵可以在頂部金屬層中偏移，同時保持相同的電性連接。此外，可以加寬或加長頂部金屬特徵，以在重分佈特徵之間的空間下方插入更多頂部金屬特徵。

在方塊208，方法200可以插入不同類型的虛置金屬特徵。舉例來說，當頂部金屬層中的金屬覆蓋率低時，可以在頂部金屬層中插入更寬的虛置金屬特徵以減少鈍化層中的應力。當頂部金屬層中的金屬覆蓋率接近臨界金屬覆蓋率的數值時，可以在頂部金屬層中插入狹窄的虛置金屬特徵或虛置金屬片段以減少應力，同時保持金屬覆蓋率受到控制。當擔心有發生電性短路的風險時，可插入虛置金屬片段。當特定的重分佈特徵比其他重分佈特徵大得多時，可以插入虛置金屬特徵或虛置金屬片段，並在這些更大的重分佈特徵周圍具有更大的包圍量。因為更大的重分佈特徵可能會導致更大的拉伸應力和更高的裂縫風險，所以故意偏向這些更大的重分佈特徵可以更有效地降低故障的風險。隨後描述在方塊208處插入的一些示例性虛置金屬特徵或虛置金屬片段。

第17圖至第29圖示出了使用第16圖中的方法200所形成的工件100的局部剖面圖或局部示例性俯視圖。首先參考第17圖，第17圖是工件100的局部剖面圖。可以修改布局中的頂部金屬層，使得頂部金屬特徵108電性耦接到重分佈特徵125之一者，並且部分地延伸到另一個重分佈特徵125的下方。應注意的是，頂部金屬特徵108與兩個重分佈特徵125之一者的導孔部分彼此間隔開。藉由修改，第17圖中的頂部金屬特徵108完全跨越了兩個重分佈特徵125之間的空間。第18圖以並排方式示出頂部金屬特徵108和上覆的重分佈特徵125的俯視圖。在第18圖所示的一些實施例中，頂部金屬特徵108和重分佈特徵125都沿Y方向縱向延伸。每個頂部金屬特徵108包括第一長度L1並且每個重分佈特徵125包括第二長度L2。在一些實施例中，第一長度L1與第二長度L2實質上相同，以確保消除應力的效果令人滿意。當其他設計規則讓第一長度L1無法等於第二長度L2時，應盡可能使第一長度L1大於第二長度L2。

參考第19圖，第19圖是工件100的局部剖面圖。當不能修改布局中的頂部金屬層時，在工件下方的頂部金屬層中插入虛置金屬特徵138。如第19圖所示。當製造成半導體結構時，第19圖中的虛置金屬特徵138完全跨越兩個重分佈特徵125之間的空間。為防止不想要的電性連接，虛置金屬特徵138不能同時接觸兩個重分佈特徵125的導孔部分。類似地，虛置金屬特徵138不能同時接觸兩個相鄰的頂部金屬特徵108。反之，虛置金屬特徵138可僅與一個頂部金屬特徵108或僅與一個重分佈特徵125接觸。第20圖以並排的方式展示了虛置金屬特徵138和上覆的重分佈特徵125的俯視圖。如第20圖所示，頂部金屬特徵108、虛置金屬特徵138、和重分佈特徵125沿Y方向縱向延伸。虛置金屬特徵138包括第三長度L3，每個重分佈特徵125包括第二長度L2。在一些實施例中，第三長度L3與第二長度L2實質上，以確保消除應力的效果令人滿意。當其他設計規則讓第三長度L3無法等於第二長度L2時，應盡可能使第三長度L3大於第二長度L2。

參考第21圖，第21圖是工件100的局部剖面圖。當不能修改布局中的頂部金屬層，並且某些頂部金屬特徵具有不同的尺寸時，如第21圖所示，將虛置金屬特徵138插入到頂部金屬層中。在製造時，虛置金屬特徵138延伸到右側的寬重分佈特徵1250下方，但不會延伸到左側的重分佈特徵125下方。如第21圖所示，虛置金屬特徵138與重分佈特徵125彼此間隔開第三間隙G3，但包圍寬重分佈特徵1250。因為寬重分佈特徵1250(沿X方向)比重分佈特徵125來得寬，所以可以實施這種偏移的配置。這種右側比重較大的偏移可允許藉由虛置金屬特徵138來消除應力，其中寬重分佈特徵1250在鈍化層上產生了更大的拉伸應力。第22圖以並排的方式示出虛置金屬特徵138和覆蓋在虛置金屬特徵138上的重分佈特徵125(和寬重分佈特徵1250)的俯視圖。如第22圖所示，虛置金屬特徵138和重分佈特徵125(和寬重分佈特徵1250)都沿Y方向縱向延伸。虛置金屬特徵138包括第三長度L3並且每個重分佈特徵125包括第二長度L2。在一些實施例中，第三長度L3與第二長度L2實質上相同，以確保消除應力的效果令人滿意。當其他設計規則讓第三長度L3無法等於第二長度L2時，應盡可能使第三長度L3大於第二長度L2。

然後參考第23圖，第23圖是工件100的局部剖面圖。當不能修改布局中的頂部金屬層，並且關注頂部金屬層中的金屬覆蓋時，如第23圖所示，將比間距S窄的虛置金屬特徵138插入頂部金屬層中。在製造時，虛置金屬特徵138設置在重分佈特徵之間的空間正下方，並具有小於間距S的第五寬度W5。因為第23圖中的虛置金屬特徵138的邊緣與兩個重分佈特徵125間隔得更遠，所以虛置金屬特徵138還可降低發生不想要的短路的風險。第24圖以並排的方式示出虛置金屬特徵138和上覆的重分佈特徵125的俯視圖。如第24圖所示，虛置金屬特徵138和重分佈特徵125都沿Y方向縱向延伸。虛置金屬特徵138包括第三長度L3，並且每個重分佈特徵125包括第二長度L2。在一些實施例中，第三長度L3與第二長度L2實質上相同，以確保消除應力的效果令人滿意。當其他設計規則讓第三長度L3無法等於第二長度L2時，應盡可能使第三長度L3大於第二長度L2。

參考第25圖，第25圖是工件100的局部剖面圖。當兩個相鄰的重分佈特徵125不可電性耦接，並且頂部金屬層中的金屬覆蓋率受到關注時，如第25圖所示，將均勻虛置金屬片段148插入頂部金屬層中。在修改之後，均勻虛置金屬片段148完全跨越兩個重分佈特徵125之間的空間，甚至部分延伸到重分佈特徵125下方。均勻虛置金屬片段148在寬度和間距方面是均勻的。每個均勻虛置金屬片段148具有第六寬度W6，並且均勻虛置金屬片段148設置為具有間距P。在一些實施例中，第六寬度W6可以介於間距S的大約10%和大約35%之間。第26圖以並排的方式示出均勻虛置金屬片段148和上覆的重分佈特徵125的俯視圖。如第26圖所示，每個均勻虛置金屬片段148、頂部金屬特徵108和重分佈特徵125都沿Y方向縱向延伸。每個均勻虛置金屬片段148包括第三長度L3並且每個重分佈特徵125包括第二長度L2。在一些實施例中，第三長度L3與第二長度L2實質上相同，以確保消除應力的效果令人滿意。當其他設計規則讓第三長度L3無法等於第二長度L2時，應盡可能使第三長度L3大於第二長度L2。

參考第27圖，第27圖是工件100的局部剖面圖。當關注頂部金屬層中的金屬覆蓋，並且重分佈特徵125具有不同尺寸時，如第27圖所示，可以在頂部金屬層中插入不均勻虛置金屬片段158。如第27圖所示，在X方向上，左側的寬重分佈特徵1250比右側的重分佈特徵125寬。為了有效防止寬重分佈特徵1250附近的較大應力造成裂紋，不均勻虛置金屬片段158可以偏向寬重分佈特徵1250。在第27圖所示的實施例中，不均勻虛置金屬片段158包括具有第七寬度W7的第一片段、具有第八寬度W8的第二片段、和具有第九寬度W9的第三片段。第七寬度W7大於第八寬度W8，且第八寬度W8大於第九寬度W9。如第27圖所示，第一片段可以部分地包圍寬重分佈特徵1250。第28圖以並排的方式示出不均勻虛置金屬片段158和上覆的重分佈特徵125(以及寬重分佈特徵1250)的俯視圖。如第28圖所示，每個不均勻虛置金屬片段158、頂部金屬特徵108、寬重分佈特徵1250、和重分佈特徵125均沿Y方向縱向延伸。每個不均勻虛置金屬片段158包括第三長度L3，並且每個重分佈特徵125(和寬重分佈特徵1250)包括第二長度L2。在一些實施例中，第三長度L3與第二長度L2實質上相同，以確保消除應力的效果令人滿意。當其他設計規則讓第三長度L3無法等於第二長度L2時，應盡可能使第三長度L3大於第二長度L2。

然後參考第29圖，第29圖以並排的方式示出均勻虛置金屬片段148和上覆的重分佈特徵125、虛置金屬塊168的俯視圖。當頂部金屬特徵108比上覆的重分佈特徵125短時，如第29圖所示，將均勻虛置金屬片段148以及虛置金屬塊168插入頂部金屬層中。在第29圖所示的實施例中，每個頂部金屬特徵108具有第四長度L4，第四長度L4小於重分佈特徵125的第二長度L2。在第29圖中，在兩個頂部金屬特徵108之間插入均勻虛置金屬片段148，並且在鄰近頂部金屬特徵108的邊緣處插入兩個虛置金屬塊168，以彌補頂部金屬特徵108的長度不足。與均勻虛置金屬片段148不同，從俯視方向觀察，虛置金屬塊168實質上可為正方形，或者沿著X方向縱向延伸。

在一些實施例中，布局修改方法更包括在第二決定步驟決定是否額外的金屬特徵提供好處給第一修改後布局，以及當在第二決定步驟決定額外的金屬特徵提供好處給第一修改後布局，在頂部金屬層中插入金屬特徵，使得至少一部分的金屬特徵設置在重分佈特徵的鄰近兩者之間的空間的正下方。在一些實施例中，頂部金屬特徵以及重分佈特徵沿著第一方向縱向延伸。在一些實施例中，重分佈特徵包括第一重分佈特徵以及第二重分佈特徵，第一重分佈特徵的寬度大於第二重分佈特徵的寬度，且金屬特徵與第一重分佈特徵的距離小於金屬特徵與第二重分佈特徵的距離。在一些實施例中，布局修改方法更包括根據第一修改後布局或第二修改後布局製造半導體結構。在一些實施例中，製造半導體結構的操作包括使用銅或鋁形成頂部金屬特徵，使用氮化矽形成絕緣層，使用氮化鉭、氮化鈦、銅、鋁、鎳、或鈷形成重分佈特徵，使用氮化矽形成鈍化層。在一些實施例中，布局更包括聚合物層，位在鈍化層上方。在一些實施例中，布局更包括被動裝置，埋設在絕緣層中。在一些實施例中，被動裝置包括金屬-絕緣體-金屬電容。

在一些實施例中，金屬特徵與第一頂部金屬特徵和第二頂部金屬特徵電性絕緣。在一些實施例中，第一重分佈特徵的寬度大於第二重分佈特徵的寬度，金屬特徵包括鄰近第一頂部金屬特徵的第一金屬特徵以及鄰近第二頂部金屬特徵的第二金屬特徵，且第一頂部金屬特徵的寬度大於第二頂部金屬特徵的寬度。在一些實施例中，第一頂部金屬特徵以及第二頂部金屬特徵沿著一方向延伸，且金屬特徵彼此沿著此方向平行延伸。在一些實施例中，在方向上，第一頂部金屬特徵、第二頂部金屬特徵、以及金屬特徵包括第一長度，在方向上，第一重分佈特徵以及第二重分佈特徵包括第二長度，且第一長度大於第二長度。在一些實施例中，布局更包括一金屬-絕緣體-金屬電容，埋設在絕緣層中。在一些實施例中，布局修改方法更包括根據修改後布局製造一半導體結構。

在一些實施例中，金屬特徵、第一重分佈特徵、以及第二重分佈特徵沿著一方向縱向延伸。在一些實施例中，半導體結構更包括鈍化層以及聚合物層，鈍化層沿著第一重分佈特徵以及第二重分佈特徵的表面共形地延伸，聚合物層設置在鈍化層的上方。在一些實施例中，鈍化層包括氮化矽，且聚合物層包括聚醯亞胺。

上述內容概述許多實施例的特徵，因此任何所屬技術領域中具有通常知識者，可更加理解本揭露之各面向。任何所屬技術領域中具有通常知識者，可能無困難地以本揭露為基礎，設計或修改其他製程及結構，以達到與本揭露實施例相同的目的及/或得到相同的優點。任何所屬技術領域中具有通常知識者也應了解，在不脫離本揭露之精神和範圍內做不同改變、代替及修改，如此等效的創造並沒有超出本揭露的精神及範圍。

100:工件 102:基板 106:介電層 108:頂部金屬特徵 110:第一蝕刻停止層 112:第二蝕刻停止層 114:第一絕緣層 116:被動裝置 118:第二絕緣層 120:阻障層 122:晶種層 123:導孔部分 124:線路部分 125:重分佈特徵 126:鈍化層 128:聚合物層 138:虛置金屬特徵 148:均勻虛置金屬片段 158:不均勻虛置金屬片段 168:虛置金屬塊 200:方法 202,204,206,208,210,212:方塊 1250:寬重分佈特徵 E1:第一包圍量 E2:第二包圍量 F1:第一點 F2:第二點 G1:第一間隙 G2:第二間隙 L1:第一長度 L2:第二長度 L3:第三長度 L4:第四長度 OL:垂直重疊 OS1:第一偏移量 OS2:第二偏移量 P:間距 S:空間 W1:第一寬度 W2:第二寬度 W3:第三寬度 W4:第四寬度 W5:第五寬度 W6:第六寬度 W7:第七寬度 W8:第八寬度 W9:第九寬度

以下將配合所附圖式詳述本揭露之實施例。應注意的是，依據在業界的標準做法，多種特徵並未按照比例繪示且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。第1圖至第15圖是根據本揭露實施例的具有不同配置的頂部金屬特徵和重分佈特徵的工件的局部剖面圖。第16圖是根據本揭露實施例的用於減少鈍化層中的裂縫的方法的流程圖。第17圖至第29圖是根據本揭露的實施例的使用第16圖的方法形成的工件的局部剖面圖或俯視圖。

200:方法

202,204,206,208,210,212:方塊

Claims

一種布局修改方法，包括：接收一布局，該布局包括：一頂部金屬層，包括複數個頂部金屬特徵；一絕緣層，設置在該頂部金屬層上方；一重分佈層，包括複數個重分佈特徵；以及一鈍化層，設置在該重分佈層上方；在一第一決定步驟，決定是否可修改該頂部金屬層中的該等頂部金屬特徵；當在該第一決定步驟決定該頂部金屬層中的該等頂部金屬特徵是可修改的，修改該布局，使得該等頂部金屬特徵的至少一者設置在該等重分佈特徵的鄰近兩者之間的一空間的正下方，以得到一第一修改後布局；以及當在該第一決定步驟決定該頂部金屬層中的該等頂部金屬特徵是不可修改的，在該布局的該頂部金屬層中插入一金屬特徵，使得至少一部分的該金屬特徵位在該等重分佈特徵的鄰近兩者之間的該空間的正下方，以得到一第二修改後布局。
如請求項1之布局修改方法，更包括：在一第二決定步驟，決定是否額外的一金屬特徵提供好處給該第一修改後布局；以及當在該第二決定步驟決定額外的該金屬特徵提供好處給該第一修改後布局，在該頂部金屬層中插入該金屬特徵，使得至少一部分的該金屬特徵設置在該等重分佈特徵的鄰近兩者之間的該空間的正下方。
如請求項1之布局修改方法，其中該等頂部金屬特徵以及該等重分佈特徵沿著一第一方向縱向延伸。
如請求項3之布局修改方法，其中該等重分佈特徵包括一第一重分佈特徵以及一第二重分佈特徵，該第一重分佈特徵的寬度大於該第二重分佈特徵的寬度，且該金屬特徵與該第一重分佈特徵的距離小於該金屬特徵與該第二重分佈特徵的距離。
一種布局修改方法，包括：接收一布局，該布局包括：一頂部金屬層，包括一第一頂部金屬特徵以及一第二頂部金屬特徵；一絕緣層，設置在該頂部金屬層上方；以及一重分佈層，包括：一第一重分佈特徵，設置在該第一頂部金屬特徵上方並電性耦接該第一頂部金屬特徵；以及一第二重分佈特徵，設置在該第二頂部金屬特徵上方並電性耦接該第二頂部金屬特徵；以及在該布局的該頂部金屬層中插入複數個金屬特徵，使得至少一部分的該等金屬特徵設置在該第一重分佈特徵以及該第二重分佈特徵之間的一空間的正下方，從而得到一修改後布局。
如請求項5之布局修改方法，其中該等金屬特徵與該第一頂部金屬特徵和該第二頂部金屬特徵電性絕緣。
如請求項5之布局修改方法，其中該第一重分佈特徵的寬度大於該第二重分佈特徵的寬度，該等金屬特徵包括鄰近該第一頂部金屬特徵的一第一金屬特徵以及鄰近該第二頂部金屬特徵的一第二金屬特徵，且該第一頂部金屬特徵的寬度大於該第二頂部金屬特徵的寬度。
如請求項5之布局修改方法，其中該第一頂部金屬特徵以及該第二頂部金屬特徵沿著一方向延伸，且該等金屬特徵彼此沿著該方向平行延伸。
如請求項8之布局修改方法，其中在該方向上，該第一頂部金屬特徵、該第二頂部金屬特徵、以及該等金屬特徵包括一第一長度，在該方向上，該第一重分佈特徵以及該第二重分佈特徵包括一第二長度，且該第一長度大於該第二長度。
一種半導體結構，包括：複數個電晶體；一內連線結構，電性耦接到該等電晶體；一金屬特徵，設置在該內連線結構的上方，並與該等電晶體電性絕緣；一絕緣層，設置在該金屬特徵上方；以及一第一重分佈特徵以及一第二重分佈特徵，設置在該絕緣層上方，其中該第一重分佈特徵以及該第二重分佈特徵之間的一空間設置在該金屬特徵的至少一部分的正上方，其中該金屬特徵、該第一重分佈特徵、以及該第二重分佈特徵沿著一方向縱向延伸。
如請求項10之半導體結構，更包括：一鈍化層，沿著該第一重分佈特徵以及該第二重分佈特徵的表面共形地延伸；以及一聚合物層，設置在該鈍化層的上方。