[go: up one dir, main page]

TWI832699B - 電路板模組及其製作方法 - Google Patents

電路板模組及其製作方法 Download PDF

Info

Publication number
TWI832699B
TWI832699B TW112104973A TW112104973A TWI832699B TW I832699 B TWI832699 B TW I832699B TW 112104973 A TW112104973 A TW 112104973A TW 112104973 A TW112104973 A TW 112104973A TW I832699 B TWI832699 B TW I832699B
Authority
TW
Taiwan
Prior art keywords
circuit board
conductive layers
conductive
layer
core layer
Prior art date
Application number
TW112104973A
Other languages
English (en)
Other versions
TW202434007A (zh
Inventor
蔡政達
Original Assignee
光林智能科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 光林智能科技股份有限公司 filed Critical 光林智能科技股份有限公司
Priority to TW112104973A priority Critical patent/TWI832699B/zh
Priority to US18/134,482 priority patent/US12363834B2/en
Application granted granted Critical
Publication of TWI832699B publication Critical patent/TWI832699B/zh
Publication of TW202434007A publication Critical patent/TW202434007A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

電路板模組包括第一電路板、第二電路板及一連接層。第一電路板包括二第一導電層、第一介電芯層及第一導電孔，第一介電芯層形成於二第一導電層之間，第一導電孔連接二第一導電層。第二電路板包括二第二導電層、第二介電芯層及第二導電孔，第二介電芯層形成於二第二導電層之間，第二導電孔連接二第二導電層。連接層形成於第一電路板與第二電路板之間且結合第一電路板與第二電路板。第二電路板配置於第一電路板之一面。

Description

電路板模組及其製作方法
本發明是有關於一種電路板模組及其製作方法。
基於高速傳輸大量資料的需求，帶動高頻產品的問世。高頻訊號在電路板的傳輸會經過多個導電孔，該些導電孔可能導致殘端(stub)效應，進而產生反射波，影響訊號完整性(signal integrity)。因此，有需要提出一種新的電路板模組，以改善前述習知問題。
因此，本發明提出一種電路板模組及其製作方法，可改善前述習知問題。
本發明一實施例提出一種電路板模組。電路板模組包括一第一電路板、一第二電路板及一第一連接層。第一電路板包括二第一導電層、一第一介電芯層及一第一導電孔，第一介電芯層形成於二第一導電層之間，第一導電孔連接二第一導電層。第二電路板包括二第二導電層、一第二介電芯層及一第二導電孔，第二介電芯層形成於二第二導電層之間，第二導電孔連接二第二導電層。第一連接層形成 於第一電路板與第二電路板之間且結合第一電路板與第二電路板。第二電路板配置於第一電路板之一第一面。
本發明另一實施例提出一種電路板模組的製作方法。製作方法包括以下步驟：提供一第一電路板，其中該第一電路板包括二第一導電層、一第一介電芯層及一第一導電孔，第一介電芯層形成於二第一導電層之間，第一導電孔連接二第一導電層；提供一第二電路板，其中第二電路板包括二第二導電層、一第二介電芯層及一第二導電孔，第二介電芯層形成於二第二導電層之間，第二導電孔連接二第二導電層；配置一第一半固化連接層於第一電路板與第二電路板之間，其中第二電路板位於第一電路板之一第一面；以及，壓合並加熱第一電路板、第一半固化連接層與第二電路板，以形成電路板模組，其中第一半固化連接層在加熱後固化成一第一連接層。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100:電路板模組
110:第一電路板
110R:折彎處
110s1:第一面
111:第一導電層
112:第一介電芯層
113A:鐳射孔
113A1,113B1:連接孔
113A2,113B2:化學銅
113A3,113B3:電鍍銅
113B:機鑽孔
114:第一保護層
115:第二保護層
120,220:第二電路板
120A:第二電路板組件
121:第二導電層
122:第二介電芯層
123:第二導電孔
123’:第二導電孔
120B:第二連接層
120B’:第二半固化連接層
120C:第二串接孔
130,230:第三電路板
130A:第三電路板組件
131:第三導電層
132:第三介電芯層
133:第三導電孔
133’:第三導電孔
130B:第四連接層
130B’:第四半固化連接層
140:第一連接層
140’:第一半固化連接層
150:第一串接孔
160:第三連接層
160’:第三半固化連接層
170:第三保護層
180:第四保護層
S1:高頻訊號
R1:曲率半徑
第1圖繪示依照本發明一實施例之電路板模組的示意圖。
第2圖繪示第1圖之電路板模組的局部剖面圖。
第3圖繪示依照本發明另一實施例之電路板模組的局部剖面圖。
第4A~4F圖繪示第1圖之電路板模組的製作過程圖。
請參照第1~2圖，第1圖繪示依照本發明一實施例之電路板模組100的示意圖，而第2圖繪示第1圖之電路板模組100的局部剖面圖。
如第1及2圖所示，電路板模組100包括第一電路板110、第二電路板120、第三電路板130、第一連接層140、至少一第一串接孔150及第三連接層160、第三保護層170及第四保護層180。電路板模組100可應用於一電子產品，例如是燈具(如，路燈、交通燈等)、汽車、家電、手機、筆記型電腦等，但不限於前述裝置。以路燈來說，第二電路板120與第三電路板130之一者例如是電源供應板、燈板或控制板等。第一電路板110可連接第二電路板120與第三電路板130，以電性連接第二電路板120與第三電路板130。
如第2圖所示，第一電路板110包括至少二第一導電層111、至少一第一介電芯層(core)112、至少一第一導電孔(例如，鐳射孔(laser via)113A及機鑽孔(drilling via)113B)、第一保護層114及第二保護層115。第一介電芯層112形成於二第一導電層111之間，而成為至少一第一電路板組件，鐳射孔113A及/或機鑽孔113B貫穿第一電路板組件，或連接第一電路板組件之二第一導電層111。本文的「孔連接二元件」例如是貫穿地連接或非貫穿地連接，如此，「孔」可以是盲孔或貫孔。
雖然未繪示，然本文的「導電層」例如是圖案化導電層，其可包含至少一走線及/或至少一接墊，其中走線電性連接接墊，且走線可傳輸一配置在電路板上之電子元件(未繪示)之訊號。
如第2圖所示，鐳射孔113A及機鑽孔113B例如採用不同製程形成，其具有相異結構。例如，鐳射孔113A包括連接孔113A1、化學銅113A2及電鍍銅113A3，其中連接孔113A1例如是採用雷射鑽孔技術形成，化學銅113A2形成於連接孔113A1之孔壁，而電鍍銅113A3形成於化學銅113A2內，且可填滿連接孔113A1。機鑽孔113B包括連接孔113B1、化學銅113B2及電鍍銅113B3，其中連接孔113B1例如是採用機械鑽孔技術形成，化學銅113B2形成於連接孔113B1之孔壁，電鍍銅113B3形成於化學銅113B2內，但不填滿連接孔113B1。
如第2圖所示，第一保護層114形成於二第一導電層111之一者，而第二保護層115形成於該二第一導電層111之另一者。在一實施例中，第一保護層114及/或第二保護層115例如是綠漆(solder mask)。
如第2圖所示，第二電路板120配置於第一電路板110之第一面110s1。如此，一高頻訊號S1的傳輸路徑可限定在第一電路板110內，可避免高頻訊號S1的傳輸耗損。此外，由於高頻訊號S1的傳輸路徑限定在第一電路板110內，經過的導電孔數較少(相較於訊號傳輸路徑還要經過第二電路板120及/或第三電路板130而言)，因此可降低阻抗匹配的複雜度，且可減少殘端效應，維持訊號完整性。如此，本發明實施例之電路板模組100更適合於高頻產品，例如是應用第五代行動通訊技術(5th generation mobile networks,5G)之產品或應用毫米波(millimeter wave)之產品。
如第2圖所示，在一實施例中，由於高頻訊號S1的傳輸 路徑可僅經過第一電路板110，因此第一電路板110內之第一介電芯層112可採用適用於高頻的材質，例如是選用低介電係數(DK)、低訊號損失值(DF)、高材料脹縮分界點(TG)及/或低熱膨脹係數(CTE)的材質，具體而言例如是聚醯亞胺(Polyimide,PI)、改質聚醯亞胺(MPI)、液晶聚合物(Liquid Crystal Polymer,LCP)及/或氟系材料等，而第二電路板120及/或第三電路板130之介電層可不選用高頻的材質。如此，可簡化高頻介電材料的管理程序，例如，減少高頻介電材質的備料量。
如第2圖所示，第二電路板120包括至少一第二電路板組件120A、至少一第二連接層120B及至少一第二串接孔120C。第二電路板組件120A包含至少二第二導電層121、至少一第二介電芯層122及至少一第二導電孔123，其中第二介電芯層122形成於相鄰二第二導電層121之間，第二導電孔123連接二第二導電層121。
以材料來說，第二電路板120之第二介電芯層122的材料可選用FR4、鐵氟龍(PTFE)、陶瓷等。以厚度來說，第一電路板110之第一介電芯層112例如是介於50微米~100微米之間，例如是50微米、75微米、100微米、更厚或更薄，第一導電層111例如是介於12微米~36微米之間，例如是12微米、18微米、36微米、更厚或更薄。此外，第二電路板120之第二導電層121例如是介於75微米~100微米之間，例如是75微米、100微米、更厚或更薄，第二介電芯層122例如是介於18微米~36微米之間，例如是18微米、36微米、更厚或更薄。
如第2圖所示，在第二電路板120中，第二導電孔123 的材料、結構及/或製程可類似或同於前述鐳射孔113A或機鑽孔113B，於此不再贅述。第二連接層120B形成於相鄰二第二電路板組件120A之間且結合相鄰二第二電路板組件120A。本文之「連接層」例如是預浸料坯層(prepreg)，然本發明實施例不受此限。第二串接孔120C連接第二電路板120之至少二第二電路板組件120A。舉例來說，第二串接孔120C連接該些第二電路板組件120A之一者之二第二導電層121之一者與該些第二電路板組件120A之另一者之二第二導電層121之一者。第二串接孔120C的製程類似或同於前述機鑽孔113B，於此不再住贅述。
如第2圖所示，第三電路板130亦配置於第一電路板110之第一面110s1。如此，一高頻訊號S1的傳輸路徑可限定在第一電路板110內，可避免高頻訊號S1的傳輸耗損。此外，由於高頻訊號S1的傳輸路徑限定在第一電路板110內，經過的導電孔數較少(相較於訊號傳輸路徑還要經過第二電路板及/或第三電路板而言)，因此可降低阻抗匹配的複雜度，且可減少殘端效應，維持訊號完整性。如此，本發明實施例之電路板模組100更適合於高頻產品，例如是應用5G之產品或應用毫米波之產品。
綜上可知，如第1及2圖所示，第二電路板120之整個及第三電路板130之整個皆可配置在第一電路板110的同一側。相較於第二電路板120與第三電路板130夾住第一電路板，由於第1圖之第二電路板120之整個及第三電路板130之整個配置在第一電路板110的同一側，因此第一電路板110在折彎處110R的曲率半徑R1較 大，可降低折彎處110R的應力集中。此外，由於第二電路板120之整個及第三電路板130之整個皆配置在第一電路板110的同一側，因此第二電路板120及/或第三電路板130的脹縮率較小(相較於第二電路板120與第三電路板130夾住第一電路板而言)。
如第2圖所示，第三電路板130包括至少一第三電路板組件130A及至少一第四連接層130B，其中第三電路板組件130A包含二第三導電層131、第三介電芯層132及至少一第三導電孔133。第三介電芯層132形成於二第三導電層131之間，第三導電孔133連接二第三導電層131。第三導電孔133的材料、結構及/或製程可類似或同於前述鐳射孔113A或機鑽孔113B，於此不再贅述。
如第2圖所示，第四連接層130B可形成於相鄰二第三電路板組件130A之間且結合相鄰二第三電路板組件130A。
雖然未繪示，然第三電路板130可更包括至少一相似於前述第二串接孔120C之導電孔，以連接第三電路板130之至少二第三電路板組件130A，例如是連接此些第三電路板組件130A之一者中二第三導電層131之一者與此些第三電路板組件130A中另一者之二第三導電層131之一者。
前述第三電路板130及/或第二電路板120例如印刷電路板(Printed circuit board,PCB)，或稱為硬板(具較低可撓性)，而第一電路板110例如是軟性電路板(Flexible Printed Circuit,FPC)，或稱為軟板(具較高可撓性)。例如，第一電路板110之第一介電芯層112之材質可不含玻璃纖維布，此有利於可撓性，至於第二電路板120則 無此限制，例如，第二電路板120之第二介電芯層122可包含玻璃纖維布。為了獲得第一電路板110的可撓性，第一電路板110不考慮採用電解銅，例如可採用壓延銅，至於第二電路板120則無此限制，例如，第二電路板120之第一導電層111可採用壓延銅或電解銅。第三電路板130可具有類似或同於第二電路板120的結構及/或材料，於此不再贅述。
如第2圖所示，第一連接層140形成於第一電路板110與第二電路板120之間且結合第一電路板110與第二電路板120。
如第2圖所示，第一串接孔150可連接第一電路板110與第二電路板120。舉例來說，第一串接孔150連接第一電路板110之二第一導電層111之一者與第二電路板120之其中之一第二電路板組件120A之二第二導電層121之一者。雖然未繪示，電路板模組100更可包括至少一第三串接孔，其連接第一電路板110與第三電路板130，例如，連接第一電路板110之二第一導電層111之一者與第三電路板130之其中之一第三電路板組件130A之二第三導電層131之一者。前述第三串接孔具有相似於前述第一串接孔150的結構，於此不再贅述。
如第2圖所示，第三連接層160形成於第一電路板110與第三電路板130之間且結合第一電路板110與第三電路板130。
如第2圖所示，第三保護層170形成於最外側之第二電路板組件120A。例如，第三保護層170覆蓋最外側之第二電路板組件120A之最外側第二導電層121，以保護第二導電層121。第三保護層 170例如是綠漆。
如第2圖所示，第四保護層180形成於最外側之第三電路板組件130A。例如，第四保護層180覆蓋最外側之第三電路板組件130A之最外側第三導電層131，以保護第三導電層131。第四保護層180例如是綠漆。
請參照第3圖，其繪示依照本發明另一實施例之電路板模組200的局部剖面圖。電路板模組200包括第一電路板110、第二電路板220、第三電路板230、第一連接層140、至少一第一串接孔150及第三連接層160。電路板模組200可應用於一電子產品，例如是燈具(如，路燈、交通燈等)、汽車、家電、手機、筆記型電腦等，但不限於前述裝置。以路燈來說，第二電路板220與第三電路板230之一者例如是電源供應板、燈板或控制板等。第一電路板110可連接第二電路板220與第三電路板230，以電性連接第二電路板220與第三電路板230。
如第3圖所示，第二電路板220包括至少一第二電路板組件220A、至少一第二連接層120B、至少一第二串接孔120C及至少一第二串接孔220C。第二電路板組件220A包含至少二第二導電層121、至少一第二介電芯層122及至少一第二導電孔123’，其中第二介電芯層122形成於相鄰二第二導電層121之間，第二導電孔123’連接二第二導電層121。第二導電孔123’之材料、結構及/或製程類似或同於前述第二導電孔123，於此不再贅述。
如第3圖所示，第三電路板230包括至少一第三電路板 組件230A、至少一第四連接層130B及至少一第四串接孔230C，其中第三電路板組件230A包含二第三導電層131、第三介電芯層132及至少一第三導電孔133’。第三介電芯層132形成於二第三導電層131之間，第三導電孔133’連接二第三導電層131。第三導電孔133’的材料、結構及/或製程可類似或同於前述鐳射孔113A，第三導電孔133，於此不再贅述。
本實施例之電路板模組200包括相似於或同於前述電路板模組100的技術特徵，相異處在於，電路板模組200之第二電路板220更包括至少一第二串接孔220C，且第三電路板230更包括至少一第四串接孔230C。
如第3圖所示，在第二電路板220中，第二串接孔220C連接第二電路板220之二第二電路板組件220A，例如，第二串接孔220C連接此些第二電路板組件220A之一者之二第二導電層121之一者與此些第二電路板組件220A之另一者之二第二導電層121之一者。第二串接孔220C具有相似或同於第二串接孔120C的結構、材料及/或製程，不同處在於，第二串接孔220C與第二串接孔120C在長度上相異，例如，第二串接孔220C比第二串接孔120C長。
如第3圖所示，在第三電路板230中，第四串接孔230C連接第三電路板230之二第三電路板組件230A。例如，第四串接孔230C連接此些第三電路板組件230A之一者之二第三導電層131之一者與此些第三電路板組件230A之另一者之二第三導電層131之一者。第四串接孔230C具有相似或同於第三導電孔133的結構，於此不再 贅述。
雖然未繪示，電路板模組200更可包括至少一第三串接孔，其連接第一電路板110與第三電路板230，例如，連接第一電路板110之二第一導電層111之一者與第三電路板230之其中之一第三電路板組件230A之二第三導電層131之一者。前述第三串接孔具有相似於前述第一串接孔150的結構，於此不再贅述。
請參照第4A~4F圖，其繪示第1圖之電路板模組100的製作過程圖。
如第4A圖所示，提供第一電路板110，其中第一電路板110包括二第一導電層111、至少一第一介電芯層112及至少一第一導電孔(例如，鐳射孔113A及機鑽孔113B)，第一介電芯層112形成於二第一導電層111之間，鐳射孔113A及機鑽孔113B連接二第一導電層111。此外，第一電路板110更包括第一保護層114及第二保護層115，其中第一保護層114及第二保護層115分別形成於二第一導電層111上。
在一實施例中，第一電路板110的製作過程如下：首先，配置一第一半固化介電芯層(未繪示)在二第一導電層111之間。本文之「半固化」例如是呈膠狀或膠層，其具備軟性及可撓性。然後，採用層壓法，壓合並加熱第一半固化介電芯層與二第一導電層111，其中第一半固化介電芯層在加熱後固化成第一介電芯層112。固化後，第一介電芯層112與二第一導電層111彼此緊密固定。然後，可採用雷射鑽孔技術，形成至少一鐳射孔113A連接二第一導電層111及/或 可採用例如是機械鑽孔技術，形成至少一機鑽孔113B連接二第一導電層111。鐳射孔113A的製程例如是包括：先採用雷射鑽孔技術形成連接孔113A1，然後採用無電鍍法形成化學銅113A2於連接孔113A1之孔壁，然後採用電鍍技術形成電鍍銅113A3於化學銅113A2上，其中電鍍銅113A3可填滿連接孔113A1。機鑽孔113B的製程例如是包括：先採用機械鑽孔技術形成連接孔113B1，然後採用無電鍍法形成化學銅113B2於連接孔113B1之孔壁，然後採用電鍍技術形成電鍍銅113B3於化學銅113B2上，其中電鍍銅113B3可不填滿連接孔113B1。然後，可採用塗佈技術，形成第一保護層114於二第一導電層111之一者，以及，形成第二保護層115形成於二第一導電層111之另一者上。至此，形成第一電路板110。
如第4A圖所示，提供第二電路板120，其中第二電路板120包括至少一第二電路板組件120A，第二電路板組件120A包括二第二導電層121、至少一第二介電芯層122及至少一第二導電孔123，第二介電芯層122形成於二第二導電層121之間，第二導電孔123連接二第二導電層121。本實施例之第二電路板組件120A的數量可以是多個，然亦可為一個。第二電路板組件120A的製作方法可類似或同於前述第一電路板110，於此不再贅述。
如第4A圖所示，提供第三電路板130，其中第三電路板130包括至少一第三電路板組件130A，第三電路板組件130A包括二第三導電層131、至少一第三介電芯層132及至少一第三導電孔133，第三介電芯層132形成於相鄰二第三導電層131之間，第三導電孔133 連接二第三導電層131。本實施例之第三電路板組件130A的數量可以是多個，然亦可為一個。第三電路板組件130A的製作方法類似或同於前述第一電路板110，於此不再贅述。
如第4A圖所示，將一第一半固化連接層140’配置在第一電路板110與第二電路板組件120A之間，其中所有的第二電路板組件120A位於第一電路板110之第一面110s1之側，且可配置第二半固化連接層120B’於相鄰二第二電路板組件120A之間。此外，配置第三半固化連接層160’於第一電路板110與第三電路板組件130A之間，其中所有的第三電路板組件130A位於第一電路板110之第一面110s1之側，且可配置第四半固化連接層130B’於相鄰二第三電路板組件130A之間。
如第4A及4B圖所示，壓合並加熱第一電路板110、第一半固化連接層140’、第二半固化連接層120B’、第三半固化連接層160’、第四半固化連接層130B’、第二電路板組件120A與第三電路板組件130A，其中第一半固化連接層140’在加熱後固化成第一連接層140，第二半固化連接層120B’在加熱後固化成第二連接層120B，第三半固化連接層160’在加熱後固化成第三連接層160，而第四半固化連接層130B’在加熱後固化成第四連接層130B。在固化後，第4B圖之第一電路板110、第一連接層140、第二連接層120B、第三連接層160、第四連接層130B、第二電路板組件120A與第三電路板組件130A彼此緊密結合。
如第4C圖所示，形成第二串接孔120C連接二第二電 路板組件120A之二第二導電層121。第二串接孔120C的形成過程與前述機鑽孔113B相同或相似，於此不再贅述。在另一實施例中，第二串接孔120C可具有類似前述鐳射孔113A之結構，其形成過程與前述鐳射孔113A相同或相似，於此不再贅述。雖然未繪示，然於另一實施例中，可形成第四串接孔連接二第三電路板組件130A之二第三導電層131，其中第四串接孔的形成過程與第二串接孔120C相同或相似，於此不再贅述。
如第4D圖所示，再提供至少一第二電路板組件120A及至少一第三電路板組件130A。然後，配置第二半固化連接層120B’於相鄰二第二電路板組件120A之間，且配置第四半固化連接層130B’於相鄰二第三電路板組件130A之間。
如第4E圖所示，壓合並加熱該些第二電路板組件120A、該些第三電路板組件130A、第二半固化連接層120B’與第四半固化連接層130B’，其中第二半固化連接層120B’在加熱後固化成第二連接層120B，而第四半固化連接層130B’在加熱後固化成第四連接層130B。在固化後，第4E圖之該些第二電路板組件120A、該些第三電路板組件130A、第二連接層120B與第四連接層130B彼此緊密結合。至此，所有第二電路板組件120A與其間之第二連接層120B形成第二電路板120，而所有第三電路板組件130A與其間之第四連接層130B形成第三電路板130。
如第4F圖所示，形成第一串接孔150連接第一電路板110與第二電路板120。例如，第一串接孔150連接第一電路板110 之二第一導電層111之一者與第二電路板120之其中一第二電路板組件120A之二第二導電層121之一者。第一串接孔150的形成過程與前述機鑽孔113B相同或相似，於此不再贅述。在另一實施例中，第一串接孔150可具有類似前述鐳射孔113A之結構，其形成過程與前述鐳射孔113A相同或相似，於此不再贅述。雖然未繪示，然於另一實施例中，可形成第三串接孔連接第一電路板110與第三電路板130，其中第三串接孔的形成過程與第一串接孔150相同或相似，於此不再贅述。
然後，若無其它第二電路板組件120A及第三電路板組件130A，可採用例如是塗佈技術，形成第三保護層170於最外側之第二電路板組件120A以及形成第四保護層180於最外側之第三電路板組件130A，如第2圖所示。
在另一實施例中，第4C圖之二第二電路板組件120A、第二連接層120B與第二串接孔120C可預先製作完成後，再一起結合於第一電路板110。相似地，第4C圖之二第三電路板組件130A與第四連接層130B可預先製作完成後，再一起結合於第一電路板110。在其它實施例中，第4F圖之所有第二電路板組件120A、第二連接層120B與第二串接孔120C後，再一起結合於第一電路板110。相似地，第4F圖之所有第三電路板組件130A與第四連接層130B可預先製作完成後，再一起結合於第一電路板110。
第3圖之電路板模組200的製作過程類似前述電路板模組100，於此不再贅述。
綜上，本發明實施例提出一種電路板模組及其製作方法。電路板模組包括第一電路板及第二電路板，第二電路板可整個配置在第一電路板的單側。電路板模組及其製作方法可產生至少以下技術效果：(1).一高頻訊號可僅透過第一電路板傳輸(不透過第二電路板)，縮短高頻訊號傳輸路徑長度，減少高頻傳輸的損耗(適合於高頻產品)；(2).由於高頻訊號傳輸路徑經過較少數量之導電孔，可降低阻抗匹配之複雜度、減少殘端效應，維持訊號完整性(適合於高頻產品)；(3).減少高頻介電材料之備料量，簡化材料庫存管理；(4).相較於第一電路板被夾持在第二電路板之中及第三電路板之中，本發明實施例之第二電路板及第三電路板的脹縮量較小；(5).相較於第一電路板被夾持在第二電路板之中及第三電路板之中，本發明實施例之第一電路板在折彎處的曲率半徑較大，因此可降低折彎處的應力集中。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:電路板模組
110:第一電路板
110s1:第一面
111:第一導電層
112:第一介電芯層
113A:鐳射孔
113A1,113B1:連接孔
113A2,113B2:化學銅
113A3,113B3:電鍍銅
113B:機鑽孔
114:第一保護層
115:第二保護層
120:第二電路板
120A:第二電路板組件
121:第二導電層
122:第二介電芯層
123:第二導電孔
120B:第二連接層
120C:第二串接孔
130:第三電路板
130A:第三電路板組件
131:第三導電層
132:第三介電芯層
133:第三導電孔
130B:第四連接層
140:第一連接層
150:第一串接孔
160:第三連接層
170:第三保護層
180:第四保護層
S1:高頻訊號

Claims (20)

  1. 一種電路板模組，包括：一第一電路板，包括二第一導電層、一第一介電芯層及一第一導電孔，該第一介電芯層形成於該二第一導電層之間，該第一導電孔連接該二第一導電層；一第二電路板，包括二第二導電層、一第二介電芯層及一第二導電孔，該第二介電芯層形成於二該第二導電層之間，該第二導電孔連接該二第二導電層；以及一第一連接層，形成於該第一電路板與該第二電路板之間且結合該第一電路板與該第二電路板；其中，該第二電路板配置於該第一電路板之一第一面；其中，該電路板模組更包括：一第一串接孔，連接該第一電路板之該二第一導電層之一者與該第二電路板之該二第二導電層之一者。
  2. 如請求項1所述之電路板模組，其中該第一電路板更包括：一第一保護層，形成於該二第一導電層之一者；以及一第二保護層，形成於該二第一導電層之另一者。
  3. 如請求項1所述之電路板模組，其中該二第二導電層、該第二介電芯層與該第二導電孔組成一電路板組件。
  4. 一種電路板模組，包括： 一第一電路板，包括二第一導電層、一第一介電芯層及一第一導電孔，該第一介電芯層形成於該二第一導電層之間，該第一導電孔連接該二第一導電層；一第二電路板，包括二第二導電層、一第二介電芯層及一第二導電孔，該第二介電芯層形成於二該第二導電層之間，該第二導電孔連接該二第二導電層；以及一第一連接層，形成於該第一電路板與該第二電路板之間且結合該第一電路板與該第二電路板；其中，該第二電路板配置於該第一電路板之一第一面；其中，該第二電路板包括：複數個電路板組件；以及一第二串接孔，連接該些電路板組件之二者。
  5. 如請求項1所述之電路板模組，其中該第二電路板包括複數個電路板組件；該第二電路板更包括：複數個第二連接層，該些第二連接層之一者形成於相鄰二該電路板組件之間且結合該相鄰二電路板組件。
  6. 一種電路板模組，包括：一第一電路板，包括二第一導電層、一第一介電芯層及一第一導電孔，該第一介電芯層形成於該二第一導電層之間，該第一導電孔連接該二第一導電層； 一第二電路板，包括二第二導電層、一第二介電芯層及一第二導電孔，該第二介電芯層形成於二該第二導電層之間，該第二導電孔連接該二第二導電層；以及一第一連接層，形成於該第一電路板與該第二電路板之間且結合該第一電路板與該第二電路板；其中，該第二電路板配置於該第一電路板之一第一面；其中，該電路板模組更包括：一第三電路板，配置於該第一電路板之該第一面且包括二第三導電層、一第三介電芯層及及一第三導電孔，該第三介電芯層形成於相鄰二該第三導電層之間，該第三導電孔連接該二第三導電層；以及一第三連接層，形成於該第一電路板與該第三電路板之間且結合該第一電路板與該第三電路板。
  7. 如請求項6所述之電路板模組，其中該二第三導電層、該第三介電芯層與該第三導電孔組成一電路板組件。
  8. 如請求項6所述之電路板模組，其中該第三電路板包括複數個電路板組件；該第二電路板更包括：複數個第四連接層，該些第四連接層之一者形成於相鄰二該電路板組件之間且結合該相鄰二電路板組件。
  9. 如請求項6所述之電路板模組，更包括：一第三串接孔，連接該第一電路板之該二第一導電層之一者與該第三電路板之該二第三導電層之一者。
  10. 一種電路板模組，包括：一第一電路板，包括二第一導電層、一第一介電芯層及一第一導電孔，該第一介電芯層形成於該二第一導電層之間，該第一導電孔連接該二第一導電層；一第二電路板，包括二第二導電層、一第二介電芯層及一第二導電孔，該第二介電芯層形成於二該第二導電層之間，該第二導電孔連接該二第二導電層；以及一第一連接層，形成於該第一電路板與該第二電路板之間且結合該第一電路板與該第二電路板；其中，該第二電路板配置於該第一電路板之一第一面；該電路板模組更包括：一第三電路板；其中，該第二電路板與該第三電路板皆配置在該第一電路板之該第一面。
  11. 一種電路板模組，包括：一第一電路板，包括二第一導電層、一第一介電芯層及一第一導電孔，該第一介電芯層形成於該二第一導電層之間，該第一導電孔連接該二第一導電層；一第二電路板，包括二第二導電層、一第二介電芯層及一第二導電孔，該第二介電芯層形成於二該第二導電層之間，該第二導電孔連接該二第二導電層；以及 一第一連接層，形成於該第一電路板與該第二電路板之間且結合該第一電路板與該第二電路板；其中，該第二電路板配置於該第一電路板之一第一面；該電路板模組更包括：一第三電路板，配置於該第一電路板之該第一面且包括：複數個電路板組件；以及一第四串接孔，連接該些電路板組件之二者。
  12. 一種電路板模組的製作方法，包括：提供一第一電路板，其中該第一電路板包括二第一導電層、一第一介電芯層及一第一導電孔，該第一介電芯層形成於該二第一導電層之間，該第一導電孔連接該二第一導電層；提供一第二電路板，其中該第二電路板包括二第二導電層、一第二介電芯層及一第二導電孔，該第二介電芯層形成於該二第二導電層之間，該第二導電孔連接該二第二導電層；配置一第一半固化連接層於該第一電路板與該第二電路板之間，其中該第二電路板位於該第一電路板之一第一面；以及壓合並加熱該第一電路板、該第一半固化連接層與該第二電路板，以形成該電路板模組，其中該第一半固化連接層在加熱後固化成一第一連接層；形成一第一串接孔連接該第一電路板之該二第一導電層之一者與該第二電路板之該二第二導電層之一者。
  13. 如請求項12所述之製作方法，其中於提供該第一電路板之步驟包括：配置一第一半固化介電芯層在該二第一導電層之間；壓合並加熱該第一半固化介電芯層與該二第一導電層，以形成該第一電路板，其中該第一半固化介電芯層在加熱後固化成一第一介電芯層；以及形成該第一導電孔連接該二第一導電層。
  14. 如請求項13所述之製作方法，其中於提供該第一電路板之步驟包括：形成一第一保護層於該二第一導電層之一者；以及形成一第二保護層於該二第一導電層之另一者。
  15. 如請求項12所述之製作方法，其中該二第二導電層、該第二介電芯層與該第二導電孔組成一電路板組件；該製作方法更包括：提供複數個該電路板組件；配置一第二半固化連接層於相鄰二該電路板組件之間；壓合並加熱該第二半固化連接層與該些電路板組件，以形成該第二電路板，其中該第二半固化介連接層在加熱後固化成一第二連接層。
  16. 如請求項15所述之製作方法，更包括：形成一第二串接孔連接該些電路板組件之二者。
  17. 一種電路板模組的製作方法，包括： 提供一第一電路板，其中該第一電路板包括二第一導電層、一第一介電芯層及一第一導電孔，該第一介電芯層形成於該二第一導電層之間，該第一導電孔連接該二第一導電層；提供一第二電路板，其中該第二電路板包括二第二導電層、一第二介電芯層及一第二導電孔，該第二介電芯層形成於該二第二導電層之間，該第二導電孔連接該二第二導電層；配置一第一半固化連接層於該第一電路板與該第二電路板之間，其中該第二電路板位於該第一電路板之一第一面；以及壓合並加熱該第一電路板、該第一半固化連接層與該第二電路板，以形成該電路板模組，其中該第一半固化連接層在加熱後固化成一第一連接層；提供一第三電路板，其中該第三電路板包括二第三導電層、一第三介電芯層及及一第三導電孔，該第三介電芯層形成於該二第三導電層之間，該第三導電孔連接該二第三導電層；配置一第三半固化連接層於該第一電路板與該第三電路板之間，其中該第三電路板配置在該第一電路板之該第一面；以及壓合並加熱該第一電路板、該第三半固化連接層與該第三電路板，以形成該電路板模組，其中該第三半固化連接層在加熱後固化成一第三連接層。
  18. 如請求項17所述之製作方法，更包括：形成一第三串接孔連接該第一電路板之該二第一導電層之一者與該第三電路板之該二第三導電層之一者。
  19. 如請求項17所述之製作方法，其中該二第三導電層、該第三介電芯層與該第三導電孔組成一電路板組件；該製作方法更包括：提供複數個該電路板組件；配置一第四半固化連接層於相鄰二該電路板組件之間；壓合並加熱該第四半固化連接層與該些電路板組件，以形成該第三電路板，其中該第四半固化連接層在加熱後固化成一第四連接層。
  20. 如請求項19所述之製作方法，更包括：形成一第四串接孔連接該些電路板組件之二者。
TW112104973A 2023-02-13 2023-02-13 電路板模組及其製作方法 TWI832699B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112104973A TWI832699B (zh) 2023-02-13 2023-02-13 電路板模組及其製作方法
US18/134,482 US12363834B2 (en) 2023-02-13 2023-04-13 Circuit board module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112104973A TWI832699B (zh) 2023-02-13 2023-02-13 電路板模組及其製作方法

Publications (2)

Publication Number Publication Date
TWI832699B true TWI832699B (zh) 2024-02-11
TW202434007A TW202434007A (zh) 2024-08-16

Family

ID=90824870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104973A TWI832699B (zh) 2023-02-13 2023-02-13 電路板模組及其製作方法

Country Status (2)

Country Link
US (1) US12363834B2 (zh)
TW (1) TWI832699B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200624010A (en) * 2004-09-30 2006-07-01 Endicott Interconnect Tech Inc High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
CN101861057A (zh) * 2009-04-07 2010-10-13 英业达股份有限公司 印刷电路板的制作方法
TW201822605A (zh) * 2016-12-05 2018-06-16 中華精測科技股份有限公司 垂直連接介面結構、具該結構的電路板及其製造方法
TW201927101A (zh) * 2017-11-29 2019-07-01 英業達股份有限公司 多層印刷電路板及製作多層印刷電路板的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371970B2 (en) 2002-12-06 2008-05-13 Flammer Jeffrey D Rigid-flex circuit board system
CN203407082U (zh) 2013-08-07 2014-01-22 东莞森玛仕格里菲电路有限公司 多阶hdi软硬结合板结构
TWI739160B (zh) 2019-09-25 2021-09-11 欣興電子股份有限公司 軟硬複合線路板
US11991824B2 (en) * 2020-08-28 2024-05-21 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200624010A (en) * 2004-09-30 2006-07-01 Endicott Interconnect Tech Inc High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
CN101861057A (zh) * 2009-04-07 2010-10-13 英业达股份有限公司 印刷电路板的制作方法
TW201822605A (zh) * 2016-12-05 2018-06-16 中華精測科技股份有限公司 垂直連接介面結構、具該結構的電路板及其製造方法
TW201927101A (zh) * 2017-11-29 2019-07-01 英業達股份有限公司 多層印刷電路板及製作多層印刷電路板的方法

Also Published As

Publication number Publication date
TW202434007A (zh) 2024-08-16
US20240276652A1 (en) 2024-08-15
US12363834B2 (en) 2025-07-15

Similar Documents

Publication Publication Date Title
US5421083A (en) Method of manufacturing a circuit carrying substrate having coaxial via holes
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
TWI531284B (zh) 電路板及其製作方法
US20120008296A1 (en) Wiring board and method for manufacturing the same
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
TW202017451A (zh) 薄型天線電路板的製作方法
CN111935920B (zh) 一种高频lcp多层板组板方法
TW201820617A (zh) 高頻信號傳輸結構及其製作方法
CN103379751A (zh) 组合印制电路板的制造方法、印制电路板及其制造方法
CN108012414A (zh) 具有frcc的高频高传输fpc及制备方法
CN113438831B (zh) 一种任意层互联内埋芯片微波多功能组件及其制造方法
TWI832699B (zh) 電路板模組及其製作方法
CN108419384B (zh) 半弯折印刷线路板及其制作方法
WO2023218719A1 (ja) 接合プリント配線板および接合プリント配線板の製造方法
TW201422089A (zh) 電路板及其製作方法
TW202207404A (zh) 佈線體及其製造方法
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법
CN110366310B (zh) 软硬复合板及其制法
JP2003017613A (ja) 配線基板およびこれを用いた半導体装置
CN117279187A (zh) 任意层互联电路板及其制备方法
CN115003011B (zh) Pcb布线结构、pcb板及其制造方法
CN116489904A (zh) 软硬复合板的制程
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
TWI900574B (zh) 多層印刷佈線板的製造方法及多層印刷佈線板
CN120343829A (zh) 一种刚挠pcb板制造方法、刚挠pcb板以及电子设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees