[go: up one dir, main page]

TWI831683B - 製造半導體裝置的方法及半導體裝置 - Google Patents

製造半導體裝置的方法及半導體裝置 Download PDF

Info

Publication number
TWI831683B
TWI831683B TW112116139A TW112116139A TWI831683B TW I831683 B TWI831683 B TW I831683B TW 112116139 A TW112116139 A TW 112116139A TW 112116139 A TW112116139 A TW 112116139A TW I831683 B TWI831683 B TW I831683B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
gate
dummy gate
liner
Prior art date
Application number
TW112116139A
Other languages
English (en)
Other versions
TW202349505A (zh
Inventor
陳佑珉
陳思穎
黃彥鈞
薛森鴻
張惠政
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202349505A publication Critical patent/TW202349505A/zh
Application granted granted Critical
Publication of TWI831683B publication Critical patent/TWI831683B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/667—Vertical DMOS [VDMOS] FETs having substrates comprising insulating layers, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種製造半導體裝置的方法，包括在基板上方形成虛設閘極結構。虛設閘極結構具有虛設閘極介電層及虛設閘電極層。包括絕緣材料的一或多層的側壁間隔物形成於虛設閘極結構的側壁上。矽基襯裡形成於側壁間隔物上方。第一絕緣層形成於矽基襯裡上方。矽基襯裡及第一絕緣層經熱處理，導致第一絕緣層的體積減小而矽基襯裡的體積增大。移除虛設閘極結構以在第一絕緣層中形成閘極空間。閘極空間用高k介電層及第一導電層形成。

Description

製造半導體裝置的方法及半導體裝置
本揭露關於製造半導體裝置的方法及半導體裝置。
隨著半導體行業向奈米技術製程節點發展，以追求更高的裝置密度、更高的性能、及更低的成本，製造及設計問題兩者帶來的挑戰導致三維設計的發展，諸如鰭式場效電晶體(fin field effect transistor，Fin FET)及使用具有高k(介電常數)材料的金屬閘極結構。金屬閘極結構通常藉由使用閘極置換技術來製造。
根據本揭露一些實施例，一種製造半導體裝置的方法包含以下步驟：在一基板上方形成一虛設閘極結構，該虛設閘極結構包括一虛設閘極介電層及一虛設閘電極層；在該虛設閘極結構的多個側壁上形成包括絕緣材料的一或多層的多個側壁間隔物；在該些側壁間隔物上方形成一矽基襯裡；在該矽基襯裡上方形成一第一絕緣層；對該矽基 襯裡及該第一絕緣層進行熱處理，從而使該第一絕緣層的一體積減小，而該矽基襯裡的一體積增大；移除該虛設閘極結構以在該第一絕緣層中形成一閘極空間；及用一高k介電層及一第一導電層填充該閘極空間，其中該虛設閘電極層具有一寬度Wg，且該閘極空間在該虛設閘極結構的一頂部處或其附近具有一寬度Ws，且該寬度Ws小於Wg。
根據本揭露一些實施例，一種製造半導體裝置的方法包含以下步驟：在一基板上方形成一虛設閘極結構，該虛設閘極結構包括一虛設閘極介電層及一虛設閘電極層；在該虛設閘極結構的多個側壁上形成包括絕緣材料的一或多層的多個側壁間隔物；在該些側壁間隔物上方形成一矽基襯裡，其中該矽基襯裡在該虛設閘極結構的一底座處的一厚度大於該矽基襯裡在該虛設閘極結構的一頂部處的一厚度；在該矽基襯裡上方形成一第一絕緣層；對該矽基襯裡及該第一絕緣層進行熱處理，從而減小該第一絕緣層的一體積並增大該矽基襯裡的一體積；移除該虛設閘極結構以在該第一絕緣層中形成一閘極空間，其中該閘極空間的一頂部部分處或其附近的一閘極臨界尺寸大於該閘極空間的一底部部分處或其附近的一閘極臨界尺寸；及用一高k介電層及一第一導電層填充該閘極空間，其中該虛設閘電極層具有一寬度Wg，且該閘極空間在該虛設閘極結構的一頂部處或其附近具有寬度Ws，且該寬度Ws小於Wg。
根據本揭露一些實施例，一種半導體裝置包含：一通道區；一閘極介電層，設置於該通道區上方；一閘電極 層，設置於該閘極介電層上方；多個閘極側壁間隔物，該閘電極層及該閘極介電層設置於該些閘極側壁間隔物之間；及一源極及一汲極，其中在沿一源極至汲極方向的一橫截面中，該些閘極側壁間隔物之間的距離沿一垂直方向變化，使得相鄰閘極側壁間隔物之間的閘極空間為V形。
10:基板
20:鰭片結構
30:隔離絕緣層
40:虛設閘極結構
41:虛設閘極結構
42:虛設閘極結構
43:虛設閘極介電層
44:虛設閘電極層
48:側壁間隔物
60:源極/汲極區
70:第一ESL
75:ILD層
78:襯裡
81:閘極空間
82:閘極空間
83:閘極空間
85:閘極介電層
85A:閘極介電層
85B:閘極介電層
87:閘極凹槽
89:閘極凹槽
90:WFA層
90A:WFA層
90B:WFA層
94:過熱蒸汽
91~92:第一閘極凹槽
93:第二閘極凹槽
100:第一金屬材料
100A:第一導電層
100B:第一導電層
101:短通道FET
102:短通道FET
103:長通道FET
110:保護層
115:遮罩圖案
120:第二金屬材料層
120A:第二導電層
130:第三金屬材料層
130A:第三導電層
130:第三金屬材料層
140:第二絕緣層
210:基板
211:底部鰭片結構
220A:鰭片結構
221:源極/汲極空間
222:空腔
230:第一絕緣層
240:犧牲閘極結構
242:犧牲閘極介電層
244:犧牲閘電極層
246:側壁間隔物
246L:第一覆蓋層
247:襯墊氮化矽層
248:氧化矽遮罩層
250:ILD層
252:蝕刻終止層
260:源極/汲極磊晶層
277:間隙
278:襯裡
280W:功函數調整層
282:閘極介電層
287:蓋金屬層
290:閘極蓋絕緣層
702:跡線
704:跡線
2120:第一半導體層
2125:第二半導體層
2130:第一絕緣層
2135:內部間隔物
H1,H4:突出量
H2,H3:高度相差量
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應強調，根據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。
第1A圖、第1B圖、第2圖、第3A圖、第3B圖、第4圖、及第5A圖顯示根據本揭露的實施例的半導體裝置的例示性順序製造製程。
第5B圖圖示根據本揭露的實施例的具有弧形形狀或弓形形狀的側壁間隔物。
第5C圖圖示根據本揭露的實施例的具有漏斗形狀的閘極空間。
第6圖圖示根據本揭露的實施例的熱處理前後的襯裡厚度之間的關係。
第7圖係圖示根據本揭露的實施例的針對不同厚度的襯裡的閘極CD改變之圖形。
第8圖、第9圖、第10圖、第11圖、第12A圖、第12B圖、第13圖、第14圖、第15圖、第16圖、第17圖及第18圖顯示根據本揭露的實施例的半導體裝置 的例示性順序製造製程。
第19圖、第20圖、及第21圖顯示根據本揭露的實施例的半導體裝置的例示性順序製造製程。
第22A圖及第22B圖顯示根據本揭露的實施例的製造半導體裝置的順序製程的各個階段。
第23A圖及第23B圖顯示根據本揭露的實施例的製造半導體裝置的順序製程的各個階段。
第24A圖及第24B圖顯示根據本揭露的實施例的製造半導體裝置的順序製程的各個階段。
第25A圖及第25B圖顯示根據本揭露的實施例的製造半導體裝置的順序製程的各個階段。
第26A圖及第26B圖顯示根據本揭露的實施例的製造半導體裝置的順序製程的各個階段。
第27A圖及第27B圖顯示根據本揭露的實施例的製造半導體裝置的順序製程的各個階段。
第28A圖及第28B圖顯示根據本揭露的實施例的製造半導體裝置的順序製程的各個階段。
第29A圖及第29B圖顯示根據本揭露的實施例的製造半導體裝置的順序製程的各個階段。
以下揭示內容提供用於實施本揭露的不同特徵的許多不同實施例、或實例。下文描述組件及組態的特定實例以簡化本揭露。當然，這些僅為實例且非意欲為限制性的。舉例而言，元件的尺寸不限於所揭示之範圍或值，而 係取決於製程條件及/或裝置的所需性質。此外，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成為插入第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。為了簡單及清晰，可以不同的比例任意繪製各種特徵。
此外，為了便於描述，在本文中可使用空間相對術語，諸如「在......下方」、「在......之下」、「下部」、「在......之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一(多個)元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。器件可另外定向(旋轉90度或處於其他定向)，且本文中所使用之空間相對描述符可類似地加以相應解釋。此外，術語「由......製成」可意謂「包含」或「由......組成」。
第1A圖至第5A圖及第8圖至第18圖顯示根據本揭露的一個實施例的半導體裝置的例示性順序製造製程。第1B圖至第5A圖及第8圖至第18圖係對應於第1A圖的線X1-X1的橫截面圖。應理解，可在由第1A圖至第5A圖及第8圖至第18圖所示的製程之前、期間、及之後提供額外操作，且針對方法的額外實施例，可替換或消除以下描述的操作中之一些。操作/製程的次序可互換。
第1A圖顯示在基板上方形成虛設閘極結構之後的半導體裝置的結構之俯視圖(平面圖)。在第1A圖及第 1B圖中，虛設閘極結構40、41及42形成於通道層，舉例而言，鰭片結構20的一部分上方。虛設閘極結構40、41中之各者對應於具有閘極長度Lg1的短通道FET，而虛設閘極結構42對應於具有閘極長度Lg2的長通道FET，其中Lg1<Lg2。在一些實施例中，Lg1小於約30nm。短通道FET設置於區域A中，而長通道FET形成於區域B中。儘管第1A圖及第1B圖中虛設閘極結構40、41及42相鄰於彼此配置，但配置不限於此。在一些實施例中，虛設閘極結構40、41及42以一定距離分開地形成。
鰭片結構20形成於基板10上方，並自隔離絕緣層30延伸。出於解釋目的，虛設閘極結構40、41及42形成於相同的鰭片結構20上方，但在一些實施例中，虛設閘極結構40、41及42分別形成於不同的鰭片結構上方。類似地，儘管第1A圖中圖示兩個鰭片結構20，但每一閘極結構的鰭片結構數目不限於兩個，且可係一個、或三個或三個以上。
基板10為例如具有約1×1015cm-3至約1×1018cm-3範圍內雜質濃度的p型矽基板。在其他實施例中，基板為具有約1×1015cm-3至約1×1018cm-3範圍內雜質濃度的n型矽基板。或者，基板可包含另一基本半導體，諸如鍺；化合物半導體，包括諸如SiC及SiGe的IV-IV族化合物半導體，諸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP的III-V族化合物半導體；或 其組合。在一個實施例中，基板係SOI(絕緣體上矽)基板的矽層。
鰭片結構20可藉由溝槽式蝕刻基板來形成。在形成鰭片結構20之後，在鰭片結構20上方形成隔離絕緣層30。隔離絕緣層30包括藉由LPCVD(低壓化學氣相沉積)、電漿CVD或可流動CVD形成的絕緣材料的一或多層，諸如氧化矽、氧氮化矽、或氮化矽。隔離絕緣層可由旋裝玻璃(SOG)、SiO、SiON、SiOCN及/或氟矽玻璃(FSG)的一或多層形成。
在鰭片結構20上方形成隔離絕緣層30之後，執行平坦化操作以移除隔離絕緣層30的部分。平坦化操作可包括化學機械研磨(chemical mechanical polishing，CMP)及/或回蝕製程。接著，隔離絕緣層30經進一步移除(凹陷)，以便曝光鰭片結構20的上部區域。
接著，在經曝光鰭片結構20上方形成虛設閘極結構40、41及42。虛設閘極結構包括由多晶矽製成的虛設閘電極層44及虛設閘極介電層43。虛設閘電極層44具有寬度Wg。包括絕緣材料的一或多層的側壁間隔物48形成於虛設閘電極層的側壁上。側壁間隔物48包括絕緣材料的一或多層，諸如基於氮化矽的材料，包括SiN、SiON、SiCN及SiOCN。在一些實施例中，側壁間隔物底部處的側壁間隔物48的膜厚度在約3nm至約15nm的範圍內，而在其他實施例中在約4nm至約8nm的範圍內。
在一些實施例中，虛設閘極結構進一步包括遮罩絕 緣層，其用於將多晶矽層圖案化至虛設閘電極層中。在一些實施例中，遮罩絕緣層的厚度在約10nm至約30nm的範圍內，而在其他實施例中，遮罩絕緣層的厚度在約15nm至約20nm的範圍內。
如第2圖中所示，在形成虛設閘極結構40、41及42之後，形成源極/汲極區60。在本揭露中，源極與汲極可互換使用，且術語源極/汲極係指源極及汲極中之任意一者。在一些實施例中，未由虛設閘極結構覆蓋的鰭片結構20凹陷於隔離絕緣層30的上表面之下。接著，藉由使用磊晶生長方法在凹陷鰭片結構上方形成源極/汲極區60。源極/汲極區60可包括應變材料以施加應力至通道區。額外源極/汲極區60可形成於虛設閘極結構40的左側及/或虛設閘極結構42的右側。
接著，如第3A圖中所示，在虛設閘極結構40、41及42以及源極/汲極區60上方形成第一蝕刻終止層(etching stop layer，ESL)70。第一ESL 70包括絕緣材料的一或多層，諸如包括SiN的基於氮化矽的材料。在其他實施例中，第一ESL 70包括絕緣材料的一或多層，包括SiCN或SiOCN。在一些實施例中，第一ESL 70的厚度在約3nm至約10nm的範圍內。接著在第一ESL 70上形成襯裡78。襯裡78包括材料的一或多層，材料包括矽(Si)，諸如多晶矽或非晶矽。在一些其他實施例中，襯裡78包括材料的一或多層，材料包括SiO2或SiOCN。在一些實施例中，襯裡78的厚度在約1nm(10Å)至約 5nm(50Å)的範圍內。
如第3A圖中所示，第一層間介電(interlayer dielectric，ILD)層75形成於襯裡78上方。第一層間介電(interlayer dielectric，ILD)層75包括絕緣材料的一或多層，諸如基於氧化矽的材料，諸如二氧化矽(SiO2)或SiON。
接著執行退火製程。在一些實施例中，退火製程包括蒸汽退火製程，其中第一層間介電(interlayer dielectric，ILD)層75曝光於過熱蒸汽94中。在一些實施例中，提供的過熱蒸汽94具有約450℃至約550°C的溫度及約40barG(表壓)至約110barG的壓力。然而，亦可使用其他類型之熱製程。
退火製程導致襯裡78的體積增大(例如，襯裡78膨脹)，通常由第3A圖中的箭頭A指示。在一些實施例中，退火製程包括濕式退火製程，其中第一層間介電(interlayer dielectric，ILD)層75在約200℃至約700℃的溫度下曝光於蒸汽約30分鐘至約120分鐘。膨脹降低相鄰虛設閘極結構40、41及42(或閘極空間81、82、83(見第5A圖，下文討論)的寬度)之間的閘極臨界尺寸(critical dimension，CD)。藉由控制襯裡78膨脹的量，可獲得所需的閘極CD。
退火(或其他熱)製程可導致第一ILD層75的尺寸改變。舉例而言，如第3B圖中的箭頭B所示，第一ILD層75可減小體積(例如，收縮)，從而與襯裡78分離。結 果，可在第一ILD層75與襯裡78之間形成間隙(或空隙)77。第一ILD層75的收縮及所得間隙77導致閘極CD改變，這可對半導體裝置的性能(例如，電性質)產生不利影響。然而，退火製程藉由第一ILD層75中所含的氧將Si襯裡78轉化成氧化物，這導致襯裡78的體積增大。襯裡78在膨脹時佔據間隙77，從而減小間隙77的體積。因此，間隙77減小，且最小化閘極CD中的任何改變。
接著，如第4圖中所示，執行平坦化操作以移除虛設閘電極層44、側壁間隔物48、ESL 70、第一ILD層75、及襯裡78的上部部分。平坦化操作可包括化學機械研磨(chemical mechanical polishing，CMP)及/或回蝕製程。
在虛設閘電極層44、側壁間隔物48、ESL 70、第一ILD層75、及襯裡78上進行平坦化操作之後，移除各個包括由多晶矽製成的虛設閘電極層44及虛設閘極介電層43的虛設閘極結構40、41及42，以形成閘極空間81、82及83，如第5A圖中所示。閘極空間81、82、83在相應虛設閘極結構40、41、42的頂部處或其附近具有寬度Ws，且寬度Ws小於相應虛設閘電極層44的寬度Wg。如第5A圖中所示，閘極側壁間隔物48、ESL 70、及襯裡78保留在各個閘極空間81、82、及83中。換言之，閘極側壁間隔物48、ESL 70、及襯裡78內襯於閘極空間81、82、及83中之各者中。
移除包括多晶矽的虛設閘電極層44可減輕因襯裡 78體積增大而產生的應力。隨著應力的降低，襯裡78填充間隙或空隙，從而減小間隙或空隙的體積。隨著間隙的減小，半導體裝置的性能得到改善。由於擴展，閘極CD(閘極空間的寬度)亦會減小。可基於襯裡78的材料及/或厚度來控制(或調諧)膨脹量(體積改變)，從而控制閘極CD。
在一些實施例中，經由退火(例如，氧化)膨脹的襯裡78將ESL 70及側壁間隔物48朝向閘極空間推動，從而減小閘極CD。在一些實施例中，側壁間隔物48具有弧形形狀或弓形形狀。在一些實施例中，閘極空間，具體而言，閘極空間81及82，具有頂部寬度大於底部寬度的漏斗形狀。第5B圖及第5C圖圖示第5A圖中圍繞部分中側壁間隔物48及閘極空間82的不同形狀。第5B圖圖示根據本揭露的實施例的具有弧形形狀或弓形形狀的側壁間隔物48。第5C圖圖示根據本揭露的實施例的具有漏斗形狀(或V形)的閘極空間82。V形輪廓提供改善的間隙填充，因為側壁間隔物48相對地固定於底部處，而頂部相對容易移動。在一些實施例中，側壁間隔物48與鰭片結構20及/或隔離絕緣層30的接觸點不移動。應注意，為了便於說明，第5A圖及第5C圖中側壁間隔物48及閘極空間82的形狀已放大。
參考第3A圖中的定向，若襯裡78的水平厚度係y單位，且襯裡78由Si組成，則襯裡78膨脹約1.267y單位，總厚度為約2.267y單位。第6圖以圖解方式圖示這一關係。若襯裡78的厚度係y單位，且退火之後的總厚 度為約2.267y單位，則由於退火的y改變(△y)係由△y=1.267y給定。作為實例，假設第一ILD 75的CD為17mm，且退火之後的體積改變為約12%，則獲得的閘極CD膨脹為17x0.12=2.04mm。接著閘極CD改變(△閘極CD)計算為△閘極CD=2.04-1.267y×2=2.04-2.534y。據瞭解，當襯裡78的水平厚度係y為零時，換言之，在沒有襯裡78的情況下，△閘極CD=2.04。因此△閘極CD=2.04指示退火製程之後閘極CD的增大。為了說明，實施例討論襯裡78的水平膨脹。然而，應注意，虛設閘極結構40、41及42的頂部上的襯裡78的部分可垂直擴展，且該討論同樣適用於襯裡78的此類擴展。
當襯裡78包括SiO2時，與襯裡78包括Si時相比，退火導致襯裡78中相對較小的體積增大(膨脹)。在退火製程期間，襯裡78以相對較慢的速率膨脹(與包括Si的襯裡78相比)，並填充任何間隙77，使得閘極CD改變(△閘極CD)接近零。因此，取決於襯裡78中的材料，襯裡78的膨脹率可基於半導體裝置的不同閘極CD及結構而變化。
第7圖係圖示根據實施例的針對襯裡78的不同厚度的閘極CD改變之圖形。在第7圖中，跡線702描繪由Si組成的襯裡78的不同厚度的閘極CD變化。在第7圖中，跡線704描繪由SiO2組成的襯裡78的不同厚度的閘極CD變化。如圖所示，跡線702的斜率比跡線704高 得多，指示當使用包括Si的襯裡78時，閘極CD變化大於當使用包括SiO2的襯裡78時的閘極CD變化。換言之，包括Si的襯裡78的體積改變大於包括SiO2的襯裡78的體積改變。因此，藉由選擇適當的襯裡材料及厚度，可調變(調整)閘極輪廓以獲得所需的閘極CD。應注意，在所有閘極空間中，閘極CD改變(△閘極CD)可係不同的。舉例而言，區域A的(△閘極CD)與區域B的(△閘極CD)可不同。為了便於解釋，假設襯裡78始終均勻地膨脹。
接著，如第8圖中所示，形成閘極介電層85，閘極介電層85內襯閘極空間81、82、及83地形成，並與閘極空間81、82、及83中的閘極間隔物48接觸，且在第一ILD 75、襯裡78、ESL 70、及閘極間隔物48上方。閘極介電層85包括介電材料的一或多層，諸如高k金屬氧化物。用於高k介電質的金屬氧化物的實例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、及/或其混合物的氧化物。在一些實施例中，在形成閘極介電層85之前，在鰭片結構(通道區)上方形成由例如氧化矽製成的介面層。藉由使用CVD、PVD、ALD、或其他適合的膜形成方法來形成適合的介電材料的毯覆層。
此外，如圖所示，在閘極空間81、82及83中形成用於p通道FET的功函數調整(work function adjustment，WFA)層90。在閘極空間81、82及83以及第一ILD層75、襯裡78、ESL 70、及閘極間隔物 48上方形成適合導電材料的毯覆層。WFA層90包括導電材料的一或多層。p通道FET的WFA層90的實例包括Ti、TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC及Co。在一個實施例中，TiN用於p通道FET。用於n通道FET的WFA層90的實例包括TiN、TaN、TaAlC、TiC、TiAl、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC。在一個實施例中，TaAlC、TiAl或Al用於n通道FET。在一些實施例中，WFA層90的厚度在約3nm至約10nm的範圍內。WFA層90可藉由化學氣相沉積(chemical vapor deposition，CVD)、包括濺射的物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)或其他適合的方法形成。如第8圖中所示，WFA層90在閘極空間81、82及83中共形地形成。
接著，如第9圖中所示，在第8圖的結構上方形成第一金屬材料100。第一金屬材料包括金屬材料的一或多層，金屬材料諸如Al、Co、Cu、W、Ti、Ta、TiN、TiAl、TiAlC、TiAlN、TaN、NiSi、CoSi、其他導電材料。在一個實施例中，使用W、Co或Al。第一金屬材料藉由CVD、PVD、ALD、電鍍或其他適合的方法形成。第一金屬材料100由與WFA層90不同的材料製成。
接著，如第10圖中所示，執行平坦化操作以移除經沉積第一金屬材料100的上部部分。在平坦化操作之後，在閘極空間中之各者中形成用於短通道FET的金屬閘極的 第一導電層100A及用於長通道FET的金屬閘極的第一導電層100B。區域A中的短通道FET亦包括閘極介電層85A及WFA層90A，而區域B中的長通道FET亦包括閘極介電層85B及WFA層90B。平坦化操作可包括化學機械研磨(chemical mechanical polishing，CMP)及/或回蝕製程。
隨後，在第10圖的結構上方形成保護層110，並形成遮罩圖案115以覆蓋長通道FET的區域B，如第11圖中所示。保護層110包括絕緣材料的一或多層，諸如SiN。在一些實施例中，遮罩圖案115係光阻劑圖案。
藉由使用遮罩圖案115作為蝕刻遮罩，保護層110係用於在區域A之上打開一區域的圖案。接著，藉由使用經圖案化保護層110作為蝕刻遮罩，使第一導電層100A的上部部分、閘極介電層85A、WFA層90A、側壁間隔物48、第一ESL 70、及第一ILD層75凹陷，如第12A圖中所示。在一些實施例中，遮罩圖案115保留在保護層110上。在其他實施例中，第一導電層100A、閘極介電層85A、WFA層90A、側壁間隔物48、第一ESL 70及第一ILD層75的上部部分未實質性凹陷，如第12B圖中所示。
在區域A的凹槽蝕刻之後，使第一導電層100A及WFA層90A凹陷(回蝕)以形成閘極凹槽87及89，如第13圖中所示。由於用於第一導電層100A與WFA層90A的材料不同，故第一導電層100A與WFA層90A的 蝕刻量(深度)不同。舉例而言，當第一導電層100A由W製成且WFA層90A由TiN或含鋁材料(TiAl、TaAlC或Al)製成時，WFA層90A經蝕刻的次數多於第一導電層100A。結果，第一導電層100A自WFA層90A突出，如第13圖中所示。在一些實施例中，突出量H1在約10nm至約50nm的範圍內。閘極介電層85A亦藉由額外蝕刻操作來蝕刻(凹陷)。在其他實施例中，閘極介電層85A未經蝕刻(凹陷)。
接著，如第14圖中所示，在第13圖的結構上方共形地形成第二金屬材料層120的毯覆層。隨後，在第二金屬材料層120上方形成第三金屬材料層130，如第15圖中所示。第三金屬材料層130包括Al、Co、Cu、W、Ti、Ta、TiN、TiAl、TiAlC、TiAlN、TaN、NiSi、CoSi、其他導電材料中之一或多者。在一個實施例中，使用W、Co或Al。在這一實施例中，第三金屬材料層130由與第一導電層100相同的材料製成。第二金屬材料層120用作第三金屬材料層130的黏結層，且包括TiN、Ti或TaN的一或多層。第二及第三金屬材料藉由CVD、PVD、ALD、電鍍或其他適合的方法形成。
隨後，在第三金屬材料層130上執行回蝕操作。藉由回蝕操作，在閘極凹槽87、89中形成第三導電層130A，且移除在區域B上方形成的第三金屬材料層，如第16圖中所示。在回蝕操作中，亦移除第二金屬材料層120，從而形成第二導電層120A。
如第17圖中所示，移除遮罩層110，接著再次執行回蝕操作以使第一區域A中的第三導電層130A凹陷，從而形成第一閘極凹槽91、92及第二區域B中的第一導電層100B，從而形成第二閘極凹槽93。在回蝕操作中，第二區域B中的閘極介電層85B及WFA層90B亦凹陷。在一些實施例中，閘極介電層85B未經蝕刻(凹陷)。
如第17圖中所示，由於第一導電層100B與WFA層90B的材料不同，且第一導電層100B與WFA層90B的蝕刻量(深度)不同，故第一導電層100B自WFA層90B的突出量為H4。在一些實施例中，H4小於約±50nm。
在一些實施例中，自基板量測的凹陷第三導電層130A的高度與凹陷第一導電層100B的高度相差量H2。在一些實施例中，H2小於約±60nm。在一些實施例中，凹陷第一導電層100B的高度大於凹陷第三導電層130A的高度，且在其他實施例中，凹陷第一導電層100B的高度小於凹陷第三導電層130A的高度。
類似地，區域A中自基板量測的WFA層90A的高度與區域B中WFA層90B的高度相差量H3。在一些實施例中，H3小於約±60nm。在一些實施例中，WFA層90A的高度大於WFA層90B的高度，而在其他實施例中，WFA層90A的高度小於WFA層90B的高度。
此外，如第18圖中所示，閘極凹槽91、92及93由第二絕緣層140填充。形成第二絕緣材料的毯覆層，並執行諸如CMP製程的平坦化操作。第二絕緣層140包 括絕緣材料的一或多層，諸如基於氮化矽的材料，包括SiN、SiCN及SiOCN。
如第18圖中所示，短通道FET 101、102包括第一閘極介電層85A及第一閘電極。第一閘電極包括與第一閘極介電層85A接觸的WFA層90A(下伏導電層)及第一導電層100A(主體導電層)。第一閘電極進一步包括第三導電層130A(上部導電層)及設置於第一導電層100A與第三導電層130A之間的第二導電層120A(中間導電層)。第一導電層100A自WFA層90A突出。絕緣層140與第三導電層130A接觸地提供。
長通道FET 103包括第二閘極介電層85B及第二閘電極。第二閘電極包括與第二閘極介電層85B接觸的WFA層90B及第一導電層100B。絕緣層140與WFA層90B的上表面及第一導電層100B接觸地提供。
在參考第1A圖至第5A圖及第8圖至第18圖討論的實施例中，襯裡78的厚度大體上係均勻的。在其他實施例中，襯裡78的厚度不均勻，且襯裡78具有梯度輪廓。第19圖圖示由氧化矽構成的襯裡78，其底部部分附近的厚度相對厚於其側面及/或頂部部分。在一些實施例中，襯裡78的厚度在約1nm至約5nm之間變化。使用電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)製程沉積襯裡78，其中電漿功率自約15W調變至約1000W。這會沉積V形襯裡78，其底部處比頂部處相對更厚。因此，ILD 75在沉積時亦 具有V形(或錐形)輪廓。
如參考第3A圖及第3B圖所述，後續退火製程在經沉積ILD 75中產生自虛設閘極結構40、41及42頂部至底部的收縮梯度。否則，退火導致ILD 75的頂部部分處或其附近的收縮(體積減小)相對大於ILD 75的底部部分處或其附近。
如第20圖中所示，接著在第19圖中所示的結構上執行平坦化操作，如參考第4圖所述。平坦化操作可包括化學機械研磨(chemical mechanical polishing，CMP)及/或回蝕製程。
在平坦化操作之後，移除各個包括由多晶矽製成的虛設閘電極層44及虛設閘極介電層43的虛設閘極結構40、41及42，以形成閘極空間81、82及83，如第21圖中所示(類似於第5A圖中的操作)。移除虛設閘電極層44可釋放應力，並如圖所示，產生具有漏斗(或V形)輪廓的閘極空間81、82及83，與底部部分處或其附近相比，頂部部分處或其附近的閘極CD更高。這一V形輪廓更有效地填充由ILD收縮形成的間隙及空隙。
可理解，第18圖及第21圖中所示的裝置經歷進一步的CMOS製程以形成各種特徵，諸如觸點/通孔、互連導電層、介電層、鈍化層等。在上述實施例中，描述用於FinFET的製造操作。然而，上述製造製程可應用於其他類型之FET，諸如平面型FET、奈米片、具有由閘電極圍繞的通道區的所有側表面的閘極全環繞GAA FET、及 類似者。
第22A圖至第29B圖顯示根據本揭露的實施例的使用奈米線或奈米片製造GAA FET裝置的金屬閘極結構的各個階段。應理解，針對方法的額外實施例，可在第22A圖至第29B圖中所示的製程之前、期間、及之後提供額外操作，並可替換或消除以下描述的操作中之一些。操作/製程的次序可互換。
如第22A圖中所示，形成一或多個鰭片結構220A，包括交替形成於設置於基板210上的底部鰭片結構211上方的第一半導體層2120與第二半導體層2125。第一半導體層2120及第二半導體層2125由具有不同晶格常數的材料製成，並可包括Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb或InP的一或多層。在一些實施例中，第一半導體層2120及第二半導體層2125由Si、Si化合物、SiGe、Ge或Ge化合物製成。在一些實施例中，第一半導體層2120為Si1-xGex，其中x等於或大於約0.1且等於或小於約0.6，而第二半導體層2125為Si或Si1-yGey，其中y小於x且等於或小於約0.2。在本揭露中，「M」化合物或「基於M的化合物」意謂化合物的多數為M。
第一半導體層2120及第二半導體層2125在基板210上方磊晶地形成。第一半導體層2120的厚度可等於或大於第二半導體層2125的厚度，且在一些實施例中在約5nm至約60nm的範圍內，而在其他實施例中在約 10nm至約30nm的範圍內。在一些實施例中，第二半導體層2125的厚度在約5nm至約60nm的範圍內，而在其他實施例中，第二半導體層2125的厚度在約10nm至約30nm的範圍內。第一半導體層2120的厚度可與第二半導體層2125的厚度相同或不同。儘管第22A圖及第22B圖中圖示四個第一半導體層2120及四個第二半導體層2125，但數目不限於四個，且可係1、2、3個或4個以上，並小於20。在一些實施例中，第一半導體層2120的數目比第二半導體層2125的數目大1(即，頂層係第一半導體層)。
堆疊半導體層形成之後，藉由使用一或多個微影術及蝕刻操作形成鰭片結構220A，如第22A圖及第22B圖中所示。鰭片結構可藉由任何適合的方法來圖案化。舉例而言，鰭片結構可使用一或多個光學微影術製程來圖案化，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程將光學微影術與自對準製程組合在一起，允許建立具有例如比使用單一直接光學微影術製程可獲得的節距更小節距的圖案。舉例而言，在一個實施例中，在基板上方形成犧牲層，並使用光學微影術製程進行圖案化。使用自對準製程沿著經圖案化犧牲層形成間隔物。接著移除犧牲層，接著可使用剩餘的間隔物來對鰭片結構進行圖案化。
如第22A圖及第22B圖中所示，鰭片結構220A在X方向上延伸，並在Y方向上配置。鰭片結構220A的 數目不限於兩個，並可係小至一個、及三個或三個以上。在一些實施例中，在鰭片結構220A的兩側上形成一或多個虛設鰭片結構，以提高圖案化操作中的圖案保真度。鰭片結構220A具有由堆疊的半導體層構成的上部部分。在一些實施例中，鰭片結構220A的上部部分沿Y方向的寬度在約10nm至約40nm的範圍內，而在其他實施例中，寬度在約20nm至約30nm的範圍內。
在形成鰭片結構220A之後，在基板上方形成包括絕緣材料的一或多層的絕緣材料層，使得鰭片結構完全嵌入絕緣層中。用於絕緣層的絕緣材料可包括氧化矽、氮化矽、氧氮化矽(SiON)、SiOCN、SiCN、氟矽玻璃(FSG)、或由LPCVD(低壓化學氣相沉積)、電漿增強CVD(plasma-enhanced chemical vapor deposition，PECVD)或可流動CVD形成的低k介電材料。退火操作可在絕緣層形成之後執行。接著，執行諸如化學機械研磨(chemical mechanical polishing，CMP)方法及/或回蝕方法的平坦化操作，使得最上第二半導體層2125的上表面自絕緣材料層曝光。在一些實施例中，在形成絕緣材料層之前，在鰭片結構上方形成一或多個鰭片襯裡層。在一些實施例中，鰭片襯裡包括形成於基板210及鰭片結構的底部部分211的側壁上方的第一鰭片襯裡層，及在第一鰭片襯裡層上形成的第二鰭片襯裡層。鰭片襯裡層由氮化矽或基於氮化矽的材料(例如，SiON、SiCN或SiOCN)製成。可經由諸如物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(chemical vapor deposition，CVD)、或原子層沉積(atomic layer deposition，ALD)的一或多個製程沉積鰭片襯裡層，儘管可利用任何可接受的製程。
接著，如第22B圖中所示，使絕緣材料層凹陷以形成隔離絕緣層230，從而曝光鰭片結構220A的上部部分。用這一操作，鰭片結構220A藉由隔離絕緣層230彼此分離開，隔離絕緣層亦稱為淺溝槽隔離(shallow trench isolation，STI)。隔離絕緣層230可由適合的介電材料製成，諸如氧化矽、氮化矽、氧氮化矽、氟矽玻璃(FSG)；低k介電質，諸如碳摻雜氧化物；極低k介電質，諸如多孔碳摻雜二氧化矽；聚合物，諸如聚醯亞胺；這些的組合；或類似物。在一些實施例中，隔離絕緣層230經由諸如CVD、可流動CVD(flowable CVD，FCVD)、或旋裝玻璃製程的製程形成，儘管可利用任何可接受的製程。
在形成隔離絕緣層230之後，形成犧牲(虛設)閘極結構240，如第23A圖及第23B圖中所示。第23A圖及第23B圖圖示在經曝光鰭片結構上方形成犧牲閘極結構240之後的結構。犧牲閘極結構240形成於待成為通道區的鰭片結構的一部分上方。犧牲閘極結構240界定GAA FET的通道區。犧牲閘極結構240包括犧牲閘極介電層242及犧牲閘電極層244。犧牲閘極介電層242包括絕緣材料的一或多層，諸如基於氧化矽的材料。在一個實施例 中，使用藉由CVD形成的氧化矽。在一些實施例中，犧牲閘極介電層242的厚度在約1nm至約5nm的範圍內。
犧牲閘極結構240藉由首先將犧牲閘極介電層242毯覆沉積於鰭片結構上方來形成。接著將犧牲閘電極層毯覆沉積於犧牲閘極介電層上及鰭片結構上方，使得鰭片結構完全嵌入犧牲閘電極層中。犧牲閘電極層包括矽，諸如多晶矽或非晶矽。在一些實施例中，犧牲閘電極層的厚度在約100nm至約200nm的範圍內。在一些實施例中，犧牲閘電極層經受平坦化操作。使用CVD(包括LPCVD及PECVD)、PVD、ALD、或其他適合的製程來沉積犧牲閘極介電層及犧牲閘電極層。隨後，在犧牲閘電極層上方形成遮罩層。遮罩層包括襯墊氮化矽層247及氧化矽遮罩層248。
接下來，在遮罩層上執行圖案化操作，並將犧牲閘電極層圖案化至犧牲閘極結構240中，如第23A圖及第23B圖中所示。犧牲閘極結構包括犧牲閘極介電層242、犧牲閘電極層244(例如，多晶矽)、襯墊氮化矽層247及氧化矽遮罩層248。藉由圖案化犧牲閘極結構，第一半導體層與第二半導體層之堆疊層部分地曝光於犧牲閘極結構的相對側上，從而界定源極/汲極區，如第23A圖及第23B圖中所示。在本揭露中，源極與汲極可互換使用，且其結構基本相同。在第23A圖及第23B圖中，一個犧牲閘極結構形成於兩個鰭片結構上方，但犧牲閘極結構的數目不限於一個。在一些實施例中，在X方向上配置兩個或兩個 以上犧牲閘極結構。在某些實施例中，在犧牲閘極結構的兩側上形成一或多個虛設犧牲閘極結構以提高圖案保真度。
此外，在犧牲閘極結構240上方形成用於側壁間隔物的第一覆蓋層246L，如第23A圖及第23B圖中所示。第一覆蓋層246L以共形方式沉積，使得其形成為在垂直表面上，諸如分別在側壁、水平表面、及犧牲閘極結構的頂部具有基本相等的厚度。在一些實施例中，第一覆蓋層246L具有約5nm至約20nm範圍內的厚度。第一覆蓋層246L包括氮化矽、SiON、SiCN、SiCO、SiOCN或任何其他適合的介電材料中之一或多者。覆蓋層246L可藉由ALD或CVD、或任何其他適合的方法形成。接著，對第一覆蓋層246L進行各向異性蝕刻，以移除設置於源極/汲極區上的第一覆蓋層246L，同時在犧牲閘極結構240的側面上留下第一覆蓋層作為側壁間隔物246(見第24A圖)。
接著，藉由使用一或多個微影術及蝕刻操作，在源極/汲極區處蝕刻下第一半導體層2120與第二半導體層2125之堆疊結構，從而形成源極/汲極空間221，如第24A圖中所示。在一些實施例中，基板210(或鰭片結構的底部部分211)亦經部分蝕刻。在一些實施例中，分開製造n型FET及p型FET，且在這一情況下，處理一個類型之FET的區域，而用於另一類型之FET的區域由保護層(諸如氮化矽)覆蓋。在一些實施例中，如第24A圖中所示，凹陷 鰭片結構具有U形。在其他實施例中，凹陷鰭片結構具有顯示矽晶體的(111)小平面的V形。在其他實施例中，凹槽具有反向梯形或矩形。在一些實施例中，凹槽藉由乾式蝕刻製程形成，乾式蝕刻製程可係各向異性的。各向異性蝕刻製程可使用包括BF2、Cl2、CH3F、CH4、HBr、O2、Ar、其他蝕刻劑氣體的製程氣體混合物來執行。在一些實施例中，電漿係在連接至處理室的分離電漿產生室中產生的遠端電漿。
此外，如第24B圖中所示，第一半導體層2120在源極/汲極空間221內在X方向上側向蝕刻，從而形成空腔222。當第一半導體層2120為SiGe且第二半導體層2125為Si時，可藉由使用濕式蝕刻劑(諸如但不限於H2O2、CH3COOH及HF的混合溶液)選擇性地蝕刻第一半導體層2120，接著進行H2O清洗。在一些實施例中，藉由混合溶液的蝕刻及藉由H2O的清洗重複10至20次。在一些實施例中，藉由混合溶液的蝕刻時間在約1分鐘至約2分鐘的範圍內。在一些實施例中，混合溶液在約60℃至約90℃範圍內的溫度下使用。在一些實施例中，使用其他蝕刻劑。
接下來，如第25A圖中所示，在源極/汲極空間221中第一半導體層2120的經蝕刻側向末端及第二半導體層2125的端面上以及在犧牲閘極結構240上方共形地形成第一絕緣層2130。第一絕緣層2130包括氮化矽及氧化矽、SiON、SiOC、SiCN及SiOCN中之一者，或任 何其他適合的介電材料。第一絕緣層2130由不同於側壁間隔物(第一覆蓋層)246的材料製成。在一些實施例中，第一絕緣層230具有約1.0nm至約10.0nm的範圍內的厚度。在其他實施例中，第一絕緣層2130具有約2.0nm至約5.0nm範圍內的厚度。第一絕緣層2130可藉由ALD或任何其他適合的方法形成。藉由共形地形成第一絕緣層2130，空腔222用第一絕緣層2130完全填充。
在形成第一絕緣層2130之後，執行蝕刻操作以部分移除第一絕緣層2130，從而形成內部間隔物2135，如第25B圖中所示。在一些實施例中，內部間隔物2135的端面比第二半導體層2125的端面凹陷得更多。在其他實施例中，凹陷量在約0.2nm至約3nm的範圍內，且在約0.5nm至約2nm的範圍內。在其他實施例中，凹陷量小於0.5nm並可等於零(即，內部間隔物2135的端面與第二半導體層2125的端面彼此平齊)。
隨後，如第26A圖中所示，在源極/汲極空間221的底部處的凹陷鰭片結構211上形成一或多個源極/汲極磊晶層260。在一些實施例中，源極/汲極磊晶層260包括非摻雜Si或非摻雜SiGe、摻雜Si、摻雜SiGe或摻雜Ge。在一些實施例中，摻雜劑為C、P、As、B、及/或In。
接著，如第26B圖中所示，形成蝕刻終止層252。蝕刻終止層252包括氮化矽及氧化矽、SiON、SiOC、SiCN及SiOCN中之一者，或任何其他適合的介電材料。 蝕刻終止層252由不同於側壁間隔物(第一覆蓋層)246的材料製成。蝕刻終止層252可藉由ALD或任何其他適合的方法形成。接著在蝕刻終止層252上形成襯裡278。襯裡278包括材料的一或多個層，材料包括矽(Si)，諸如多晶矽或非晶矽。在一些其他實施例中，襯裡278包括材料的一或多個層，材料包括SiO2或SiOCN。在一些實施例中，襯裡278的厚度在約1nm(10Å)至約5nm(50Å)的範圍內。襯裡278類似於以上討論的襯裡78，為了簡潔起見，省略對襯裡278的詳細說明。
接下來，在襯裡278上方形成第一層間介電(interlayer dielectric，ILD)層250。第一層間介電(interlayer dielectric，ILD)層250包括絕緣材料的一或多層，諸如基於氧化矽的材料，諸如二氧化矽(SiO2)或SiON。
接著執行退火製程。在一些實施例中，退火製程包括蒸汽退火製程，其中第一層間介電(interlayer dielectric，ILD)層250曝光於過熱蒸汽中。在一些實施例中，提供的過熱蒸汽具有約450℃至約550℃的溫度及約40barG(表壓)至約110barG的壓力。然而，亦可使用其他類型的熱製程。
退火製程導致襯裡278的體積增大(例如，襯裡278膨脹)，通常由第26B圖中的箭頭A表示。在一些實施例中，退火製程包括濕式退火製程，其中第一層間介電(interlayer dielectric，ILD)層250在約200℃至 約700℃的溫度下曝光於蒸汽約30分鐘至約120分鐘。膨脹降低相鄰虛設閘極結構240、41及42之間的閘極臨界尺寸(critical dimension，CD)。藉由控制襯裡278膨脹的量，可獲得所需的閘極CD。
退火(或其他熱)製程可導致第一ILD層250的尺寸改變。舉例而言，如第26B圖中的箭頭B所示，第一ILD層250可減小體積(例如，收縮)，從而與襯裡278分離。結果，可在第一ILD層250與襯裡278之間形成間隙(或空隙)277。第一ILD層250的收縮及所得間隙277導致閘極CD的改變，這可對半導體裝置的性能(例如，電性質)產生不利影響。然而，如上所述，退火製程藉由第一ILD層250中含有的氧將Si襯裡278轉化成氧化物，這導致襯裡278的體積增大。襯裡278在膨脹時佔據間隙277，從而減小間隙277的體積。因此，間隙277減小，且最小化閘極CD中的任何改變。
在形成ILD層250之後，執行諸如CMP的平坦化操作，以便曝光犧牲閘電極層244的頂部部分，如第27A圖中所示。接著，移除犧牲閘電極層244及犧牲閘極介電層242。ILD層250在移除犧牲閘極結構期間保護源極/汲極磊晶層260。犧牲閘極結構可使用電漿乾式蝕刻及/或濕式蝕刻來移除。當犧牲閘電極層244為多晶矽且ILD層250為氧化矽時，可使用諸如TMAH溶液的濕式蝕刻劑來選擇性地移除犧牲閘電極層244。隨後使用電漿乾式蝕刻及/或濕式蝕刻來移除犧牲閘極介電層242。
在移除犧牲閘極結構之後，移除第一半導體層2120，從而形成第二半導體層2125的導線或片(通道區)，如第27B圖中所示。如上所述，可使用可針對第二半導體層2125選擇性蝕刻第一半導體層2120的蝕刻劑來移除或蝕刻第一半導體層2120。由於形成第一絕緣層(內部間隔物)2135，故第一半導體層2120的蝕刻在第一絕緣層2135處終止。換言之，第一絕緣層2135用作蝕刻第一半導體層2120的蝕刻終止層。
在形成第二半導體層2125的半導體導線或片(通道區)之後，在通道區中之各者周圍形成閘極介電層282，如第28A圖中所示。在一些實施例中，閘極介電層282包括介電材料的一或多層，諸如氧化矽、氮化矽、或高k介電材料、其他適合的介電材料、及/或其組合。高k介電材料的實例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他適合的高k介電材料、及/或其組合。在一些實施例中，閘極介電層282包括形成於通道層與介電材料之間的介面層(未顯示)。閘極介電層282可藉由CVD、ALD或任何適合的方法形成。在一個實施例中，閘極介電層282使用高度共形沉積製程(諸如ALD)形成，以確保在各個通道層周圍形成具有均勻厚度的閘極介電層。在一個實施例中，閘極介電層282的厚度在約1nm至約6nm的範圍內。
在一些實施例中，在閘極介電層282上方形成一 或多個功函數調整層280W，如第28A圖中所示。功函數調整層280W由導電材料製成，諸如單層的TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC，或這些材料中之兩者或兩者以上的多層。在一些實施例中，TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC及Co中之一或多者用作p通道FET的功函數調整層。針對n通道FET，使用TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi及TaSi中之一或多者作為功函數調整層。功函數調整層可藉由ALD、PVD、CVD、電子束蒸發、或其他適合的製程形成。此外，針對可使用不同金屬層的n通道FET及p通道FET，可分開形成功函數調整層。
接著，如第28B圖中所示，在一或多個功函數調整層280W上方形成蓋金屬層287。蓋金屬層287包括W、Ta、Sn、Nb、Ru、Co或Mo。在一些實施例中，蓋金屬層287藉由使用金屬鹵化物(氯化物)氣體(例如，TaCl5、SnCl4、NbCl5或MoCl4)的ALD製程形成。在一些實施例中，蓋金屬層287包括無氟金屬，舉例而言，由WCl5形成的無氟W作為源氣體。在一些實施例中，在蓋金屬層287上方形成類似於第一、第二及第三導電層中之一者的第二蓋金屬層。
此外，如第29A圖中所示，在蓋金屬層287上方形成閘極蓋絕緣層290。在一些實施例中，閘極蓋絕緣層290包括氮化矽、SiON及/或SiOCN或任何其他適合的 材料。
隨後，藉由使用乾式蝕刻在ILD層250及蝕刻終止層252中形成接觸孔，從而曝光源極/汲極磊晶層260的上部部分。在一些實施例中，在源極/汲極磊晶層260上方形成矽化物層。矽化物層包括WSi、CoSi、NiSi、TiSi、MoSi及TaSi中之一或多者。接著，如第29B圖中所示，在接觸孔中形成導電接觸層272。導電接觸層272包括Co、Ni、W、Ti、Ta、Cu、Al、TiN及TaN中之一或多者。
據瞭解，GAA FET經歷進一步的CMOS製程以形成各種特徵，諸如觸點/通孔、互連金屬層、介電層、鈍化層等。
本文描述的各種實施例或實例提供與現存技術相比的若干優點。舉例而言，在本揭露中，襯裡填充由於ILD收縮而產生的間隙，並改善半導體裝置的電性能。
應理解，並非所有的優點都在本文中進行必要的討論，沒有所有實施例或實例均需要的特定優點，其他實施例或實例可提供不同的優點。
根據本揭露的一個態樣，在製造半導體裝置的方法中，包括在基板上方形成虛設閘極結構，虛設閘極結構包括虛設閘極介電層及虛設閘電極層；在虛設閘極結構的側壁上形成包括絕緣材料的一或多層的側壁間隔物；在側壁間隔物上方形成矽基襯裡；在矽基襯裡上方形成第一絕緣層；對矽基襯裡及第一絕緣層進行熱處理，從而使第一絕 緣層的體積減小而矽基襯裡的體積增大；移除虛設閘極結構以在第一絕緣層中形成閘極空間；及用高k介電層及第一導電層填充閘極空間。虛設閘電極具有寬度Wg，且閘極空間在虛設閘極結構的頂部處或其附近具有寬度Ws，且寬度Ws小於Wg。在前述及後續實施例中之一或多者中，第一絕緣層體積減小導致第一絕緣層與矽基襯裡分離，從而在第一絕緣層與矽基襯裡之間形成間隙。在前述及後續實施例中之一或多者中，矽基襯裡的體積增大會減小第一絕緣層與矽基襯裡之間的間隙。在前述及後續實施例中之一或多者中，移除虛設閘極結構包括移除虛設閘電極層以減小自矽基襯裡的體積增大而產生的應力，其中應力的減小導致矽基襯裡佔據間隙。在前述及後續實施例中之一或多者中，矽基襯裡包括矽，且對矽基襯裡的熱處理將矽基襯裡轉化成氧化矽。在前述及後續實施例中之一或多者中，在形成第一絕緣層及矽基襯裡之前，方法包括在虛設閘極結構上方形成第一蝕刻終止層(etching stop layer，ESL)，其中矽基襯裡形成於第一蝕刻終止層(etching stop layer，ESL)上方，且第一絕緣層形成於第一蝕刻終止層(etching stop layer，ESL)上方。在前述及後續實施例中之一或多者中，矽基襯裡包括氧化矽，且對氧化矽的熱處理會增大氧化矽的體積。在前述及後續實施例中之一或多者中，矽基襯裡的厚度在1nm至5nm的範圍內。在前述及後續實施例中之一或多者中，矽基襯裡包括氧碳氮化矽(SiOCN)。
根據本揭露的另一態樣，在製造半導體裝置的方法中，包括在基板上方形成虛設閘極結構，虛設閘極結構包括虛設閘極介電層及虛設閘電極層；在虛設閘極結構的側壁上形成包括絕緣材料的一或多層的側壁間隔物；在側壁間隔物上方形成矽基襯裡，其中矽基襯裡在虛設閘極結構的基座處的厚度大於矽基襯裡在虛設閘極結構的頂部處的厚度；在矽基襯裡上方形成第一絕緣層；對矽基襯裡及第一絕緣層進行熱處理，從而減小第一絕緣層的體積並增大矽基襯裡的體積；移除虛設閘極結構以在第一絕緣層中形成閘極空間，其中閘極空間的頂部部分處或其附近的閘極CD大於閘極空間的底部部分處或其附近的閘極CD；及用高k介電層及第一導電層填充閘極空間。虛設閘電極具有寬度Wg，且閘極空間在虛設閘極結構的頂部處或其附近具有寬度Ws，且寬度Ws小於Wg。在前述及後續實施例中之一或多者中，矽基襯裡包括氧化矽，且對氧化矽進行熱處理會增大氧化矽的體積。在前述及後續實施例中之一或多者中，矽基襯裡的厚度在1nm至5nm的範圍內。在前述及後續實施例中之一或多者中，在形成第一絕緣層及矽基襯裡之前，方法包括在虛設閘極結構上方形成第一蝕刻終止層(etching stop layer，ESL)。矽基襯裡形成於第一蝕刻終止層(etching stop layer，ESL)上方，第一絕緣層形成於第一蝕刻終止層(etching stop layer，ESL)上方，且第一絕緣層的厚度在虛設閘極結構的底部部分處或其附近小於在虛設閘極結構的頂部部分處或其附近 的厚度。在前述及後續實施例中之一或多者中，側壁間隔物包括基於氮化矽的材料的一或多層。在前述及後續實施例中之一或多者中，減小第一絕緣層的體積導致第一絕緣層與矽基襯裡分離，從而在第一絕緣層與矽基襯裡之間形成間隙。在前述及後續實施例中之一或多者中，矽基襯裡的體積增大會減小第一絕緣層與矽基襯裡之間的間隙。在前述及後續實施例中之一或多者中，方法進一步包括在移除虛設閘極結構以形成閘極空間之前，執行平坦化操作以移除虛設閘極結構、第一絕緣層、及矽基襯裡的上部部分。
根據本揭露的又另一態樣，半導體裝置包括通道區；設置於通道區上方的閘極介電層；設置於閘極介電層上方的閘電極層；閘極側壁間隔物，閘電極層及閘極介電層設置於閘極側壁間隔物之間；以及源極及汲極。在沿源極至汲極方向的橫截面中，閘極側壁間隔物之間的距離沿垂直方向變化，使得相鄰閘極側壁間隔物之間的閘極空間為V形。在前述及後續實施例中之一或多者中，閘極側壁間隔物包括基於氮化矽的材料的一或多層。在前述及後續實施例中之一或多者中，矽基襯裡設置於閘極側壁間隔物周圍以及源極及汲極上方。
前述內容概述若干實施例的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構 造並不偏離本揭露的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭露的精神及範疇。
20                        :   鰭片結構 44                        :   虛設閘電極層 48                        :   側壁間隔物 70                        :   第一ESL 78                        :   襯裡 81                        :   閘極空間 82                        :   閘極空間 83                        :   閘極空間

Claims (10)

  1. 一種製造半導體裝置的方法，該方法包含以下步驟：在一基板上方形成一虛設閘極結構，該虛設閘極結構包括一虛設閘極介電層及一虛設閘電極層；在該虛設閘極結構的多個側壁上形成包括絕緣材料的一或多層的多個側壁間隔物；在該些側壁間隔物上方形成一矽基襯裡；在該矽基襯裡上方形成一第一絕緣層；對該矽基襯裡及該第一絕緣層進行熱處理，從而使該第一絕緣層的一體積減小，而該矽基襯裡的一體積增大；移除該虛設閘極結構以在該第一絕緣層中形成一閘極空間；及用一高k介電層及一第一導電層填充該閘極空間，其中該虛設閘電極層具有一寬度Wg，且該閘極空間在該虛設閘極結構的一頂部處或其附近具有一寬度Ws，且該寬度Ws小於Wg。
  2. 如請求項1所述之方法，其中該第一絕緣層的該體積減小導致該第一絕緣層與該矽基襯裡分離，從而在該第一絕緣層與該矽基襯裡之間形成一間隙。
  3. 如請求項2所述之方法，其中該矽基襯裡的該體積增大會減小該第一絕緣層與該矽基襯裡之間的該間 隙。
  4. 如請求項3所述之方法，其中移除該虛設閘極結構包括移除該虛設閘電極層以減小自該矽基襯裡的該體積增大產生的應力，其中該應力減小導致該矽基襯裡佔據該間隙。
  5. 如請求項1所述之方法，其中該矽基襯裡包括矽，且對該矽基襯裡進行熱處理會將該矽基襯裡轉化成氧化矽。
  6. 如請求項1所述之方法，其中在形成該第一絕緣層及該矽基襯裡之前，該方法包含以下步驟：在該虛設閘極結構上方形成一第一蝕刻終止層，其中該矽基襯裡形成於該第一蝕刻終止層上方，且該第一絕緣層形成於該第一蝕刻終止層上方。
  7. 如請求項1所述之方法，其中該矽基襯裡包括氧化矽，且對該氧化矽進行熱處理會增大該氧化矽的一體積。
  8. 如請求項1所述之方法，其中該矽基襯裡的一厚度在1nm至5nm的一範圍內。
  9. 一種製造半導體裝置的方法，該方法包含以下步驟：在一基板上方形成一虛設閘極結構，該虛設閘極結構包括一虛設閘極介電層及一虛設閘電極層；在該虛設閘極結構的多個側壁上形成包括絕緣材料的一或多層的多個側壁間隔物；在該些側壁間隔物上方形成一矽基襯裡，其中該矽基襯裡在該虛設閘極結構的一底座處的一厚度大於該矽基襯裡在該虛設閘極結構的一頂部處的一厚度；在該矽基襯裡上方形成一第一絕緣層；對該矽基襯裡及該第一絕緣層進行熱處理，從而減小該第一絕緣層的一體積並增大該矽基襯裡的一體積；移除該虛設閘極結構以在該第一絕緣層中形成一閘極空間，其中該閘極空間的一頂部部分處或其附近的一閘極臨界尺寸大於該閘極空間的一底部部分處或其附近的一閘極臨界尺寸；及用一高k介電層及一第一導電層填充該閘極空間，其中該虛設閘電極層具有一寬度Wg，且該閘極空間在該虛設閘極結構的一頂部處或其附近具有寬度Ws，且該寬度Ws小於Wg。
  10. 一種半導體裝置，包含：一通道區；一閘極介電層，設置於該通道區上方； 一閘電極層，設置於該閘極介電層上方；多個閘極側壁間隔物，該閘電極層及該閘極介電層設置於該些閘極側壁間隔物之間；及一源極及一汲極，其中在沿一源極至汲極方向的一橫截面中，該些閘極側壁間隔物之間的距離沿一垂直方向變化，使得相鄰閘極側壁間隔物之間的閘極空間為V形。
TW112116139A 2022-06-03 2023-04-28 製造半導體裝置的方法及半導體裝置 TWI831683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/832,306 US12527019B2 (en) 2022-06-03 2022-06-03 Method of manufacturing semiconductor devices having metal gate structure and semiconductor devices
US17/832,306 2022-06-03

Publications (2)

Publication Number Publication Date
TW202349505A TW202349505A (zh) 2023-12-16
TWI831683B true TWI831683B (zh) 2024-02-01

Family

ID=88282028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112116139A TWI831683B (zh) 2022-06-03 2023-04-28 製造半導體裝置的方法及半導體裝置

Country Status (3)

Country Link
US (1) US12527019B2 (zh)
CN (1) CN219832665U (zh)
TW (1) TWI831683B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330983B1 (en) * 2015-02-16 2016-05-03 International Business Machines Corporation CMOS NFET and PFET comparable spacer width
US20170207126A1 (en) * 2016-01-15 2017-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet with source/drain structure and method of fabrication thereof
TW201837995A (zh) * 2016-12-30 2018-10-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US20200058771A1 (en) * 2018-08-14 2020-02-20 International Business Machines Corporation Fin field-effect transistors with enhanced strain and reduced parasitic capacitance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426300B2 (en) 2010-12-02 2013-04-23 International Business Machines Corporation Self-aligned contact for replacement gate devices
US20130187236A1 (en) 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
US8940626B2 (en) 2012-07-05 2015-01-27 Globalfoundries Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
US9293551B2 (en) 2013-11-25 2016-03-22 Globalfoundries Inc. Integrated multiple gate length semiconductor device including self-aligned contacts
US9431296B2 (en) 2014-06-26 2016-08-30 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
CN105280486B (zh) 2014-07-23 2020-09-22 联华电子股份有限公司 金属栅极结构的制作方法
US10020198B1 (en) * 2016-12-15 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having low-k spacer and method of manufacturing the same
US11121236B2 (en) * 2018-09-28 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with air spacer and stress liner
EP3711091B1 (en) * 2018-12-17 2025-08-20 Sandisk Technologies, Inc. Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US11056573B2 (en) * 2019-06-14 2021-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Implantation and annealing for semiconductor device
US11728405B2 (en) * 2019-09-28 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Stress-inducing silicon liner in semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330983B1 (en) * 2015-02-16 2016-05-03 International Business Machines Corporation CMOS NFET and PFET comparable spacer width
US20170207126A1 (en) * 2016-01-15 2017-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet with source/drain structure and method of fabrication thereof
TW201837995A (zh) * 2016-12-30 2018-10-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US20200058771A1 (en) * 2018-08-14 2020-02-20 International Business Machines Corporation Fin field-effect transistors with enhanced strain and reduced parasitic capacitance

Also Published As

Publication number Publication date
US12527019B2 (en) 2026-01-13
US20230395701A1 (en) 2023-12-07
TW202349505A (zh) 2023-12-16
CN219832665U (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
US12125922B2 (en) Nanosheet field-effect transistor device and method of forming
US11581421B2 (en) Semiconductor device and method of manufacturing the same
KR102558315B1 (ko) 강유전성 랜덤 액세스 메모리 디바이스들 및 방법들
TWI786608B (zh) 半導體裝置及其製造方法
CN113690141B (zh) 制造半导体器件的方法和半导体器件
TW201946121A (zh) 半導體裝置的形成方法
TW202209555A (zh) 半導體元件的製造方法及半導體元件
US11984483B2 (en) Semiconductor device and method of manufacturing thereof
TW202234526A (zh) 半導體裝置及其形成方法
US11605728B2 (en) Semiconductor device structure with inner spacer layer
US11605727B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
TWI767417B (zh) 半導體裝置及其製造方法
US20250366063A1 (en) Methods of manufacturing semiconductor devices and semiconductor devices
TWI780604B (zh) 半導體裝置及其製造方法
TWI831683B (zh) 製造半導體裝置的方法及半導體裝置
TWI831279B (zh) 半導體裝置及其形成方法
US11791216B2 (en) Nanostructure field-effect transistor device and method of forming
TWI886463B (zh) 半導體裝置及其製造方法
TWI876570B (zh) 半導體裝置及其形成方法
US20250351478A1 (en) Hybrid nanostructure scheme and methods for forming the same
TW201503263A (zh) 半導體結構及其製作方法
CN121152240A (zh) 半导体器件及其制造方法
CN116741802A (zh) 制造半导体器件的方法和半导体器件
TW202518314A (zh) 半導體元件及其形成方法
CN119521732A (zh) 半导体结构及其形成方法