[go: up one dir, main page]

TWI831118B - 資料儲存裝置及其編程應力消除方法 - Google Patents

資料儲存裝置及其編程應力消除方法 Download PDF

Info

Publication number
TWI831118B
TWI831118B TW111102517A TW111102517A TWI831118B TW I831118 B TWI831118 B TW I831118B TW 111102517 A TW111102517 A TW 111102517A TW 111102517 A TW111102517 A TW 111102517A TW I831118 B TWI831118 B TW I831118B
Authority
TW
Taiwan
Prior art keywords
block
data storage
storage device
data
stress relief
Prior art date
Application number
TW111102517A
Other languages
English (en)
Other versions
TW202331703A (zh
Inventor
林文生
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW111102517A priority Critical patent/TWI831118B/zh
Priority to CN202210264842.2A priority patent/CN116504294A/zh
Publication of TW202331703A publication Critical patent/TW202331703A/zh
Application granted granted Critical
Publication of TWI831118B publication Critical patent/TWI831118B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

一種資料儲存裝置的編程應力消除方法，其中資料儲存裝置包括控制單元及連接控制單元的資料儲存媒體。控制單元執行的編程應力消除方法包括：抹除資料儲存裝置的每一區塊；寫入資料至資料儲存裝置的每一區塊；判斷每一區塊的錯誤位元率是否大於臨界值；以及當一區塊的錯誤位元率大於臨界值時，標記區塊為損壞區塊。

Description

資料儲存裝置及其編程應力消除方法
本發明是有關一種資料儲存裝置及其編程應力消除方法。
資料儲存裝置中損壞區塊的數量多寡會影響寫入資料至資料儲存裝置的效能、垃圾收集的效率、寫入放大指標(Write amplifier indicator, WAI)的高低以及資料儲存裝置的等級，因此需要一種判斷損壞區塊的數量的技術。由於每種資料儲存裝置的製程不同，傳統在資料儲存裝置的自我燒機測試的過程中，即對資料儲存裝置中的一區塊進行編程(抹除(Erase)、寫入(Write)、讀取(read)、驗證(verify))後，再對下一個區塊進行編程，直到完成對所有區塊的編程。在如此的自我燒機測試過程中，尤其是抹除區塊與寫入資料至區塊時，可能會發生編程應力的問題。也就是說，當對一區塊進行編程時，另一區塊會受到上述區塊編程的影響而導致錯誤位元率提高，甚至是無法透過錯誤修正碼(Error-correcting code, ECC)修正，因此需要一種在判斷損壞區塊的數量的同時可消除編程應力的技術。
本發明提供一種資料儲存裝置及其編程應力消除方法，可找出因受到區塊編程應力影響而被提高錯誤位元率的區塊，並將其標記為損壞區塊，以降低資料儲存裝置整體的錯誤率。
本發明所提供的編程應力消除方法，適用於資料儲存裝置。編程應力消除方法包括以下操作：抹除資料儲存裝置的每一區塊；寫入資料至資料儲存裝置的每一區塊；判斷每一區塊的錯誤位元率是否大於臨界值；以及當區塊的錯誤位元率大於臨界值時，標記區塊為損壞區塊。
本發明所提供的資料儲存裝置包括控制單元及連接控制單元的資料儲存媒體。上述控制單元執行編程應力消除方法包括：抹除資料儲存媒體的每一區塊；寫入資料至資料儲存媒體的每一區塊；判斷每一區塊的錯誤位元率是否大於臨界值；以及當區塊的錯誤位元率大於臨界值時，標記區塊為損壞區塊。
在本發明的一實施例中，上述編程應力消除方法更包括：讀取資料儲存媒體的每一區塊的寫入資料並比對每一區塊的寫入資料與讀取資料以獲取每一區塊的錯誤位元率。
在本發明的一實施例中，當區塊的記憶單元係三階儲存單元時，臨界值係錯誤更正位元數的80%。
在本發明的一實施例中，當區塊的記憶單元係多階儲存單元時，臨界值係錯誤更正位元數的50%。
在本發明的一實施例中，當區塊的記憶單元係單階儲存單元時，臨界值係20個錯誤更正位元。
本發明因改變對資料儲存裝置中區塊編程的方式，因此可找出因受到區塊編程應力影響而被提高錯誤位元率的區塊，並將其標記為損壞區塊，以降低資料儲存裝置整體的錯誤率。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
請參閱圖1，為本發明一實施例所提供的自我燒機測試系統的示意圖。自我燒機測試系統1包括測試載具2以及測試機台3，其中測試載具2可選擇性地連接至測試機台3，並透過一特定通訊標準與測試機台3溝通，其中特定通訊標準可包含（但不限於）串列高級技術附件（Serial Advanced Technology Attachment, SATA）標準、通用序列匯流排（Universal Serial Bus, USB）標準、快捷外設互聯（Peripheral Component Interconnect Express, PCIe）標準。測試載具2包括第一控制裝置21，以及一或多個插槽（未繪示）以裝載資料儲存裝置5，當資料儲存裝置5裝設置上述插槽中時，資料儲存裝置5係耦接至第一控制裝置21。其中，第一控制裝置21可包含（但不限於）：微處理器（Microprocessor）或中央處理器（Central Processing Unit, CPU）。此外，測試載具2可包含一唯讀記憶體（未繪示），其用來儲存一程式碼，而第一控制裝置21係執行程式碼以控制資料儲存裝置5的存取。資料儲存裝置5可包含（但不限於）：符合嵌入式多媒體記憶卡（embedded Multi Media Card, eMMC）標準、或通用快閃記憶體儲存（Universal Flash Storage, UFS）標準）之各種嵌入式（embedded）記憶裝置。測試機台3包括第二控制裝置31、儲存裝置32以及輸入輸出裝置33，其中第二控制裝置31耦接儲存裝置32以及輸入輸出裝置33。儲存裝置32用以儲存資料儲存裝置5的自我燒機測試韌體、量產版韌體，而輸入輸出裝置33用以顯示資料儲存裝置5的自我燒機測試的相關資訊，以及提供測試者一操作介面以操作測試機台3。另外，第二控制裝置31可依據測試者之操作選擇性地加載自我燒機測試韌體、量產版韌體至資料儲存裝置5以及對資料儲存裝置5進行分級。其中第二控制裝置31可包含（但不限於）：微處理器（Microprocessor）或中央處理器（Central Processing Unit, CPU）。儲存裝置32可包含（但不限於）：可攜式記憶裝置（諸如符合SD/MMC、CF、MS、XD或UFS標準之一記憶卡）、硬碟（Hard Disk Drive , HDD）、固態硬碟（solid state drive, SSD）及/或分別符合UFS以及eMMC標準之各種嵌入式記憶裝置。輸入輸出裝置33可包含（但不限於）：發光二極體(LED)螢幕、陰極射線管(CRT) 螢幕、液晶顯示器(LCD) 螢幕等輸出裝置、以及鍵盤、滑鼠及/或觸控面板等輸入裝置。
請參閱圖2-圖4，分別為本發明一實施例的資料儲存裝置5、晶圓(Die)、以及儲存矩陣(Planes)的示意圖。本發明的資料儲存裝置5包括控制單元51及資料儲存媒體52，其中資料儲存媒體52可以是非易失性記憶體，例如閃存記憶體，MRAM（磁性RAM），FRAM（鐵電RAM），PCM（相變記憶體），STTRAM（自旋轉移矩RAM），ReRAM（電阻RAM）或能夠長時間儲存資料的憶阻器。資料儲存媒體52可包括多個晶圓(Dies)D0、D1、D2、…、D(s-1)。控制單元51利用晶片致能(CE)針腳來致能要被存取的至少一晶圓D0、D1、D2、…、D(s-1)。每一晶圓D0、D1、D2、…、D(s-1)包括多個儲存矩陣PL0、PL1、PL2、…、PL(t-1)。每一儲存矩陣PL0、PL1、PL2、…、PL(t-1)包括多個區塊(Blocks)B0、B1、B2、…、B(z-1)。每一區塊B0、B1、B2、…、B(z-1)包括多個資料頁(pages)P0、P1、P2、…、P(n-1)。每一資料頁P0、P1、P2、…、P(n-1)包括具有資料區與備用區的複數個資料行。另外，上述中的n、t、s及z皆為大於1的正整數。
首先，第二控制裝置31通過測試載具2的第一控制裝置21加載自我燒機測試韌體於資料儲存裝置5中，其中測試者可通過輸入輸出裝置33所顯示的使用者介面來執行加載自我燒機韌體於資料儲存裝置5的動作以對自我燒機韌體進行參數設定如執行幾個迴圈、是否要重新測試等。
接著，資料儲存裝置5通過轉接介面(未繪示)以裝設於高低溫測試機台(未繪示)上來初始化自我燒機韌體並執行自我燒機測試，其中轉接介面為用以裝設多個資料儲存裝置5的多埠電路板，而初始化的定義為高低溫測試機台通過轉接介面提供電源至資料儲存裝置5、提供時鐘訊號給資料儲存裝置5以及使資料儲存裝置5進入開機模式。需要注意的是，不同於傳統的自我燒機測試，本發明實施例所提供的在資料儲存裝置5上控制單元51執行的自我燒機測試不僅用以判斷損壞區塊的數量， 更可以通過編程應力消除方法找出因受到區塊B0、B1、B2、…、B(z-1)編程應力影響而被提高錯誤位元率的區塊B0、B1、B2、…、B(z-1)，並將其標記為損壞區塊，以降低資料儲存裝置5整體的錯誤率。另外，可以注意的是，資料儲存裝置5自我燒機測試的結果會儲存在資料儲存裝置5的一區塊當中，以便在資料儲存裝置5的自我燒機測試完成後從轉接介面拆卸下並重新裝設置於測試載具2的插槽上時，可供第二控制裝置31通過第一控制裝置21讀取自我燒機測試的結果。
請參閱圖5，為本發明一實施例所提供的編程應力消除方法的流程圖。在步驟S1中，控制單元51依序地抹除資料儲存裝置5的每一區塊B0、B1、B2、…、B(z-1)。在此步驟中，控制單元51抹除資料儲存裝置5中的每一區塊B0、B1、B2、…、B(z-1)中的資料直到所有區塊B0、B1、B2、…、B(z-1)的資料都被抹除後才進入步驟S3。
在步驟S3中，控制單元51依序地寫入資料至資料儲存裝置5的每一區塊。在此步驟中，控制單元51寫入資料至資料儲存裝置5的每一區塊B0、B1、B2、…、B(z-1)直到所有區塊B0、B1、B2、…、B(z-1)都被寫入資料後才進入步驟S5。
在步驟S5中，控制單元51依序地讀取資料儲存裝置5的每一區塊的寫入資料並比對每一區塊的寫入資料與讀取資料以獲取每一區塊的錯誤位元率。在此步驟中，控制單元51讀取資料儲存裝置5的每一區塊B0、B1、B2、…、B(z-1)的寫入資料並比對每一區塊B0、B1、B2、…、B(z-1)的寫入資料與讀取資料以獲取每一區塊B0、B1、B2、…、B(z-1)的錯誤位元率直到獲取所有區塊B0、B1、B2、…、B(z-1)的錯誤位元率才進入步驟S7。
在步驟S7中，控制單元51依序地判斷每一區塊的錯誤位元率是否大於臨界值。在此步驟中，控制單元51判斷資料儲存裝置5中每一區塊B0、B1、B2、…、B(z-1)的錯誤位元率是否大於臨界值。值得注意的是，當資料儲存裝置5中的區塊的記憶單元係三階儲存單元(TLC)時，臨界值較佳地是錯誤更正位元數的80%；當資料儲存裝置5中的區塊的記憶單元係多階儲存單元(MLC)時，臨界值較佳地是錯誤更正位元數的50%；而當資料儲存裝置5中的區塊的記憶單元係單階儲存單元(SLC)時，臨界值較佳地是20個錯誤更正位元。但是，本領域技術人員可依據資料儲存裝置5的硬體規格及設定來界定臨界值的位元數及相較於錯誤更正位元數的比例，本發明並不以上述數值為限。
在步驟S9中，當一區塊的錯誤位元率大於臨界值時，控制單元51標記此區塊為損壞區塊。在此步驟中，控制單元51只要判斷某一區塊的錯誤位元率大於臨界值時，則將此區塊標記為損壞區塊。
例如，假設資料儲存裝置5包括一個晶圓D0，晶圓D0包括一個儲存矩陣PL0，儲存矩陣PL0包括1024個區塊，即區塊B0、B1、B2、…、B1023。在本發明實施例提供的編程應力消除方法中，如步驟S1，控制單元51抹除資料儲存裝置5中的每一區塊B0、B1、B2、…、B1023中的資料直到所有區塊B0、B1、B2、…、B1023的資料都被抹除。如步驟S3，控制單元51寫入資料至資料儲存裝置5的每一區塊B0、B1、B2、…、B1023直到所有區塊B0、B1、B2、…、B1023都被寫入資料。如步驟S5，控制單元51讀取資料儲存裝置5的每一區塊B0、B1、B2、…、B1023的寫入資料並比對每一區塊B0、B1、B2、…、B1023的寫入資料與讀取資料以獲取每一區塊B0、B1、B2、…、B1023的錯誤位元率直到獲取所有區塊B0、B1、B2、…、B1023的錯誤位元率。如步驟S7，控制單元51判斷資料儲存裝置5中每一區塊B0、B1、B2、…、B1023的錯誤位元率是否大於臨界值。如步驟S9，控制單元51只要判斷某一區塊B0、B1、B2、…、B1023的錯誤位元率大於臨界值時，則將此區塊B0、B1、B2、…、B1023標記為損壞區塊。
詳細地說，於步驟S1中，控制單元51從區塊B0開始抹除直到抹除區塊B1023。當控制單元51抹除到區塊B996時，區塊B484的某些資料頁的錯誤位元會提高，甚至無法透過錯誤修正碼修正。於步驟S3中，當控制單元51開始寫入資料至區塊B0直到寫入資料至區塊B1023。當控制單元51寫入資料至區塊B843時，區塊B331的某些資料頁的錯誤位元會提高，甚至無法透過錯誤修正碼修正。於步驟S9中，當控制單元51判斷區塊B331及B484的錯誤位元率大於臨界值時，則將區塊B331及B484標記為損壞區塊。其中，上述區塊B331、B484、B843及B996僅為示例，亦即當資料儲存裝置5的某一區塊被抹除或寫入資料時，資料儲存裝置5中的其他至少一個區塊可能遭受編程應力而提高錯誤位元數。可以注意的是，遭受編程應力而被提高錯誤位元數的區塊可能會因為資料儲存裝置5的製程不同而在數量上有所增減。另外，也會因為抹除及寫入資料的順序不同而發生在不同的區塊中，如控制單元51從區塊B0開始抹除直到抹除區塊B1023，當控制單元51抹除到後半部的區塊時，則可能發生編程應力問題而提高前半部的某些區塊的錯誤位元數。或是，控制單元51從區塊B1023開始抹除直到抹除區塊B0，當控制單元51抹除到前半部的區塊時，則可能發生編程應力問題而提高後半部的某些區塊的錯誤位元數。因此，透過本發明提供的資料儲存裝置及其編程應力消除方法可達成找出遭受編程應力而被提高錯誤位元數的區塊並標記為損壞區塊的目的。
綜上所述，本發明所提供的資料儲存裝置及其編程應力消除方法由於改變對資料儲存裝置中區塊編程的方式，因此可找出因受到區塊編程應力影響而被提高錯誤位元率的區塊，並將其標記為損壞區塊，以降低資料儲存裝置整體的錯誤率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1:自我燒機測試系統 2:測試載具 3:測試機台 5:資料儲存裝置 21:第一控制裝置 31:第二控制裝置 32:儲存裝置 33:輸入輸出裝置 51:控制單元 52:資料儲存媒體 D0、D1、D2、…、D(s-1):晶圓 PL0、PL1、PL2、…、PL(t-1):儲存矩陣 B0、B1、B2、…、B(z-1):區塊 P0、P1、P2、…、P(n-1):資料頁 S1, S3, S5, S7, S9:步驟
圖1為本發明一實施例所提供的自我燒機測試系統的示意圖； 圖2為本發明一實施例所提供的資料儲存裝置的示意圖； 圖3為本發明一實施例所提供的晶圓的示意圖； 圖4為本發明一實施例所提供的儲存矩陣的示意圖；以及 圖5為本發明一實施例所提供的編程應力消除方法的流程圖。
S1,S3,S5,S7,S9:步驟

Claims (8)

  1. 一種編程應力消除方法，適用於一資料儲存裝置，該編程應力消除方法包括以下操作：抹除該資料儲存裝置的每一區塊；寫入資料至該資料儲存裝置的該每一區塊；判斷該每一區塊的一錯誤位元率是否大於一臨界值；以及當一區塊的該錯誤位元率大於該臨界值時，標記該區塊為一損壞區塊；其中當該區塊的記憶單元係單階儲存單元時，該臨界值係20個錯誤更正位元。
  2. 如請求項1所述之編程應力消除方法，更包括：讀取該資料儲存裝置的該每一區塊的寫入資料並比對該每一區塊的寫入資料與讀取資料以獲取該每一區塊的該錯誤位元率。
  3. 如請求項1所述之編程應力消除方法，其中當該區塊的記憶單元係三階儲存單元時，該臨界值係錯誤更正位元數的80%。
  4. 如請求項1所述之編程應力消除方法，其中當該區塊的記憶單元係多階儲存單元時，該臨界值係錯誤更正位元數的50%。
  5. 一種資料儲存裝置，包括：一控制單元；以及一資料儲存媒體，連接該控制單元；其中該控制單元執行的一編程應力消除方法包括：抹除該資料儲存媒體的每一區塊；寫入資料至該資料儲存媒體的該每一區塊；判斷該每一區塊的一錯誤位元率是否大於一臨界值；以及 當一區塊的該錯誤位元率大於該臨界值時，標記該區塊為一損壞區塊；其中當該區塊的記憶單元係單階儲存單元時，該臨界值係20個錯誤更正位元。
  6. 如請求項5所述之資料儲存裝置，其中該編程應力消除方法更包括：讀取該資料儲存媒體的該每一區塊的寫入資料並比對該每一區塊的寫入資料與讀取資料以獲取該每一區塊的該錯誤位元率。
  7. 如請求項5所述之資料儲存裝置，其中當該區塊的記憶單元係三階儲存單元時，該臨界值係錯誤更正位元數的80%。
  8. 如請求項5所述之資料儲存裝置，其中當該區塊的記憶單元係多階儲存單元時，該臨界值係錯誤更正位元數的50%。
TW111102517A 2022-01-21 2022-01-21 資料儲存裝置及其編程應力消除方法 TWI831118B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111102517A TWI831118B (zh) 2022-01-21 2022-01-21 資料儲存裝置及其編程應力消除方法
CN202210264842.2A CN116504294A (zh) 2022-01-21 2022-03-17 数据储存装置及其编程应力消除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111102517A TWI831118B (zh) 2022-01-21 2022-01-21 資料儲存裝置及其編程應力消除方法

Publications (2)

Publication Number Publication Date
TW202331703A TW202331703A (zh) 2023-08-01
TWI831118B true TWI831118B (zh) 2024-02-01

Family

ID=87325478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102517A TWI831118B (zh) 2022-01-21 2022-01-21 資料儲存裝置及其編程應力消除方法

Country Status (2)

Country Link
CN (1) CN116504294A (zh)
TW (1) TWI831118B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211314A (zh) * 2006-12-31 2008-07-02 创惟科技股份有限公司 闪存资料读写寿命提升方法
WO2009088920A1 (en) * 2007-12-31 2009-07-16 Sandisk Il Ltd. System, method and memory device providing data scrambling compatible with on-chip copy operation
TW201001430A (en) * 2008-06-03 2010-01-01 Marvell World Trade Ltd Statistical tracking for flash memory
US20150287478A1 (en) * 2014-04-02 2015-10-08 Lsi Corporation Bad memory unit detection in a solid state drive
TW201703054A (zh) * 2015-07-15 2017-01-16 愛思開海力士有限公司 記憶體系統和記憶體系統的操作方法
TW201800949A (zh) * 2016-06-16 2018-01-01 新唐科技股份有限公司 用於增加快閃記憶體裝置之有效壽命之系統及其方法
TW201901679A (zh) * 2017-05-16 2019-01-01 華邦電子股份有限公司 快閃記憶體儲存裝置及其操作方法
TW202011392A (zh) * 2018-09-03 2020-03-16 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
CN112540882A (zh) * 2019-09-23 2021-03-23 深圳宏芯宇电子股份有限公司 闪存设备检测系统及闪存设备检测方法
TW202113864A (zh) * 2019-09-19 2021-04-01 華邦電子股份有限公司 半導體記憶裝置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211314A (zh) * 2006-12-31 2008-07-02 创惟科技股份有限公司 闪存资料读写寿命提升方法
WO2009088920A1 (en) * 2007-12-31 2009-07-16 Sandisk Il Ltd. System, method and memory device providing data scrambling compatible with on-chip copy operation
TW201001430A (en) * 2008-06-03 2010-01-01 Marvell World Trade Ltd Statistical tracking for flash memory
US20150287478A1 (en) * 2014-04-02 2015-10-08 Lsi Corporation Bad memory unit detection in a solid state drive
TW201703054A (zh) * 2015-07-15 2017-01-16 愛思開海力士有限公司 記憶體系統和記憶體系統的操作方法
TW201800949A (zh) * 2016-06-16 2018-01-01 新唐科技股份有限公司 用於增加快閃記憶體裝置之有效壽命之系統及其方法
TW201901679A (zh) * 2017-05-16 2019-01-01 華邦電子股份有限公司 快閃記憶體儲存裝置及其操作方法
TW202011392A (zh) * 2018-09-03 2020-03-16 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
TW202113864A (zh) * 2019-09-19 2021-04-01 華邦電子股份有限公司 半導體記憶裝置
CN112540882A (zh) * 2019-09-23 2021-03-23 深圳宏芯宇电子股份有限公司 闪存设备检测系统及闪存设备检测方法

Also Published As

Publication number Publication date
CN116504294A (zh) 2023-07-28
TW202331703A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
CN102034548B (zh) 非易失性存储器件和系统及非易失性存储器件编程方法
TWI517172B (zh) 用於資料感測之方法、裝置及系統
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
CN108694017A (zh) 存储器系统及其操作方法
TWI479314B (zh) 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI486765B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
US12045482B2 (en) Wordline leakage test management
TW201942909A (zh) 解碼方法以及儲存控制器
TW201942906A (zh) 解碼方法以及儲存控制器
US10121521B2 (en) Read threshold voltage selection
CN115470052B (zh) 存储芯片的坏块检测方法、检测装置及存储介质
US20250284639A1 (en) Tokens to indicate completion of data storage
TWI831118B (zh) 資料儲存裝置及其編程應力消除方法
CN110299181A (zh) 非易失性存储器装置、其操作方法及数据存储装置
TWI805185B (zh) 資料儲存裝置的自我燒機測試系統及其方法
US10599562B2 (en) Nonvolatile memory device configured to be accessed without block address and method of operating the same
US12068046B2 (en) Memory device and operating method thereof
CN114724596B (zh) 读取电压设定方法、存储器存储装置及存储器控制器
US20230359388A1 (en) Memory read calibration based on memory device-originated metadata characterizing voltage distributions
TWI837552B (zh) 資料儲存裝置的自我燒機測試系統及其方法
CN115376573A (zh) 存储器设备及其操作方法
CN119356615B (zh) 存储器管理方法与存储装置
US20250377823A1 (en) Dynamic wear ratio management
US20250054557A1 (en) Control methods, parameter calculation methods, memory and memory systems
US20250348423A1 (en) Memory devices, operation methods thereof, and memory systems