[go: up one dir, main page]

TWI829085B - 的碳化矽金屬氧化物半導體場效電晶體 - Google Patents

的碳化矽金屬氧化物半導體場效電晶體 Download PDF

Info

Publication number
TWI829085B
TWI829085B TW111104369A TW111104369A TWI829085B TW I829085 B TWI829085 B TW I829085B TW 111104369 A TW111104369 A TW 111104369A TW 111104369 A TW111104369 A TW 111104369A TW I829085 B TWI829085 B TW I829085B
Authority
TW
Taiwan
Prior art keywords
region
silicon carbide
field effect
effect transistor
conductivity type
Prior art date
Application number
TW111104369A
Other languages
English (en)
Other versions
TW202234712A (zh
Inventor
大衛 謝裡登
阿拉什 薩萊米
馬督爾 博德
Original Assignee
萬國半導體國際有限合夥公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體國際有限合夥公司 filed Critical 萬國半導體國際有限合夥公司
Publication of TW202234712A publication Critical patent/TW202234712A/zh
Application granted granted Critical
Publication of TWI829085B publication Critical patent/TWI829085B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
    • H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10P30/22—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明公開了一種碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件及其製造方法。碳化矽金屬氧化物半導體場效電晶體(MOSFET)包括一個重摻雜第一導電類型的碳化矽襯底和一個輕摻雜第一導電類型的碳化矽外延層。在碳化矽外延層中形成與第一導電類型相對的第二導電類型的本體區域，並且在本體區域中形成第一導電類型的積累模式區域，並且在本體區域中形成第二導電類型的反轉模式區域。積累模式區位元於碳化矽外延層的反轉模式區和接面場效電晶體（JFET）區之間。

Description

具有縮短溝道長度和高Vth的碳化矽　金屬氧化物半導體場效電晶體
本發明主要涉及金屬-氧化物場效應電晶體(MOSFET)，更確切地說，是一種改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)結構。
諸如微處理器和記憶體器件等積體電路，包括許多金屬氧化物半導體場效應電晶體(MOSFET)，其提供基本開關功能，以實現邏輯門、資料存儲、功率開關等。
最近，興起了一種使用碳化矽(SiC)製造功率器件的趨勢，特別是用於高壓功率器件。與矽相比，碳化矽具有一些理想的特性，包括在高溫、高功率和高頻下工作的能力。此外，碳化矽功率器件具有較低的比導通電阻(RDSon)和較高的熱導率，特別是比矽功率器件高500到1000倍，這使得其適合用於構建功率器件。
不幸的是，平面SiC器件中的非理想的MOS介面，導致溝道在器件導通電阻中占較大比例。在碳化矽功率器件設計中保持低的RDSon，通常意味著與具有類似額定電壓的矽器件相比，在高閘極過驅動電壓下操作器件，從而增加介電電場並潛在地降低可靠性。這一因素與短路取決於溝道長度的一階事實相結合，導致碳化矽功率器件與類似的普通矽器件相比具有較差的短路特性。
正是在這一前提下，提出了本發明的各種實施例。
本發明提供一種碳化矽金屬氧化物半導體場效電晶體(MOSFET)的方法，包括：一個重摻雜第一導電類型的碳化矽襯底；一個輕摻雜第一導電類型的碳化矽外延層，該碳化矽外延層具有一個第一導電類型的接面場效電晶體(JFET)；一個摻雜第二導電類型的本體區，形成在碳化矽外延層中，其中第二導電類型與第一導電類型相反；一個摻雜第一導電類型的積累模式區域，形成在本體區中，以及一個第二導電類型的反轉模式區，形成在本體區中，其中積累模式區位元於接面場效電晶體區(JFET區)和反轉模式區之間。
本發明還提供一種碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法，包括：a)在重摻雜第一導電類型的碳化矽襯底上，製備一個輕摻雜第一導電類型的碳化矽外延層；b)在碳化矽外延層中，製備一個接面場效電晶體(JFET)區和一個本體區，其中接面場效電晶體區(JFET區)為第一導電類型，其中本體區為第二導電類型，其中第二導電類型與第一導電類型相反；c)在本體區中，製備一個摻雜第一導電類型的積累模式注入區；d)在本體區上方的積累模式注入區前體中，製備一個第二導電類型的反轉模式區，其中積累模式區位於接面場效電晶體區(JFET區)和反轉模式區之間。
101:本體區
102:源極區
103:溝道
104:外延層
105:本體接頭
201:本體區
202:源極區
203:溝道
204:外延層
204J:接面場效電晶體區(JFET區)
205:反轉模式區
206:積累模式區
207:碳化矽襯底
208:閘極絕緣體層
209:閘極導體層
301:碳化矽襯底
302:外延層
401:本體區掩模
501:接面場效電晶體區(JFET區)
502:本體區
503:離子
603:積累模式注入區
604:離子
701:積累墊片
801:積累模式區
802:反轉模式注入區
803:離子
901:反轉區墊片
1001:源極區
1002:本體區
1003:反轉模式區
1004:離子
1101:閘極絕緣層
1102:接面場效電晶體區(JFET區)
1201:閘極導體層
1301:隔離層
1302:源極接頭
1303:閘極接頭
1304:汲極金屬
1305:閘極
閱讀以下詳細說明並參照以下附圖之後，本發明的其他特徵和優勢將顯而易見： 第1圖表示一種原有技術的碳化矽金屬氧化物半導體場效電晶體(MOSFET)的橫截面圖。
第2圖表示依據本發明的各個方面，一種改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)的橫截面圖。
第3圖表示依據本發明的各個方面，在製造改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)的方法中，在第一導電類型的重摻雜碳化矽襯底的表面上形成第一導電類型的輕摻雜碳化矽外延層的橫截面圖。
第4圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，碳化矽襯底、碳化矽外延層以及製備本體區的橫截面圖。
第5圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，碳化矽襯底、碳化矽外延層、本體區掩膜(mask)以及在外延層中製備本體區的橫截面圖。
第6圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，碳化矽襯底、碳化矽外延層、本體區以及製備積累模式注入區的橫截面圖。
第7圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，碳化矽襯底、碳化矽外延層、本體區以及在外延層的表面上製備一個墊片的橫截面圖。
第8圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，碳化矽襯底、碳化矽外延層、本體區、積累區墊片、本體掩膜以及製備反轉模式注入區和積累模式區的橫截面圖。
第9圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，在反轉區上方製備反轉區墊片的橫截面圖。
第10圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，在本體區和反轉注入區中製備源極區的橫截面圖。
第11圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，製備閘極絕緣層的橫截面圖。
第12圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，製備閘極導電層的橫截面圖。
第13圖表示依據本發明的各個方面，在碳化矽金屬氧化物半導體場效電晶體(MOSFET)的製備方法中，在外延層和襯底的表面上製備其他金屬氧化物半導體場效電晶體(MOSFET)結構的橫截面圖。
第14圖表示原有技術的碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件的外延層表面上，沿Y軸的原有技術摻雜劑濃度的橫條圖。
第15圖表示根據本發明的各個方面，改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件的外延層表面上沿Y軸的摻雜劑濃度的橫條圖。
在下面的詳細描述中，參考附圖，附圖構成了本發明的一部分，並且在附圖中藉由圖示的方式表示出了可以實施本發明的特定實施例。為了方便起見，在指定導電性或淨雜質載流子類型(p或n)之後使用+或-通常指半導體材料內指定類型的淨雜質載流子的相對濃度。一般而言，n+材料具有比n材料更高的n型淨摻雜物(例如電子)濃度，並且n材料具有比n-材料更高的載流子濃度。 類似地，p+材料具有比p材料更高的p型淨摻雜物(例如空穴)濃度，並且p材料具有比p-材料更高的濃度。要注意的是，相關的是載流子的淨濃度，而不一定是摻雜物。例如材料可以重摻雜n型摻雜物，但是如果材料也充分反摻雜p型摻雜物，則材料仍然具有相對低的淨載流子濃度。如本文所用，小於約1016/cm3的摻雜物濃度可被視為“輕摻雜”，而大於約1017/cm3的摻雜物濃度可被視為“重摻雜”。
根據本發明的各個方面，改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件包括重摻雜第一導電類型的碳化矽襯底、輕摻雜第一導電類型的碳化矽外延層，以及摻雜有形成在外延層中的第二導電類型的本體區，其中第二導電類型與第一導電類型相反。改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件還包括摻雜了在本體區中形成的第一導電類型的積累模式區和在本體區中形成的第二導電類型的反轉模式區，其中積累模式區位元於外延層和反轉模式區之間。在一些實現中，反轉模式區的寬度基本上與積累模式區的寬度相同。改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)還可包括至少在本體區中形成的重摻雜第一導電類型的源區。可以在外延層的表面上形成閘極，其中閘極的一部分位元於反轉模式區和積累模式區上方。改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)可藉由以下方法製成：在重摻雜第一導電類型的襯底上形成輕摻雜第一導電類型的外延層，並在外延層表面上形成本體區掩模。在外延層中形成第二導電性的本體區，其中第二導電性類型與第一導電性類型相對，並且在本體區中形成摻雜有第一導電性類型的積累模式注入區。在本體區掩模一側的本體區表面上創建間隔物；以及形成第二導電類型的反轉模式區形成在本體區上方的積累模式注入區中，由此形成反轉模式區創建積累模式區。
為了根據本發明的各個方面理解碳化矽金屬氧化物半導體場效電晶體(MOSFET)的優點，理解原有技術碳化矽金屬氧化物半導體場效電晶體(MOSFET)的結構是有用的。第1圖表示原有技術的碳化矽MOSFET。如圖所示，原有技術的碳化矽金屬氧化物半導體場效電晶體(MOSFET)包括從源極區102穿過本體區101延伸到外延層104的溝道103。金屬氧化物半導體場效電晶體(MOSFET)可包括本體接頭105，其摻雜有與本體101相同的導電型摻雜劑，但摻雜劑濃度較高。例如，在N型MOSFET中，本體將摻雜p型，本體接觸將摻雜p+。在原有技術溝道103中，電導的主模式是透過長反轉溝道。本體區101是原有技術溝道103的主要貢獻者。由本體區101創建的長反轉溝道的結果是器件的高比導通電阻(Ron，sp)。先前的方法試圖藉由簡單地創建穿過本體區的較短溝道來降低Ron，sp，這會導致許多有害的短溝道效應，例如汲極誘導勢壘降低(DIBL)、高汲極洩漏以及由此產生的高飽和電流導致的短路性能差。
碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件
第2圖表示根據本發明的各個方面，改良型的碳化矽金屬氧化物半導體場效電晶體(MOSFET)。改良型碳化矽MOSFET降低了Ron，sp，同時保持了良好的溝道靜電完整性。與原有技術的碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件相比，這種改進有效地減少了反轉模式溝道長度並增加了閾值電壓(Vth)，以實現更好的溝道靜電完整性和更低的Ron，sp。在改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)中，溝道203包括長度減小的反轉模式區205和在本體區201中創建的積累模式區206。源極區202還形成在至少本體區201中。在製造期間，源極區202也可以形成在反轉模式植入區中，並且源極區202的創建可以確定反轉模式區205的最終形狀。如圖所示，反轉模式區205位元 於源極區202和積累模式區206之間，在與外延層表面的平面上。在一些實現中，反轉模式區205的寬度可以基本上與積累模式區206的寬度相同，如第2圖所示。然而，其他配置在本發明的範圍內。積累模式區206位元於反轉模式區205和形成延伸到外延層表面的接面場效電晶體區(JFET區)204J的碳化矽外延層204的一部分之間。
改良型矽MOSFET器件可包括諸如閘極和接頭的其他金屬氧化物半導體場效電晶體(MOSFET)結構。閘極由閘極絕緣體層208和閘極導體層209組成。閘極絕緣體層208至少形成在外延層204的表面上。閘極還可以位於形成在本體區201和溝道203中的反轉模式區205和積累模式區206上方的器件表面上。摻雜有第一導電類型例如N型摻雜劑的碳化矽襯底207可在其表面上形成碳化矽外延層204。外延層可輕摻雜第一導電類型的摻雜劑。第二導電性的本體區201，e。可以在外延層204中形成g P型摻雜劑。源區202可以形成在至少本體區201中，並且可以摻雜第一導電類型。源區202摻雜濃度大於反轉模式區205摻雜濃度，且反轉模式區205摻雜濃度大於外延層204摻雜濃度。外延層204摻雜劑濃度大於積累模式區摻雜劑濃度206。可選擇溝道203中一個或更多區域的摻雜濃度，以使得積累模式區206在“關閉”狀態下完全耗盡導體，從而對電場或洩漏電流形成屏障。
第3圖至第13圖表示根據本發明的各個方面，製造改良型碳化矽金屬氧化物半導體場效電晶體(MOSFET)的方法。第3圖表示具有在其表面上形成的第一導電類型的輕摻雜碳化矽外延層302的第一導電類型的重摻雜碳化矽襯底301。外延層302(有時稱為漂移層)可透過外延或其他類似工藝在襯底表面上生長。第一導電類型可與第二導電類型相反，例如，如果第一導電類型為n型， 則第二導電類型為p型。N型摻雜劑包括磷、砷和任何其他材料，該等材料在浸漬到碳化矽中時提供了一個自由電荷載體。P型摻雜劑包括鈹、硼、鋁、鎵和任何其他材料，當浸漬到碳化矽中時，該等材料為電荷載體提供孔。外延層中的摻雜劑濃度可為1x1015cm-3至5x1017cm-3。
在一些實施方案中，在襯底301和外延層302之間可以存在外延生長的緩衝層。這種緩衝層的摻雜水準介於襯底和外延層的摻雜水準之間。這種層可以在形成外延層的過程中生長。在這種實現中，緩衝層可被視為外延層的一部分。
第4圖表示根據本發明的各個方面，碳化矽襯底301、外延層302和本體區掩模401的形成的橫截面圖。在襯底301的表面上形成外延層302之後，在外延層302的表面上形成本體掩模401。本體掩模401可以是任何類型的掩模，例如，苯酚、環氧樹脂或丙烯酸樹脂，即光阻掩模或硬掩模，例如圖案化氧化物或多晶矽層。本體掩膜的厚度足以防止離子注入本體掩膜下方的區域。
第5圖表示根據本發明的各個方面，碳化矽襯底301、碳化矽外延層302、本體區掩模401和外延層中本體區502的形成的橫截面圖。在創建本體區掩模401之後，本體區502(也稱為阱區)可以藉由將離子503注入外延層302的選定部分而在外延層中形成。包層摻雜層(例如外延層302)可在形成該層的外延生長過程期間摻雜。如果外延層摻雜有N型摻雜劑，則離子503的注入可使用第二導電類型的摻雜劑(例如，P型摻雜劑)摻雜外延層302的選定部分。離子503的注入能量可能在250千電子伏(keV)和1兆電子伏(MeV)之間，摻雜濃度約為1x1017cm-3。摻雜劑濃度在一個或更多維度上可能是不均勻的。例如，身體劑量通常是反向的，底部到底部的劑量更大(如1x1019cm-3)表面約1x1017cm-3。本 體區掩模401防止在位於成品器件中的閘極下方的外延層302的接面場效電晶體區(JFET區)501中植入第二導電類型的摻雜劑。
第6圖表示根據本發明的各個方面，碳化矽襯底301、碳化矽外延層302、接面場效電晶體區(JFET區)501、本體區502和積累模式注入區603的形成的橫截面圖。在注入以形成本體區502之後，藉由注入對應於第一導電類型的摻雜劑的離子604在本體區中形成積累模式注入區603。可使用比本體區502更低的離子注入能量摻雜積累模式注入區603。舉例來說，但不限於，離子604可以10千電子伏至50千電子伏的能量注入。較低的注入能量導致注入身體區的深度較淺。積累模式注入區603中的摻雜劑濃度可在5x1015cm-3和1x1017cm-3之間。本體區的注入結果是在第二導電性的較深本體區602上的第一導電性類型的淺積累模式注入區603。
第7圖表示根據本發明的各個方面，碳化矽襯底301、碳化矽外延層302、本體區502和在外延層表面上形成的積累墊片701的橫截面圖，可以在本體區掩模401側的外延層302的表面上形成積累墊片701。積累墊片701可以是生長在本體掩模401的側面上的氧化層。或者，可以透過沉積材料(例如，隨後進行蝕刻)形成積累墊片，留下比本體區掩模401所掩模的部分更寬的掩模部分。積累墊片可以從本體掩膜側面起0.1微米到0.5微米寬。積累墊片701的寬度確定積累模式區的最終寬度。積累墊片701的厚度被選擇為足以在墊片下方的外延層的積累模式注入區603中停止離子注入。
第8圖表示根據本發明的各個方面，碳化矽襯底301、碳化矽外延層302、接面場效電晶體區(JFET區)501、本體區502、積累區墊片701、本體掩模401以及反轉模式注入區802和積累模式區801的形成的橫截面圖。在創建積累 墊片701之後，藉由將離子803注入積累模式注入區603的選定部分來形成反轉模式注入區802。包層摻雜層(例如外延層302)可在形成該層的外延生長過程期間摻雜。如果外延層302摻雜有N型摻雜劑，則離子803對應於第二導電類型的摻雜劑，例如P型摻雜劑。反轉模式注入區802的形成透過積累模式注入區603的反摻雜部分創建積累模式區801的最終尺寸。積累區間隔物防止積累模式區801中的離子注入803，同時允許在積累模式注入區603的未覆蓋區中進行注入。積累模式區801的深度保持與積累模式注入區603的深度相同，僅積累模式區801的大小改變。用於反轉模式注入區的離子803的注入能量為10kev到50kev，因此在與積累注入區大致相同的深度處創建反轉模式注入區802。注入的摻雜劑濃度為5x1016至1x1018。在一些實施例中，反轉模式植入區802可在與積累植入區域相同的深度處創建，並將不在積累區間隔物701下方的積累植入區的區域轉換為反轉植入區802。例如，相同的注入能量可用於反轉模式注入和積累模式注入，並對每個區域使用的摻雜劑類型進行一些調整。或者，反轉區的注入能量可略高於積累植入區的注入能量，從而導致反轉區的更深植入，並確保未被積累區間隔物覆蓋的積累植入區603，完全轉換為反轉模式植入區802。
第9圖表示根據本發明的各個方面，在反轉模式植入區802上的形成反轉區墊片901的橫截面圖。在反轉模式植入區802的創建之後，反轉區墊片901可以沉積在積累模式墊片701側的外延層的表面上，並且沉積在將成為反轉模式區的反轉模式植入區802的一部分上。與積累模式間隔層類似，反轉區墊片可以是沉積在外延層表面上的氧化物。在可選的實施方案中，墊片901可以是多晶矽或甚至是光致抗蝕劑。或者，反轉區墊片901可以透過材料沉積形成，例如，隨後蝕刻回留下比本體區遮罩物401和積累區墊片701遮罩的部分更寬的遮罩部 分。反轉區墊片901的寬度可以是0.1微米到0.5微米。反轉區墊片901的寬度確定反轉模式區的最終寬度。可藉由例如但不限於熱氧化物沉積、化學氣相沉積(CVD)、物理氣相沉積(PVD)等，在反轉模式植入區802上方的外延層上沉積反轉區墊片。
第10圖表示在根據本發明的各個方面，製造碳化矽金屬氧化物半導體場效電晶體(MOSFET)的方法中，本體區1002和反轉模式注入區802中的源極區1001的形成的橫截面圖。在創建反轉模式墊片901之後，可以藉由墊片中的開口形成重摻雜第一導電類型的源極區1001。源極區1001的形成產生反轉區1003的尺寸。源極區1001可使用離子注入或用摻雜劑浸漬碳化矽外延層的任何其他方法來創建。作為示例，但不作為局限，源極區1001可注入對應於第一導電類型的摻雜劑的離子1004。源極區中的摻雜劑濃度可為1x1019cm-3至1x1021cm-3，注入能量可為10keV至200keV。在一些實施例中，源極區1001可具有比積累區801或反轉區1003更深的植入深度。在注入期間，反轉墊片901阻止在反轉注入區的一部分上的注入，從而形成反轉模式區1003的大小。類似地，積累間隔層701和本體掩模401阻止外延層在其各自位置的注入，確保保持外延層302的積累區801和接面場效電晶體區(JFET區)501中的尺寸和摻雜濃度為30。如果源極區1001在沒有掩模的情況下被注入，則其可對抗，否則將存在於反轉模式注入區802中的摻雜。在這樣的實施方式中，器件邊緣上的反轉模式注入區802可由具有合適摻雜劑和單獨掩模的後續注入物形成，以形成本體接觸區802。
第11圖表示根據本發明的各個方面，用於製造碳化矽MOSFET器件的方法中的閘極絕緣層1101的形成的橫截面圖。在形成源極區1001之後，使用蝕刻和拋光去除本體掩模、積累間隔和反轉墊片，以露出外延層302。形成閘極 絕緣層1101。閘極絕緣層1101可以是沉積在外延層302的表面上的諸如二氧化矽、氧化鉿、氧化鈦等的絕緣體。閘極絕緣層1101的厚度可以是100-1200埃(Å)。閘極絕緣層1101可藉由諸如熱氧化物沉積、CVD或PVD等任何已知方法形成。閘極絕緣層1101可以覆蓋反轉模式區1003、積累區801和接面場效電晶體區(JFET區)1102上方的外延層302的表面的一部分。閘極絕緣層1101還可以覆蓋源極區1001的表面的一部分。
第12圖表示根據本發明的各個方面，形成閘極導體層1201期間碳化矽MOSFET器件的橫截面圖。在形成閘極絕緣層1101之後，閘極導體層1201可以形成在絕緣層1101的上表面上。閘極導體可以是金屬或多晶矽，並且可以是1000-6000埃厚。閘極導體層1201可以沉積或生長在閘極絕緣層1101的表面上。光阻劑或機械應用的掩模和蝕刻工藝(例如等離子體幹蝕刻)可用於在閘極絕緣層1101上創建閘極導體層。閘極導體層1201可以形成在外延層的接面場效電晶體區(JFET區)501、積累模式區801和反轉模式區1003上。閘極導體層1201位置可以被配置為使得當向閘極導體施加電壓時，電流從源極區經過至少反轉模式區1003、積累模式區801和接面場效電晶體區(JFET區)1102，流向位於襯底相對側的汲極金屬。
第13圖表示根據本發明的各個方面，在外延層302和襯底301的表面上形成其它金屬氧化物半導體場效電晶體(MOSFET)結構的碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件的橫截面。最後，在外延層中形成閘極導體層1201、源區1001、反轉模式區1003、積累模式區801和本體區1002之後，可以形成其他MOSFET結構。其他MOSFET結構包括源極接頭1302、閘極接頭1303、汲極金屬1304和隔離層1301。第13圖中示出了在相應的源極連接孔中形成源極接 頭1302和在相應的閘極連接孔中形成閘極接頭1303。隔離層1301在閘極形成後沉積在晶圓表面的頂部。作為示例，但不作為局限，隔離層可由氧化物、氮化物、矽酸鹽玻璃材料或其中兩種或多種材料的某種組合製成。隔離層1301的沉積使閘極導體層1201完全絕緣，從而形成完整的閘極1305結構。因此，閘極1305結構至少包括閘極絕緣層和閘極導體層1201，它還可以包括圍繞閘極導體層1201的附加絕緣。然後是形成接觸掩模的圖案，其在隔離層1301中形成用於源極、多邊形和終端連接的孔。可藉由等離子體幹法蝕刻透過接觸掩模中的相應開口在隔離層中蝕刻接觸孔。幹蝕刻後，可藉由等離子體灰化和用去除溶液清洗或藉由任何其他已知掩模去除技術(例如但不限於平面化或拋光)去除接觸掩模。源極和閘極接觸可由導電材料層1302(例如金屬層)形成。作為示例，但不作為局限，導電材料可包括Ti/TiN的阻擋層和歐姆金屬層，例如由諸如鋁(Al)層的覆蓋金屬層覆蓋的鎳(Ni)層。閘極導體層1201和導電材料1302層可以被圖案化，使得可以透過隔離層1301以保持源和閘極之間的電隔離的方式形成與閘極的接觸。在一些實施方式中，與閘極導體的接觸可以在第三維中進行，也就是說，在第13圖所示的橫截面平面之外。
摻雜特性
傳統的碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件和根據本發明各方面所提出的器件之間的進一步區別可以根據摻雜劑分佈來理解。第14圖中所示的橫條圖表示出了沿原有技術碳化矽金屬氧化物半導體場效電晶體(MOSFET)器件的外延層的表面沿著如第1圖中所示的橫截面的摻雜劑濃度分佈。該圖使用不同的陰影來表示不同的導電性類型。如圖所示，原有技術器件的摻雜濃度在源極區102中最高，在本體/反轉區101中較小，在外延層104的接面 場效電晶體區(JFET區)中最低。在原有技術設備中，載流子移動僅藉由反轉模式電導發生，因此受到高Ron，sp的影響。
相比之下，第15圖中的橫條圖表示根據本發明各個方面，改良型碳化矽MOSFET器件的摻雜劑濃度分佈。如第14圖所示，該圖使用不同的陰影來指示不同的導電性類型。在如第2圖所示的裝置的表面沿著其中所示的橫截面拍攝所示的濃度分佈圖。源極區202中的摻雜濃度最高。具有第二高摻雜濃度的區是反轉模式區205，並且具有第三高摻雜濃度的區是接面場效電晶體區(JFET區)204J。積累區206具有最低摻雜濃度，並且被配置為在運行期間完全耗盡載流子。因此，改進後的碳化矽MOSFET器件在反轉模式溝道和積累模式溝道中均工作，從而提高了Ron，sp，而不存在簡單縮短溝道長度的負面影響。
儘管本發明攸關某些較佳的版本已經做了詳細的敘述，但是仍可能存在各種替代、修正和等效的其他版本。因此，本發明的範圍不應由上述說明決定，與之相反，本發明的範圍應參照所附的權利要求書及其全部等效內容。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下權利要求中，除非特別聲明，否則不定冠詞“一個”或“一種”都指下文內容中的一個或複數個項目的數量。除非用“意思是”明確指出限定功能，否則所附的權利要求書並不應認為是意義和功能的局限。權利要求書中沒有進行特定功能的精確指明的任何項目，都應理解為所述的“意義是”。權利要求中未明確說明“用於”執行特定功能的“手段”的任何要素，不得解釋為《美國法典》第35§ 112,
Figure 111104369-A0305-02-0017-1
6卷規定的“手段”或“步驟”條款。
101:本體區
102:源極區
103:溝道
104:外延層
105:本體接頭

Claims (15)

  1. 一種碳化矽金屬氧化物半導體場效電晶體，包括：一個重摻雜第一導電類型的碳化矽襯底；一個輕摻雜第一導電類型的碳化矽外延層，該碳化矽外延層具有一個第一導電類型的接面場效電晶體區(JFET區)；一個摻雜第二導電類型的本體區，形成在該碳化矽外延層中，其中第二導電類型與第一導電類型相反；一個摻雜第一導電類型的積累模式區，形成在該本體區中，以及一個第二導電類型的反轉模式區域，形成在該本體區中，其中該積累模式區位元於接面場效電晶體區(JFET區)和該反轉模式區之間。
  2. 如請求項1所述之碳化矽金屬氧化物半導體場效電晶體，還包括一個重摻雜第一導電類型的源極區，至少形成在該本體區中。
  3. 如請求項2所述之碳化矽金屬氧化物半導體場效電晶體，其中該反轉模式區在該源極區和該積累模式區之間，其中該反轉模式區的寬度與該積累模式區的寬度基本相等。
  4. 如請求項2所述之碳化矽金屬氧化物半導體場效電晶體，還包括一個閘極，形成在該接面場效電晶體區(JFET區)域縮放的該碳化矽外延層表面上。
  5. 如請求項4所述之碳化矽金屬氧化物半導體場效電晶體，還包括一部分的該閘極位元於該反轉模式區和該積累模式區上方。
  6. 如請求項1所述之碳化矽金屬氧化物半導體場效電晶體，其中該反轉模式區的摻雜濃度大於該碳化矽外延層的摻雜濃度，該接面場效電晶體區(JFET區)的摻雜濃度大於該積累模式區的摻雜濃度。
  7. 如請求項6所述之碳化矽金屬氧化物半導體場效電晶體，還包括一個源極區，其摻雜濃度大於該反轉模式區的摻雜濃度。
  8. 一種碳化矽金屬氧化物半導體場效電晶體的製備方法，包括：a)在重摻雜第一導電類型的碳化矽襯底上，製備一個輕摻雜第一導電類型的碳化矽外延層；b)在該碳化矽外延層中，製備一個接面場效電晶體(JFET)區和一個本體區，其中接面場效電晶體區(JFET區)域為第一導電類型，其中該本體區為第二導電類型，其中第二導電類型與第一導電類型相反；c)在該本體區中，製備一個摻雜第一導電類型的積累模式注入區；d)在該本體區上方的該積累模式注入區前體中，製備一個第二導電類型的反轉模式區，其中積累模式區位於接面場效電晶體區(JFET區)和該反轉模式區之間。
  9. 如請求項8所述之方法，其中製備該反轉模式區的工藝也可以製備該積累模式區。
  10. 如請求項8所述之方法，還包括製備摻雜第一導電類型的源極區，至少形成在該本體區中。
  11. 如請求項10所述之方法，其中該反轉模式區位於該源極區和該積累模式區之間。
  12. 如請求項10所述之方法，還包括在該碳化矽外延層的表面上製備一個閘極。
  13. 如請求項12所述之方法，其中一部分的該閘極位元於該反轉模式區和該積累模式區上方。
  14. 如請求項8所述之方法，其中該反轉模式區的摻雜濃度大於外延區的摻雜濃度，外延區的摻雜濃度大於該積累模式區的摻雜濃度。
  15. 如請求項14所述之方法，其中源極區的摻雜濃度大於該反轉模式區的摻雜濃度。
TW111104369A 2021-02-16 2022-02-07 的碳化矽金屬氧化物半導體場效電晶體 TWI829085B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/177,045 US11776994B2 (en) 2021-02-16 2021-02-16 SiC MOSFET with reduced channel length and high Vth
US17/177,045 2021-02-16

Publications (2)

Publication Number Publication Date
TW202234712A TW202234712A (zh) 2022-09-01
TWI829085B true TWI829085B (zh) 2024-01-11

Family

ID=82801617

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104369A TWI829085B (zh) 2021-02-16 2022-02-07 的碳化矽金屬氧化物半導體場效電晶體

Country Status (3)

Country Link
US (1) US11776994B2 (zh)
CN (1) CN114944338B (zh)
TW (1) TWI829085B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12308237B2 (en) * 2021-12-03 2025-05-20 Applied Materials, Inc. Ion implantation to increase MOSFET threshold voltage
US11908933B2 (en) * 2022-03-04 2024-02-20 Genesic Semiconductor Inc. Designs for silicon carbide MOSFETs
CN116613215B (zh) * 2023-06-26 2024-07-19 陕西亚成微电子股份有限公司 一种线性平面功率vdmos结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190131388A1 (en) * 2016-07-21 2019-05-02 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322802A (en) 1993-01-25 1994-06-21 North Carolina State University At Raleigh Method of fabricating silicon carbide field effect transistor
US6768168B1 (en) 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof
GB2321337B (en) 1997-01-21 2001-11-07 Plessey Semiconductors Ltd Improvements in or relating to semiconductor devices
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6509233B2 (en) 2000-10-13 2003-01-21 Siliconix Incorporated Method of making trench-gated MOSFET having cesium gate oxide layer
CN1187839C (zh) 2001-01-19 2005-02-02 三菱电机株式会社 半导体装置
US7091573B2 (en) 2002-03-19 2006-08-15 Infineon Technologies Ag Power transistor
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP3985727B2 (ja) * 2003-05-12 2007-10-03 日産自動車株式会社 半導体装置及びその製造方法
JP2005340626A (ja) 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
US7667264B2 (en) 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
US20060108635A1 (en) 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US7948029B2 (en) 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US7436022B2 (en) 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7671439B2 (en) 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
US7285822B2 (en) 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US7952139B2 (en) 2005-02-11 2011-05-31 Alpha & Omega Semiconductor Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US7786531B2 (en) 2005-03-18 2010-08-31 Alpha & Omega Semiconductor Ltd. MOSFET with a second poly and an inter-poly dielectric layer over gate for synchronous rectification
US7659570B2 (en) 2005-05-09 2010-02-09 Alpha & Omega Semiconductor Ltd. Power MOSFET device structure for high frequency applications
US20060273379A1 (en) 2005-06-06 2006-12-07 Alpha & Omega Semiconductor, Ltd. MOSFET using gate work function engineering for switching applications
US8193580B2 (en) 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US7633119B2 (en) 2006-02-17 2009-12-15 Alpha & Omega Semiconductor, Ltd Shielded gate trench (SGT) MOSFET devices and manufacturing processes
US8236651B2 (en) 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US7504676B2 (en) 2006-05-31 2009-03-17 Alpha & Omega Semiconductor, Ltd. Planar split-gate high-performance MOSFET structure and manufacturing method
US7750447B2 (en) 2007-06-11 2010-07-06 Alpha & Omega Semiconductor, Ltd High voltage and high power boost converter with co-packaged Schottky diode
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7521332B2 (en) 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
US20080246082A1 (en) 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
US8035159B2 (en) 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
US20090039456A1 (en) 2007-08-08 2009-02-12 Alpha & Omega Semiconductor, Ltd Structures and methods for forming Schottky diodes on a P-substrate or a bottom anode Schottky diode
US7994005B2 (en) 2007-11-01 2011-08-09 Alpha & Omega Semiconductor, Ltd High-mobility trench MOSFETs
US7825431B2 (en) 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US20090242973A1 (en) 2008-03-31 2009-10-01 Alpha & Omega Semiconductor, Ltd. Source and body contact structure for trench-dmos devices using polysilicon
US7799646B2 (en) 2008-04-07 2010-09-21 Alpha & Omega Semiconductor, Ltd Integration of a sense FET into a discrete power MOSFET
US7939882B2 (en) 2008-04-07 2011-05-10 Alpha And Omega Semiconductor Incorporated Integration of sense FET into discrete power MOSFET
WO2009151657A1 (en) 2008-06-11 2009-12-17 Maxpower Semiconductor Inc. Super self-aligned trench mosfet devices, methods and systems
US7867852B2 (en) 2008-08-08 2011-01-11 Alpha And Omega Semiconductor Incorporated Super-self-aligned trench-dmos structure and method
US8362552B2 (en) 2008-12-23 2013-01-29 Alpha And Omega Semiconductor Incorporated MOSFET device with reduced breakdown voltage
US7851856B2 (en) 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
US7767526B1 (en) 2009-01-29 2010-08-03 Alpha & Omega Semiconductor Incorporated High density trench MOSFET with single mask pre-defined gate and contact trenches
US7829947B2 (en) 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US8829614B2 (en) 2009-08-31 2014-09-09 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
US8252647B2 (en) 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US8187939B2 (en) 2009-09-23 2012-05-29 Alpha & Omega Semiconductor Incorporated Direct contact in trench with three-mask shield gate process
US8324053B2 (en) 2009-09-30 2012-12-04 Alpha And Omega Semiconductor, Inc. High voltage MOSFET diode reverse recovery by minimizing P-body charges
US8138605B2 (en) 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
US8466510B2 (en) 2009-10-30 2013-06-18 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
US9048282B2 (en) 2013-03-14 2015-06-02 Alpha And Omega Semiconductor Incorporated Dual-gate trench IGBT with buried floating P-type shield
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
US8729608B2 (en) 2012-01-31 2014-05-20 Panasonic Corporation Semiconductor device and method of manufacturing the device
JP6168732B2 (ja) * 2012-05-11 2017-07-26 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
US9240476B2 (en) * 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9893176B2 (en) * 2014-12-26 2018-02-13 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
CN104882447B (zh) * 2015-05-27 2018-10-16 上海集成电路研发中心有限公司 一种漏区嵌入反型层的半浮栅器件及制造方法
US10600871B2 (en) * 2016-05-23 2020-03-24 General Electric Company Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells using body region extensions
CN106784008A (zh) * 2017-01-22 2017-05-31 北京世纪金光半导体有限公司 一种集成肖特基二极管的SiC MOSFET器件
US10680095B2 (en) 2018-06-15 2020-06-09 Semiconductor Components Industries, Llc Power device having super junction and schottky diode
US10818662B2 (en) 2018-09-19 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Silicon carbide MOSFET with source ballasting
US11211484B2 (en) * 2019-02-13 2021-12-28 Monolithic Power Systems, Inc. Vertical transistor structure with buried channel and resurf regions and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190131388A1 (en) * 2016-07-21 2019-05-02 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
TW202234712A (zh) 2022-09-01
US11776994B2 (en) 2023-10-03
CN114944338A (zh) 2022-08-26
CN114944338B (zh) 2025-12-23
US20220262896A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
CN100524809C (zh) 场效应晶体管半导体器件
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
JP5586887B2 (ja) 半導体装置及びその製造方法
CN103477439B (zh) 半导体装置及其制造方法
US7989886B2 (en) Alignment of trench for MOS
TWI829085B (zh) 的碳化矽金屬氧化物半導體場效電晶體
KR20130088188A (ko) 고농도의 붕소 도핑된 게르마늄을 갖는 트랜지스터
KR20120098843A (ko) 자가-정렬된 에피텍셜 소스 및 드레인을 갖는 다중 게이트 반도체 디바이스
CN111048420B (zh) 横向双扩散晶体管的制造方法
JPH0620132B2 (ja) 電界効果トランジスタ
US6323506B1 (en) Self-aligned silicon carbide LMOSFET
CN101689507A (zh) 扩展漏极晶体管及其制造方法
CN115241283A (zh) 集成的平面-沟道栅极功率mosfet
CN119325270B (zh) 绝缘栅mis hemt器件、制备方法、芯片及电子设备
CN110957370A (zh) 横向双扩散晶体管的制造方法
US7671441B2 (en) Trench MOSFET with sidewall spacer gates
KR20010102278A (ko) 게이트 항복을 방지한 실리콘 탄화물 횡형 금속 산화물반도체 전계 효과 트랜지스터
TWI858866B (zh) 包含電晶體單元的半導體元件及其相關製造方法
JP5037103B2 (ja) 炭化珪素半導体装置
CN100395876C (zh) 功率金属氧化物半导体场效应晶体管的制造方法
US20230049364A1 (en) Transistor device and method for producing thereof
US20230327014A1 (en) TRENCH SiC POWER SEMICONDUCTOR DEVICE
CN119451171A (zh) 一种屏蔽栅mosfet器件及其制备方法
CN120201750A (zh) 半导体器件及其制造方法
CN117855288A (zh) 一种氧化镓misfet器件结构及其制备方法