TWI828035B

TWI828035B - 半導體封裝

Info

Publication number: TWI828035B
Application number: TW111101200A
Authority: TW
Inventors: 許佳桂; 游明志; 賴柏辰; 汪金華; 林柏堯; 鄭心圃
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-08-27
Filing date: 2022-01-12
Publication date: 2024-01-01
Also published as: US20230066370A1; US20250285958A1; TW202310219A; US12341091B2; CN115497886A; US20230369194A1; US11862549B2

Abstract

本發明實施例的一種半導體封裝包括：晶粒，具有表面；重佈線結構，設置在所述晶粒下方且與所述晶粒電連接，所述重佈線結構包括多個導電圖案，其中所述導電圖案中的至少一個具有與所述晶粒的所述表面實質上平行的剖面，所述剖面具有長軸與短軸，且所述長軸與所述晶粒的中心軸相交；以及多個導電端子，設置在所述重佈線結構下方且與所述重佈線結構電連接。

Description

半導體封裝

本發明實施例是有關於一種半導體封裝。

由於各種電子元件(例如晶體管、二極管、電阻器、電容器等)的集成密度不斷提高，半導體行業經歷了快速增長。在大多數情況下，集成密度的改進來自最小特徵尺寸的反覆減小，這允許將更多較小的元件集成到給定的面積中。這些較小的電子元件需要較小的封裝，因此比以前的封裝使用更少的面積。目前，積體扇出封裝因其緊湊性而變得越來越受歡迎。如何確保積體扇出封裝的可靠性成為該領域的一個挑戰。

本發明實施例的一種半導體封裝包括；晶粒，具有表面；重佈線結構，設置在所述晶粒下方且與所述晶粒電連接，所述重佈線結構包括多個導電圖案，其中所述導電圖案中的至少一個具有與所述晶粒的所述表面實質上平行的剖面，所述剖面具有長軸與短軸，且所述長軸與所述晶粒的中心軸相交；以及多個導電端子，設置在所述重佈線結構下方且與所述重佈線結構電連接。

本發明實施例的一種半導體封裝包括：重佈線結構，包括多個第一導電圖案和多個第二導電圖案，其中所述第一導電圖案分別為類橢圓形，所述第二導電圖案分別為圓形；晶粒，設置在所述重佈線結構上方且與所述重佈線結構電連接；底膠，位於所述晶粒和所述重佈線結構之間；以及包封體，包封所述晶粒且位於所述重佈線結構上方。

本發明實施例的一種半導體封裝包括：晶粒，具有第一中心軸；重佈線結構，設置在所述晶粒下方且與所述晶粒電連接，所述重佈線結構包括多個導電圖案和多個導電通孔；以及多個球下金屬圖案，所述導電通孔位於所述導電圖案和所述球下金屬圖案之間並與所述導電圖案和所述球下金屬圖案直接接觸，其中所述導電通孔中的一者具有第二中心軸，位於所述導電通孔中的所述一者下方的所述球下金屬圖案中的相應一者具有第三中心軸，所述第二中心軸和所述第一中心軸之間的距離大於所述第三中心軸和所述第一中心軸之間的距離。

100,200:半導體封裝

102:載板

104:剝離層

110:重佈線結構

112:鈍化層

114:導電通孔

116,116a,116b,124:導電圖案

118a:長軸

118b:短軸

122:介電層

130,140:晶粒

130a,202a:表面

130c:角落

130p:外緣

132,142,204:接合墊

134,144:晶粒連接件

150,210:底膠

152:包封體

160:UBM圖案

162:導電端子

202:封裝基底

C,C1,C2,C3:中心

CA,CA1,CA2,CA3:中心軸

D,D1,D2:方向

La,Lb:長度

S1-S4:四側

d1,d2,d3,d4,d5:距離

t1,t2:直徑

θa,θb:夾角

S1,S2,S3,S4:側

在結合隨附圖式閱讀以下詳細描述時會最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，可出於論述清楚起見而任意增大或減小各種特徵的尺寸。

圖1A至圖1E是根據本公開一些實施例的半導體封裝的製造過程的剖面示意圖。

圖2A和圖2B是簡化上視圖，示出了圖1E中的導電圖案的各種佈置。

圖3A是根據本公開一些實施例的半導體封裝的示意性剖面圖，並且圖3B是圖3A的簡化上視圖。

圖4A和圖4B是簡化上視圖，示出了圖1E中的導電圖案的各種佈置。

以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。為簡化本公開，下文闡述元件及佈置的具體實例。當然，這些僅為實例而非旨在進行限制。例如，以下說明中將第二特徵形成在第一特徵“之上”或第一特徵“上”可包括其中第二特徵與第一特徵被形成為直接接觸的實施例，且也可包括其中第二特徵與第一特徵之間可形成有附加特徵、進而使得所述第二特徵與所述第一特徵可能不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。此種重複使用是出於簡明及清晰的目的，且自身並不表示所論述的各種實施例和/或配置之間的關係。

此外，為易於說明，本文中可能使用例如“頂部(top)”、 “下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。除圖中所繪示的取向以外，所述空間相對性用語旨在還囊括裝置在使用或操作中的不同取向。裝置可被另外取向(旋轉90度或處於其他取向)，且本文所使用的空間相對性描述語可同樣相應地作出解釋。

也可包括其他特徵及製程。例如，可包括測試結構，以說明對三維(three-dimensional，3D)封裝或三維積體電路(3D integrated circuit，3DIC)裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基底上形成的測試墊，以使得能夠對3D封裝或3DIC進行測試、對探針和/或探針卡(probe card)進行使用以及進行類似操作。可對中間結構以及最終結構實行驗證測試。另外，本文所公開的結構及方法可結合包括對已知良好晶粒(known good die)進行中間驗證的測試方法來使用，以提高良率(yield)並降低成本。

圖1A至圖1E是根據本公開一些實施例的半導體封裝的製造過程的剖面示意圖。參考圖1A，提供其上具有剝離層104的載板102。在一些實施例中，剝離層104形成在載板102的頂部表面上。例如，載板102為玻璃基板，剝離層104為形成於玻璃基板上的光熱轉換(LTHC)離型層。然而，本公開不限於此，載板102和剝離層104也可以採用其他合適的材料。在其他實施例中，緩衝層(未繪示)塗覆在剝離層104上，其中剝離層104夾在緩衝層和載板102之間，並且緩衝層的頂部表面還提供了高度的共面性。緩衝層可以是介電材料層或由聚醯亞胺、BCB、PBO或任何其他合適的基於聚合物的介電材料製成的聚合物層。

然後，在載板102上形成重佈線結構110。在一些實施例，首先，在剝離層104上形成鈍化層112。鈍化層112的材料可以包括聚醯亞胺、聚醯亞胺衍生物、聚苯並噁唑(PBO)或任何其他合適的介電材料。鈍化層112可以通過旋塗塗布、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)或其相似者形成。鈍化層112是單層或多層。形成鈍化層112後，在鈍化層112中形成多個導電通孔114，在導電通孔114上形成多個導電圖案116，以分別與導電通孔114電連接。在一些實施例中，在鈍化層112中形成多個開口(未示出)，接著在開口中形成導電通孔114。然後分別在導電通孔114上形成導電圖案116。在一些實施例中，導電通孔114和導電圖案116是通過雙鑲嵌製程一體形成的。在其他實施例中，導電通孔114和導電圖案116通過單個鑲嵌製程或任何其他合適的製程分別形成。導電通孔114和導電圖案116可以各自包括擴散阻擋層和在其上的導電材料。擴散阻擋層可以包括TaN、Ta、TiN、Ti、CoW或其相似者中的一種或多種層並且通過ALD或其相似者形成，並且導電材料可以包括銅、鋁、鎢、銀、它們的組合或其相似者並且通過CVD、PVD、電鍍製程或其相似者形成。本公開不限制導電通孔114和導電圖案116的數量。

形成導電圖案116後，在導電圖案116上方交替地形成多個介電層122和多個導電圖案124，以完成重佈線結構110的形成。導電圖案124可以包括導電通孔和/或導線以內連任何裝置和/或外部裝置。介電層122可包括氧化矽、氮化矽、矽碳化物、氮氧化矽、低k介電材料，例如PSG、硼磷矽玻璃、FSG、SiO_xC_y、旋塗玻璃、旋塗聚合物、矽碳材料、其化合物、其複合物、其組合或其相似者。介電層122可以通過旋塗塗布、CVD、PECVD、HDP-CVD或其相似者形成。導電圖案124形成於介電層122之中/上方。導電圖案124可包括擴散阻擋層和在其上的導電材料。擴散阻擋層可以包括TaN、Ta、TiN、Ti、CoW或其相似者中的一種或多種層並且通過ALD形成或其相似者，並且導電材料可以包括銅、鋁、鎢、銀及其組合或其相似者並且通過CVD、PVD、電鍍製程或其相似者形成。本公開不限制介電層122和導電圖案124的數量。

參考圖1B，將至少一個晶粒130、140接合到重佈線結構110。晶粒130、140可以各自具有單一功能(例如，邏輯裝置、記憶體晶粒等)，或者可以具有多種功能(例如，晶片上系統(SoC)、專用積體電路(ASIC)等)。在一些實施例中，晶粒130是SoC，晶粒140是記憶體設備。記憶體設備可以是動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、混合記憶體立方體(HMC)模塊、高帶寬記憶體(HBM)模塊或其相似者。在實施例中，晶粒140是HBM模塊。

在一些實施例中，晶粒130、140通過晶粒連接件134、144與重佈線結構110接合。晶粒連接件134、144可以電連接到晶粒130、140的接合墊132、142。在一些實施例中，使用取放工具將晶粒130、140放置在重佈線結構110上。晶粒連接件134、144可由諸如焊料、銅、鋁、金、鎳、銀、鈀、錫等或其組合的導電材料形成。在一些實施例中，晶粒連接件134、144是通過如蒸鍍、電鍍、印刷、焊料轉移、植球或其相似者等方法最初形成焊料層而形成的。一旦在結構上形成了焊料層，就可以進行回流以將晶粒連接件134、144成形為所需的凸塊形狀。晶粒連接件134、144在重佈線結構110上的相應導電圖案124(即最外面的導電圖案124)和晶粒130、140之間形成連結，並將重佈線結構110電連接到晶粒130、140。

然後，可以在晶粒130、140和重佈線結構110之間形成底膠150，以圍繞晶粒連接件134、144。底膠150可以在晶粒130、140附接之後通過毛細管流動製程形成，或者可以在晶粒130、140附接之前通過合適的沉積方法形成。

在形成底膠150之後，在晶粒130、140和底膠150上方形成包封體152。包封體152可以是模塑料、環氧樹脂或其相似者，並且可以通過壓模法、移轉模塑或其相似者施加。包封體152可以形成在重佈線結構110上方，使得晶粒130、140是被埋入或被覆蓋。然後固化包封體152。

參考圖1C，在導電通孔114上依次形成多個球下金屬 (UBM)圖案160和多個導電端子162。在一些實施例中，載板102脫離鈍化層112並與鈍化層112分離。在一些實施例中，剝離製程包括在剝離層104(例如，LTHC釋放層)上投射諸如雷射或UV光之類的光，以便可以輕易地將載板102與剝離層104一起移除。在剝離步驟期間，在剝離載板102和剝離層104之前可以使用膠帶(未示出)固定結構。移除載板102和剝離層104後，分別在導電通孔114上形成UBM圖案160。UBM圖案160可形成為用於球安裝。UBM圖案160包括鋁、銅、鎳或它們的合金。可以在包封體152位於膠帶上時，進行載板102和剝離層104的移除和/或UBM圖案160和導電端子162的形成。

然後，將導電端子162放置在UBM圖案160上。導電端子162可以是可控塌陷晶片連接(C4)凸塊、如球柵陣列(BGA)的焊球、金屬柱、化學鍍鎳-化學鍍鈀-浸金技術(ENEPIG)形成的凸塊或其相似者。導電端子162包括例如焊料、銅、鋁、金、鎳、銀、鈀、錫等或它們的組合的導電材料。在其中導電端子162為焊料凸塊的實施例中，通過蒸鍍、電鍍、印刷、焊料轉移、植球或其相似者等各種方法最初形成焊料層而形成導電端子162。在此實施例中，一旦形成了焊料層，就會執行回流以將材料成形為所需的凸塊形狀。

參考圖1D，包封體152被減薄以暴露晶粒130、140的表面。減薄可以通過化學機械研磨、研磨製程或其相似者來完成。減薄後，包封體152和晶粒130、140的表面(例如頂部表面)是齊平的。在一些實施例中，重佈線結構110和包封體152通過分割製程被分離(未示出)，從而形成半導體封裝100。可以在重佈線結構110位於膠帶上時執行分割製程。沿著切割線區域執行分割。在一些實施例中，分割製程包括鋸切製程、雷射製程或其組合。如圖1D所示，分割製程使得重佈線結構110的側壁和包封體152的側壁實質上彼此齊平。半導體封裝100可以集成同質或異質的元件。在一些實施例中，半導體封裝100是通過先形成重佈線結構而形成的，這也稱為先重佈線層(RDL)製程。然而，本公開不限於此。

參考圖1E，半導體封裝100可以安裝到封裝基底202上，以形成半導體封裝200。在一些實施例中，封裝基底202是中介層，例如有機中介層。封裝基底202可以包括重佈線結構。例如，重佈線結構包括交替的介電層(未示出)和導電圖案(未示出)和在介電層和導電圖案上方的多個接合墊204。導電圖案可以包括導電通孔和/或導線。介電層可以包括有機材料，導電圖案和接合墊204可以包括例如銅的導電材料。導電圖案和接合墊204可以通過例如沉積、單鑲嵌、雙鑲嵌或其相似者等任何合適的製程形成。在一些實施例中，封裝基底202實質上沒有主動和被動裝置。然而，本公開不限於此。

在其他實施例中，封裝基底202由諸如矽、鍺、金剛石或其相似者等半導體材料製成。或者，也可以使用化合物材料，例如矽鍺、矽碳化物、砷化鎵、砷化銦、磷化銦、矽鍺碳化物、磷化砷鎵、磷化鎵銦、它們的組合和其相似者。此外，封裝基底202可以是SOI基底。通常，SOI基底包括半導體材料層，例如磊晶矽、鍺、矽鍺、SOI、SGOI或其組合。封裝基底202可以包括主動和被動裝置(未示出)。本領域中具有通常知識者將認識到，可以使用例如晶體管、電容器、電阻器、其組合和其相似者等多種裝置來產生用於半導體封裝200設計的結構和功能要求。裝置可以使用任何合適的方法形成。封裝基底202可以包括重佈線結構。重佈線結構包括交替的介電層(未示出)和導電圖案(未示出)和在介電層和導電圖案上方的多個接合墊204。導電圖案和接合墊204形成在主動和被動裝置上方，其被設計為用於連接各種裝置以形成功能性電路。介電層可以包括低k介電材料並且導電圖案和接合墊204可以包括例如銅的導電材料。在其他實施例中，封裝基底202是印刷電路板，例如形成為雙馬來醯亞胺三嗪(BT)、FR-4、ABF或其相似者的聚合物材料的多個薄層(或層壓板)的堆疊層壓基板。然而，可以替代地使用任何其他合適的基板，例如有機基板、陶瓷基板或其相似者，且所有這些為半導體封裝100提供支撐和連接性的重佈線基板都包括在一些實施例中。

在一些實施例中，回流導電端子162以將半導體封裝100附接到接合墊204，從而接合半導體封裝100與封裝基底202。導電端子162將封裝基底202電性地和/或實體地耦合到半導體封裝100。在其他實施例中，在將半導體封裝100安裝在封裝基底202上之前，被動裝置(例如，表面安裝裝置(SMD)，未示出)可以是附接到封裝基底202(例如，接合到接合墊204)。在這樣的實施例中，被動裝置可以與導電端子162接合到封裝基底202的相同表面。

在一些實施例中，在將半導體封裝100接合到封裝基底202上之後，在半導體封裝100和封裝基底202之間形成底膠210，其圍繞著導電端子162。底膠210可以通過毛細流動製程形成。

在一些實施例中，導電圖案116相對於晶粒(例如晶粒130)的幾何形狀和排列在確保所形成的半導體封裝100的可靠性方面起著重要作用。下面將結合圖2A和圖2B詳細描述導電圖案116的架構。

圖2A和圖2B是簡化上視圖，示出了導電圖案116在圖1E中的各種佈置。參考圖1E，在一些實施例中，導電圖案116設置在晶粒130正下方。例如，導電圖案116佈置在晶粒130之下且位於晶粒130的外緣130p內。導電圖案116可以佈置成圍繞晶粒130的中心軸CA(也稱為中心軸CA的延長線)。在此，中心軸是穿過物體的中心的線，物體相對於中心軸實質上對稱。導電圖案116可以排列成陣列。如圖2A所示，導電圖案116的上視圖具有類橢圓形。換句話說，實質上平行於晶粒130a的表面130a的導電圖案116的剖面具有類橢圓形。表面130a可以是主動表面或與主動表面相對的後表面。在此，術語“橢圓形”是指由於其對稱性而具有在其中心處相交的兩個相互垂直的軸的對稱形狀。類似地，術語“類橢圓形”是指類似橢圓的形狀並且具有在其中心處相交的兩個相互垂直的軸的形狀。由於製程變化和公差，類橢圓形可能不具有平滑的外緣或輪廓，並且可能不像橢圓那樣對稱。但是，從整體上來看形狀，類橢圓形在某種程度上可以解釋為橢圓形。類橢圓形可以是橢圓形(如圖4A和圖4B所示)、卵形(如圖2A和圖2B所示)、長圓形(如圖2A和圖2B所示)或其相似者。長圓形是有兩個長側和兩個短側但沒有直角的形狀，其中在一些實施例中短側可能有些彎曲。如圖2A所示，卵形(導電圖案116的橫剖面)具有長軸118a和垂直於長軸118a的短軸118b。導電圖案116的長軸118a與晶粒130的中心軸CA對齊。也就是說，長軸118a指向晶粒130的中心軸CA，且長軸118a(也稱為長軸118a的延長線)與晶粒130的中心軸CA相交。在一些實施例中，每個導電圖案116的長軸118a與晶粒130的中心軸CA相交。

長軸118a的長度L_a大於短軸118b的長度L_b。換句話說，導電圖案116有較長的長度Lb。在一些實施例中，長軸118a的長度L_a與短軸118b的長度L_b之比大於1且小於8。在一些實施例中，長軸118a的長度L_a的範圍從60μm到110μm。長軸118a的長度L_a可以大於UBM圖案160的最大長度。例如，UBM圖案160具有圓形形狀並具有直徑t1。在一些實施例中，導電圖案116的長軸118a的長度L_a大於UBM圖案160的直徑t1，UBM圖案160的直徑t1大於或實質上等於導電圖案116的短軸118b的長度L_b。在其他實施例中，UBM圖案160是八角形的。在一些實施例中，導電圖案116的中心軸CA1與導電通孔114的中心軸CA2實質上共線。也就是說，中心軸CA1與中心軸CA2完全重疊。例如，導電圖案116的中心軸CA1到晶粒130的中心軸CA之間的距離(即最短的距離)d1與導電通孔114的中心軸CA2到晶粒130的中心軸CA之間的距離(即最短的距離)d2相同。在一些實施例中，導電圖案116的中心軸CA1與UBM圖案160的中心軸CA3和導電端子162的中心軸(未示出)實質上共線。然而，本公開不限於此。在一些實施例中，由於導電圖案116覆蓋了導電端子162的頂部，導電圖案116也稱為帽狀圖案。

在一些實施例中，導電圖案116被佈置成相對於晶粒130的側壁的延伸方向傾斜。例如，如圖2A所示，晶粒130是四側S1-S4相連接的平行四邊形。側S1和側S3可沿第一方向D1延伸，而側S2和側S4可沿第二方向D2延伸。例如，第一方向D1垂直於第二方向D2。在一些實施例中，橢圓的長軸118a(導電圖案116的剖面)與第一方向D1形成夾角θa，夾角θa大於0°且小於90°。在一些實施例中，橢圓的長軸118a(導電圖案116的剖面)與第二方向D2形成夾角θb，夾角θb大於0°且小於90°。

圖2A還示出了晶粒130、導電圖案116、導電通孔114和UBM圖案160在表面(例如晶粒130的前部或後部表面以及封裝基底202的前部或後部表面)上的投影。例如，圖2A繪示晶粒130、導電圖案116、導電通孔114和UBM圖案160在晶粒130的表面130a或封裝基底202的表面202a上的投影。如圖2A所示，在一些實施例中，在表面130a或202a上的投影中，導電圖案116的中心C1與導電通孔114的中心C2和UBM圖案160的中心C3重疊。導電圖案116的長軸118a在從導電圖案116的中心C1到晶粒130的中心C的方向D上。換句話說，導電圖案116沿方向D擴大/延伸，因此在方向D上具有較大的長度La。

在一些實施例中，在冷卻階段，封裝基底202和晶粒130之間存在熱膨脹係數(CTE)失配，這可能會在導電圖案116的外緣處引起應力集中，並導致導電圖案116旁邊的鈍化層112裂開。在一些實施例中，通過將導電圖案116沿從導電圖案116的中心C1到晶粒130的中心C的方向D延伸，導電圖案116呈類橢圓形，因而減小應力。

參考圖2B，提供了導電圖案116的替代架構。如圖2B所示，位於導電圖案116的正下方的晶粒130可由多個第一導電圖案116a和多個第二導電圖案116b構成。如圖2B所示，第一導電圖案116a的上視圖為類橢圓形，而第二導電圖案116b的上視圖為圓形。換句話說，第一導電圖案116a的與晶粒130的表面130a大致平行的剖面為類橢圓形，第二導電圖案116b的與晶粒130的表面130a平行的剖面為圓形。第一導電圖案116a和UBM圖案160與圖2A的導電圖案116和UBM圖案160相似，但第一導電圖案116a排列在與晶粒130的角落130c對應的區域。例如，如圖2B所示，第二導電圖案116b夾在第一導電圖案116a之間。第一導電圖案116a的長軸118a與晶粒130的中心軸CA相交。在一些實施例中，每個導電圖案116a的長軸118a與晶粒130的中心軸CA相交。在一些實施例中，第一導電圖案116a的長軸118a的長度La大於UBM圖案160的直徑t1，UBM圖案160的直徑t1大於或實質上等於第一導電圖案116a的短軸118b的長度Lb。例如，第二導電圖案116b的直徑t2小於UBM圖案160的直徑t1。在一些實施例中，第一導電圖案116a的中心軸CA1與導電通孔114的中心軸CA2實質上共線。在一些實施例中，第一導電圖案116a的中心軸CA1與UBM圖案160的中心軸CA3和導電端子162的中心軸(未示出)實質上共線。類似地，在一些實施例中，第二導電圖案116b、導電通孔114、UBM圖案160和導電端子162的中心軸(未示出)彼此實質上共線。然而，本公開不限於此。此外，在替代實施例中，設置在第一導電圖案116a之間的第二導電圖案116b具有其他合適的形狀。在第二導電圖案116b與第一導電圖案116a具有相同形狀的實施例中，第二導電圖案116b的長軸可能與晶粒130的中心軸CA相交或不相交。

與圖2A類似，圖2B也顯示了晶粒130、導電圖案116、導電通孔114和UBM圖案160在晶粒130的表面130a或封裝基底202的表面202a上的投影。如圖2B所示，在一些實施例中，在表面130a或202a上的投影中，導電圖案116a的中心C1與導電通孔114的中心C2和UBM圖案160的中心C3重疊。類似地，導電圖案116b、導電通孔114和UBM圖案160中的中心(未示出)重疊。導電圖案116a的長軸118a在從導電圖案116a的中心C1 到晶粒130的中心C的方向D上。換句話說，導電圖案116a沿方向D擴大/延伸，因此在方向D上具有較大的長度La。

在一些實施例中，由於在與晶粒130的角落130c對應的區域處的上述應力比其他位置大，因此將這些區域的導電圖案116a設計成類橢圓形。換句話說，在對應於晶粒130的角落130c的區域中的導電圖案116a被配置為具有比其下方的UBM圖案160較大的尺寸，而其他區域中的導電圖案116b可以保持具有比其下方的UBM圖案160較小的尺寸。

在替代實施例中，如圖3A和3B所示，導電結構200的架構與圖1E和圖2A的相似，主要區別在於導電通孔114的中心軸CA2與導電圖案116的中心軸CA1不共線。例如，如圖3A和圖3B所示，導電通孔114的中心軸CA2相對於導電圖案116的中心軸CA1偏移，從而比導電圖案116的中心軸CA1離晶粒130的中心軸CA更遠。在一些實施例中，導電端子162的中心軸(未繪示)與導電圖案116的中心軸CA1共線。在一些實施例中，導電圖案116的中心軸CA1到晶粒130的中心軸CA之間的距離d1(即最短的距離)小於導電通孔114的中心軸CA2到晶粒130的中心軸CA之間的距離d2(即最短的距離)。在一些實施例中，導電通孔114的中心軸CA2和導電圖案116的中心軸CA1之間的距離d3的範圍從3μm到30μm。

圖3B還示出了晶粒130、導電圖案116、導電通孔114和UBM圖案160在表面(例如晶粒130的前部或後部表面和封裝基底202的前部或後部表面)上的投影。例如，圖3B示出晶粒130、導電圖案116、導電通孔114和UBM圖案160在晶粒130的表面130a或封裝基底202的表面202a上的投影。如圖3B所示，在一些實施例中，在表面130a或202a上的投影中，導電圖案116的中心C1與UBM圖案160的中心C3重疊。在一些實施例中，導電通孔114的中心C2相對於導電圖案116的中心C1和UBM圖案160的C3偏移。導電通孔114的中心C2可以相對於導電圖案116的中心C1沿著從導電圖案116的中心C1到晶粒130的中心C的方向D向外移動。沿方向D的導電通孔114的中心C2到UBM圖案160的內緣之間的距離d4大於沿方向D的導電通孔114的中心C2到UBM圖案160的外緣之間的距離d5。距離d4和距離d5之間的差異等於距離d3，距離d3的範圍從3μm到30μm。導電圖案116在從導電圖案116的中心C1到晶粒130的中心C的方向D上具有較大的長度La。換句話說，導電圖案116沿方向D擴大。在一些實施例中，通過將導電通孔114沿從導電圖案116的中心C1到晶粒130的中心C的方向D向外移動，降低了應力。

在上述實施例中，晶粒130正下方的導電圖案116配置為圖2A、圖2B、圖3B或其他類似排列，晶粒140正下方的導電圖案116可以有其他排列。例如，設置在晶粒140正下方的每個導電圖案116具有圓形形狀，並且這些導電圖案116中的每一個具有比UBM圖案160小的直徑或與UBM圖案160實質上相同的直徑。然而，本公開不限於此。在其他實施例中，設置在晶粒140 正下方的導電圖案116也可以配置為圖2A、圖2B和圖3B的導電圖案116或其他類似佈置。換言之，根據設計，導電圖案116和/或導電通孔114可以對應於半導體封裝中的一個或多個晶粒配置。

在一些實施例中，通過將重佈線結構的導電圖案沿朝向晶粒的中心軸的方向延伸，且導電圖案具有類橢圓形。此外，在一些實施例中，導電通孔相對於導電圖案的中心沿所述方向向外移動。因此，可以減小由於封裝基底和晶粒之間的CTE失配引起的應力。因此，可以提高所形成的半導體封裝的性能。

根據本公開一些實施例，一種半導體封裝包括：晶粒，具有表面；重佈線結構，設置在所述晶粒下方且與所述晶粒電連接，所述重佈線結構包括多個導電圖案，其中所述導電圖案中的至少一個具有與所述晶粒的所述表面實質上平行的剖面，所述剖面具有長軸與短軸，且所述長軸與所述晶粒的中心軸相交；以及多個導電端子，設置在所述重佈線結構下方且與所述重佈線結構電連接。

在一些實施例中，其中所述剖面具有類橢圓形。

在一些實施例中，其中所述導電圖案被佈置成圍繞所述晶粒的所述中心軸。

在一些實施例中，其中所述導電圖案在所述晶粒的所述表面上的投影範圍在所述晶粒的所述表面的外緣內。

在一些實施例中，其中所述晶粒的兩個相對側沿第一方向排列，所述晶粒的另外兩個相對側沿垂直於所述第一方向的第二方向排列，所述長軸與所述第一方向形成夾角，所述夾角大於0°且小於90°。

在一些實施例中，還包括球下金屬圖案，其中所述導電圖案中的所述至少一個導電圖案設置在所述球下金屬圖案和所述晶粒之間。

在一些實施例中，其中所述導電圖案中的所述至少一個導電圖案的所述長軸的長度大於所述球下金屬圖案的長度。

根據本公開一些實施例，一種半導體封裝包括：重佈線結構，包括多個第一導電圖案和多個第二導電圖案，其中所述第一導電圖案分別為類橢圓形，所述第二導電圖案分別為圓形；晶粒，設置在所述重佈線結構上方且與所述重佈線結構電連接；底膠，位於所述晶粒和所述重佈線結構之間；以及包封體，包封所述晶粒且位於所述重佈線結構上方。

在一些實施例中，其中所述第一導電圖案和所述第二導電圖案被佈置成圍繞所述晶粒的中心軸。

在一些實施例中，其中所述第一導電圖案佈置在對應於所述晶粒的角落的區域，且所述第二導電圖案佈置在所述第一導電圖案之間。

在一些實施例中，其中所述第一導電圖案中的每一個具有長軸和短軸。

在一些實施例中，還包括分別對應於所述第一導電圖案和所述第二導電圖案的多個球下金屬圖案，所述第一導電圖案中的每一個具有第一長度，所述第二導電圖案中的每一個具有第二長度，所述球下金屬圖案中的每一個具有第三長度，其中所述第一長度大於所述第三長度且所述第二長度小於所述第三長度。

根據本公開一些實施例，一種半導體封裝包括：晶粒，具有第一中心軸；重佈線結構，設置在所述晶粒下方且與所述晶粒電連接，所述重佈線結構包括多個導電圖案和多個導電通孔；以及多個球下金屬圖案，所述導電通孔位於所述導電圖案和所述球下金屬圖案之間並與所述導電圖案和所述球下金屬圖案直接接觸，其中所述導電通孔中的一者具有第二中心軸，位於所述導電通孔中的所述一者下方的所述球下金屬圖案中的相應一者具有第三中心軸，所述第二中心軸和所述第一中心軸之間的距離大於所述第三中心軸和所述第一中心軸之間的距離。

在一些實施例中，其中所述導電圖案、所述球下金屬圖案和所述導電通孔被佈置成分別圍繞所述晶粒的所述第一中心軸。

在一些實施例中，其中位於所述導電通孔中的所述一者上方的所述導電圖案中的相應一者具有類橢圓形。

在一些實施例中，其中位於所述導電通孔中的所述一者上方的所述導電圖案中的相應一者的中心軸與所述第三中心軸重疊。

在一些實施例中，其中所述晶粒具有表面，在所述表面上的投影中，所述導電圖案中的所述相應一者的中心與所述球下金屬圖案中的所述相應一者的中心設置在從所述導電通孔中的所述一者的中心到所述晶粒的中心的方向上。

在一些實施例中，還包括封裝基底和在所述球下金屬圖案和所述封裝基底之間的多個導電端子，其中所述重佈線結構通過所述導電端子與所述封裝基底接合。

在一些實施例中，還包括在所述球下金屬圖案旁的底膠。

前面概述了特徵中的幾個實施例，以便本領域技術人員可以更好地理解本公開的方面。本領域技術人員應當理解，他們可以容易地使用本公開作為為執行設計或修改其他製程和結構的基礎，以達到與本文中介紹的實施例相同的目的和/或實現相同的優點。本領域技術人員也應該意識到，這樣的等效構造並不脫離本公開的精神和的範圍，在不脫離本公開的精神和的範圍的情況下，可以對本文進行各種變化、替換和變更。