TWI822461B - 具金屬屏蔽層的晶片封裝及其製造方法 - Google Patents

Abstract

一種具金屬屏蔽層的晶片封裝及其製造方法，其中該晶片封裝包含一晶片、一重佈線層及一金屬屏蔽層；其中該晶片具有一第一表面及一第二表面，該晶片係由一晶圓上所分割下來形成；其中該重佈線層是設在該晶片的至少一晶片保護層的一表面上，該重佈線層具有至少一導接線路以與該晶片的至少一晶墊對應電性連結，且各該導接線路具有至少一銲墊外露於該重佈線層的一表面以對外電性連結；其中該金屬屏蔽層是覆蓋地設於該晶片的該第二表面上，供用以防止該晶片及各該導接線路受到來自外界的電磁或光的干擾，並藉以增進該晶片封裝的結構強度。

Description

具金屬屏蔽層的晶片封裝及其製造方法

本發明係一種晶片封裝，尤指一種具金屬屏蔽層的晶片封裝及其製造方法。

5G技術或未來6G技術陸續地應用或設計於各個電子產品上，各個電子產品免不了要使用晶片封裝產品，然而，電子產品中的晶片封裝產品的晶片或內部線路有受到來自外界的電磁干擾（EMI，Electromagnetic Interference）或光干擾的問題，當晶片或內部線路受到干擾時，容易造成電子產品產生運行不良或故障等問題，導致現有的晶片封裝產品的信賴度降低。

可想而之，電子產品若應用在交通或醫療領域上更會有人身安全的問題考量，因此必須改善現有晶片封裝的晶片或內部線路因外界的電磁干擾或光干擾而導致產品運行不良或故障的問題。

因此，一種防止晶片或內部線路有受到來自外界的電磁干擾或光干擾的具金屬屏蔽層的晶片封裝及其製造方法，為目前相關產業之迫切期待者。

本發明之主要目的在於提供一種具金屬屏蔽層的晶片封裝及其製造方法，其中該晶片封裝包含一晶片、一重佈線層及一金屬屏蔽層；其中該晶片具有一第一表面及一相對於該第一表面的第二表面；其中該重佈線層具有至少一導接線路以與該晶片的至少一晶墊對應電性連結，且各該導接線路具有至少一銲墊外露於該重佈線層的一表面以對外電性連結；其中該金屬屏蔽層是覆蓋地設於該晶片的該第二表面上，供用以防止該晶片及各該導接線路受到來自外界的電磁或光的干擾，並藉以增進該晶片封裝的結構強度，有效地解決現有晶片封裝的晶片或內部線路有受到來自外界的電磁干擾（EMI，Electromagnetic Interference）或光干擾的問題。

為達成上述目的，本發明提供一種具金屬屏蔽層的晶片封裝，該晶片封裝包含一晶片、一重佈線層（RDL，Redistribution Layer）及一金屬屏蔽層；其中該晶片具有一第一表面一相對於該第一表面的第二表面，該第一表面上設有至少一晶墊（Die Pad）及至少一晶片保護層，其中該晶片係由一晶圓上所分割下來形成；其中該重佈線層是設在該晶片的各該晶片保護層的一表面上，該重佈線層具有至少一導接線路以與該晶片的各該晶墊對應電性連結，且各該導接線路具有至少一銲墊（Pad），各該銲墊外露於重佈線層的一表面以對外電性連結；其中該金屬屏蔽層是覆蓋地設於該晶片的該第二表面上，供用以防止該晶片及各該導接線路受到來自外界的電磁或光的干擾，並藉以增進該晶片封裝的結構強度，以利於提升產品的信賴度及市場競爭力。

在本發明一較佳實施例中，該金屬屏蔽層進一步是由銀（Ag）膠材料所製成。

在本發明一較佳實施例中，該金屬屏蔽層進一步具有一表面及一相對於該金屬屏蔽層的該表面的背面，該金屬屏蔽層的該表面上設有該晶片，該金屬屏蔽層的該背面上進一步設有一底護層。

在本發明一較佳實施例中，各該底護層進一步是由鎳（Ni）或金（Au）金屬材料所製成。

在本發明一較佳實施例中，該重佈線層進一步包含至少一第一介電層、至少一第二介電層及至少一絕緣層；其中各該第一介電層是覆設於該晶片的各該晶片保護層的該表面上，且各該第一介電層上形成有至少一第一凹槽，使各該晶墊能由各該第一凹槽對外露出；其中各該第二介電層是覆設於各該第一介電層的一表面上，且各該第二介電層上形成有至少一第二凹槽，各該第二凹槽與各該第一介電層的各該第一凹槽相通；其中各該導接線路進一步是由一金屬膏平整地填滿在各該第一凹槽及各該第二凹槽內所構成，使各該晶墊藉此能與各該導接線路電性連結；其中各該絕緣層是設在各該第二介電層的一表面及各該導接線路的該表面上，且各該絕緣層具有一開口供各該導接線路的各該銲墊對外露出。

在本發明一較佳實施例中，各該絕緣層的各該第一開口上進一步設有至少一錫球，使各該導接線路上的各該銲墊能藉各該錫球對外電性連結。

在本發明一較佳實施例中，各該導接線路進一步是由銀（Ag）膠材料所製成。

在本發明一較佳實施例中，各該導接線路上進一步包含一凸塊，該凸塊是由鎳（Ni）或金（Au）金屬材料所製成。

本發明更提供一種具金屬屏蔽層的晶片封裝的製造方法，其包含下列步驟：步驟S1：提供一晶圓，該晶圓上設置多個形成陣列排列的晶片，各該晶片具有一第一表面及一相對於該第一表面的第二表面，該第一表面上設有至少一晶墊（Die Pad）及至少一晶片保護層，其中該晶圓上的相鄰二該晶片之間具有一能分割各該晶片的切割道；步驟S2：在各該晶片之各該晶片保護層的一表面上對應覆蓋地設置至少一重佈線層（RDL，Redistribution Layer），該重佈線層具有至少一導接線路以與各該晶片的各該晶墊對應電性連結，且各該導接線路具有至少一銲墊（Pad），各該銲墊外露於該重佈線層的一表面以對外電性連結；步驟S3：在各該晶片的該第二表面上設置一金屬屏蔽層；及步驟S4：沿著該晶圓的各該切割道對該晶圓上的各該晶片進行分割，藉以形成多個晶片封裝。

在本發明一較佳實施例中，在步驟S2時，進一步是先在各該晶片的各該晶片保護層的該表面上對應覆蓋地設置至少一第一介電層，各該第一介電層上形成有至少一第一凹槽，使各該晶墊能由各該第一凹槽對外露出；其中在各該第一介電層的一表面上對應覆蓋地設置至少一第二介電層，各該第二介電層上形成有至少一第二凹槽，各該第二凹槽與各該第一介電層的各該第一凹槽相通；其中將一金屬膏填入各該第一凹槽及各該第二凹槽之內，且該金屬膏的厚度高於各該第二介電層的一表面；其中將高於各該第二介電層的該表面的該金屬膏進行研磨並露出各該第二介電層的該表面，以使該金屬膏的表面與各該第二介電層的該表面齊平而構成各該導接線路；其中在各該第二介電層的一表面及各該導接線路的該表面上設置至少一絕緣層，且各該絕緣層具有一開口供各該導接線路的各該銲墊對外露出；其中各該導接線路、各該第一介電層、各該第二介電層及各該絕緣層即構成各該重佈線層。

配合圖示，將本發明的結構及其技術特徵詳述如後，其中各圖示只用以說明本發明的結構關係及相關功能，因此各圖示中各元件的尺寸並非依實際比例畫製且非用以限制本發明。

參考圖3，本發明提供一種具金屬屏蔽層的晶片封裝1，該晶片封裝1包含一晶片10、一重佈線層（RDL，Redistribution Layer）20及一金屬屏蔽層30。

該晶片10具有一第一表面11及一相對於該第一表面11的第二表面12，該第一表面11上設有至少一晶墊（Die Pad）13及至少一晶片保護層14如圖4所示；其中該晶片10係由一晶圓2上所分割下來形成如圖1所示。

該重佈線層20是設在該晶片10的各該晶片保護層14的一表面141上如圖9所示，該重佈線層20具有至少一導接線路21以與該晶片10的各該晶墊13對應電性連結，且各該導接線路21具有至少一銲墊（Pad）22如圖9所示，各該銲墊22外露於重佈線層的一表面23以對外電性連結如圖9所示；其中各該導接線路21進一步是由銀（Ag）膠材料所製成但不限制。

其中，該重佈線層20進一步包含至少一第一介電層24、至少一第二介電層25及至少一絕緣層26但不限制如圖9所示；其中各該第一介電層24是覆設於該晶片10的各該晶片保護層14的該表面141上，且各該第一介電層24上形成有至少一第一凹槽241，使各該晶墊13能由各該第一凹槽241對外露出如圖5所示；其中各該第二介電層25是覆設於各該第一介電層24的一表面242上，且各該第二介電層25上形成有至少一第二凹槽251，各該第二凹槽251與各該第一介電層24的各該第一凹槽241相通如圖6所示；其中各該導接線路21進一步是由一金屬膏21a（如圖7所示）平整地填滿在各該第一凹槽241及各該第二凹槽251內所構成但不限制，使各該晶墊13藉此能與各該導接線路21電性連結如圖8所示；其中各該絕緣層26是設在各該第二介電層25的一表面252及各該導接線路21的該表面23上，且各該絕緣層26具有一開口261供各該導接線路21的各該銲墊22對外露出如圖9所示；其中各該導接線路21上進一步包含一凸塊27但不限制如圖9所示，該凸塊27是由鎳（Ni）或金（Au）金屬材料所製成，並藉以增進各該導接線路21的結構強度。

該金屬屏蔽層30是覆蓋地設於該晶片10的該第二表面12上如圖10所示，供用以防止該晶片10及各該導接線路21受到來自外界的電磁或光的干擾，並藉以增進該晶片封裝1的結構強度；其中該金屬屏蔽層30進一步是由銀（Ag）膠材料所製成但不限制。

其中，該金屬屏蔽層30進一步具有一表面31及一相對於該金屬屏蔽層30的該表面31的背面32但不限制如圖10所示，該金屬屏蔽層30的該表面31上設有該晶片10，該金屬屏蔽層30的該背面32上進一步設有一底護層40但不限制如圖3所示，藉以增進該晶片封裝1的結構強度；其中各該底護層40進一步是由鎳（Ni）或金（Au）金屬材料所製成但不限制。

參考圖3，各該絕緣層26的各該第一開口261上進一步設有至少一錫球50但不限制，使各該導接線路21上的各該銲墊22能藉各該錫球50對外電性連結。

參考圖1至10，該晶片封裝1更是由一種背面具干擾屏蔽層的晶片封裝的製造方法所製成，該製造方法包含下列步驟：

步驟S1：提供一晶圓2，該晶圓2上設置多個形成陣列排列的晶片10如圖1所示，各該晶片10具有一第一表面11及一相對於該第一表面11的第二表面12，該第一表面11上設有至少一晶墊（Die Pad）13及至少一晶片保護層14如圖4所示；其中該晶圓2上的相鄰二該晶片10之間具有一能分割各該晶片10的切割道2a如圖1所示。

步驟S2：在各該晶片10之各該晶片保護層14的一表面141上對應覆蓋地設置至少一重佈線層（RDL，Redistribution Layer）20如圖9所示，該重佈線層20具有至少一導接線路21以與各該晶片10的各該晶墊13對應電性連結，且各該導接線路21具有至少一銲墊（Pad）22，各該銲墊22外露於該重佈線層20的一表面23以對外電性連結如圖9所示；其中進一步是先在各該晶片10的各該晶片保護層14的該表面141上對應覆蓋地設置至少一第一介電層24但不限制如圖5所示，各該第一介電層24上形成有至少一第一凹槽241，使各該晶墊13能由各該第一凹槽241對外露出如圖5所示；其中在各該第一介電層241的一表面242上對應覆蓋地設置至少一第二介電層25如圖6所示，各該第二介電層25上形成有至少一第二凹槽251，各該第二凹槽251與各該第一介電層24的各該第一凹槽241相通如圖6所示；其中將一金屬膏21a填入各該第一凹槽241及各該第二凹槽251之內，且該金屬膏21a的厚度高於各該第二介電層25的一表面252如圖7所示；其中將高於各該第二介電層25的該表面252的該金屬膏21a進行研磨並露出各該第二介電層25的該表面252，以使該金屬膏21a（如圖7所示）的表面與各該第二介電層25的該表面252齊平而構成各該導接線路21如圖8所示；其中在各該第二介電層25的一表面252及各該導接線路21的該表面23上設置至少一絕緣層26如圖9所示，且各該絕緣層26具有一開口261供各該導接線路21的各該銲墊22對外露出如圖9所示；其中各該導接線路21、各該第一介電層24、各該第二介電層25及各該絕緣層26即構成各該重佈線層20如圖9所示。

步驟S3：在各該晶片10的該第二表面12上設置一金屬屏蔽層30如圖10所示。

步驟S4：沿著該晶圓2的各該切割道2a（如圖1所示）對該晶圓2上的各該晶片10進行分割，藉以形成多個晶片封裝1如圖2所示。

本發明的該晶片封裝1與現有的晶片封裝相較，本發明的該金屬屏蔽層30是覆蓋地設於該晶片10的該第二表面12上如圖10所示，具有以下優點：

（1）供用以防止該晶片10及各該導接線路21受到來自外界的電磁或光的干擾，有效地解決現有晶片封裝的晶片或內部線路有受到來自外界的電磁干擾（EMI，Electromagnetic Interference）或光干擾的問題，以利於提升產品的信賴度及市場競爭力。

（2）藉以增進該晶片封裝1的結構強度，避免該晶片封裝1損壞而影響電子產品產生運行不良或故障等問題，以利於提升產品的信賴度及市場競爭力。

在現代各個領域都逐漸走向5G技術或未來6G技術的科技產品趨式，使得電子產品若要符合市場需求大部分都需要運用到晶片封裝產品，因此，當本發明運用在交通或醫療領域時，晶片封裝產品的晶片或內部線路所運作的電子系統即能保持正常運作，避免造成人身安全的危險。

以上該僅為本發明的優選實施例，對本發明而言僅是說明性的，而非限制性的；本領域普通技術人員理解，在本發明權利要求所限定的精神和範圍內可對其進行許多改變，修改，甚至等效變更，但都將落入本發明的保護範圍內。

1:晶片封裝 10:晶片 11:第一表面 12:第二表面 13:晶墊 14:晶片保護層 141:表面 20:重佈線層 21:導接線路 21a:金屬膏 22:銲墊 23:表面 24:第一介電層 241:第一凹槽 242:表面 25:第二介電層 251:第二凹槽 252:表面 26:絕緣層 261:開口 27:凸塊 30:金屬屏蔽層 31:表面 32:背面 40:底護層 50:錫球 2:晶圓 2a:切割道

圖1為本發明的晶圓上設有多個晶片的側視剖面示意圖。 圖2為圖1的多個晶片完成分割的示意圖。 圖3為本發明的晶片封裝的側視剖面示意圖。 圖4為本發明的晶片的側視剖面示意圖。 圖5為圖4中的晶片上設有第一介電層的示意圖。 圖6為圖5中的第一介電層上設有第二介電層的示意圖。 圖7為圖6中的第一凹槽及第二凹槽之內填入金屬膏的示意圖。 圖8為圖7中的第一凹槽及第二凹槽之內構成導接線路的示意圖。 圖9為圖8中的導接線路上設有凸塊的示意圖。 圖10為圖9的晶片的第二表面上設置有金屬屏蔽層的示意圖。

無

1:晶片封裝

10:晶片

11:第一表面

12:第二表面

13:晶墊

14:晶片保護層

141:表面

20:重佈線層

21:導接線路

22:銲墊

23:表面

24:第一介電層

241:第一凹槽

242:表面

25:第二介電層

251:第二凹槽

252:表面

26:絕緣層

261:開口

27:凸塊

30:金屬屏蔽層

31:表面

32:背面

40:底護層

50:錫球

Claims (10)

1. 一種具金屬屏蔽層的晶片封裝，其包含：一晶片，其具有一第一表面及一相對於該第一表面的第二表面，該第一表面上設有至少一晶墊(Die Pad)及至少一晶片保護層；其中該晶片係由一晶圓上所分割下來形成；一重佈線層(RDL，Redistribution Layer)，其是設在該晶片的各該晶片保護層的一表面上，該重佈線層具有至少一導接線路以與該晶片的各該晶墊對應電性連結，且各該導接線路具有至少一銲墊(Pad)，各該銲墊外露於重佈線層的一表面以對外電性連結；及一金屬屏蔽層，其是覆蓋地設於該晶片的該第二表面上，供用以防止該晶片及各該導接線路受到來自外界的電磁或光的干擾，並藉以增進該晶片封裝的結構強度。
2. 如請求項1所述之晶片封裝，其中該金屬屏蔽層進一步是由銀(Ag)膠材料所製成。
3. 如請求項1所述之晶片封裝，其中該金屬屏蔽層進一步具有一表面及一相對於該金屬屏蔽層的該表面的背面，該金屬屏蔽層的該表面上設有該晶片，該金屬屏蔽層的該背面上進一步設有一底護層。
4. 如請求項3所述之晶片封裝，其中各該底護層進一步是由鎳(Ni)或金(Au)金屬材料所製成。
5. 如請求項1所述之晶片封裝，其中該重佈線層進一步包含至少一第一介電層、至少一第二介電層及至少一絕緣層；其中各該第一介電層是覆設於該晶片的各該晶片保護層的該表面上，且各該第一介電層上形成有至少一第一凹槽，使各該晶墊能由各該第一凹槽對外露出；其中各該第二介電層是 覆設於各該第一介電層的一表面上，且各該第二介電層上形成有至少一第二凹槽，各該第二凹槽與各該第一介電層的各該第一凹槽相通；其中各該導接線路進一步是由一金屬膏平整地填滿在各該第一凹槽及各該第二凹槽內所構成，使各該晶墊藉此能與各該導接線路電性連結；其中各該絕緣層是設在各該第二介電層的一表面及各該導接線路的該表面上，且各該絕緣層具有至少一開口供各該導接線路的各該銲墊對外露出。
6. 如請求項5所述之晶片封裝，其中各該絕緣層的各該開口上進一步設有至少一錫球，使各該導接線路上的各該銲墊能藉各該錫球對外電性連結。
7. 如請求項1所述之晶片封裝，其中各該導接線路進一步是由銀(Ag)膠材料所製成。
8. 如請求項1所述之晶片封裝，其中各該導接線路上進一步包含一凸塊，該凸塊是由鎳(Ni)或金(Au)金屬材料所製成。
9. 一種具金屬屏蔽層的晶片封裝的製造方法，其包含下列步驟：步驟S1：提供一晶圓，該晶圓上設置多個形成陣列排列的晶片，各該晶片具有一第一表面及一相對於該第一表面的第二表面，該第一表面上設有至少一晶墊(Die Pad)及至少一晶片保護層；其中該晶圓上的相鄰二該晶片之間具有一能分割各該晶片的切割道；步驟S2：在各該晶片之各該晶片保護層的一表面上對應覆蓋地設置至少一重佈線層(RDL，Redistribution Layer)，該重佈線層具有至少一導接線路以與各該晶片的各該晶墊對應電性連結，且各該導接線路具有至少一銲墊(Pad)，各該銲墊外露於該重佈線層的一表面以對外電性連結；步驟S3：在各該晶片的該第二表面上設置一金屬屏蔽層；及 步驟S4：沿著該晶圓的各該切割道對該晶圓上的各該晶片進行分割，藉以形成多個晶片封裝。
10. 如請求項9所述之製造方法，其中在步驟S2時，進一步是先在各該晶片的各該晶片保護層的該表面上對應覆蓋地設置至少一第一介電層，各該第一介電層上形成有至少一第一凹槽，使各該晶墊能由各該第一凹槽對外露出；其中在各該第一介電層的一表面上對應覆蓋地設置至少一第二介電層，各該第二介電層上形成有至少一第二凹槽，各該第二凹槽與各該第一介電層的各該第一凹槽相通；其中將一金屬膏填入各該第一凹槽及各該第二凹槽之內，且該金屬膏的厚度高於各該第二介電層的一表面；其中將高於各該第二介電層的該表面的該金屬膏進行研磨並露出各該第二介電層的該表面，以使該金屬膏的表面與各該第二介電層的該表面齊平而構成各該導接線路；其中在各該第二介電層的一表面及各該導接線路的該表面上設置至少一絕緣層，且各該絕緣層具有至少一開口供各該導接線路的各該銲墊對外露出；其中各該導接線路、各該第一介電層、各該第二介電層及各該絕緣層即構成各該重佈線層。