[go: up one dir, main page]

TWI822004B - 積體晶片結構及其形成方法 - Google Patents

積體晶片結構及其形成方法 Download PDF

Info

Publication number
TWI822004B
TWI822004B TW111115285A TW111115285A TWI822004B TW I822004 B TWI822004 B TW I822004B TW 111115285 A TW111115285 A TW 111115285A TW 111115285 A TW111115285 A TW 111115285A TW I822004 B TWI822004 B TW I822004B
Authority
TW
Taiwan
Prior art keywords
virtual
structures
dummy
epitaxial
region
Prior art date
Application number
TW111115285A
Other languages
English (en)
Other versions
TW202335244A (zh
Inventor
鐘于彰
陳奕寰
周建志
蔡宗杰
劉思賢
袁煥之
宋主名
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202335244A publication Critical patent/TW202335244A/zh
Application granted granted Critical
Publication of TWI822004B publication Critical patent/TWI822004B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/8312—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having different source or drain region structures, e.g. IGFETs having symmetrical source or drain regions integrated with IGFETs having asymmetrical source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一些實施例關於一種積體晶片結構。積體晶片結構包括 具有第一元件區與第二元件區的基底。多個第一電晶體元件配置在第一元件區中且分別包括配置在第一閘極結構的相對側上的磊晶源極/汲極區。磊晶源極/汲極區包括磊晶材料。多個第二電晶體元件配置在第二元件區中且分別包括配置在第二閘極結構的相對側上的植入源極/汲極區。虛擬區包括一或多個虛擬結構。一或多個虛擬結構包括包含有磊晶材料的虛擬磊晶區。

Description

積體晶片結構及其形成方法
本發明實施例是有關於一種積體晶片結構及其形成方法。
許多現代電子元件包含在不同電壓水平下操作以執行其預期功能的電晶體元件。一些這樣的電子元件將單獨的積體晶片耦接在一起，這些晶片分別具有在不同電壓水平下工作的電晶體元件。在觸摸和顯示驅動器整合(touch and display driver integration，TDDI)及顯示驅動器積體電路(display driver integrated circuit，DDIC)晶片中可以找到此類電子元件的示例。
本發明實施例提供一種積體晶片結構，包括：基底，包括第一元件區與第二元件區；多個第一電晶體元件，配置在第一元件區中且分別包括配置在第一閘極結構的相對側上的磊晶源極/汲極區，其中磊晶源極/汲極區包括磊晶材料；多個第二電晶體元 件，配置在第二元件區中且分別包括配置在第二閘極結構的相對側上的植入源極/汲極區；以及虛擬區，包括一或多個虛擬結構，其中一或多個虛擬結構包括包含有磊晶材料的虛擬磊晶區。
本發明實施例提供一種積體晶片結構，包括：第一元件區，包括配置在基底內的多個第一元件，多個第一元件包括磊晶源極/汲極區；第二元件區，包括配置在基底內的多個第二元件，多個第二元件包括植入源極/汲極區；虛擬區，包括虛擬磊晶區與虛擬閘極結構的陣列，虛擬磊晶區與虛擬閘極結構在沿著第一方向延伸的多個列上且在沿著第二方向延伸的多個行上來排列；且其中多個列的第一列沿著第一方向且在虛擬磊晶區中的一者與虛擬閘極結構中的一者之間交替，且多個列的最相鄰的第二列沿著第一方向且在虛擬磊晶區中的一者與虛擬閘極結構中的一者之間交替，第一列中的虛擬磊晶區與第二列中的虛擬磊晶區橫向偏移非零距離。
本發明實施例提供一種積體晶片結構的形成方法，包括：在基底的第一元件區內形成第一多個閘極結構；在基底的第二元件區內形成第二多個閘極結構；在基底的虛擬區內形成一或多個虛擬閘極結構；將摻質植入至基底中，以沿著第二多個閘極結構的相對側形成植入源極/汲極區；圖案化基底以在第一多個閘極結構與一或多個虛擬閘極結構的相對側上形成凹槽；以及在凹槽內形成磊晶材料。
100、200、300、500、600、700:積體晶片結構
102:第一元件區
103:第一元件
104:第二元件區
105:第二元件
106:虛擬區
106a:第一虛擬區
106b:第二虛擬區
107、900、910、920、930:虛擬結構
108:基底
110:磊晶源極/汲極區
112:第一閘極結構
114:植入源極/汲極區
116:第二閘極結構
118:虛擬磊晶區
120:虛擬閘極結構
122:介電結構
122a、122b、122c:ILD層
124:導電內連線
124a:第一多個導電內連線
124b:第二多個導電內連線
126、222:方塊圖
202:低壓元件區
202a:第一低壓元件區
202b:第二低壓元件區202b
203:低壓電晶體元件
203a:第一低壓電晶體元件
203b:第二低壓電晶體元件
204:中壓元件區
205:中壓電晶體元件
206:高壓元件區
207:高壓電晶體元件
208:磊晶源極/汲極區
210:低壓閘極結構
212:植入源極/汲極區
214:中壓閘極結構
216:植入源極/汲極區
217:摻雜區
218:高壓閘極結構
220:淺溝渠隔離結構
301a:第一列
301b:第二列
302:額外虛擬結構
303a:第一行
303b:第二行
304、704、706:剖視圖
306:第一介電層
308:第二介電層
310:多晶矽層
312:第一矽化物
313:第二矽化物
314:額外虛擬閘極結構
316:虛擬摻雜區
318:第三介電層
320:第四介電層
322:第一非零距離
324:第二非零距離
400、800、802、804:上視圖
402:第一方向
404:第二方向
406、414、702:第一距離
408:第二距離
410:部分
412、418:寬度
416:高度
420:最大寬度
422:最大高度
502:金屬閘極
504:低壓閘極介電層
508、520:閘極
510、518:閘極介電層
512:保護疊層
514:第一保護疊層介電層
516:第二保護疊層介電層
602:第二低壓閘極結構
604:第二低壓閘極
606:第二低壓閘極介電層
608:植入源極/汲極區
901:圓
902:第一多個圓弧
904:第二多個圓弧
1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200:剖視圖
1002:輕摻雜阱
1202:犧牲閘極
1204:第五介電層
1206:犧牲多晶矽層
1208:第二多晶矽層
1210:中間保護疊層
1212:第六介電層
1214:第七介電層
1216:第三多晶矽層
1302:罩幕
1402:凹槽
1504:線
1602:替換閘極腔
1702:替換金屬
1902:第二罩幕
1904:第二蝕刻劑
2300:方法
2302、2304、2306、2308、2310、2312、2314、2316:動作
結合附圖閱讀時，從以下描述能夠最好地理解本公開的各方面。請注意，根據業界的標準慣例，各種特徵並未按比例繪製。實際上，為了論述清楚起見，可任意增加或減少各特徵的尺寸。
圖1A至圖1B示出具有一或多個包括有虛擬磊晶區的虛擬結構的積體晶片結構的一些實施例。
圖2A至圖2B示出具有一或多個包括有虛擬磊晶區的虛擬結構的積體晶片結構的其他實施例。
圖3A至圖3B示出具有多個虛擬結構的積體晶片結構的一些實施例，所述虛擬結構包括配置在陣列內的棋盤格圖案中的虛擬磊晶區。
圖4A至圖4B示出具有多個虛擬結構的積體晶片結構的一些實施例，所述虛擬結構包括配置在陣列內的棋盤格圖案中的虛擬磊晶區。
圖5示出根據一些額外實施例的積體晶片結構的剖面示意圖，所述積體晶片結構具有一或多個包括有虛擬磊晶區的虛擬結構。
圖6示出兼具PMOS與NMOS低壓電晶體元件的剖面示意圖，其可存在於具有一或多個包括有虛擬磊晶區的虛擬結構的積體晶片結構中。
圖7A至圖7C示出具有一或多個包括有虛擬磊晶區的虛擬結 構的積體晶片結構的一些額外實施例。
圖8A至圖8C示出具有一或多個包括有虛擬磊晶區的虛擬結構的積體晶片結構的一些額外實施例。
圖9A至圖9D示出具有一或多個包括有虛擬磊晶區的虛擬結構的積體晶片結構的一些額外實施例。
圖10至圖22示出根據一些額外實施例的形成積體晶片結構的方法的剖面示意圖，所述積體晶片結構具有一或多個包括有虛擬磊晶區的虛擬結構。
圖23示出根據一些額外實施例的形成積體晶片結構的方法的流程圖，所述積體晶片結構具有一或多個包括有虛擬磊晶區的虛擬結構。
以下的公開內容提供用於實施所提供的主題的不同特徵的多個不同的實施例或實例。以下描述元件及配置的特定實例以簡化本公開。當然，這些元件及配置僅為實例而不意圖限制本公開。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成，可以包含第一特徵和第二特徵直接接觸而形成的實施例，也可以包含第一特徵和第二特徵之間形成額外特徵而使第一和第二特徵不直接接觸的實施例。此外，本公開可在不同實施例中重覆元件符號及/或字母。此類重覆是出於簡單和清楚的目 的，其本身並不規定各實施例及/或配置之間的關係。
此外，為了易於描述，本公開可以使用例如「在...下方」、「下方」、「下部」、「上方」、「上部」等空間相對用語，以描述一個元件或特徵與另一個(些)元件或特徵的關係。除圖式所顯示的定向之外，空間相對術語亦意圖涵蓋元件在使用或操作中的不同定向。元件可以其他方向(旋轉90度或其他方向)定向，本公開使用的空間相對用語同樣可以相應地解釋。除非另有明確說明，否則具有相同元件符號的各個元件被假定為具有相同的材料成分，並且具有相同的厚度範圍的厚度。
單一個半導體主體內的積體晶片結構可包括包含有高壓電晶體元件的高壓區域、包含有低壓電晶體元件的低壓區域以及包含有中壓電晶體元件的中壓區域。在單一個半導體主體上形成具有不同工作電壓的電晶體元件可利用多種不同的製造與設計方法。舉例來說，低壓電晶體元件可形成為具有磊晶源極/汲極區，而中壓及/或高壓電晶體元件可形成為具有植入源極/汲極區。
通常，磊晶源極/汲極區可以在沒有太多顧慮的情況下生長。然而，當低壓電晶體元件與中壓及/或高壓電晶體元件形成在同一積體晶片結構上時，低壓電晶體元件可佔據積體晶片結構的總表面積的一小部分。由於低壓電晶體元件佔據總表面積的一小部分，因此，積體晶片結構上的磊晶材料的圖案密度相對較低(例如，小於約5%)。已經認識到，磊晶生長製程需要整個積體晶片結構上的最小圖案密度才能很好地形成。因此，在具有不同電晶 體元件類型的積體晶片結構上相對較低的磊晶圖案密度會導致不良的磊晶生長，這會導致低壓電晶體元件中的性能及/或可靠度問題。
本公開有關於一種積體晶片結構，其包括一或多個虛擬結構，該虛擬結構具有經配置以增加積體晶片結構的整體磊晶圖案密度的磊晶區域。在一些實施例中，積體晶片結構包括具有第一元件區、第二元件區以及虛擬區的基底。多個第一電晶體元件配置在第一元件區中。多個第一電晶體元件包括配置在第一閘極結構的相對側上的磊晶源極/汲極區。多個第二電晶體元件配置在第二元件區中。多個第二電晶體元件包括配置在第二閘極結構的相對側上的植入源極/汲極區。一或多個虛擬結構排列在虛擬區中。一或多個虛擬結構包括虛擬磊晶區。通過在一或多個虛擬結構中的虛擬磊晶區，可以增加磊晶材料的整體圖案密度(例如，大於或等於約5.2%)，從而改善用於在多個第一電晶體元件內形成磊晶源極/汲極區的磊晶生長製程的健康度。通過提高用於形成磊晶源極/汲極區的磊晶生長製程的健康度，可以提高多個第一電晶體元件的性能及/或可靠度。
圖1A示出具有虛擬區的積體晶片結構100的剖視圖的一些實施例，該虛擬區包括一或多個具有一或多個虛擬磊晶區的虛擬結構。
積體晶片結構100包括多個不同的元件區域102-106，其分別具有不同類型的元件。在一些實施例中，多個不同的元件區 域102-106可包括具有多個第一元件103的第一元件區102，其為第一類型的元件，以及具有多個第二元件105的第二元件區104，其為第二類型的元件。在一些實施例中，多個第一元件103分別包括配置在磊晶源極/汲極區110之間的基底108上方的第一閘極結構112(例如，矽鍺(SiGe)源極/汲極區)。多個第一元件103中的磊晶源極/汲極區110具有第一百分比的第一圖案密度。多個第二元件105分別包括配置在基底108內的植入源極/汲極區114之間的基底108上方的第二閘極結構116。植入源極/汲極區114與基底108具有相同的材料。在一些實施例中，多個第二元件105不包括磊晶源極/汲極區(例如，SiGe)，使得多個第二元件105可被配置為在與多個第一元件103不同的崩潰電壓下操作及/或與多個第一元件103不同的成本來形成。
積體晶片結構100更包括包含有一或多個虛擬結構107的虛擬區106。一或多個虛擬結構107分別包括虛擬磊晶區118。在一些實施例中，虛擬磊晶區118包括及/或為與磊晶源極/汲極區110相同的磊晶材料。在一些實施例中，磊晶材料可以是矽鍺(SiGe)、鍺、碳化矽(SiC)或其他類似材料。在一些實施例中，一或多個虛擬結構107可分別包括配置在一或多個虛擬閘極結構120的相對側上的虛擬磊晶區118。
一或多個導電內連線124配置在基底108上方的介電結構122內。一或多個導電內連線124電耦接到多個第一元件103與多個第二元件105。一或多個導電內連線124與一或多個虛擬結 構107電性隔離。在一些實施例中，介電結構122完全覆蓋多個虛擬結構107。
圖1B示出對應於圖1A的積體晶片結構100的方塊圖126的一些實施例的上視圖。
如方塊圖126所示，第一元件區102、第二元件區104以及虛擬區106在基底108上方相互分離。在一些實施例中，虛擬區106填充第一元件區102與第二元件區104之間的空間。
在一些實施例中，第一元件區102可佔據基底108的相對較小的表面積(例如，在基底108的表面積的約5%與約10%之間)。由於第一元件區102佔據基底108的相對較小的表面積，第一元件區102內的磊晶材料的第一圖案密度可能導致積體晶片結構100的磊晶材料的整體圖案密度低於用於健康的磊晶生長製程的最小磊晶圖案密度。舉例來說，健康的磊晶生長製程可使用大於約10%、大於約7%、大於約5.2%或其他類似值的最小磊晶圖案密度。低於最小磊晶圖案密度的圖案密度將導致不良的磊晶生長，這會對多個第一元件103的性能及/或可靠度產生負面影響。通過虛擬區106中的虛擬磊晶區118，積體晶片結構100上的磊晶材料的整體圖案密度可增加到大於最小磊晶圖案密度的第二圖案密度。第二圖案密度可提供使多個第一元件103具有良好質量的磊晶源極/汲極區110的健康磊晶生長製程，這提高了多個第一元件103的性能及/或可靠度。
圖2A示出具有虛擬區的積體晶片結構200的剖視圖的一 些實施例，該虛擬區包括一或多個具有虛擬磊晶區的虛擬結構。
積體晶片結構200包括具有低壓元件區202、中壓元件區204以及高壓元件區206的基底108。低壓元件區202包括多個低壓電晶體元件203，其分別包括配置在磊晶源極/汲極區208之間的低壓閘極結構210。多個低壓電晶體元件203具有第一崩潰電壓。中壓元件區204包括多個中壓電晶體元件205，其分別包括配置在植入源極/汲極區212之間的中壓閘極結構214。多個中壓電晶體元件205具有大於第一崩潰電壓的第二崩潰電壓。高壓元件區206包括多個高壓電晶體元件207，其分別包括配置在植入源極/汲極區216之間的高壓閘極結構218。多個高壓電晶體元件207具有大於第二崩潰電壓的第三崩潰電壓。
積體晶片結構200還包括具有一或多個虛擬結構107的虛擬區106。一或多個虛擬結構107分別包括虛擬磊晶區118。在一些實施例中，虛擬磊晶區118是與低壓元件區202內的磊晶源極/汲極區208相同的磊晶材料。舉例來說，在一些實施例中，虛擬磊晶區118與磊晶源極/汲極區208兩者都可包括及/或為矽鍺、鍺、碳化矽或其他類似材料。在一些實施例中，虛擬磊晶區118配置在基底108中的凹槽內並且在一或多個虛擬閘極結構120的相對側上。
在一些實施例中，低壓元件區202、中壓元件區204、高壓元件區206以及虛擬區106各自被一或多個淺溝渠隔離(STI)結構220包圍。在一些實施例中，多個導電內連線124可配置在 上覆基底108的介電結構122內。多個導電內連線124可電耦接到多個低壓電晶體元件203、多個中壓電晶體元件205以及多個高壓電晶體元件207。導電內連線124與一或多個虛擬結構107電性隔離。在一些實施例中，介電結構122可包括多個堆疊的層間介電(ILD)層。
圖2B示出了對應於圖2A的積體晶片結構200的方塊圖222的一些實施例。
如方塊圖222所示，低壓元件區202、中壓元件區204、高壓元件區206以及虛擬區106在基底108上相互分隔。在一些實施例中，虛擬區106填充在低壓元件區202、中壓元件區204及/或高壓元件區206之間的空間。
圖3A示出了具有多個虛擬結構的積體晶片結構300的上視圖的一些實施例，該虛擬結構包括以棋盤格圖案配置在陣列內的虛擬磊晶區。
積體晶片結構300包括具有低壓元件區202與中壓元件區204的基底108。低壓元件區202排列在基底108的第一區域中，而中壓元件區204排列在基底108的第二區域中。虛擬區106介於低壓元件區202與中壓元件區204之間。虛擬區106包括以列與行的陣列配置的多個虛擬結構107及302。STI結構220環繞低壓元件區202、中壓元件區204以及虛擬區106中的元件。
虛擬結構的陣列包含一或多個虛擬結構107以及一或多個額外的虛擬結構302。一或多個虛擬結構107包括佈置在一或多 個虛擬閘極結構120的相對側上的虛擬磊晶區118。一或多個額外虛擬結構302包括佈置在一或多個額外虛擬閘極結構314的相對側上的虛擬摻雜區316。一或多個虛擬結構107通過一或多個額外虛擬結構302彼此分隔開。
在一些實施例中，一或多個虛擬結構107以及一或多個額外虛擬結構302以棋盤格圖案排列。在棋盤格圖案中，一列與一行內的相鄰結構可在一或多個虛擬結構107與一或多個額外虛擬結構302之間變化。舉例來說，陣列的第一列301a包括被一或多個額外虛擬結構302橫向環繞在相對側上的一或多個額外虛擬結構302中的第一者，如上視圖所示。相似地，陣列的第一行303a包括被一或多個虛擬結構107垂直環繞在相對側上的一或多個額外虛擬結構302中的第一者，如上視圖所示。
在一些實施例中，棋盤格圖案可包括排列成多個列與多個行的虛擬磊晶區118及一或多個虛擬閘極結構120的陣列。舉例來說，第一列301a及/或第一行303a可在虛擬磊晶區118中的一者與一或多個虛擬閘極結構120中的一者之間交替配置，且最近的相鄰第二列301b及/或第二行303b可在虛擬磊晶區118中的一者與一或多個虛擬閘極結構120中的一者之間交替配置。第一列301a中的虛擬磊晶區118與最近的相鄰的第二列301b中的虛擬磊晶區118橫向偏移第一非零距離322。相似地，第一行303a中的虛擬磊晶區118從最近的相鄰第二行303b中的虛擬磊晶區118垂直偏移第二非零距離324。
圖3B示出了對應於圖3A所示的積體晶片結構300的剖視圖304的一些實施例。剖視圖304是沿圖3A的線A-A'截取。
如剖視圖304所示，低壓元件區202包括多個低壓電晶體元件203，其分別包括配置在磊晶源極/汲極區208之間的低壓閘極結構210。中壓元件區204包括多個中壓電晶體元件205，其分別包括配置在植入源極/汲極區212之間的中壓閘極結構214。
虛擬區106包括第一虛擬區106a與第二虛擬區106b，其中第一虛擬區106a包含一或多個虛擬結構107，而第二虛擬區106b包含一或多個額外虛擬結構302。一或多個虛擬結構107包括配置在虛擬磊晶區118之間的一或多個虛擬閘極結構120。在一些實施例中，一或多個虛擬閘極結構120包括第一介電層306、第二介電層308以及多晶矽層310。一或多個額外虛擬結構302包括配置在虛擬摻雜區316之間的一或多個額外虛擬閘極結構314。在一些實施例中，一或多個額外虛擬閘極結構314包括第三介電層318與第四介電層320。
在一些實施例中，第二介電層308的最大厚度可大於第四介電層320最大厚度。在一些實施例中，第一介電層306與第三介電層318的厚度可在約80埃與約120埃之間、約100埃或其他類似值的範圍內。在一些實施例中，第二介電層308的厚度在約400埃與約500埃之間的範圍內，即約450埃，或其他類似值。在一些實施例中，第四介電層320的厚度在約175埃與約225埃之間的範圍內，即約200埃，或其他類似值。在一些實施例中， 多晶矽層310的厚度在約125埃與約175埃之間的範圍內，即約150埃，或其他類似值。第一矽化物312佈置在一或多個虛擬磊晶區118的頂面上。一或多個虛擬磊晶區118延伸出基底108的頂面並配置在STI結構220的上方。
在一些實施例中，一或多個虛擬閘極結構120具有與低壓閘極結構210基本相同的高度。在此實施例中，一或多個虛擬閘極結構120能夠減輕化學機械平坦化(CMP)製程中的凹陷，從而提高低壓元件區202與虛擬區106內的層間介電(ILD)層的平坦度。ILD層經改進的平整度改進了隨後的微影製程。然而，已經認識到，一或多個虛擬結構107可能在多晶矽層310與導電內連線124之間引起有問題的電荷耦接。
棋盤格圖案提供了具有一或多個虛擬結構107與一或多個額外的虛擬結構302的虛擬區106。由於一或多個虛擬結構107具有虛擬磊晶區118，因此一或多個虛擬結構107增加了積體晶片結構300內的磊晶材料的整體圖案密度，從而改善了低壓元件區202內磊晶源極/汲極區的形成。一或多個虛擬結構107中的多晶矽層310還提供對CMP凹陷的抵抗力(例如，這可在用於形成較低電壓元件的高k金屬閘極替換製程期間發生)，從而提供ILD層的更大平坦度。一或多個額外虛擬閘極結構314在沿一或多個額外虛擬閘極結構314的頂部不具有多晶矽層，因此在一或多個額外虛擬閘極結構314與上覆導電內連線124之間增加了一距離。通過增加一或多個額外虛擬閘極結構314與上覆導電內連線124 之間的距離，可減少了電荷耦接。因此，棋盤格圖案能夠提供改進的磊晶(例如，SiGe)形成與改進的ILD平坦度，而不會顯著降低電荷耦接。
圖4A示出了具有多個虛擬結構的積體晶片結構的上視圖400的實施例，該虛擬結構包括以棋盤格圖案配置在陣列內的虛擬磊晶區。
如上視圖400所示，虛擬結構的陣列包括一或多個虛擬結構107與一或多個額外虛擬結構302。一或多個虛擬結構107包括配置在虛擬磊晶區118之間的一或多個虛擬閘極結構120。一或多個額外虛擬結構302包括配置在基底108內的虛擬摻雜區316之間的一或多個額外虛擬閘極結構314。該陣列包括棋盤格圖案，其沿著以第一方向402延伸的列與沿著以第二方向404延伸的行在一或多個虛擬結構107與一或多個額外虛擬結構302之間交替配置。在一些實施例中，一列內的相鄰虛擬結構彼此分隔開第一距離406，而一行內的相鄰虛擬結構彼此分隔開第二距離408。在一些實施例中，第一距離406與第二距離408在約0.1微米(μm)與約0.8μm之間、約0.2μm與約0.6μm之間、約0.4μm或其他類似值之間的範圍內。
圖4B示出了圖4A中所示的虛擬結構的陣列的部分410的上視圖的一些實施例。
如圖4B的上視圖所示，一或多個虛擬結構107具有在背離一或多個虛擬閘極結構120的一或多個虛擬磊晶區118的最外 邊緣之間延伸的最大寬度420與沿一或多個虛擬閘極結構120的長度且在一或多個虛擬閘極結構120的最外邊緣之間延伸的最大高度422。在一些實施例中，最大寬度420與最大高度422可在約0.5μm與約1.5μm之間、約0.6μm與約1μm之間，約0.8μm，或其他類似值之間的範圍內。
在一些實施例中，一或多個虛擬閘極結構120的寬度412在約0.3μm與約0.5μm之間、約0.4μm與約0.5μm之間、0.4μm或其他類似值之間的範圍內。在一些實施例中，一或多個虛擬閘極結構120可延伸以超過虛擬磊晶區118至第一距離414。在一些實施例中，第一距離414在約0.3μm與約0.5μm之間、約0.4μm與約0.5μm之間、0.4μm或其他類似值之間的範圍內。在一些實施例中，虛擬磊晶區118可具有在第一方向402中延伸的寬度418與在第二方向404中延伸的高度416。在一些實施例中，寬度418可以是約4μm並且高度416可以是約0.8μm。
圖5示出了具有虛擬結構的積體晶片結構500的一些額外實施例，該虛擬結構包括虛擬磊晶區。
積體晶片結構500包括具有低壓元件區202、中壓元件區204、高壓元件區206以及虛擬區106的基底108，低壓元件區202包括多個低壓電晶體元件203，中壓元件區204包括多個中壓電晶體元件205，高壓元件區206包括多個高壓電晶體元件207，且虛擬區106具有一或多個虛擬結構107。
多個低壓電晶體元件203具有配置在磊晶源極/汲極區 208之間的低壓閘極結構210。在一些實施例中，低壓閘極結構210包括位於低壓閘極介電層504正上方的金屬閘極502。金屬閘極502可包括鎢(W)、鋁(Al)、銅(Cu)、鈦(Ti)、鈷(Co)、鎳(Ni)、銣(Ru)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鉭鋁(TaAlN)或其他合適的材料。第一矽化物312配置在磊晶源極/汲極區208的最上表面上。在一些實施例中，低壓電晶體元件203位於輕摻雜阱上(未示出)。
多個中壓電晶體元件205包括中壓閘極結構214，該中壓閘極結構214凹入基底108內且直接位於植入源極/汲極區212之間。在一些實施例中，中壓閘極結構214包括閘極介電層510與閘極508，其中閘極介電層510圍繞閘極508的側壁。多個中壓電晶體元件205還包括位於植入源極/汲極區212的頂表面上的第一矽化物312與位於閘極508上的第二矽化物313。
多個高壓電晶體元件207包括高壓閘極結構218，該高壓閘極結構218配置在基底108內的凹槽內且直接位於植入源極/汲極區216之間。在一些實施例中，高壓閘極結構218包括閘極介電層518與閘極520，其中閘極介電層518圍繞閘極520的側壁。多個高壓電晶體元件207也各自在植入源極/汲極區216的頂表面上具有第一矽化物312。在一些實施例中，多個高壓電晶體元件207還包括直接位於高壓閘極結構218下方的STI結構220。在一些實施例中，多個高壓電晶體元件207進一步包括位於高壓閘極結構218正下方的STI結構220之間的額外摻雜區217。
導電內連線124配置在基底108上方的介電結構122內。在一些實施例中，導電內連線124可包括諸如銅、鋁、鎢等的導電材料。在一些實施例中，介電結構122可包括彼此堆疊的多個ILD層122a-122c。在各種實施例中，多個ILD層122a-122c可包括二氧化矽、碳摻雜的氧化矽(SiCOH)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、氟矽酸鹽玻璃(FSG)、未摻雜的矽酸鹽玻璃(USG)中的一或多種等材料。在一些實施例中，導電內連線124可包括在第一ILD層122a及/或第二ILD層122b內的第一多個導電內連線124a與在第三ILD層122c內的第二多個導電內連線124b。在一些實施例中，第一多個導電內連線124a可以是導電接觸窗，而第二多個導電內連線124b可以是導線。
在一些實施例中，保護疊層512覆蓋中壓閘極結構214及/或高壓閘極結構218的外邊緣。保護疊層512包括第一保護疊層介電層514與第一保護疊層介電層514上方的第二保護疊層介電層516。在一些實施例中，第一保護疊層介電層514可包括氧化矽、氮化矽、碳化矽等，而第二保護疊層介電層516可包括氮化矽、碳化矽等。在各種實施例中，保護疊層512可經配置以用作化學機械研磨(CMP)屏障及/或阻止中壓閘極結構214與高壓閘極結構218的部分的矽化。
在一些實施例中，源極/汲極區212及216摻雜有1E15/cm3至1E17/cm3的摻雜濃度，但其他值範圍也在本公開的範圍內。閘極介電層510及518包括氧化矽、碳化矽等，並且在一 些實施例中具有約100埃與約200埃之間的厚度。閘極508與520包括多晶矽且具有約700埃與約1000埃之間的厚度。第一矽化物312與第二矽化物313可包括鈦矽化物、鈷矽化物、鎳矽化物或其他合適的材料。
圖6示出了具有虛擬結構的積體晶片結構600的一些額外實施例，該虛擬結構包括虛擬磊晶區。
積體晶片結構600包括具有低壓元件區202與虛擬區106的基底108，其中低壓元件區202包含多個低壓電晶體元件203a-203b，而虛擬區106具有一或多個虛擬結構107與一或多個額外虛擬結構302。低壓元件區202包括第一低壓元件區202a與第二低壓元件區202b，第一低壓元件區202a具有第一元件型的第一低壓電晶體元件203a(例如NMOS元件)，而第二低壓元件區202b具有第二元件型的第二低壓電晶體元件203b(例如PMOS元件)。第一低壓電晶體元件203a包括配置在磊晶源極/汲極區208之間的低壓閘極結構210。第二低壓電晶體元件203b包括配置在植入源極/汲極區608之間的第二低壓閘極結構602，該植入源極/汲極區608包括與基底108相同的材料。在一些實施例中，第二低壓閘極結構602包括通過第二低壓閘極介電層606與基底108分隔開的第二低壓閘極604。
虛擬區106包括一或多個虛擬結構107，其具有配置在虛擬磊晶區118之間的一或多個虛擬閘極結構120，虛擬磊晶區118包括與磊晶源極/汲極區208相同的材料，因此虛擬磊晶區118是 與第一低壓電晶體元件203a的磊晶源極/汲極區208相同的材料且不同於第二低壓電晶體元件203b的植入源極/汲極區608。
圖7A示出了具有一或多個虛擬結構的積體晶片結構700的上視圖的一些額外實施例，該虛擬結構包括虛擬磊晶區。
積體晶片結構700包括具有低壓元件區202與虛擬區106的基底108，低壓元件區202具有多個低壓電晶體元件203，虛擬區106具有一或多個虛擬結構107。一或多個虛擬結構107分別包括一或多個虛擬閘極結構120與虛擬磊晶區118。在一些實施例中，一或多個虛擬閘極結構120在兩個或多個虛擬磊晶區118之間交錯配置。在一些另外的實施例中，虛擬磊晶區118在兩個或更多個虛擬閘極結構之間交錯配置。在一些實施例中，一或多個虛擬閘極結構120與一或多個虛擬磊晶區118彼此分隔開沿第一方向402測量的第一距離702。在一些實施例中，一或多個虛擬閘極結構120及/或虛擬磊晶區118中的一或多個在第二方向404中連續延伸超過多個低壓電晶體元件203中的多個。第一方向402垂直於第二方向404。
在一些實施例中，一或多個虛擬閘極結構120與虛擬磊晶區118配置在多個列與多個行中。第一列及/或第一行可在虛擬磊晶區118中的一者與一或多個虛擬閘極結構120中的一者之間交替配置，且最接近的相鄰第二列及/或行可在虛擬磊晶區118中的一者與一或多個虛擬閘極結構120中的一者之間交替配置。第一列中的虛擬磊晶區118與最近的相鄰第二列中的虛擬磊晶區118 橫向偏移第一非零距離。相似地，第一行中的虛擬磊晶區118與最近的相鄰第二行中的虛擬磊晶區118垂直偏移第二非零距離。
在一些實施例中，一或多個虛擬閘極結構120與虛擬磊晶區118不重疊，以最大化虛擬磊晶區118的可用於磊晶生長的表面積。在一些實施例中，一或多個虛擬結構107中的虛擬磊晶區118具有完全由磊晶材料(例如，SiGe)組成的頂面。在一些實施例中，一或多個虛擬閘極結構120與虛擬磊晶區118通過一或多個STI結構220彼此分隔開。在此實施例中，虛擬磊晶區118配置在基底108的表面上。由於虛擬磊晶區118的表面積增加，一或多個虛擬結構107具有高的磊晶圖案密度，這導致積體晶片結構700的整體磊晶圖案密度更高，且為低壓電晶體元件203帶來更健康的磊晶生長製程與更好的可靠度。
圖7B示出了沿圖7A的切線B-B'截取的一或多個虛擬閘極結構120的剖視圖704。如剖視圖704所示，一或多個虛擬閘極結構120包括第一介電層306、第二介電層308以及多晶矽層310。在一些實施例中，一或多個虛擬閘極結構120的高度與多個低壓電晶體元件203中的低壓閘極結構210中的高度基本相同。這會導致更好的ILD平坦度並減少CMP製程中的凹陷。
圖7C示出了沿圖7A的切線C-C'截取的虛擬磊晶區118中的剖視圖706。如剖視圖706所示，虛擬磊晶區118配置在STI結構220之間的基底108的表面上。
應當理解，在各種實施例中，一或多個虛擬結構可具有 不同的形狀及/或配置。圖8A至圖8C示出了所公開的一或多個虛擬結構的幾個不同實施例。
如圖8A的上視圖800所示，一或多個虛擬閘極結構120沿第一方向402和第二方向404橫向接觸虛擬磊晶區118。一或多個虛擬閘極結構120不重疊且直接相鄰虛擬磊晶區118，而虛擬磊晶區118則是在一或多個虛擬閘極結構120之間延伸，並將一或多個虛擬閘極結構120彼此分隔開。
如圖8B的上視圖802所示，一或多個虛擬閘極結構120與虛擬磊晶區118通過STI結構220外部的基底108的表面彼此分隔開。
如圖8C的上視圖804所示，虛擬磊晶區118與一或多個虛擬閘極結構120各自被限制在虛擬區106中的一系列正方形區域內。正方形區域形成棋盤格圖案且不重疊。
在一些實施例中，虛擬磊晶區118、一或多個虛擬閘極結構120的最上表面以及虛擬磊晶區118與一或多個虛擬閘極結構120之間的空間構成第一面積，且由虛擬磊晶區118的最上表面所貢獻的第一面積的百分比超過20%。
圖9A至圖9C更詳細地示出了對應於圖8A至圖8C中公開的虛擬結構的虛擬結構900、910以及920的一些實施例。圖9D更詳細地示出了對應於圖4A中公開的虛擬結構的虛擬結構930的一些實施例。圖9A至圖9D中公開的虛擬結構之間相似的特徵是虛擬結構包括一或多個虛擬閘極結構120與虛擬磊晶區118。虛擬 結構還具有至少二重旋轉對稱性，圖8A中公開的虛擬結構具有四重旋轉對稱性。
在一些實施例中，以相應的虛擬結構900、910、920以及930的中心為同心繪製的圓901具有第一多個圓弧902，該第一多個圓弧902在一或多個虛擬閘極結構120的外側壁之間延伸且各自具有第一長度。在一些實施例中，還存在圓901的第二多個圓弧904，該第二多個圓弧904在虛擬磊晶區118的外側壁之間延伸，且各自具有等於第一長度的第二長度。在一些實施例中，第一多個圓弧902與第二多個圓弧904不重疊。
圖10至圖22示出了具有一或多個包含有虛擬磊晶區的虛擬結構的積體晶片結構的剖視圖1000-2200的一些實施例。儘管圖10至圖22被描述為一系列動作，但是應當理解，這些動作不是限制性的，因為在其他實施例中可以改變動作的順序，且所公開的方法也適用於其他結構。在其他實施例中，可以全部或部分地省略圖示及/或描述的一些動作。
如圖10的剖視圖1000所示，一或多個STI結構220形成在低壓元件區202、中壓元件區204、高壓元件區206以及虛擬區106的基底108中。一或多個STI結構220被配置為在基底108的不同區域內的元件之間提供電性隔離。STI結構220包括形成在基底108內的溝渠內的介電材料(例如，氧化矽、氮化矽或其他合適的材料)。在一些實施例中，基底108可以是主體矽基底晶圓、絕緣體上半導體(SOI)基底晶圓(例如，絕緣體上矽基底)或其 他合適類型的晶圓。一或多個STI結構220可通過蝕刻基底108來形成溝渠，然後在溝渠內沉積介電材料來形成。在一些實施例中，可以將輕摻雜阱1002植入到低壓元件區202中。在一些實施例中，可以在高壓元件區206中形成額外的摻雜區217。
如圖11的剖視圖1100所示，在中壓元件區204內形成中壓閘極結構214，且在高壓元件區206內形成高壓閘極結構218。在一些實施例中，中壓閘極結構214與高壓閘極結構218是凹陷的閘極結構，其通過蝕刻基底108形成凹槽，在基底108上方與凹槽內形成閘極介電層510及518，以閘極508及520填充凹槽的其餘部分，以及使用平坦化製程(例如，化學機械平坦化(CMP)製程)從基底108的最上表面上方移除多餘的閘極介電層與閘極材料。在一些實施例中，閘極介電層510、518以及閘極508、520各自通過沉積製程(例如，化學氣相沉積(CVD)製程、電漿增強CVD(PE-CVD)製程、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程等)來形成。在其他實施例中，閘極介電層510、518以及閘極508、520是使用其他合適的技術形成。
如圖12的剖視圖1200所示，在虛擬區106內形成一或多個虛擬閘極結構120與一或多個額外虛擬閘極結構314，在低壓元件區202內形成犧牲閘極1202，且在中壓元件區204與高壓元件區206內形成中間保護疊層1210。在一些實施例中，一或多個虛擬閘極結構120、一或多個額外虛擬閘極結構314、犧牲閘極1202以及中間保護疊層1210可通過在基底108上沉積第一中間介 電層、在第一中間介電層上沉積第二中間介電層以及在第二中間介電層上沉積中間多晶矽層來形成。第一中間介電層、第二中間介電層以及中間多晶矽層隨後被圖案化以形成一或多個虛擬閘極結構120、一或多個額外虛擬閘極結構314、犧牲閘極1202以及中間保護疊層1210。在一些實施例中，第一中間介電層、第二中間介電層以及中間多晶矽層使用沉積製程(例如，CVD製程、PE-CVD製程、PVD製程、ALD製程等)來形成。
在一些實施例中，一或多個虛擬閘極結構120形成為具有第一介電層306、第二介電層308以及多晶矽層310，而一或多個額外虛擬閘極結構形成為具有第三介電層318、第四介電層320以及第二多晶矽層1208。在一些實施例中，犧牲閘極1202形成為具有位於第五介電層1204上方的犧牲多晶矽層1206。在一些實施例中，中間保護疊層1210形成為具有第六介電層1212、第七介電層1214以及第三多晶矽層1216。
如圖13的剖視圖1300所示，在中壓元件區204與高壓元件區206中分別形成植入源極/汲極區212及216。植入源極/汲極區212及216可基於中間保護疊層1210、一或多個STI結構220以及罩幕1302並通過在基底108中植入摻質來形成。在一些實施例中，虛擬摻雜區316也可形成在第二虛擬區106b內的一或多個額外虛擬閘極結構314的相對側上。在一些實施例中，植入源極/汲極區212、216及/或虛擬摻雜區316可通過一或多個植入製程形成。
如圖14的剖視圖1400所示，在低壓元件區202內形成磊晶源極/汲極區208，且在虛擬區106內形成虛擬磊晶區118。磊晶源極/汲極區208與虛擬磊晶區118是通過蝕刻基底108以形成凹槽1402並隨後在凹槽1402內磊晶生長磊晶材料(例如SiGe)而形成的。
在一些實施例中，可在形成磊晶源極/汲極區208與虛擬磊晶區118之後執行第一矽化製程。第一矽化製程可在磊晶源極/汲極區208、虛擬磊晶區118、中壓元件區204內的植入源極/汲極區212以及高壓元件區206內的植入源極/汲極區216上形成第一矽化物312。第一矽化物312是通過沉積金屬，加熱積體晶片結構以將金屬整合到基底108與磊晶材料的暴露區域中，然後蝕刻掉基底108的剩餘金屬來形成。
如圖15的剖視圖1500所示，在基底108上方形成第一層間介電(ILD)層122a，並使用平坦化製程(例如，沿線1504來執行的CMP製程)以將第一ILD層122a平整到低壓元件區202的犧牲閘極1202的頂面。在一些實施例中，平坦化製程可移除部分多晶矽層。平坦化製程使得第一ILD層122a留在一或多個虛擬閘極結構120、一或多個額外虛擬閘極結構314、犧牲閘極1202以及中間保護疊層1210周圍。
如圖16的剖視圖1600所示，從犧牲閘極中移除犧牲多晶矽層，留下替換閘極腔1602。在一些實施例中，替換閘極腔1602從第一ILD層122a的頂部延伸到第五介電層1204的頂部。在一 些實施例中，也可以從犧牲閘極移除第五介電層1204。在一些實施例中，多晶矽可通過蝕刻製程來移除。在一些實施例中，蝕刻製程還可以從一或多個額外虛擬閘極結構314內移除部分第二多晶矽層與部分第四介電層並從中間保護疊層1210內移除部分第三多晶矽層與部分第七介電層。在此實施例中，蝕刻製程凹蝕了第一ILD層122a的頂部下方的一或多個額外虛擬閘極結構314與中間保護疊層1210。
如圖17的剖視圖1700所示，在基底108上方形成替換金屬1702，以填充替換閘極腔1602。在一些實施例中，替換金屬1702可包括鎢(W)、鋁(Al)、銅(Cu)、鈦(Ti)、鈷(Co)、鎳(Ni)、銣(Ru)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鉭鋁(TaAlN)、多晶矽或其他合適的材料。使用CVD、ALD或其他合適的製程形成替換金屬1702。
如圖18的剖視圖1800所示，從第一ILD層122a的頂表面上方移除替換金屬1702。在一些實施例中，替換金屬1702可通過平坦化製程(例如，CMP製程)來移除。這使得金屬閘極502保留在第一ILD層122a的內側壁之間。在一些實施例中，可隨後執行回蝕製程以從一或多個額外虛擬閘極結構314與中間保護疊層1210上方的替換金屬閘極移除金屬。
如圖19的剖視圖1900所示，執行硬罩幕圖案化步驟以移除在中壓閘極結構214正上方與在高壓閘極結構218正上方的部分中間保護疊層(例如圖18的1210)。為了做到這一點，在虛 擬區106上、低壓元件區202上以及部分中間保護疊層上形成第二罩幕1902，其中第二罩幕1902上覆在中壓閘極結構214的外邊緣且直接位於高壓閘極結構218的外邊緣之上。中間保護疊層隨後基於第二罩幕1902而外露於第二蝕刻劑1904，以形成具有第一保護疊層介電層514與第二保護疊層介電層516的保護疊層512。
如圖20的剖視圖2000所示，執行第二矽化製程，以在中壓閘極結構214與高壓閘極結構218上形成第二矽化物313。在一些實施例中，可以結合圖14所描述的第一矽化製程相似及/或相同的方式來執行第二矽化製程。
如圖21的剖視圖2100所示，在第一ILD層122a之上形成第二ILD層122b。在第一ILD層122a及/或第二ILD層122b內形成第一多個導電內連線124a。在一些實施例中，可以使用鑲嵌製程(例如，單鑲嵌製程或雙鑲嵌製程)來形成第一多個導電內連線124a。鑲嵌製程可通過在基底108上形成第二ILD層122b、蝕刻第一ILD層122a及/或第二ILD層122b以形成孔及/或溝渠，並以導電材料來填充孔及/或溝渠來執行。在一些實施例中，第二ILD層122b可包括通過沉積技術(例如，PVD、CVD、PE-CVD、ALD等)來形成的USG、BPSG、FSG、PSG、BSG等。舉例來說，導電材料可包括使用沉積製程及/或電鍍製程(例如，電鍍、化學鍍等)來形成的鎢、銅、鋁、銅等。
如圖22的剖視圖2200所示，在第二ILD層122b上方形成第三ILD層122c。在第三ILD層122c內形成第二多個導電內 連線124b。在一些實施例中，可以使用鑲嵌製程(例如，單鑲嵌製程或雙鑲嵌製程)來形成第二多個導電內連線124b。鑲嵌製程可通過在基底108上方形成第三ILD層122c，蝕刻第三ILD層122c以形成孔及/或溝渠，並以導電材料填充孔及/或溝渠來執行。在一些實施例中，第三ILD層122c可包括通過沉積技術(例如，PVD、CVD、PE-CVD、ALD等)形成的USG、BPSG、FSG、PSG、BSG等。舉例來說，導電材料可包括使用沉積製程及/或電鍍製程(例如，電鍍、化學鍍等)形成的鎢、銅、鋁、銅等。
圖23示出了根據一些實施例的形成積體晶片結構的方法2300。儘管將方法被繪示及/或闡述為一系列動作或事件，但將瞭解所述方法並不僅限於所說明的順序或動作。因此，在一些實施例中，這些動作可按照與所示出不同的順序來執行，及/或可以同時執行。此外，在一些實施例中，所示出的動作或事件可被細分為多個動作或事件，這些動作或事件可在單獨的時間執行或與其他動作或子動作同時執行。在一些實施例中，可省略一些所示出的動作或事件，且可包括其他未示出的動作或事件。
在動作2302中，在第一元件區內形成第一多個閘極結構，在第二元件區內形成第二多個閘極結構，且在基底的虛擬區內形成一或多個虛擬閘極結構。圖11至圖12示出了對應於動作2302的剖視圖1100-1200的一些實施例。
在動作2304中，在虛擬區內形成一或多個額外虛擬閘極結構。圖12示出了對應於動作2304的剖視圖1200的一些實施例。
在動作2306中，將摻質植入到基底中以沿著第二多個閘極結構的相對側形成植入源極/汲極區。圖13示出了對應於動作2306的剖視圖1300的一些實施例。
在動作2308中，將摻質植入到基底中以沿著一或多個額外虛擬閘極結構的相對側形成虛擬摻雜區。圖13示出了對應於動作2308的剖視圖1300的一些實施例。
在動作2310中，圖案化基底以在第一多個閘極結構的相對側上與一或多個虛擬閘極結構的相對側上形成凹槽。圖14示出了對應於動作2310的一些實施例的剖視圖1400。
在動作2312中，在凹槽內形成磊晶材料。圖14示出了對應於動作2312的剖視圖1400的一些實施例。
在動作2314中，凹蝕一或多個額外虛擬閘極結構。圖16示出了對應於動作2314的剖視圖1600的一些實施例。
在動作2316中，在基底上方形成的介電結構內形成導電內連線。圖20至圖21示出了對應於動作2316的剖視圖2000-2100的一些實施例。
因此，本公開有關於一種積體晶片結構，該積體晶片結構包括一或多個具有磊晶區域的虛擬結構，該磊晶區域被配置以將積體晶片結構的整體磊晶圖案密度增加到使用在健康磊晶生長製程中的最小磊晶圖案密度(例如，約5.2%)以上。
在一些實施例中，本公開有關於一種積體晶片結構。積體晶片結構包括具有第一元件區與第二元件區的基底；多個第一 電晶體元件配置在第一元件區中且分別包括配置在第一閘極結構的相對側上的磊晶源極/汲極區，磊晶源極/汲極區包括磊晶材料；多個第二電晶體元件配置在第二元件區中，且分別包括配置在第二閘極結構的相對側上的植入源極/汲極區；虛擬區包括一或多個虛擬結構，該一或多個虛擬結構包括具有磊晶材料的虛擬磊晶區。
在一些實施例中，所述基底上方的所述磊晶材料的整體圖案密度大於或等於約5.2%。在一些實施例中，所述一或多個虛擬結構包括配置在一或多個虛擬閘極結構的相對側上的所述虛擬磊晶區；且其中一或多個額外虛擬結構包括配置在一或多個額外虛擬閘極結構的相對側上的植入源極/汲極區，其中所述一或多個虛擬結構通過所述一或多個額外虛擬結構彼此分隔開。在一些實施例中，所述一或多個虛擬結構及所述一或多個額外虛擬結構以棋盤格圖案來配置，所述棋盤格圖案在所述一或多個虛擬結構與所述一或多個額外虛擬結構之間沿著多個列與多個行交替。在一些實施例中，所述磊晶材料為矽鍺(SiGe)。在一些實施例中，所述虛擬磊晶區圍繞虛擬閘極結構布置，使得當圓以所述虛擬閘極結構的中心同心繪製時，所述圓的第一多個圓弧在所述虛擬磊晶區的外側壁之間延伸且皆具有旋轉對稱性與第一長度，而所述圓的第二多個圓弧在所述虛擬閘極結構的外側壁之間延伸且皆具有旋轉對稱性與第二長度；且其中所述第一長度實質上等於所述第二長度，且其中所述第一多個圓弧與所述第二多個圓弧並不重疊。在一些實施例中，所述一或多個虛擬結構具有虛擬磊晶區與 虛擬閘極結構的第一圖案，其中所述第一圖案具有四重旋轉對稱性。
在其他實施例中，本公開有關於一種積體晶片結構。積體晶片結構包括具有配置在基底內的多個第一元件的第一元件區，多個第一元件包括磊晶源極/汲極區；第二元件區具有配置在基底內的多個第二元件，多個第二元件包括植入源極/汲極區；虛擬區包括具有虛擬磊晶區與虛擬閘極結構的陣列，虛擬磊晶區與虛擬閘極結構在沿著第一方向延伸的多個列上且在沿著第二方向延伸的多個行上來排列；且多個列的第一列沿著第一方向且在虛擬磊晶區中的一者與虛擬閘極結構中的一者之間交替，且多個列的最相鄰的第二列沿著第一方向且在虛擬磊晶區中的一者與虛擬閘極結構中的一者之間交替，第一列中的虛擬磊晶區與第二列中的虛擬磊晶區橫向偏移非零距離。
在一些實施例中，所述虛擬區包括：一或多個虛擬結構，包括配置在所述虛擬閘極結構的相對側上的所述虛擬磊晶區；以及一或多個額外虛擬結構，包括配置在一或多個額外虛擬閘極結構的相對側上的一或多個虛擬摻雜區，其中所述一或多個虛擬結構沿著所述多個列與所述多個行交錯配置在所述一或多個額外虛擬結構之間。在一些實施例中，所述虛擬閘極結構具有第一高度且所述一或多個額外虛擬結構具有第二高度，所述第一高度大於所述第二高度。在一些實施例中，所述一或多個虛擬結構的最頂表面包括多晶矽，而所述額外虛擬結構的最頂表面包括介電層。 在一些實施例中，所述虛擬閘極結構包括第一介電層、位於所述第一介電層上方的第二介電層以及位於所述第二介電層上方的多晶矽層；且其中所述額外虛擬結構包括第三介電層以及位於所述第三介電層上方的第四介電層，所述第二介電層的最大厚度大於所述第四介電層的最大厚度。在一些實施例中，所述的積體晶片結構更包括：介電結構，配置在所述基底上方；以及導電內連線，配置在所述介電結構內且電性耦接至所述多個第一元件，其中所述介電結構電性隔離所述導電內連線與所述虛擬閘極結構。在一些實施例中，所述第一列中的所述虛擬磊晶區的第一虛擬磊晶區具有相對側，所述相對側沿著所述第一方向通過所述虛擬閘極結構與所述虛擬磊晶區中的最相鄰的虛擬磊晶區分隔開。在一些實施例中，所述虛擬磊晶區與所述虛擬閘極結構分別被限制在形成棋盤格圖案的一系列正方形區域內。在一些實施例中，所述磊晶源極/汲極區與所述虛擬磊晶區皆包括磊晶材料，所述基底上方的所述磊晶材料的整體圖案密度大於或等於約5.2%。
在又一些實施例中，本公開有關於一種形成積體晶片結構的方法包括：在基底的第一元件區內形成第一多個閘極結構；在基底的第二元件區內形成第二多個閘極結構；在基底的虛擬區內形成一或多個虛擬閘極結構；將摻質植入至基底中，以沿著第二多個閘極結構的相對側形成植入源極/汲極區；圖案化基底以在第一多個閘極結構與一或多個虛擬閘極結構的相對側上形成凹槽；以及在凹槽內形成磊晶材料。
在一些實施例中，所述的方法，更包括：在所述基底上方形成一或多個額外虛擬閘極結構；以及將摻質植入所述基底中，以沿著所述一或多個額外虛擬閘極結構的相對側形成虛擬摻雜區。在一些實施例中，所述一或多個虛擬閘極結構與所述一或多個額外虛擬閘極結構沿著虛擬結構陣列的多個列與多個行交錯配置。在一些實施例中，形成所述一或多個虛擬閘極結構與所述一或多個額外虛擬閘極結構包括：在所述基底上方形成第一介電層；在所述第一介電層上形成第二介電層；在所述第二介電層上形成多晶矽層；圖案化所述第一介電層、所述第二介電層以及所述多晶矽層，以形成所述一或多個虛擬閘極結構與所述一或多個額外虛擬閘極結構；以及從所述一或多個額外虛擬閘極結構中完全移除所述多晶矽層。
應當理解，在該書面描述以及以下申請專利範圍中，術語「第一」、「第二」、「第三」等僅是為了便於描述以區分一圖或一系列圖的不同元件而使用之一般識別符號。就其本身而言，此等術語並不暗示此等元件之任何時間順序或結構接近，且不意欲描述不同經示出實施例及/或未示出的實施例中的對應元件。舉例來說，結合第一圖描述的「第一介電層」不一定對應於結合另一圖描述的「第一介電層」，並且在未示出的實施例中不一定對應於「第一介電層」。
前述概述了幾個實施例的特徵，以便本領域的技術人員可以更好地理解本公開的各個方面。本領域的技術人員應該理 解，他們可以容易地使用本公開作為設計或修改其他製程的基礎，並且結構用於執行與本文介紹的實施例相同的目的及/或實現相同的優點。本領域技術人員也應該意識到，這樣的等價結構並不脫離本發明的精神和範圍，並且可以在不脫離本發明的精神和範圍的情況下對本文進行各種改動、替換和變更。
100:積體晶片結構
102:第一元件區
103:第一元件
104:第二元件區
105:第二元件
106:虛擬區
107:虛擬結構
108:基底
110:磊晶源極/汲極區
112:第一閘極結構
114:植入源極/汲極區
116:第二閘極結構
118:虛擬磊晶區
120:虛擬閘極結構
122:介電結構
124:導電內連線

Claims (10)

  1. 一種積體晶片結構，包括：基底，包括第一元件區與第二元件區；多個第一電晶體元件，配置在所述第一元件區中且分別包括配置在第一閘極結構的相對側上的磊晶源極/汲極區，其中所述磊晶源極/汲極區包括磊晶材料；多個第二電晶體元件，配置在所述第二元件區中且分別包括配置在第二閘極結構的相對側上的植入源極/汲極區；以及虛擬區，包括一或多個虛擬結構，其中所述一或多個虛擬結構包括一或多個虛擬閘極結構以及配置在所述一或多個虛擬閘極結構的相對側上並包含有所述磊晶材料的虛擬磊晶區。
  2. 如請求項1所述的積體晶片結構，其中所述基底上方的所述磊晶材料的整體圖案密度大於或等於5.2%。
  3. 如請求項1所述的積體晶片結構，其中一或多個額外虛擬結構包括配置在一或多個額外虛擬閘極結構的相對側上的虛擬摻雜區，其中所述一或多個虛擬結構通過所述一或多個額外虛擬結構彼此分隔開。
  4. 如請求項3所述的積體晶片結構，其中所述一或多個虛擬結構及所述一或多個額外虛擬結構以棋盤格圖案來配置，所述棋盤格圖案在所述一或多個虛擬結構與所述一或多個額外虛擬結構之間沿著多個列與多個行交替。
  5. 如請求項1所述的積體晶片結構， 其中所述虛擬磊晶區圍繞虛擬閘極結構布置，使得當圓以所述虛擬閘極結構的中心同心繪製時，所述圓的第一多個圓弧在所述虛擬磊晶區的外側壁之間延伸且皆具有旋轉對稱性與第一長度，而所述圓的第二多個圓弧在所述虛擬閘極結構的外側壁之間延伸且皆具有旋轉對稱性與第二長度；且其中所述第一長度實質上等於所述第二長度，且其中所述第一多個圓弧與所述第二多個圓弧並不重疊。
  6. 一種積體晶片結構，包括：第一元件區，包括配置在基底內的多個第一元件，所述多個第一元件包括磊晶源極/汲極區；第二元件區，包括配置在所述基底內的多個第二元件，所述多個第二元件包括植入源極/汲極區；虛擬區，包括虛擬磊晶區與虛擬閘極結構的陣列，所述虛擬磊晶區與所述虛擬閘極結構在沿著第一方向延伸的多個列上且在沿著第二方向延伸的多個行上來排列；且其中所述多個列的第一列沿著所述第一方向且在所述虛擬磊晶區中的一者與所述虛擬閘極結構中的一者之間交替，且所述多個列的最相鄰的第二列沿著所述第一方向且在所述虛擬磊晶區中的一者與所述虛擬閘極結構中的一者之間交替，所述第一列中的所述虛擬磊晶區與所述第二列中的所述虛擬磊晶區橫向偏移非零距離。
  7. 如請求項6所述的積體晶片結構，其中所述虛擬區包括：一或多個虛擬結構，包括配置在所述虛擬閘極結構的相對側上的所述虛擬磊晶區；以及一或多個額外虛擬結構，包括配置在一或多個額外虛擬閘極結構的相對側上的一或多個虛擬摻雜區，其中所述一或多個虛擬結構沿著所述多個列與所述多個行交錯配置在所述一或多個額外虛擬結構之間。
  8. 如請求項7所述的積體晶片結構，其中所述虛擬閘極結構具有第一高度且所述一或多個額外虛擬結構具有第二高度，所述第一高度大於所述第二高度。
  9. 如請求項7所述的積體晶片結構，其中所述一或多個虛擬結構的最頂表面包括多晶矽，而所述額外虛擬結構的最頂表面包括介電層。
  10. 一種積體晶片結構的形成方法，包括：在基底的第一元件區內形成第一多個閘極結構；在所述基底的第二元件區內形成第二多個閘極結構；在所述基底的虛擬區內形成一或多個虛擬閘極結構；將摻質植入至所述基底中，以沿著所述第二多個閘極結構的相對側形成植入源極/汲極區；圖案化所述基底以在所述第一多個閘極結構與所述一或多個虛擬閘極結構的相對側上形成凹槽；以及 在所述凹槽內形成磊晶材料。
TW111115285A 2022-02-17 2022-04-21 積體晶片結構及其形成方法 TWI822004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/674,084 US12349454B2 (en) 2022-02-17 2022-02-17 Checkerboard dummy design for epitaxial open ratio
US17/674,084 2022-02-17

Publications (2)

Publication Number Publication Date
TW202335244A TW202335244A (zh) 2023-09-01
TWI822004B true TWI822004B (zh) 2023-11-11

Family

ID=86571828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115285A TWI822004B (zh) 2022-02-17 2022-04-21 積體晶片結構及其形成方法

Country Status (3)

Country Link
US (2) US12349454B2 (zh)
CN (1) CN116230640A (zh)
TW (1) TWI822004B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202501551A (zh) * 2023-06-12 2025-01-01 聯華電子股份有限公司 半導體元件及其製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135877A1 (en) * 2004-04-30 2008-06-12 Matsushita Electric Industrial Co,. Ltd. Semiconductor Manufacturing Method and Semiconductor Device
US20160351660A1 (en) * 2015-05-29 2016-12-01 Stmicroelectronics (Crolles 2) Sas Method for local isolation between transistors produced on an soi substrate, in particular an fdsoi substrate, and corresponding integrated circuit
US20170287795A1 (en) * 2013-12-20 2017-10-05 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
TW202121698A (zh) * 2019-11-26 2021-06-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US20210249275A1 (en) * 2017-08-03 2021-08-12 United Microelectronics Corp. Semiconductor device structure and manufacturing method thereof
US20210272988A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensors with dummy pixel structures

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157346B2 (en) * 2005-05-27 2007-01-02 United Microelectronics Corp. Method of reducing charging damage to integrated circuits during semiconductor manufacturing
US7554110B2 (en) * 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
JP5151303B2 (ja) * 2007-08-07 2013-02-27 ソニー株式会社 半導体装置の製造方法
US9153690B2 (en) * 2012-03-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with modulated performance and methods for forming the same
CN105723515B (zh) * 2013-12-18 2019-11-05 英特尔公司 通过增大有效栅极长度来改进栅极对晶体管沟道的控制的技术
US10026837B2 (en) * 2015-09-03 2018-07-17 Texas Instruments Incorporated Embedded SiGe process for multi-threshold PMOS transistors
JP2019046874A (ja) * 2017-08-30 2019-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102020123708A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co. Ltd. Bildsensoren mit dummy-pixel-strukturen
CN113764339B (zh) * 2020-06-03 2024-08-13 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US11791401B2 (en) * 2020-07-30 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
US12218134B2 (en) * 2021-01-22 2025-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN115084214B (zh) * 2021-03-12 2025-04-25 中芯北方集成电路制造(北京)有限公司 半导体结构及其形成方法
CN113394087B (zh) * 2021-05-25 2024-01-19 上海华力集成电路制造有限公司 后栅工艺中伪栅平坦化方法
US12283595B2 (en) * 2021-11-12 2025-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Integration of multiple transistors having fin and mesa structures
CN116266556B (zh) * 2021-12-17 2025-11-04 联华电子股份有限公司 半导体元件及其制作方法
CN116266557B (zh) * 2021-12-17 2026-01-30 联华电子股份有限公司 半导体元件及其制作方法
CN116314186A (zh) * 2021-12-20 2023-06-23 联华电子股份有限公司 半导体装置及其制作方法
CN116632061A (zh) * 2022-02-10 2023-08-22 联华电子股份有限公司 半导体装置及其制作方法
CN118231348A (zh) * 2022-12-19 2024-06-21 联华电子股份有限公司 半导体元件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135877A1 (en) * 2004-04-30 2008-06-12 Matsushita Electric Industrial Co,. Ltd. Semiconductor Manufacturing Method and Semiconductor Device
US20170287795A1 (en) * 2013-12-20 2017-10-05 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US20160351660A1 (en) * 2015-05-29 2016-12-01 Stmicroelectronics (Crolles 2) Sas Method for local isolation between transistors produced on an soi substrate, in particular an fdsoi substrate, and corresponding integrated circuit
US20210249275A1 (en) * 2017-08-03 2021-08-12 United Microelectronics Corp. Semiconductor device structure and manufacturing method thereof
TW202121698A (zh) * 2019-11-26 2021-06-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US20210272988A1 (en) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensors with dummy pixel structures

Also Published As

Publication number Publication date
US20240379664A1 (en) 2024-11-14
CN116230640A (zh) 2023-06-06
US20230260994A1 (en) 2023-08-17
US12349454B2 (en) 2025-07-01
TW202335244A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US11289606B2 (en) Capacitance reduction for back-side power rail device
US9385216B2 (en) Monolithically integrated active snubber
TW201926691A (zh) 雙極性接面型電晶體、其形成方法以及相關之積體電路
CN108231774B (zh) 具有沟槽型器件隔离膜的半导体器件
TW202125595A (zh) 積體電路
TW202133347A (zh) 鐵電記憶體裝置及其形成方法
TW202145513A (zh) 記憶體元件
US11855080B2 (en) Semiconductor device and method of fabricating the same
US10748998B2 (en) Semiconductor devices having alternating connecting and separating sections below the gate electrode
TWI822004B (zh) 積體晶片結構及其形成方法
US11688759B2 (en) Metal-insulator-metal capacitive structure and methods of fabricating thereof
KR102824470B1 (ko) 반도체 소자 및 적층형 반도체 칩
CN110473880B (zh) 半导体器件及其制造方法
US20230187358A1 (en) Integrated circuit device including gate contact
CN110364564B (zh) 半导体器件及其制作方法
KR20230012403A (ko) 개선된 FeRAM(Ferroelectric Random-Access Memory)에 관한 방법 및 구조
TWI861670B (zh) 半導體裝置及其製造方法
US20250351489A1 (en) Semiconductor devices with embedded backside capacitors
US20250221005A1 (en) Semiconductor structure and method for forming the same
US20240128378A1 (en) Semiconductor device and method of fabricating the same
CN119317148A (zh) 半导体器件
CN117678066A (zh) 包括具有圆形角区的杯形结构的金属-绝缘体-金属(mim)电容器模块