[go: up one dir, main page]

TWI819851B - 多器件分層嵌埋封裝結構及其製作方法 - Google Patents

多器件分層嵌埋封裝結構及其製作方法 Download PDF

Info

Publication number
TWI819851B
TWI819851B TW111138869A TW111138869A TWI819851B TW I819851 B TWI819851 B TW I819851B TW 111138869 A TW111138869 A TW 111138869A TW 111138869 A TW111138869 A TW 111138869A TW I819851 B TWI819851 B TW I819851B
Authority
TW
Taiwan
Prior art keywords
layer
circuit layer
circuit
insulating layer
insulating
Prior art date
Application number
TW111138869A
Other languages
English (en)
Other versions
TW202324660A (zh
Inventor
陳先明
馮磊
黃高
黃本霞
洪業杰
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Publication of TW202324660A publication Critical patent/TW202324660A/zh
Application granted granted Critical
Publication of TWI819851B publication Critical patent/TWI819851B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H10W74/01—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H10W20/0698—
    • H10W70/05—
    • H10W70/611—
    • H10W70/65—
    • H10W74/114—
    • H10W74/129—
    • H10W90/701—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本申請公開了多器件分層嵌埋封裝結構的製作方法，包括：準備聚合物支撐框架；在第一器件放置口框內貼裝第一器件，形成第一封裝層；形成第一線路層和第二線路層，第一器件的端子與第二線路層連通，第一導通線路層和第二線路層通過第一導通銅柱層導通連接；形成第二導通銅柱層和第二犧牲銅柱層；第一線路層上形成第二絕緣層，第二線路層上形成第三絕緣層；形成與第一器件放置口框垂直重疊的第二器件放置口框；在第二器件放置口框內貼裝第二器件和第三器件，形成第二封裝層；在第二絕緣層上形成第三線路層，第二器件和第三器件的端子分別與第三線路層連通，第一導通線路層和第三線路層通過第二導通銅柱層導通連接。還公開了多器件分層嵌埋封裝結構。

Description

多器件分層嵌埋封裝結構及其製作方法
本說明書實施例涉及電子器件封裝結構，具體涉及多器件分層嵌埋封裝結構及其製作方法。
當前面板級嵌埋封裝領域已經可以實現多顆元器件的嵌埋封裝，但是仍然存在一定的局限性：多顆元器件一次性嵌埋封裝與基板內部的同一層別，水準方向尺寸較大，無法滿足嵌埋封裝小型化的發展需求，並且無法根據實際的產品結構和佈線設計，實現最合理的嵌埋封裝結構，增加佈線難度和導線長度，影響電性能。
本發明的實施方案涉及提供一種多器件分層嵌埋封裝結構及其製作方法，以解決上述技術問題。本發明可以根據封裝模組的實際需要，將多顆元器件分別嵌埋封裝於基板的不同層別，有效縮小XY方向尺寸，實現更高密度集成封裝的同時，可以降低佈線難度，並實現器件和基板的最短距離電性連接，提升封裝模組的電性能。
本發明第一方面涉及一種多器件分層嵌埋封裝結構的製作方法，包括如下步驟：
(a)準備聚合物支撐框架，所述聚合物支撐框架包括第一絕緣層、貫穿所述第一絕緣層的第一導通銅柱層和第一器件放置口框；
(b)在所述第一器件放置口框的底部貼裝第一器件，並在所述第一器件放置口框和所述第一器件的間隙內形成第一封裝層；
(c)在所述第一絕緣層的上下表面上分別形成第一線路層和第二線路層，所述第一線路層包括第一導通線路層和第一犧牲線路層，所述第一犧牲線路層覆蓋所述第一器件放置口框，所述第一器件的端子和所述第二線路層連通，所述第一導通線路層和所述第二線路層通過所述第一導通銅柱層導通連接；
(d)在所述第一線路層上形成第二銅柱層，所述第二銅柱層包括第二導通銅柱層和第二犧牲銅柱層，所述第二犧牲銅柱層位於所述第一犧牲線路層上；
(e)在所述第一線路層和所述第二銅柱層上層壓絕緣材料，減薄絕緣材料暴露所述第二銅柱層的端部形成第二絕緣層，在所述第二線路層上層壓絕緣材料形成第三絕緣層；
(f)蝕刻所述第一犧牲線路層和所述第二犧牲銅柱層形成第二器件放置口框，所述第二器件放置口框和所述第一器件放置口框垂直重疊；
(g)在所述第二器件放置口框的底部貼裝第二器件和第三器件，並在所述第二器件放置口框與所述第二器件和所述第三器件的間隙內形成第二封裝層，所述第二器件和所述第三器件分別與所述第一器件分層垂直重疊；
(h)在所述第二絕緣層的上表面上形成第三線路層，所述第二器件的端子和所述第三器件的端子分別與所述第三線路層連通，所述 第一導通線路層和所述第三線路層通過所述第二導通銅柱層導通連通。
在一些實施方案中，還包括：
(i)承接步驟(h)，在所述第三線路層上層壓絕緣材料形成第四絕緣層，在所述第三絕緣層和所述第四絕緣層內分別形成第一盲孔和第二盲孔；
(j)在所述第一盲孔內和所述第三絕緣層的表面分別形成第一導通孔和第五線路層，在所述第二盲孔內和所述第四絕緣層的表面分別形成第二導通孔和第四線路層，所述第二線路層和所述第五線路層通過所述第一導通孔導通連接，所述第三線路層和所述第四線路層通過所述第二導通孔導通連接；
(k)在所述第四線路層上形成第一阻焊層，在所述第五線路層上形成第二阻焊層，並分別對所述第一阻焊層和所述第二阻焊層內暴露的金屬表面進行處理，形成第一金屬表面處理層和第二金屬表面處理層。
在一些實施方案中，步驟(b)包括：
(b1)在所述第一絕緣層的底部設置第一粘合層；
(b2)將所述第一器件的端子面附著在所述第一器件放置口框內暴露的第一粘合層上；
(b3)在所述第一絕緣層的上表面及所述第一器件與所述第一器件放置口框的間隙層壓封裝材料，固化所述封裝材料形成第一封裝層；
(b4)減薄所述第一封裝層以暴露所述第一導通銅柱層的端部；
(b5)移除所述第一粘合層。
在一些實施方案中，所述第一粘合層包括單面膠帶。
在一些實施方案中，步驟(g)包括通過在所述第二器件放置口框的底部設置粘性材料，然後將所述第二器件的背面和所述第三器件的背面分別貼裝在所述粘性材料上，以實現在所述第二器件放置口框的底部貼裝所述第二器件和所述第三器件。
在一些實施方案中，步驟(g)包括通過分別在所述第二器件的背面和所述第三器件的背面設置粘性材料，然後將所述第二器件的背面和所述第三器件的背面分別貼裝在所述第二器件放置口框的底部，以實現在所述第二器件放置口框的底部貼裝所述第二器件和所述第三器件。
在一些實施方案中，步驟(i)包括通過鐳射加工的方式形成盲孔。
在一些實施方案中，絕緣材料選自純樹脂或含有玻纖的樹脂。
在一些實施方案中，所述第一封裝層和所述第二封裝層分別選自熱固型介質材料或感光型介質材料。
在一些實施方案中，所述第一器件、所述第二器件和所述第三器件分別包括主動器件和被動器件中的一種或多種。
本發明第二方面涉及一種多器件分層嵌埋封裝結構的製作方法，包括如下步驟：
(a)準備聚合物支撐框架，所述聚合物支撐框架包括第一絕緣層、貫穿所述第一絕緣層的第一導通銅柱層和第一器件放置口框；
(b)在所述第一器件放置口框的頂部貼裝第一器件，並在 所述第一器件放置口框和所述第一器件的間隙內形成第一封裝層；
(c)在所述第一絕緣層的下表面上形成第二線路層，在所述第一絕緣層的上表面上形成第五絕緣層，所述第五絕緣層包括位於所述第五絕緣層下表面內的第六線路層和位於所述第六線路層上的第三導通銅柱層，所述第一器件的端子和所述第六線路層連通，所述第六線路層和所述第二線路層通過所述第一導通銅柱層導通連接；
(d)在所述第五絕緣層的上表面上形成第一線路層，所述第一線路層包括第一導通線路層和第一犧牲線路層，所述第一導通線路層和所述第六線路層通過所述第三導通銅柱層導通連接，所述第一犧牲線路層和所述第一器件放置口框在縱向上的位置相同；
(e)在所述第一線路層上形成第二銅柱層，所述第二銅柱層包括第二導通銅柱層和第二犧性銅柱層，所述第二犧牲銅柱層位於所述第一犧牲線路層上；
(f)在所述第一線路層和所述第二銅柱層上層壓絕緣材料，減薄絕緣材料暴露所述第二銅柱層的端部形成第二絕緣層，在所述第二線路層上層壓絕緣材料形成第三絕緣層；
(g)蝕刻所述第一犧牲線路層和所述第二犧牲銅柱層形成第二器件放置口框，所述第二器件放置口框和所述第一器件放置口框垂直重疊；
(h)在所述第二器件放置口框的底部貼裝第二器件和第三器件，並在所述第二絕緣層的上表面上及所述第二器件放置口框與所述第二器件和所述第三器件的間隙內形成第二封裝層，所述第一器件與所述第 二器件和所述第三器件分層垂直重疊；
(i)在所述第二封裝層內形成第三盲孔，在所述第三盲孔內形成第三導通孔，在所述第二封裝層和所述第三導通孔的表面形成第三線路層，所述第二器件的端子和所述第三器件的端子分別通過所述第三導通孔與所述第三線路層導通連接，所述第一導通線路層和所述第三線路層通過所述第二導通銅柱層和所述第三導通孔導通連接。
在一些實施方案中，還包括：
(j)承接步驟(i)，在所述第三線路層上層壓絕緣材料形成第四絕緣層，在所述第三絕緣層和所述第四絕緣層內分別形成第一盲孔和第二盲孔；
(k)在所述第一盲孔內和所述第三絕緣層的表面分別形成第一導通孔和第五線路層，在所述第二盲孔內和所述第四絕緣層的表面分別形成第二導通孔和第四線路層，所述第二線路層和所述第五線路層通過所述第一導通孔導通連接，所述第三線路層和所述第四線路層通過所述第二導通孔導通連接；
(l)在所述第四線路層上形成第一阻焊層，在所述第五線路層上形成第二阻焊層，並分別對所述第一阻焊層和所述第二阻焊層內暴露的金屬表面進行處理，形成第一金屬表面處理層和第二金屬表面處理層。
本發明第三方面涉及一種多器件分層嵌埋封裝結構，其採用本發明第一方面所述的多器件分層嵌埋封裝結構的製作方法製備。
在一些實施方案中，包括第一絕緣層和在所述第一絕緣層上方的第二絕緣層，所述第一絕緣層包括沿高度方向貫穿所述第一絕緣層的 第一導通銅柱層和第一器件放置口框，所述第一器件放置口框的底部貼裝有第一器件，在所述第一器件放置口框和所述第一器件的間隙內設置有第一封裝層，所述第二絕緣層包括第二器件放置口框、位於所述第二絕緣層下表面內的第一導通線路層和位於所述第一導通線路層上的第二導通銅柱層，所述第二器件放置口框的底部貼裝有第二器件和第三器件，在所述第二器件放置口框和所述第二器件及所述第三器件的間隙內設置有第二封裝層，其中所述第一器件放置口框和所述第二器件放置口框垂直重疊，所述第一器件與所述第二器件和所述第三器件分層垂直重疊。
在一些實施方案中，
還包括在所述第一絕緣層下方的第三絕緣層和在所述第二絕緣層上方的第四絕緣層，所述第三絕緣層包括位於所述第三絕緣層上表面內的第二線路層、在所述第二線路層上的第一導通孔和位於所述第三絕緣層下表面上的第五線路層，所述第二線路層和所述第五線路層通過所述第一導通孔導通連接，所述第一導通線路層和所述第二線路層通過所述第一導通銅柱層導通連接，所述第一器件的端子與所述第二線路層連通；
所述第四絕緣層包括位於所述第四絕緣層下表面內的第三線路層、在所述第三線路層上的第二導通孔和位於所述第四絕緣層上表面上的第四線路層，所述第二器件的端子和所述第三器件的端子分別與所述第三線路層連通，所述第三線路層和所述第四線路層通過所述第二導通孔導通連接，所述第一導通線路層和所述第三線路層通過所述第二導通銅柱層導通連接。
在一些實施方案中，還包括分別在所述第四線路層上和所述 第五線路層上形成的第一阻焊層和第二阻焊層，所述第一阻焊層內設置有第一金屬表面處理層，所述第二阻焊層內設置有第二金屬表面處理層。
本發明第四方面涉及一種多器件分層嵌埋封裝結構，其採用本發明第二方面所述的多器件分層嵌埋封裝結構的製作方法製備。
在一些實施方案中，包括第一絕緣層、在所述第一絕緣層上方的第五絕緣層和在所述第五絕緣層上方的的第二絕緣層，所述第一絕緣層包括沿高度方向貫穿所述第一絕緣層的第一導通銅柱層和第一器件放置口框，所述第一器件放置口框的頂部貼裝有第一器件，在所述第一器件放置口框和所述第一器件的間隙內設置有第一封裝層，所述第五絕緣層包括位於所述第五絕緣層下表面內的第六線路層和位於所述第六線路層上的第三導通銅柱層，所述第二絕緣層包括第二器件放置口框、位於所述第二絕緣層下表面內的第一導通線路層和位於所述第一導通線路層上的第二導通銅柱層，所述第二器件放置口框的底部貼裝有第二器件和第三器件，在所述第二絕緣層的上表面及所述第二器件放置口框和所述第二器件及所述第三器件的間隙內設置有第二封裝層，其中所述第六線路層和所述第一導通線路層通過所述第三導通銅柱層導通連接，所述第一器件的端子與所述第六線路層連通，所述第一器件放置口框和所述第二器件放置口框垂直重疊，所述第一器件與所述第二器件和所述第三器件分層垂直重疊。
在一些實施方案中，還包括在所述第一絕緣層下方的第三絕緣層和在所述第二絕緣層上方的第四絕緣層，所述第三絕緣層包括位於所述第三絕緣層上表面內的第二線路層、在所述第二線路層上的第一導通孔和位於所述第三絕緣層下表面上的第五線路層，所述第二線路層和所述第 五線路層通過所述第一導通孔導通連接，所述第六線路層和所述第二線路層通過所述第一導通銅柱層導通連接；
所述第四絕緣層包括位於所述第四絕緣層下表面內的第三線路層、在所述第三線路層上的第二導通孔和位於所述第四絕緣層上表面上的第四線路層，所述第三線路層和所述第四線路層通過所述第二導通孔導通連接，所述第二封裝層內設置有第三導通孔，所述第二器件的端子和所述第三器件的端子分別通過所述第三導通孔與所述第三線路層導通連接，所述第一導通線路層和所述第三線路層通過所述第二導通銅柱層和所述第三導通孔導通連接。
在一些實施方案中，還包括分別在所述第四線路層上和所述第五線路層上形成的第一阻焊層和第二阻焊層，所述第一阻焊層內設置有第一金屬表面處理層，所述第二阻焊層內設置有第二金屬表面處理層。
10:框架
11:元器件
100:封裝結構
101:第一絕緣層
1012:第一導通銅柱層
1013:第一器件放置口框
1014:第一粘合層
1015:第一封裝層
1041:第一器件
1042:第二器件
1043:第三器件
200:封裝結構
201:第二絕緣層
2011:第一金屬種子層
2012:第一導通線路層
2013:第一犧牲線路層
2014:第二導通銅柱層
2015:第二犧牲銅柱層
2016:第二器件放置口框
2017:粘性材料
2018:第二封裝層
2019:第三導通孔
301:第三絕緣層
3011:第二金屬種子層
3012:第二線路層
3013:第五金屬種子層
3014:第一導通孔
3015:第五線路層
3017:第一盲孔
401:第四絕緣層
4011:第三金屬種子層
4012:第三線路層
4013:第四金屬種子層
4014:第二導通孔
4015:第四線路層
4017:第二盲孔
501:第五絕緣層
5012:第六線路層
5013:第三導通銅柱層
601:第一阻焊層
6011:第一金屬表面處理層
701:第二阻焊層
7011:第二金屬表面處理層
為了更好地理解本發明並示出本發明的實施方式，以下純粹以舉例的方式參照附圖。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必須的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。在附圖中：
圖1為現有技術中一種積體電路封裝方法及封裝結構的截面 示意圖；
圖2為根據本發明的一個實施方案的多器件分層嵌埋封裝結構的截面示意圖；
圖3為根據本發明的一個實施方案的多器件分層嵌埋封裝結構的截面示意圖；
圖4(a)~4(m)示出本發明一個實施方案的多器件分層嵌埋封裝結構的製作方法的各步驟中間結構的截面示意圖。
隨著電子技術的不斷發展，電子產品趨向於高功能化、高密度集成化。由於元器件的小型化已經接近於極限，因此如何將多顆元器件進行合理的封裝，實現高功能化、高密度集成化，成為當前行業中研究的重要課題。同時，出於成本和效率的考慮，面板級封裝也成為當前的一個趨勢，製作基板的過程中，就元器件嵌埋在基板內部，可以有效縮小封裝體積的同時，提高了產出效率，同時與晶圓級封裝相比，成本大幅度降低。經過不斷地發展、演變，面板級嵌埋封裝技術得到越來越多的應用，在半導體封裝領域扮演越來越重要的角色。與此同時，面板級嵌埋封裝技術也得到了發展，當前面板級嵌埋封裝領域，已經可以實現多顆元器件的嵌埋封裝，但仍在存在一定的局限性。
現有面板級嵌埋封裝方案已經可以實現多顆晶片等元器件的嵌埋封裝，如現有技術CN109686669B公開的板級嵌埋封裝方案，如圖1所示，該封裝結構將多顆元器件11一次性嵌埋於基板中間一層的框架10，封裝後進行單面扇出，然後進行雙面增層。該方案存在一定的局限性，元器 件必須全部一次性嵌埋封裝於起始層，無法實現將多顆晶片等元器件嵌埋封裝於不同的層別。由於只能將多顆元器件一次性嵌埋封裝於基板內部的同一層別，水準方向尺寸較大，無法滿足嵌埋封裝小型化的發展需求，並且無法根據實際的產品結構和佈線設計，實現最合理的嵌埋封裝結構，增加佈線難度和導線長度，影響電性能。
為了解決上述問題，本發明提供了一種多器件分層嵌埋封裝結構及其製作方法，下麵結合附圖進行詳細說明。
參照圖2，示出多器件分層嵌埋封裝結構100的截面示意圖；封裝結構100包括第一絕緣層101和在第一絕緣層101上方的第二絕緣層201。第一絕緣層101和第二絕緣層201可以包括相同的材料，也可以包括不同的材料；第一絕緣層101和第二絕緣層201可以分別選自純樹脂或含有玻纖的樹脂，優選，第一絕緣層選自聚醯亞胺、環氧樹脂，雙馬來醯亞胺三嗪樹脂(BT)、陶瓷填料、玻璃纖維或它們的組合，第二絕緣層選自含有玻纖的樹脂。
第一絕緣層101包括沿高度方向貫穿第一絕緣層101的第一導通銅柱層1012和第一器件放置口框1013，第一器件放置口框1013的底部貼裝有第一器件1041，在第一器件放置口框1013和第一器件1041的間隙內設置有第一封裝層1015。通常，本實施方案提及的器件可以包括主動器件和被動器件中的一種或多種；器件可以是裸晶片，如積體電路的驅動晶片(IC driver)、場效應管(FET)等，也可以是無源器件，如電容、電阻或電感等，還可以是經初步封裝後的單封裝體，例如球柵陣列(BGA)/柵格陣列(LGA)等，或者是其中多種器件的組合；優選，第一器件1041為被動器件。
本實施方案提及的導通銅柱層可以包括至少一個銅通孔柱作為IO通道，以實現層與層之間的導通，多個銅通孔柱的尺寸和/或形狀可以相同，也可以不同；銅通孔柱可以為實心銅柱，也可以是表面鍍銅的空心柱；優選，第一導通銅柱層1012包括多個銅通孔柱作為IO通道，第一導通銅柱層的端部可以與第一絕緣層平齊，也可以高出第一絕緣層。
本實施方案提及的封裝層可以選自熱固型介質材料，也可以選自感光型介質材料，優選，第一封裝層1015選自熱固型樹脂材料；第一封裝層1015覆蓋第一器件1041，可以將第一器件1041固定，並且能夠防止第一器件1041與第二器件1042或第三器件1043之間發生短路。
第二絕緣層201包括第二器件放置口框2016、位於第二絕緣層201下表面內的第一導通線路層2012和位於第一導通線路層2012上的第二導通銅柱層2014，優選，第二導通銅柱層2014包括多個銅通孔柱作為IO通道，第二導通銅柱層2014的端部可以與第二絕緣層201平齊，也可以高出第二絕緣層201；第二器件放置口框2016的底部貼裝有第二器件1042和第三器件1043，優選，第二器件1042和第三器件1043均為被動器件；在第二器件放置口框2016和第二器件1042及第三器件1043的間隙內設置有第二封裝層2018，優選，第二封裝層2018選自熱固型樹脂材料，第二封裝層2018能夠將第二器件1042和第三器件1043固定；第一器件放置口框1013和第二器件放置口框2016垂直重疊，第一器件1041與第二器件1042和第三器件1043分層垂直重疊，有效縮小基板XY方向的尺寸，實現更高密度集成封裝的同時，降低了佈線難度，並實現器件和基板的最短距離電性連接，提升封裝模組的電性能。
封裝結構100還包括在第一絕緣層101下方的第三絕緣層301和在第二絕緣層201上方的第四絕緣層401，優選，第三絕緣層301和第四絕緣層401分別選自純樹脂；第三絕緣層301包括位於第三絕緣層301上表面內的第二線路層3012、在第二線路層3012上的第一導通孔3014和位於第三絕緣層301下表面上的第五線路層3015，第二線路層3012和第五線路層3015通過第一導通孔3014導通連接，第一導通線路層2012和第二線路層3012通過第一導通銅柱層1012導通連接，第一器件的端子與第二線路層連通。
第四絕緣層401包括位於第四絕緣層401下表面內的第三線路層4012、在第三線路層4012上的第二導通孔4014和位於第四絕緣層401上表面上的第四線路層4015，第二器件1042的端子和第三器件1043的端子分別與第三線路層4012連通，第三線路層4012和第四線路層4015通過第二導通孔4014導通連接，第一導通線路層2012和第三線路層4012通過第二導通銅柱層2014導通連接。
參照圖2，封裝結構100還包括分別在第四線路層4015上和第五線路層3015上形成的第一阻焊層601和第二阻焊層701，第一阻焊層601內設置有第一金屬表面處理層6011，第二阻焊層701內設置有第二金屬表面處理層7011。
參照圖3，示出多器件分層嵌埋封裝結構200的截面示意圖；封裝結構200和封裝結構100的區別在於：封裝結構200包括位於第一絕緣層101和第二絕緣層201之間的第五絕緣層501，優選，第五絕緣層501選自含有玻纖的樹脂；第五絕緣層501包括位於第五絕緣層501下表面內的第六線路層5012和位於第六線路層5012上的第三導通銅柱層5013，優選，第三導通銅柱 層5013包括多個銅通孔柱作為IO通道，第三導通銅柱層5013的端部可以與第五絕緣層501平齊，也可以高出第五絕緣層501；第一導通線路層2012和第六線路層5012通過第三導通銅柱層5013導通連接；第一器件1041貼裝於第一器件放置口框1013的頂部，第一器件1041的端子和第六線路層5012連通；在第二絕緣層201的上表面及第二器件放置口框2016和第二器件1042及第三器件1043的間隙內設置有第二封裝層2018，第二封裝層2018內設置有第三導通孔2019，第二器件1042的端子和第三器件1043的端子分別通過第三導通孔2019與第三線路層4012連通，第一導通線路層2012和第三線路層4012通過第二導通銅柱層2014和第三導通孔2019導通連接。
參照圖4(a)~4(m)，示出本發明一個實施方案的多器件分層嵌埋封裝結構100的製作方法的各個步驟的中間結構的截面示意圖。
所述製造方法包括如下步驟：準備聚合物支撐框架，如圖4(a)所示。聚合物支撐框架包括第一絕緣層101、貫穿第一絕緣層101的第一導通銅柱層1012和第一器件放置口框1013。通常，第一器件放置口框1013可以貫穿第一絕緣層101，可以設置多個第一器件放置口框1013用於後續貼裝器件，其尺寸可以相同，也可以不同，根據需要嵌埋的器件的形狀和大小確定。
通常，聚合物支撐框架的製造方法包括以下子步驟：
獲取犧牲載體；
在犧牲載體上施加銅種子層；
在犧牲載體上施加抗蝕層；
施加另一銅種子層；
施加光刻膠層；
圖案化光刻膠為具有銅通孔和回環條形通孔的圖案；
圖案中電鍍銅形成第一導通銅柱層1012及第一回環條形銅柱層；
剝除光刻膠層；
採用絕緣材料層壓第一導通銅柱層1012及第一回環條形銅柱層；
減薄和平坦化絕緣材料暴露出第一導通銅柱層1012及第一回環條形銅柱層的端部，形成第一絕緣層101；
移除犧牲載體；
蝕刻抗蝕層；
在第一絕緣層101的上下表面上分別施加上光刻膠層和下光刻膠層，曝光顯影上光刻膠層和下光刻膠層，暴露第一回環條形銅柱層內的回環條形銅柱；
蝕刻回環條形銅柱並剔除其內的介電材料，形成第一器件放置口框1013，去除上光刻膠層和下光刻膠層，制得聚合物支撐框架。
接著，在第一絕緣層101的底部設置第一粘合層1014，將第一器件1041的端子面附著在第一器件放置口框1013內暴露的第一粘合層1014上，如圖4(b)所示。通常，第一粘合層1014可以為單面膠帶，通常單面膠帶為市售的可熱分解或可在紫外線照射下分解的透明膜。第一粘合層1014能夠對第一器件1041進行臨時支撐和固定。優選，第一器件為被動元器件。
然後，在第一絕緣層101的上表面及第一器件1041與第一器件放置口框1013的間隙層壓封裝材料，固化封裝材料形成第一封裝層1015，減薄第一封裝層1015以暴露第一導通銅柱層1012的端部，移除第一粘合層1014，如圖4(c)所示。通常，可以採用紫外光照射或熱分解的方式移除第一粘合層1014。封裝材料可以選自熱固型介質材料，也可以選自感光型介質材料，優選，層壓熱固型樹脂材料，採用加熱的方式固化熱固型樹脂材料形成第一封裝層1015；可以採用等離子蝕刻或磨板的方式整體減薄第一封裝層1015以暴露第一導通銅柱層1012的端部。
接著，在第一絕緣層101的上下表面上分別形成第一線路層和第二線路層3012，第一線路層包括第一導通線路層2012和第一犧牲線路層2013，第一犧牲線路層2013覆蓋第一器件放置口框1013，第一器件1041的端子和第二線路層3012連通，第一導通線路層2012和第二線路層3012通過第一導通銅柱層1012導通連接，如圖4(d)所示。通常，包括以下步驟：
在第一絕緣層101的上下表面上分別形成第一金屬種子層2011和第二金屬種子層3011；
在第一金屬種子層2011上施加第一光刻膠層，在第二金屬種子層3011上施加第二光刻膠層；
曝光顯影第一光刻膠層和第二光刻膠層，分別形成第一特徵圖案和第二特徵圖案；
在第一特徵圖案中電鍍形成第一線路層，在第二特徵圖案中電鍍形成第二線路層3012；
移除第一光刻膠層和第二光刻膠層。
通常，可以通過化學鍍或者濺射的方式形成金屬種子層，金屬種子層可以分別包括鈦、銅、鈦鎢合金或它們的組合；優選，濺射鈦和銅製作第一金屬種子層2011和第二金屬種子層3011。在第一特徵圖案中和第二特徵圖案中分別電鍍銅形成第一線路層和第二線路層3012，第一線路層和第二線路層3012的厚度可以根據實際需要確定，第一線路層中的第一犧牲線路層2013中包括的犧牲線路的數量可以根據實際需要嵌埋的器件的數量進行確定。
然後，在第一線路層上形成第二銅柱層，第二銅柱層包括第二導通銅柱層2014和第二犧牲銅柱層2015，第二犧牲銅柱層2015位於第一犧牲線路層2013上，如圖4(e)所示。通常，包括以下步驟：
在第一線路層上施加第三光刻膠層，曝光顯影第三光刻膠層形成第三特徵圖案；
在第三特徵圖案中電鍍銅形成第二銅柱層；
移除第三光刻膠層，並蝕刻暴露的第一金屬種子層2011和第二金屬種子層3011。
接著，在第一線路層和第二銅柱層上層壓絕緣材料，減薄絕緣材料暴露第二銅柱層的端部形成第二絕緣層201，在第二線路層3012上層壓絕緣材料形成第三絕緣層301，如圖4(f)所示。優選，第二絕緣層選自含有玻纖的樹脂，第三絕緣層選自純樹脂。通常，可以整體減薄絕緣材料，例如，可以通過磨板或等離子蝕刻的方式整體減薄絕緣材料；還可以局部減薄絕緣材料，例如，可以通過鐳射或機械鑽孔的方式局部減薄第二銅柱層上的絕緣材料暴露出第二銅柱層的端部；優選，採用磨板或等離子 蝕刻的方式整體減薄絕緣材料暴露第二銅柱層的端部。
然後，蝕刻第一犧牲線路層2013和第二犧牲銅柱層2015形成第二器件放置口框2016，第二器件放置口框2016和第一器件放置口框1013垂直重疊，如圖4(g)所示。通常，可以包括如下步驟：在第二絕緣層201的上表面上施加第四光刻膠層；曝光顯影形成第四特徵圖案，暴露第二犧牲銅柱層2015的端部；蝕刻第二犧牲銅柱層2015和第一犧牲線路層2013，形成第二器件放置口框2016；移除第四光刻膠層。
接著，在第二器件放置口框2016的底部貼裝第二器件1042和第三器件1043，第二器件1042和第三器件1043分別與第一器件1041分層垂直重疊，如圖4(h)所示。通常，可以通過在第二器件放置口框2016的底部設置粘性材料2017，然後將第二器件1042的背面和第三器件1043的背面分別貼裝在貼裝在粘性材料2017上，以實現在第二器件放置口框2016的底部貼裝第二器件1042和第三器件1043。也可以通過分別在第二器件1042的背面和第三器件1043的背面設置粘性材料2017，然後將第二器件1042的背面和第三器件1043的背面分別貼裝在第二器件放置口框2016的底部，以實現在第二器件放置口框2016的底部貼裝第二器件1042和第三器件1043。優選，第二器件1042和第三器件1043分別為被動元器件。
接著，在第二器件放置口框2016與第二器件1042和第三器件1043的間隙內形成第二封裝層2018，如圖4(i)所示。通常，包括如下步 驟：
在第二絕緣層201的上表面以及第二器件放置口框2016與第二器件1042和第三器件1043的間隙內層壓封裝材料，固化封裝材料形成第二封裝層2018；
減薄第二封裝層2018暴露第二導通銅柱層2014的端部、第二器件1042的端子和第三器件1043的端子。
優選，層壓熱固型樹脂材料，採用加熱的方式固化熱固型樹脂材料形成第二封裝層2018；可以採用等離子蝕刻或磨板的方式整體減薄第二封裝層2018以暴露第二導通銅柱層2014、第二器件1042和第三器件1043的端部。
然後，在第二絕緣層201的上表面上形成第三線路層4012，第二器件1042的端子和第三器件1043的端子分別與第三線路層4012連通，第一導通線路層2012和第三線路層4012通過第二導通銅柱層2014導通連通，如圖4(j)所示。通常，可以包括如下步驟：
在第二絕緣層201的上表面上形成第三金屬種子層4011；
在第三金屬種子層4011上施加第五光刻膠層，曝光顯影形成第五特徵圖案；
在第五特徵圖案中電鍍銅形成第三線路層4012；
移除第五光刻膠層，蝕刻暴露的第三金屬種子層4011。
優選，通過濺射鈦和銅製作第三金屬種子層4011。
接著，在第三線路層4012上層壓絕緣材料形成第四絕緣層401，在第三絕緣層301和第四絕緣層401內分別形成第一盲孔3017和第二盲 孔4017，如圖4(k)所示。通常，可以通過鐳射加工的方式形成盲孔。優選，第四絕緣層選自純樹脂。
然後，第一盲孔3017內和第三絕緣層301的表面分別形成第一導通孔3014和第五線路層3015，在第二盲孔4017內和第四絕緣層401的表面分別形成第二導通孔4014和第四線路層4015，第二線路層3012和第五線路層3015通過第一導通孔3014導通連接，第三線路層4012和第四線路層4015通過第二導通孔4014導通連接，如圖4(1)所示。通常，可以包括如下步驟：
在第一盲孔3017的底部和側壁以及第三絕緣層301的表面形成第五金屬種子層3013，在第二盲孔4017的底部和側壁以及第四絕緣層401的表面形成第四金屬種子層4013；
在第四金屬種子層4013上施加第六光刻膠層，在第五金屬種子層3013上施加第七光刻膠層，曝光顯影第六光刻膠層和第七光刻膠層分別形成第六特徵圖案和第七特徵圖案；
在第六特徵圖案中電鍍銅形成第二導通孔4014和第四線路層4015，在第七特徵圖案中電鍍銅形成第一導通孔3014和第五線路層3015；
移除第六光刻膠層和第七光刻膠層，蝕刻暴露的第四金屬種子層4013和第五金屬種子層3013。
優選，通過濺射鈦和銅製作第四金屬種子層4013和第五金屬種子層3013。
最後，在第四線路層4015上形成第一阻焊層601，在第五線路層3015上形成第二阻焊層701，並分別對第一阻焊層601和第二阻焊層701內暴露的金屬表面進行處理，形成第一金屬表面處理層6011和第二金屬 表面處理層7011，如圖4(m)所示。通常，可以選擇抗氧化、化鎳鈀金、鍍錫、化銀等形成第一金屬表面處理層6011和第二金屬表面處理層7011。
本發明還提供了多器件分層嵌埋封裝結構200的製作方法，封裝結構200的製作方法與封裝結構100的製作方法的區別在於：1、在第一器件放置口框1013的頂部貼裝第一器件1041；2、形成第一封裝層1015後，在第一絕緣層101的上表面上形成第五絕緣層501，第五絕緣層501包括位於第五絕緣層501下表面內的第六線路層5012和位於第六線路層5012上的第三導通銅柱層5013，第一器件1041的端子和第六線路層5012連通，第六線路層5012和第二線路層3012通過第一導通銅柱層1012導通連接；3、在第五絕緣層501上形成包括第一導通線路層2012和第一犧牲線路層2013的第一線路層，第一導通線路層2012和第六線路層5012通過第三導通銅柱層5013導通連接；4、在第二絕緣層201的上表面上及第二器件放置口框2016與第二器件1042和第三器件1043的間隙內形成第二封裝層2018；5、在第二封裝層2018內形成第三導通孔2019，第二器件1042的端子和第三器件1043的端子分別通過第三導通孔2019與第三線路層4012導通連接，第一導通線路層2012和第三線路層4012通過第二導通銅柱層2014和第三導通孔2019導通連接。
封裝結構200的製作方法中其他步驟同封裝結構100的製作方法中的相應步驟，在此不再贅述。
本領域技術人員將會認識到，本發明不限於上下文中具體圖示和描述的內容。而且，本發明的範圍由所附請求項限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在權利要求書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。
100:封裝結構
101:第一絕緣層
1012:第一導通銅柱層
1013:第一器件放置口框
1014:第一粘合層
1015:第一封裝層
1041:第一器件
1042:第二器件
1043:第三器件
201:第二絕緣層
2012:第一導通線路層
2014:第二導通銅柱層
2016:第二器件放置口框
2018:第二封裝層
301:第三絕緣層
3012:第二線路層
3014:第一導通孔
3015:第五線路層
401:第四絕緣層
4012:第三線路層
4014:第二導通孔
4015:第四線路層
601:第一阻焊層
6011:第一金屬表面處理層
701:第二阻焊層

Claims (20)

  1. 一種多器件分層嵌埋封裝結構的製作方法，包括如下步驟：
    (a)準備聚合物支撐框架，所述聚合物支撐框架包括第一絕緣層、貫穿所述第一絕緣層的第一導通銅柱層和第一器件放置口框；
    (b)在所述第一器件放置口框的底部貼裝第一器件，並在所述第一器件放置口框和所述第一器件的間隙內形成第一封裝層；
    (c)在所述第一絕緣層的上下表面上分別形成第一線路層和第二線路層，所述第一線路層包括第一導通線路層和第一犧牲線路層，所述第一犧牲線路層覆蓋所述第一器件放置口框，所述第一器件的端子和所述第二線路層連通，所述第一導通線路層和所述第二線路層通過所述第一導通銅柱層導通連接；
    (d)在所述第一線路層上形成第二銅柱層，所述第二銅柱層包括第二導通銅柱層和第二犧牲銅柱層，所述第二犧牲銅柱層位於所述第一犧牲線路層上；
    (e)在所述第一線路層和所述第二銅柱層上層壓絕緣材料，減薄絕緣材料暴露所述第二銅柱層的端部形成第二絕緣層，在所述第二線路層上層壓絕緣材料形成第三絕緣層；
    (f)蝕刻所述第一犧牲線路層和所述第二犧牲銅柱層形成第二器件放置口框，所述第二器件放置口框和所述第一器件放置口框垂直重疊；
    (g)在所述第二器件放置口框的底部貼裝第二器件和第三器件，並在所述第二器件放置口框與所述第二器件和所述第三器件的間隙內形成第二封裝層，所述第二器件和所述第三器件分別與所述第一器件分層垂直重疊；
    (h)在所述第二絕緣層的上表面上形成第三線路層，所述第二器件的端子 和所述第三器件的端子分別與所述第三線路層連通，所述第一導通線路層和所述第三線路層通過所述第二導通銅柱層導通連接。
  2. 如請求項1所述的製作方法，還包括：
    (i)承接步驟(h)，在所述第三線路層上層壓絕緣材料形成第四絕緣層，在所述第三絕緣層和所述第四絕緣層內分別形成第一盲孔和第二盲孔；
    (j)在所述第一盲孔內和所述第三絕緣層的表面分別形成第一導通孔和第五線路層，在所述第二盲孔內和所述第四絕緣層的表面分別形成第二導通孔和第四線路層，所述第二線路層和所述第五線路層通過所述第一導通孔導通連接，所述第三線路層和所述第四線路層通過所述第二導通孔導通連接；
    (k)在所述第四線路層上形成第一阻焊層，在所述第五線路層上形成第二阻焊層，並分別對所述第一阻焊層和所述第二阻焊層內暴露的金屬表面進行處理，形成第一金屬表面處理層和第二金屬表面處理層。
  3. 如請求項1所述的製作方法，其中步驟(b)包括：
    (b1)在所述第一絕緣層的底部設置第一粘合層；
    (b2)將所述第一器件的端子面附著在所述第一器件放置口框內暴露的第一粘合層上；
    (b3)在所述第一絕緣層的上表面及所述第一器件與所述第一器件放置口框的間隙層壓封裝材料，固化所述封裝材料形成第一封裝層；
    (b4)減薄所述第一封裝層以暴露所述第一導通銅柱層的端部；
    (b5)移除所述第一粘合層。
  4. 如請求項3所述的製作方法，其中所述第一粘合層包括單面膠帶。
  5. 如請求項1所述的製作方法，其中步驟(g)包括通過在所述第二器件放置口框的底部設置粘性材料，然後將所述第二器件的背面和所述第三器件的背面分別貼裝在所述粘性材料上，以實現在所述第二器件放置口框的底部貼裝所述第二器件和所述第三器件。
  6. 如請求項1所述的製作方法，其中步驟(g)包括通過分別在所述第二器件的背面和所述第三器件的背面設置粘性材料，然後將所述第二器件的背面和所述第三器件的背面分別貼裝在所述第二器件放置口框的底部，以實現在所述第二器件放置口框的底部貼裝所述第二器件和所述第三器件。
  7. 如請求項2所述的製作方法，其中步驟(i)包括通過鐳射加工的方式形成盲孔。
  8. 如請求項2所述的製作方法，其中絕緣材料選自純樹脂或含有玻纖的樹脂。
  9. 如請求項1所述的製作方法，其中所述第一封裝層和所述第二封裝層分別選自熱固型介質材料或感光型介質材料。
  10. 如請求項1所述的製作方法，其中所述第一器件、所述第二器件和所述第三器件分別包括主動器件和被動器件中的一種或多種。
  11. 一種多器件分層嵌埋封裝結構的製作方法，包括如下步驟：
    (a)準備聚合物支撐框架，所述聚合物支撐框架包括第一絕緣層、貫穿所述第一絕緣層的第一導通銅柱層和第一器件放置口框；
    (b)在所述第一器件放置口框的頂部貼裝第一器件，並在所述第一器件放置口框和所述第一器件的間隙內形成第一封裝層；
    (c)在所述第一絕緣層的下表面上形成第二線路層，在所述第一絕緣層的 上表面上形成第五絕緣層，所述第五絕緣層包括位於所述第五絕緣層下表面內的第六線路層和位於所述第六線路層上的第三導通銅柱層，所述第一器件的端子和所述第六線路層連通，所述第六線路層和所述第二線路層通過所述第一導通銅柱層導通連接；
    (d)在所述第五絕緣層的上表面上形成第一線路層，所述第一線路層包括第一導通線路層和第一犧牲線路層，所述第一導通線路層和所述第六線路層通過所述第三導通銅柱層導通連接，所述第一犧牲線路層和所述第一器件放置口框在縱向上的位置相同；
    (e)在所述第一線路層上形成第二銅柱層，所述第二銅柱層包括第二導通銅柱層和第二犧牲銅柱層，所述第二犧牲銅柱層位於所述第一犧牲線路層上；
    (f)在所述第一線路層和所述第二銅柱層上層壓絕緣材料，減薄絕緣材料暴露所述第二銅柱層的端部形成第二絕緣層，在所述第二線路層上層壓絕緣材料形成第三絕緣層；
    (g)蝕刻所述第一犧牲線路層和所述第二犧牲銅柱層形成第二器件放置口框，所述第二器件放置口框和所述第一器件放置口框垂直重疊；
    (h)在所述第二器件放置口框的底部貼裝第二器件和第三器件，並在所述第二絕緣層的上表面上及所述第二器件放置口框與所述第二器件和所述第三器件的間隙內形成第二封裝層，所述第一器件與所述第二器件和所述第三器件分層垂直重疊；
    (i)在所述第二封裝層內形成第三盲孔，在所述第三盲孔內形成第三導通孔，在所述第二封裝層和所述第三導通孔的表面形成第三線路層，所述第二器件的端子和所述第三器件的端子分別通過所述第三導通孔與所述第三 線路層導通連接，所述第一導通線路層和所述第三線路層通過所述第二導通銅柱層和所述第三導通孔導通連接。
  12. 如請求項11所述的製作方法，還包括：(j)承接步驟(i)，在所述第三線路層上層壓絕緣材料形成第四絕緣層，在所述第三絕緣層和所述第四絕緣層內分別形成第一盲孔和第二盲孔；(k)在所述第一盲孔內和所述第三絕緣層的表面分別形成第一導通孔和第五線路層，在所述第二盲孔內和所述第四絕緣層的表面分別形成第二導通孔和第四線路層，所述第二線路層和所述第五線路層通過所述第一導通孔導通連接，所述第三線路層和所述第四線路層通過所述第二導通孔導通連接；(l)在所述第四線路層上形成第一阻焊層，在所述第五線路層上形成第二阻焊層，並分別對所述第一阻焊層和所述第二阻焊層內暴露的金屬表面進行處理，形成第一金屬表面處理層和第二金屬表面處理層。
  13. 一種多器件分層嵌埋封裝結構，其採用請求項1-10中任一項所述的多器件分層嵌埋封裝結構的製作方法製備。
  14. 如請求項13所述的多器件分層嵌埋封裝結構，包括第一絕緣層和在所述第一絕緣層上方的第二絕緣層，所述第一絕緣層包括沿高度方向貫穿所述第一絕緣層的第一導通銅柱層和第一器件放置口框，所述第一器件放置口框的底部貼裝有第一器件，在所述第一器件放置口框和所述第一器件的間隙內設置有第一封裝層，所述第二絕緣層包括第二器件放置口框、位於所述第二絕緣層下表面內的第一導通線路層和位於所述第一導通線路層上的第二導通銅柱層，所述第二器件放置口框的底部貼裝有第二器件和第三器件，在所述第二器件放置口框和所述第二器件及所述第三器件的間隙內設置有第二封裝層，其中所述第一器件放置口框和所述第二器 件放置口框垂直重疊，所述第一器件與所述第二器件和所述第三器件分層垂直重疊。
  15. 如請求項14所述的多器件分層嵌埋封裝結構，還包括在所述第一絕緣層下方的第三絕緣層和在所述第二絕緣層上方的第四絕緣層，所述第三絕緣層包括位於所述第三絕緣層上表面內的第二線路層、在所述第二線路層上的第一導通孔和位於所述第三絕緣層下表面上的第五線路層，所述第二線路層和所述第五線路層通過所述第一導通孔導通連接，所述第一導通線路層和所述第二線路層通過所述第一導通銅柱層導通連接，所述第一器件的端子與所述第二線路層連通；所述第四絕緣層包括位於所述第四絕緣層下表面內的第三線路層、在所述第三線路層上的第二導通孔和位於所述第四絕緣層上表面上的第四線路層，所述第二器件的端子和所述第三器件的端子分別與所述第三線路層連通，所述第三線路層和所述第四線路層通過所述第二導通孔導通連接，所述第一導通線路層和所述第三線路層通過所述第二導通銅柱層導通連接。
  16. 如請求項15所述的多器件分層嵌埋封裝結構，還包括分別在所述第四線路層上和所述第五線路層上形成的第一阻焊層和第二阻焊層，所述第一阻焊層內設置有第一金屬表面處理層，所述第二阻焊層內設置有第二金屬表面處理層。
  17. 一種多器件分層嵌埋封裝結構，其採用請求項11-12中任一項所述的多器件分層嵌埋封裝結構的製作方法製備。
  18. 如請求項17所述的多器件分層嵌埋封裝結構，包括第一絕緣層、在所述第一絕緣層上方的第五絕緣層和在所述第五絕緣層上方的的第二絕緣層，所述第一絕緣層包括沿高度方向貫穿所述第一絕緣層的第一導通銅柱層和第一器件放置口框，所述第一器件放置口框的頂部貼裝有第 一器件，在所述第一器件放置口框和所述第一器件的間隙內設置有第一封裝層，所述第五絕緣層包括位於所述第五絕緣層下表面內的第六線路層和位於所述第六線路層上的第三導通銅柱層，所述第二絕緣層包括第二器件放置口框、位於所述第二絕緣層下表面內的第一導通線路層和位於所述第一導通線路層上的第二導通銅柱層，所述第二器件放置口框的底部貼裝有第二器件和第三器件，在所述第二絕緣層的上表面及所述第二器件放置口框和所述第二器件及所述第三器件的間隙內設置有第二封裝層，其中所述第六線路層和所述第一導通線路層通過所述第三導通銅柱層導通連接，所述第一器件的端子與所述第六線路層連通，所述第一器件放置口框和所述第二器件放置口框垂直重疊，所述第一器件與所述第二器件和所述第三器件分層垂直重疊。
  19. 如請求項18所述的多器件分層嵌埋封裝結構，還包括在所述第一絕緣層下方的第三絕緣層和在所述第二絕緣層上方的第四絕緣層，所述第三絕緣層包括位於所述第三絕緣層上表面內的第二線路層、在所述第二線路層上的第一導通孔和位於所述第三絕緣層下表面上的第五線路層，所述第二線路層和所述第五線路層通過所述第一導通孔導通連接，所述第六線路層和所述第二線路層通過所述第一導通銅柱層導通連接；所述第四絕緣層包括位於所述第四絕緣層下表面內的第三線路層、在所述第三線路層上的第二導通孔和位於所述第四絕緣層上表面上的第四線路層，所述第三線路層和所述第四線路層通過所述第二導通孔導通連接，所述第二封裝層內設置有第三導通孔，所述第二器件的端子和所述第三器件的端子分別通過所述第三導通孔與所述第三線路層導通連接，所述第一導通線路層和所述第三線路層通過所述第二導通銅柱層和所述第三導通孔導通連接。
  20. 如請求項19所述的多器件分層嵌埋封裝結構，還包括分別在所述第四線路層上和所述第五線路層上形成的第一阻焊層和第二阻焊層，所述第一阻焊層內設置有第一金屬表面處理層，所述第二阻焊層內設置有第二金屬表面處理層。
TW111138869A 2021-12-09 2022-10-13 多器件分層嵌埋封裝結構及其製作方法 TWI819851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111518254.9A CN114496818A (zh) 2021-12-09 2021-12-09 多器件分层嵌埋封装结构及其制作方法
CN202111518254.9 2021-12-09

Publications (2)

Publication Number Publication Date
TW202324660A TW202324660A (zh) 2023-06-16
TWI819851B true TWI819851B (zh) 2023-10-21

Family

ID=81491925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138869A TWI819851B (zh) 2021-12-09 2022-10-13 多器件分層嵌埋封裝結構及其製作方法

Country Status (5)

Country Link
US (1) US11903133B2 (zh)
JP (1) JP7610563B2 (zh)
KR (1) KR102746921B1 (zh)
CN (1) CN114496818A (zh)
TW (1) TWI819851B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117080087B (zh) * 2023-10-13 2024-02-13 季华实验室 一种扇出型板级封装方法及扇出型板级封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018125109A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Subtractive plug etching
TWI723936B (zh) * 2020-06-16 2021-04-01 大陸商珠海越亞半導體股份有限公司 散熱兼電磁屏蔽嵌埋封裝結構、製作方法和基板
US11114310B1 (en) * 2020-06-22 2021-09-07 Zhuhai Access Semiconductor Co., Ltd Embedded packaging method capable of realizing heat dissipation
CN113451259A (zh) * 2021-05-14 2021-09-28 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715934B2 (ja) * 1994-09-14 1998-02-18 日本電気株式会社 多層印刷配線基板装置及びその製造方法
JP3779816B2 (ja) * 1998-04-27 2006-05-31 日本特殊陶業株式会社 多層配線基板の製造方法
JP5554868B1 (ja) * 2013-07-03 2014-07-23 太陽誘電株式会社 キャビティ付き基板の製造方法
CN109686669B (zh) * 2018-11-22 2021-08-10 珠海越亚半导体股份有限公司 一种集成电路封装方法及封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018125109A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Subtractive plug etching
TWI723936B (zh) * 2020-06-16 2021-04-01 大陸商珠海越亞半導體股份有限公司 散熱兼電磁屏蔽嵌埋封裝結構、製作方法和基板
US11114310B1 (en) * 2020-06-22 2021-09-07 Zhuhai Access Semiconductor Co., Ltd Embedded packaging method capable of realizing heat dissipation
CN113451259A (zh) * 2021-05-14 2021-09-28 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法

Also Published As

Publication number Publication date
US11903133B2 (en) 2024-02-13
JP7610563B2 (ja) 2025-01-08
KR20230087367A (ko) 2023-06-16
US20230189444A1 (en) 2023-06-15
KR102746921B1 (ko) 2024-12-27
CN114496818A (zh) 2022-05-13
TW202324660A (zh) 2023-06-16
JP2023086100A (ja) 2023-06-21

Similar Documents

Publication Publication Date Title
CN113451259B (zh) 一种多器件分次嵌埋封装基板及其制造方法
TWI772152B (zh) 一種線路預排布散熱嵌埋封裝結構及其製造方法
US20230145610A1 (en) Embedded chip package and manufacturing method thereof
US20180288880A1 (en) Methods and Apparatus for a Substrate Core Layer
CN113130420B (zh) 一种嵌埋封装结构及其制造方法
TWI861843B (zh) 一種液體迴圈冷卻封裝基板及其製作方法
CN114361040B (zh) 一种双面互联嵌入式芯片封装结构及其制造方法
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
JP7333454B2 (ja) モールド成形プロセスに基づくパッケージ基板及びその製造方法
CN111106090A (zh) 基于刚性框架的tmv扇出型封装结构及其制备方法
TWI819851B (zh) 多器件分層嵌埋封裝結構及其製作方法
CN112820713A (zh) 一种金属框架封装基板及其制造方法
CN101908510A (zh) 具散热封装结构的半导体装置及其制作方法
CN115312497A (zh) 多芯片互连封装结构及其制作方法
TWI907815B (zh) 多晶片互連封裝結構及其製作方法
TWI842404B (zh) 電子封裝件之製法及其承載結構
US20260033347A1 (en) Semiconductor package carrier structure and manufacturing method thereof