[go: up one dir, main page]

TWI817080B - 具有虛擬填充圖案之晶片角落區 - Google Patents

具有虛擬填充圖案之晶片角落區 Download PDF

Info

Publication number
TWI817080B
TWI817080B TW110102127A TW110102127A TWI817080B TW I817080 B TWI817080 B TW I817080B TW 110102127 A TW110102127 A TW 110102127A TW 110102127 A TW110102127 A TW 110102127A TW I817080 B TWI817080 B TW I817080B
Authority
TW
Taiwan
Prior art keywords
substrate
area
trench isolation
wafer
semiconductor structure
Prior art date
Application number
TW110102127A
Other languages
English (en)
Other versions
TW202139351A (zh
Inventor
雷強
白波
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW202139351A publication Critical patent/TW202139351A/zh
Application granted granted Critical
Publication of TWI817080B publication Critical patent/TWI817080B/zh

Links

Images

Classifications

    • H10P74/273—
    • H10P74/277—
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10W42/00—
    • H10W42/121—
    • H10P74/27—

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭示晶片的角落區的結構以及製造晶片的角落區的結構的方法。晶片包括主動電路區域、位於該主動電路區域中的積體電路以及角落區。該角落區包括提供虛擬填充的虛擬結構。

Description

具有虛擬填充圖案之晶片角落區
本發明係關於半導體裝置製造及積體電路，尤其關於晶片的角落區的結構以及製造晶片的角落區的結構的方法。
可加工基板以製造一組名義上相同的晶粒或晶片。除其它因素以外，自該基板產出的晶片的數目是單個晶片尺寸以及基板尺寸的函數。各晶粒或晶片包括積體電路，該積體電路具有藉由前端製程處理形成的裝置、藉由中間製程處理形成的局部互連層級、以及藉由後端製程處理形成的互連結構的堆疊式金屬化層級。在晶片之間的基板上存在切割道(scribe lane)，並在用以切割晶片的劃片製程(dicing process)期間將該切割道用作劃片線(dicing line)。在切割之後，晶片可被單獨封裝。
積體電路對製程變化敏感，這可能顯著影響晶片的功率、性能以及可靠性。製程變化可能是局部的，或者可能延伸整個晶片，或者甚至可能在基板之間(substrate-to-substrate)或批次之間(lot-to-lot)出現。需要觀察和分析製程變化，以提升設計裕度並瞭解對良率的影響。為此，可將測試結構置於選定基板上的切割道中，以觀察和跟蹤製程變化的影響，並對裝置參數採樣。
一般來說，在切割道中的測試結構的設置不受限制。然而，測試結構的特定裝置參數可能呈現對局部環境的依賴。例如，特徵的局部密度(尤其鄰近晶片角落的特徵的局部密度)可能影響測試結構的裝置參數。鄰近晶片角落的特徵的局部密度也可能影響積體電路的裝置的裝置參數。
需要晶片的角落區的改進的結構以及製造晶片的角落區的結構的方法。
在本發明的一個實施例中，一種結構包括晶片，該晶片具有主動電路區域、位於該主動電路區域中的積體電路以及角落區。該結構還包括位於該角落區中的複數個虛擬結構。
在本發明的一個實施例中，一種結構包括基板，該基板具有複數個晶片以及圍繞各晶片設置的複數條切割線。各晶片包括主動電路區域、位於該主動電路區域中的積體電路以及角落區。該結構還包括位於各晶片的該角落區中的複數個虛擬結構。
在本發明的一個實施例中，一種方法包括形成晶片，該晶片具有主動電路區域、位於該主動電路區域中的積體電路以及角落區。該方法還包括形成位於該角落區中的複數個虛擬結構。
10:基板
11:頂部表面
12:晶片
13:周邊
14:主動電路區域
15:積體電路
16:切割線
18:測試結構
20:角落區
22,24:溝槽隔離區域
26:區域
28:虛擬結構
30:虛擬特徵
32:溝槽隔離區域
34:分立部分、部分、相關部分
36:互連結構
38:止裂件
包含於並構成本說明書的一部分的附圖示例說明本發明的各種實施例，並與上面所作的有關本發明的概括說明以及下面所作的有關這些實施 例的詳細說明一起用以解釋本發明的這些實施例。在這些附圖中，類似的元件符號表示不同視圖中類似的特徵。
圖1顯示依據本發明的實施例包括晶片的基板的頂視圖。
圖2顯示圖1的部分的放大視圖。
圖3顯示圖2的部分的放大視圖。
圖4顯示大體沿圖3中的線4-4所作的剖視圖。
圖5顯示在圖4之後的製造階段的剖視圖。
請參照圖1-4並依據本發明的實施例，基板10包括在其正面上的可用晶片區，其經加工以製造一組基本上相同的晶粒或晶片12。基板10可由結晶半導體材料(例如單晶矽)組成，並可用摻雜物輕摻雜，以改變其電性屬性。例如，基板10可為用p型摻雜物輕摻雜以提供p型導電性的塊體單晶矽基板。
各晶片12具有主動電路區域14，該主動電路區域包括實施晶片功能的積體電路15。各積體電路15可包括藉由前端製程製造的裝置，例如平面場效電晶體、非平面場效電晶體、異質接面雙極電晶體等。
自基板10產出的晶片12的數目是晶片尺寸以及基板尺寸的函數。各晶片12包括基板10的半導體材料的獨特區段，且各晶片12具有在其外邊緣定義的周邊13。可以呈列和行的陣列或矩陣的間隔佈置設置晶片12。
切割線16定義在該陣列中的晶片12的相鄰列之間以及在該陣列中的晶片12的相鄰行之間設置的切割線。各晶片12在其周邊13的所有側都被切割線16圍繞。切割線16代表切割線網格，沿著該切割線網格，可利用切割鋸 或雷射切割晶片12，而不會對晶片12的主動電路區域14造成損傷。在物理切割之後，各晶片12可接著被封裝。
測試結構18可以給定佈置設於切割線16中。在將基板10切割成晶片12之前，可對測試結構18進行電性短路、開路、電阻等電性測試。例如，測試結構18可為未矽化多晶矽電阻器，對其進行電阻值測試。藉由晶片12的物理切割可移除基板10在切割線16以及測試結構18中的半導體材料。
各晶片12具有角落區20，其位於主動電路區域14的外部並在晶片12的周邊13的內部。角落區20(圍繞各晶片12的周邊13分佈)通常由切割線16的列與切割線16的行的交點定義。位於各晶片12中的溝槽隔離區域22可圍繞各晶片12的整個周邊13(包括角落區20)延伸。溝槽隔離區域22圍繞各晶片12的基板10的區段。基板10的該區段具有與晶片12大致相同的周邊13。在角落區20中，位於各晶片12中的溝槽隔離區域24在基板10的該區段中斜向延伸，從而以成角度或倒角佈置的方式連接至溝槽隔離區域22的不同部分。為形成溝槽隔離區域22、24，可圖案化基板10的半導體材料以定義溝槽，並形成在該溝槽內所沉積的介電材料(例如，二氧化矽)的平坦化部分。角落區20可在該切割製程中倖存，並在切割之後，可仍作為晶片12的組成部分。
各晶片12的各角落區20包括被溝槽隔離區域22、24圍繞的基板10的區域26。溝槽隔離區域24相對於溝槽隔離區域22的斜向佈置使各區域26具有大體三角形的形狀。在一個實施例中，各區域26可具有直角三角形的形狀。各角落區20的溝槽隔離區域24設置於在主動電路區域14與各區域26之間的與各晶片12相關的基板10的區段中。
各區域26包括虛擬結構28，其設置於相應的角落區20中作為虛擬填充。與積體電路15的裝置相反，虛擬結構28是無功能性的且電性不活動的。虛擬結構28的無功能性可由例如在虛擬結構28與主動電路區域14中的積體電路15之間不存在連接或者不存在至該晶片的互連結構36(圖5)的連接導致。可藉由前端製程形成虛擬結構28。在一個實施例中，可藉由前端製程結合積體電路15的裝置的形成來形成虛擬結構28。在一個實施例中，虛擬結構28呈圖案(例如陣列)設置。
各區域26中的虛擬結構28可包括由在區域26中所形成的溝槽隔離區域32定義的基板10的分立部分34。各溝槽隔離區域32可圍繞基板10的分立部分34的其中之一。各區域26中的虛擬結構28還可包括虛擬特徵30，該虛擬特徵設置於基板10的部分34及溝槽隔離區域32上並與它們直接接觸。虛擬特徵30沿遠離各區域26中的基板10的部分34的頂部表面11的方向向上突出。各虛擬特徵30可縱向貫穿基板10的部分34的其中之一並延伸於與相關部分34的相對側邊緣相鄰的溝槽隔離區域32上。在一個實施例中，虛擬特徵30的其中之一可位於各部分34上。在一個實施例中，各虛擬特徵30可在一個正交方向(例如，其寬度)窄於基板10的半導體材料的相關部分34。基板10的部分34相對於頂部表面11在深度上延伸至溝槽隔離區域32的深度。
在一個實施例中，為形成虛擬特徵30，可圖案化例如多晶矽層，以形成材料條帶，且各多晶矽條帶的長度大於其寬度。在一個實施例中，基板10的部分34可呈一個二維陣列的列和行設置，且虛擬特徵30也可呈一個二維陣列的列和行設置。所述二維陣列可疊置，以使不同的二維陣列的列和行彼此對齊。在一個實施例中，虛擬特徵30可被成形為矩形條帶，該矩形條帶具有側壁 以及連接該側壁的頂部及底部表面。可結合各晶片12上的主動電路區域14中的其它特徵的形成(例如在製造積體電路15的場效電晶體的替代製程中所使用的虛擬閘極的形成)來形成虛擬特徵30。
還可在切割線16中形成虛擬結構(未顯示)。在切割線16中所形成的虛擬結構可在晶片12的物理切割期間移除。
測試結構18位於切割線16中，設置在相對於角落區20的區域26的不同位置。測試結構18的該不同位置將測試結構18置於與虛擬結構28隔開不同的距離處。類似地，積體電路15位於主動電路區域14中，置於與虛擬結構28隔開不同的距離處。虛擬結構28對測試結構18及積體電路15的裝置的影響可能取決於與虛擬結構28的間隔距離。
虛擬結構28可用以改進積體電路15的裝置的密度環境並改進鄰近角落區20設置的測試結構18的密度環境。該改進的密度環境可提升測試結構18的性能的一致性以及/或者積體電路15的裝置的性能的一致性。例如，虛擬結構28可藉由減少因測試結構18相對於角落區20的不同設置而引起的電阻讀數的變化來提升測試結構18(其為未矽化多晶矽電阻器)的性能一致性。虛擬結構28還可提升鄰近角落區20的積體電路15的裝置的電性性能的一致性。
請參照圖4，其中，類似的元件符號表示圖3中類似的特徵，且在下一製造階段，可藉由後端製程製造互連結構36，以連接各晶片12的積體電路15的裝置，並提供與各晶片12的外部環境的連接。互連結構36可包括為信號、時脈、電源等提供導電路徑的多個線路層。可在互連結構36中集成被動電路元件，例如二極體、熔絲、反熔絲、電阻器、電容器、變容器以及電感器。在 一個實施例中，互連結構36的線路層不以任何方式與虛擬結構28連接。在形成互連結構36之前，利用基板10藉由前端製程形成各區域26中的虛擬結構28。
互連結構36的線路層可藉由鑲嵌製程的沉積、拋光、微影以及蝕刻技術特性形成。具體地說，對於各線路層，可利用微影及蝕刻製程沉積並圖案化層間介電層，以定義溝槽及過孔開口，溝槽及過孔開口用阻擋層(例如，鉭及氮化鉭雙層)作為襯裡並由平坦化導體(例如，銅)填充。互連結構36的各層間介電層可由藉由例如化學氣相沉積沉積的無機介電材料(例如二氧化矽或低k介電材料)組成。
在鄰近各晶片12的周邊13的位置的互連結構36的線路層中可形成止裂件(crackstop)38。止裂件38包括堆疊導電線路及過孔，形成為嵌入互連結構36的不同線路層的層間介電層中的互連金屬化。止裂件38可圍繞各晶片12的整個周邊13連續延伸。止裂件38(與虛擬結構28不連接)位於各晶片12的主動電路區域14與圍繞該晶片的周邊13的切割線16之間。晶片12的主動電路區域14位於與切割線16隔開的止裂件38的內部。各止裂件38可用以減緩裂縫的擴展，該裂縫的擴展可能在切割期間藉由沿晶片12的周邊13崩角及開裂至相關晶片12的主動電路區域14(尤其互連結構36)中而開始。
上述方法用於積體電路晶片的製造。製造者可以原始晶圓形式(例如，作為具有多個未封裝晶片的單個晶圓)、作為裸晶粒、或者以封裝形式分配所得的積體電路晶片。在後一種情況中，該晶片安裝於單晶片封裝件中(例如塑料承載件，其具有附著至母板或其它更高層次承載件的引腳)或者多晶片封裝件中(例如陶瓷承載件，其具有表面互連或嵌埋互連的任一者或兩者)。在任何情況 下，可將該晶片與其它晶片、分立電路元件和/或其它信號處理裝置集成，作為中間產品或最終產品的部分。
本文中引用的由近似語言例如“大約”、“大致”及“基本上”所修飾的術語不限於所指定的精確值。該近似語言可對應於用以測量該值的儀器的精度，且除非另外依賴於該儀器的精度，否則可表示所述值的+/-10%。
本文中引用術語例如“垂直”、“水平”等作為示例來建立參考框架，並非限制。本文中所使用的術語“水平”被定義為與基板的傳統平面平行的平面，而不論其實際的三維空間取向。術語“垂直”及“正交”是指垂直於如剛剛所定義的水平面的方向。術語“橫向”是指在該水平平面內的方向。
與另一個特徵“連接”或“耦接”的特徵可與該另一個特徵直接連接或耦接，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可與另一個特徵“直接連接”或“直接耦接”。如存在至少一個中間特徵，則特徵可與另一個特徵“間接連接”或“間接耦接”。在另一個特徵“上”或與其“接觸”的特徵可直接在該另一個特徵上或與其直接接觸，或者可存在一個或多個中間特徵。如果不存在中間特徵，則特徵可直接在另一個特徵“上”或與其“直接接觸”。如存在至少一個中間特徵，則特徵可“間接”在另一個特徵“上”或與其“間接接觸”。
對本發明的各種實施例所作的說明是出於示例說明的目的，而非意圖詳盡無遺或限於所揭示的實施例。許多修改及變更對於本領域的普通技術人員將顯而易見，而不背離所述實施例的範圍及精神。本文中所使用的術語經選擇以最佳解釋實施例的原理、實際應用或在市場已知技術上的技術改進，或者使本領域的普通技術人員能夠理解本文中所揭示的實施例。
12:晶片
14:主動電路區域
16:切割線
18:測試結構
20:角落區
22,24:溝槽隔離區域
26:區域
28:虛擬結構

Claims (16)

  1. 一種半導體結構，包括：晶片，包括主動電路區域、位於該主動電路區域中的積體電路以及角落區，其中，該晶片包括基板；複數個虛擬結構，位於該角落區中；以及複數個溝槽隔離區域，位於該基板中，其中，各虛擬結構包括該基板的分立部分以及位於該基板的該分立部分上的虛擬特徵，且各溝槽隔離區域設置於該角落區中，以圍繞該複數個虛擬結構的其中之一中所包括的該基板的該分立部分。
  2. 如請求項1所述的半導體結構，其中，該晶片進一步包括互連結構以及位於該互連結構中的止裂件，該止裂件的部分設置於該角落區上方，且該複數個虛擬結構與該互連結構沒有連接。
  3. 如請求項1所述的半導體結構，其中，各虛擬結構中所包括的該虛擬特徵是由多晶矽組成的條帶。
  4. 如請求項1所述的半導體結構，進一步包括：第一溝槽隔離區域，位於該基板中，其中，該第一溝槽隔離區域位於該晶片的該主動電路區域與該晶片的該角落區之間。
  5. 如請求項4所述的半導體結構，其中，該晶片包括周邊，且進一步包括： 第二溝槽隔離區域，位於該基板中，該第二溝槽隔離區域圍繞該晶片的該周邊延伸，且該角落區是被該第一溝槽隔離區域及該第二溝槽隔離區域圍繞的該基板的區域。
  6. 如請求項5所述的半導體結構，其中，該第一溝槽隔離區域從該第二溝槽隔離區域的第一部分斜向延伸至該第二溝槽隔離區域的第二部分。
  7. 如請求項1所述的半導體結構，其中，該複數個虛擬結構呈陣列設置。
  8. 一種半導體結構，包括：基板，包括複數個晶片以及圍繞各晶片設置的複數條切割線，各晶片包括主動電路區域、位於該主動電路區域中的積體電路以及角落區；複數個虛擬結構，位於各晶片的該角落區中；以及複數個溝槽隔離區域，位於該基板中，其中，各虛擬結構包括該基板的分立部分以及位於該基板的該分立部分上的虛擬特徵，且該複數個溝槽隔離區域設置於各晶片的該角落區中，以圍繞各虛擬結構所包括的該基板的該分立部分。
  9. 如請求項8所述的半導體結構，其中，各晶片進一步包括互連結構以及位於該互連結構中的止裂件，該止裂件的部分設置於該角落區上方，且該複數個虛擬結構與該互連結構沒有連接。
  10. 如請求項8所述的半導體結構，其中，各虛擬結構中所包括的該虛擬特徵是由多晶矽組成的條帶。
  11. 如請求項8所述的半導體結構，進一步包括： 複數個第一溝槽隔離區域，位於該基板中，各該複數個第一溝槽隔離區域位於該複數個晶片的其中之一的該主動電路區域與該角落區之間。
  12. 如請求項11所述的半導體結構，其中，各晶片包括周邊，且進一步包括：複數個第二溝槽隔離區域，位於該基板中，各該複數個第二溝槽隔離區域圍繞該複數個晶片的其中之一的該周邊延伸，其中，各晶片的該角落區是被該複數個第一溝槽隔離區域的其中之一及該複數個第二溝槽隔離區域的其中之一圍繞的該基板的區域。
  13. 如請求項12所述的半導體結構，其中，各該複數個第一溝槽隔離區域在該複數個第二溝槽隔離區域的其中之一的第一部分與第二部分之間斜向延伸。
  14. 如請求項8所述的半導體結構，其中，該複數個虛擬結構呈陣列設置。
  15. 如請求項8所述的半導體結構，進一步包括：測試結構，位於該複數條切割線的其中之一中。
  16. 一種製造半導體結構之方法，該方法包括：形成晶片，該晶片包括主動電路區域、位於該主動電路區域中的積體電路以及角落區，其中，該晶片包括基板；形成位於該角落區中的複數個虛擬結構；以及形成位於該基板中的複數個溝槽隔離區域， 其中，各虛擬結構包括該基板的分立部分以及位於該基板的該分立部分上的虛擬特徵，且各溝槽隔離區域設置於該角落區中，以圍繞該複數個虛擬結構的其中之一中所包括的該基板的該分立部分。
TW110102127A 2020-02-20 2021-01-20 具有虛擬填充圖案之晶片角落區 TWI817080B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/796,372 2020-02-20
US16/796,372 US11282798B2 (en) 2020-02-20 2020-02-20 Chip corner areas with a dummy fill pattern

Publications (2)

Publication Number Publication Date
TW202139351A TW202139351A (zh) 2021-10-16
TWI817080B true TWI817080B (zh) 2023-10-01

Family

ID=77176326

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102127A TWI817080B (zh) 2020-02-20 2021-01-20 具有虛擬填充圖案之晶片角落區

Country Status (4)

Country Link
US (1) US11282798B2 (zh)
CN (1) CN113363176B (zh)
DE (1) DE102021100945A1 (zh)
TW (1) TWI817080B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12349440B2 (en) * 2021-08-05 2025-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring patterns
US12463152B2 (en) * 2022-06-06 2025-11-04 Taiwan Semiconductor Manufacturing Company, Ltd Multi-channel device with seal ring structure and method making the same
CN116404006B (zh) * 2023-06-09 2023-08-25 合肥晶合集成电路股份有限公司 一种芯片版图

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200421469A (en) * 2003-04-15 2004-10-16 Taiwan Semiconductor Mfg Multi-layer semiconductor wafer structure and fabrication method thereof
TW200616019A (en) * 2004-11-08 2006-05-16 Taiwan Semiconductor Mfg Co Ltd Integrated stress relief pattern and registration structure
TW201426839A (zh) * 2012-12-18 2014-07-01 台灣積體電路製造股份有限公司 半導體晶圓
TW201926408A (zh) * 2017-11-30 2019-07-01 台灣積體電路製造股份有限公司 半導體結構

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272166B1 (ko) * 1998-06-30 2000-11-15 윤종용 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법
JP4307664B2 (ja) * 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP3651344B2 (ja) * 2000-02-03 2005-05-25 セイコーエプソン株式会社 半導体装置の製造方法
JP2002208676A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の設計方法
JP2003188111A (ja) * 2001-12-20 2003-07-04 Mitsubishi Electric Corp 半導体装置の製造方法およびフォトマスク作成方法
US6876062B2 (en) 2002-06-27 2005-04-05 Taiwan Semiconductor Manufacturing Co., Ltd Seal ring and die corner stress relief pattern design to protect against moisture and metallic impurities
JP4776195B2 (ja) 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
US7671469B2 (en) * 2007-12-31 2010-03-02 Mediatek Inc. SiGe device with SiGe-embedded dummy pattern for alleviating micro-loading effect
US8373254B2 (en) 2008-07-29 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for reducing integrated circuit corner peeling
US8125054B2 (en) * 2008-09-23 2012-02-28 Texas Instruments Incorporated Semiconductor device having enhanced scribe and method for fabrication
US8368180B2 (en) 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
US9059191B2 (en) 2011-10-19 2015-06-16 International Business Machines Corporation Chamfered corner crackstop for an integrated circuit chip
US9780007B2 (en) * 2012-01-04 2017-10-03 Globalfoundries Inc. LCR test circuit structure for detecting metal gate defect conditions
US8823170B2 (en) * 2012-12-06 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for three dimensional integrated circuits
KR20150038842A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 구동 칩 제조 방법
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법
US9425206B2 (en) * 2014-12-23 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Boundary scheme for embedded poly-SiON CMOS or NVM in HKMG CMOS technology
GB2576497B (en) * 2018-08-13 2021-02-03 X Fab Semiconductor Foundries Gmbh A semiconductor structure
US11121047B2 (en) * 2019-03-14 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200421469A (en) * 2003-04-15 2004-10-16 Taiwan Semiconductor Mfg Multi-layer semiconductor wafer structure and fabrication method thereof
TW200616019A (en) * 2004-11-08 2006-05-16 Taiwan Semiconductor Mfg Co Ltd Integrated stress relief pattern and registration structure
TW201426839A (zh) * 2012-12-18 2014-07-01 台灣積體電路製造股份有限公司 半導體晶圓
TW201926408A (zh) * 2017-11-30 2019-07-01 台灣積體電路製造股份有限公司 半導體結構

Also Published As

Publication number Publication date
DE102021100945A1 (de) 2021-08-26
CN113363176A (zh) 2021-09-07
US11282798B2 (en) 2022-03-22
US20210265286A1 (en) 2021-08-26
CN113363176B (zh) 2024-06-07
TW202139351A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
US8859390B2 (en) Structure and method for making crack stop for 3D integrated circuits
TWI817080B (zh) 具有虛擬填充圖案之晶片角落區
CN110047911B (zh) 一种半导体晶圆、键合结构及其键合方法
US20050051887A1 (en) Clock distribution networks and conductive lines in semiconductor integrated circuits
CN110088899A (zh) 用于测试三维存储器设备的结构和方法
US8648444B2 (en) Wafer scribe line structure for improving IC reliability
TWI677915B (zh) 晶圓結構及封裝方法
CN101312181B (zh) 半导体芯片、集成电路结构及半导体晶圆
US20150325531A1 (en) Through crack stop via
KR20150058778A (ko) 반도체 장치 및 그 제조 방법, 상기 반도체 장치를 포함하는 반도체 패키지 및 그 제조 방법
KR20170133146A (ko) 반도체 장치
US9728474B1 (en) Semiconductor chips with seal rings and electronic test structures, semiconductor wafers including the semiconductor chips, and methods for fabricating the same
US20250316651A1 (en) Bonded wafer device structure and methods for making the same
CN100463172C (zh) 半导体器件和半导体晶片及其制造方法
JP2021158336A (ja) パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上
CN103515302A (zh) 半导体元件与制作方法
CN115472494A (zh) 用于晶片级接合的半导体结构及接合半导体结构
KR20220167106A (ko) 반도체 칩 및 반도체 패키지
US20160276233A1 (en) System and Method for Dual-Region Singulation
TW202406070A (zh) 半導體裝置
KR102029915B1 (ko) 솔더 패드, 솔더 패드를 포함하는 반도체 칩 및 그 형성 방법
CN113644071B (zh) 半导体装置及其形成方法
US12506050B1 (en) Face bonded semiconductor device with through oxide via and metal plug
US20260005142A1 (en) Inner spacer as etch stop layer for backside power rail