[go: up one dir, main page]

TWI813362B - 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI813362B
TWI813362B TW111124588A TW111124588A TWI813362B TW I813362 B TWI813362 B TW I813362B TW 111124588 A TW111124588 A TW 111124588A TW 111124588 A TW111124588 A TW 111124588A TW I813362 B TWI813362 B TW I813362B
Authority
TW
Taiwan
Prior art keywords
physical
physical area
data
erasure
memory
Prior art date
Application number
TW111124588A
Other languages
English (en)
Other versions
TW202403762A (zh
Inventor
葉志剛
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW111124588A priority Critical patent/TWI813362B/zh
Priority to US17/866,569 priority patent/US12086419B2/en
Application granted granted Critical
Publication of TWI813362B publication Critical patent/TWI813362B/zh
Publication of TW202403762A publication Critical patent/TW202403762A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一種部分抹除(partial erasing)管理方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：對第一實體抹除單元的多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除第一實體區域中的第一資料；在對第一實體區域執行第一部分抹除操作後，對第一實體區域執行第一程式化操作，以將第二資料儲存至第一實體區域中；以及響應於第一部分抹除操作與第一程式化操作的至少其中之一，更新與第一實體區域有關的第一狀態資訊。

Description

部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元。
行動電話與筆記型電腦等可攜式電子裝置在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式電子裝置中。
傳統上，可複寫式非揮發性記憶體模組中執行的抹除操作都是以一或多個實體區塊作為基本單位進行抹除。但是，這樣的抹除方式在使用上缺乏彈性。此外，雖然部分類型的記憶體裝置支援對實體區塊的部分抹除，但是，相關的管理機制並不完善，導致執行部分抹除的系統穩定性降低。
本發明提供一種部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元，可提高對支援部分抹除的實體單元的管理效率。
本發明的範例實施例提供一種部分抹除管理方法，其用於可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體抹除單元。所述多個實體抹除單元包括第一實體抹除單元。所述部分抹除管理方法包括：對所述第一實體抹除單元中的多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除所述第一實體區域中的第一資料，其中所述多個實體區域是基於預設順序依序使用；在對所述第一實體區域執行所述第一部分抹除操作後，對所述第一實體區域執行第一程式化操作，以將第二資料儲存至所述第一實體區域中；以及響應於所述第一部分抹除操作與所述第一程式化操作的至少其中之一，更新與所述第一實體區域有關的第一狀態資訊。
在本發明的一範例實施例中，當所述第一實體區域處於抹除狀態時，所述多個實體區域中的其餘實體區域非處於所述抹除狀態。
在本發明的一範例實施例中，在對所述第一實體區域執行所述第一程式化操作後，所述多個實體區域中的第二實體區域仍儲存有待抹除的第三資料。
在本發明的一範例實施例中，所述的部分抹除管理方法更包括：在對所述第一實體區域執行所述第一程式化操作後，對所述多個實體區域中的第二實體區域執行第二部分抹除操作，以抹除所述第二實體區域中的第三資料，其中所述第二實體區域不同於所述第一實體區域。
在本發明的一範例實施例中，所述的部分抹除管理方法更包括：在對所述第二實體區域執行所述第二部分抹除操作後，對所述第二實體區域執行第二程式化操作，以將第四資料儲存至所述第二實體區域中；以及響應於所述第二部分抹除操作與所述第二程式化操作的至少其中之一，更新與所述第二實體區域有關的第二狀態資訊，其中更新後的所述第二狀態資訊相同於更新後的所述第一狀態資訊。
在本發明的一範例實施例中，基於所述預設順序依序使用所述多個實體區域包括基於所述預設順序依序抹除與程式化所述多個實體區域。
在本發明的一範例實施例中，所述的部分抹除管理方法更包括：根據所述第一狀態資訊，獲得所述第一實體區域的使用狀態。
在本發明的一範例實施例中，所述的部分抹除管理方法更包括：根據所述第一狀態資訊，重建映射表格，其中所述映射表格記載與所述第二資料有關的邏輯至實體映射資訊。
在本發明的一範例實施例中，所述的部分抹除管理方法更包括：根據所述第一狀態資訊，獲得所述第一實體抹除單元中的新資料與舊資料的分布狀態；以及對所述舊資料執行第二部分抹除操作。
在本發明的一範例實施例中，所述第一狀態資訊反映所述第一實體抹除單元的抹除進度與程式化進度的至少其中之一。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體抹除單元。所述多個實體抹除單元包括第一實體抹除單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以：指示對所述第一實體抹除單元中的多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除所述第一實體區域中的第一資料，其中所述多個實體區域是基於預設順序依序使用；在對所述第一實體區域執行所述第一部分抹除操作後，指示對所述第一實體區域執行第一程式化操作，以將第二資料儲存至所述第一實體區域中；以及響應於所述第一部分抹除操作與所述第一程式化操作的至少其中之一，更新與所述第一實體區域有關的第一狀態資訊。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以：在對所述第一實體區域執行所述第一程式化操作後，指示對所述多個實體區域中的第二實體區域執行第二部分抹除操作，以抹除所述第二實體區域中的第三資料，其中所述第二實體區域不同於所述第一實體區域。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以：在對所述第二實體區域執行所述第二部分抹除操作後，指示對所述第二實體區域執行第二程式化操作，以將第四資料儲存至所述第二實體區域中；以及響應於所述第二部分抹除操作與所述第二程式化操作的至少其中之一，更新與所述第二實體區域有關的第二狀態資訊，其中更新後的所述第二狀態資訊相同於更新後的所述第一狀態資訊。
在本發明的一範例實施例中，述記憶體控制電路單元更用以：根據所述第一狀態資訊，獲得所述第一實體區域的使用狀態。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以：根據所述第一狀態資訊，重建映射表格，其中所述映射表格記載與所述第二資料有關的邏輯至實體映射資訊。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以：根據所述第一狀態資訊，獲得所述第一實體抹除單元中的新資料與舊資料的分布狀態；以及對所述舊資料執行第二部分抹除操作。
本發明的範例實施例另提供一種記憶體控制電路單元，其用以控制可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體抹除單元。所述多個實體抹除單元包括第一實體抹除單元。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以：指示對所述第一實體抹除單元中的多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除所述第一實體區域中的第一資料，其中所述多個實體區域是基於預設順序依序使用；在對所述第一實體區域執行所述第一部分抹除操作後，指示對所述第一實體區域執行第一程式化操作，以將第二資料儲存至所述第一實體區域中；以及響應於所述第一部分抹除操作與所述第一程式化操作的至少其中之一，更新與所述第一實體區域有關的第一狀態資訊。
在本發明的一範例實施例中，所述記憶體管理電路更用以：在對所述第一實體區域執行所述第一程式化操作後，指示對所述多個實體區域中的第二實體區域執行第二部分抹除操作，以抹除所述第二實體區域中的第三資料，其中所述第二實體區域不同於所述第一實體區域。
在本發明的一範例實施例中，所述記憶體管理電路更用以：在對所述第二實體區域執行所述第二部分抹除操作後，指示對所述第二實體區域執行第二程式化操作，以將第四資料儲存至所述第二實體區域中；以及響應於所述第二部分抹除操作與所述第二程式化操作的至少其中之一，更新與所述第二實體區域有關的第二狀態資訊，其中更新後的所述第二狀態資訊相同於更新後的所述第一狀態資訊。
在本發明的一範例實施例中，所述記憶體管理電路更用以：根據所述第一狀態資訊，獲得所述第一實體區域的使用狀態。
在本發明的一範例實施例中，所述記憶體管理電路更用以：根據所述第一狀態資訊，重建映射表格，其中所述映射表格記載與所述第二資料有關的邏輯至實體映射資訊。
在本發明的一範例實施例中，所述記憶體管理電路更用以：根據所述第一狀態資訊，獲得所述第一實體抹除單元中的新資料與舊資料的分布狀態；以及對所述舊資料執行第二部分抹除操作。
基於上述，對於支援部分抹除的第一實體抹除單元而言，在對第一實體抹除單元中的第一實體區域執行第一部分抹除操作以抹除第一資料後，可接續對第一實體區域執行第一程式化操作以寫入第二資料。特別是，響應於所述第一部分抹除操作及/或所述第一程式化操作，與第一實體區域有關的第一狀態資訊可被更新。爾後，透過第一狀態資訊可提高對第一實體抹除單元的部分抹除機制的管理效率。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。記憶體儲存裝置可與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11可包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可耦接至系統匯流排(system bus)110。
在一範例實施例中，主機系統11可透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11可透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在一範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。
在一範例實施例中，記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，主機系統11為電腦系統。在一範例實施例中，主機系統11可為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。在一範例實施例中，記憶體儲存裝置10與主機系統11可分別包括圖3的記憶體儲存裝置30與主機系統31。
圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
請參照圖3，記憶體儲存裝置30可與主機系統31搭配使用以儲存資料。例如，主機系統31可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統。例如，記憶體儲存裝置30可為主機系統31所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元41、記憶體控制電路單元42與可複寫式非揮發性記憶體模組43。
連接介面單元41用以將記憶體儲存裝置10耦接主機系統11。記憶體儲存裝置10可經由連接介面單元41與主機系統11通訊。在一範例實施例中，連接介面單元41是相容於高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準。在一範例實施例中，連接介面單元41亦可以是符合序列先進附件(Serial Advanced Technology Attachment, SATA)標準、並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元41可與記憶體控制電路單元42封裝在一個晶片中，或者連接介面單元41是佈設於一包含記憶體控制電路單元42之晶片外。
記憶體控制電路單元42耦接至連接介面單元41與可複寫式非揮發性記憶體模組43。記憶體控制電路單元42用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組43中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組43用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組43可包括單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、二階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell, TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell, QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組43中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組43中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在一範例實施例中，可複寫式非揮發性記憶體模組43的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit, LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit, MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在一範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁(page)或是實體扇(sector)。若實體程式化單元為實體頁，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在一範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。
請參照圖5，記憶體控制電路單元42包括記憶體管理電路51、主機介面52及記憶體介面53。記憶體管理電路51用以控制記憶體控制電路單元42的整體運作。具體來說，記憶體管理電路51具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路51的操作時，等同於說明記憶體控制電路單元42的操作。
在一範例實施例中，記憶體管理電路51的控制指令是以韌體型式來實作。例如，記憶體管理電路51具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組43的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路51具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元42被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組43中之控制指令載入至記憶體管理電路51的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
在一範例實施例中，記憶體管理電路51的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路51包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組43的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組43下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組43中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組43下達讀取指令序列以從可複寫式非揮發性記憶體模組43中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組43下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組43中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組43的資料以及從可複寫式非揮發性記憶體模組43中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組43執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路51還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組43以指示執行相對應的操作。
主機介面52是耦接至記憶體管理電路51。記憶體管理電路51可透過主機介面52與主機系統11通訊。主機介面52可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面52來傳送至記憶體管理電路51。此外，記憶體管理電路51可透過主機介面52將資料傳送至主機系統11。在本範例實施例中，主機介面52是相容於PCI Express標準。然而，必須瞭解的是本發明不限於此，主機介面52亦可以是相容於SATA標準、PATA標準、IEEE 1394標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面53是耦接至記憶體管理電路51並且用以存取可複寫式非揮發性記憶體模組43。例如，記憶體管理電路51可透過記憶體介面53存取可複寫式非揮發性記憶體模組43。也就是說，欲寫入至可複寫式非揮發性記憶體模組43的資料會經由記憶體介面53轉換為可複寫式非揮發性記憶體模組43所能接受的格式。具體來說，若記憶體管理電路51要存取可複寫式非揮發性記憶體模組43，記憶體介面53會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路51產生並且透過記憶體介面53傳送至可複寫式非揮發性記憶體模組43。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元42還包括錯誤檢查與校正電路54、緩衝記憶體55及電源管理電路56。
錯誤檢查與校正電路54是耦接至記憶體管理電路51並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路51從主機系統11中接收到寫入指令時，錯誤檢查與校正電路54會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路51會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組43中。之後，當記憶體管理電路51從可複寫式非揮發性記憶體模組43中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路54會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體55是耦接至記憶體管理電路51並且用以暫存資料。電源管理電路56是耦接至記憶體管理電路51並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組43可包括快閃記憶體模組。在一範例實施例中，圖4的記憶體控制電路單元42可包括快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路51可包括快閃記憶體管理電路。
圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路51可將可複寫式非揮發性記憶體模組43中的實體抹除單元610(0)~610(B)邏輯地分組至儲存區601與閒置(spare)區602。每一個實體抹除單元可包括多個實體程式化單元。
儲存區601中的實體抹除單元610(0)~610(A)用以儲存使用者資料(例如來自圖1的主機系統11的使用者資料)。例如，儲存區601中的實體抹除單元610(0)~610(A)可儲存有效(valid)資料及/或無效(invalid)資料。閒置區602中的實體抹除單元610(A+1)~610(B)未儲存資料(例如有效資料)。例如，若某一個實體抹除單元未儲存有效資料，則此實體抹除單元可被關聯(或加入)至閒置區602。此外，閒置區602中的實體抹除單元(或未儲存有效資料的實體單元)可被抹除。在寫入新資料時，一或多個實體抹除單元可被從閒置區602中提取以儲存此新資料。在一範例實施例中，閒置區602亦稱為閒置池(free pool)。
記憶體管理電路51可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體抹除單元610(0)~610(A)。在一範例實施例中，每一個邏輯單元對應一個邏輯位址。例如，一個邏輯位址可包括一或多個邏輯區塊位址(Logical Block Address, LBA)或其他的邏輯管理單元。在一範例實施例中，一個邏輯單元也可對應一個邏輯程式化單元或者由多個連續或不連續的邏輯位址組成。
須注意的是，一個邏輯單元可被映射至一或多個實體抹除單元。若某一實體抹除單元當前有被某一邏輯單元映射，則表示此實體抹除單元當前儲存的資料包括有效資料。反之，若某一實體抹除單元當前未被任一邏輯單元映射，則表示此實體抹除單元當前儲存的資料為無效資料。
記憶體管理電路51可將描述邏輯單元與實體抹除單元之間的映射關係的管理資料(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路51可根據此邏輯至實體映射表中的資訊來存取可複寫式非揮發性記憶體模組43。
在一範例實施例中，可複寫式非揮發性記憶體模組43中的至少部分實體抹除單元支援部分抹除。特別是，針對支援部分抹除的某一實體抹除單元而言，所述實體抹除單元中的多個實體區域是基於預設順序依序使用。
圖7是根據本發明的範例實施例所繪示的實體抹除單元中的多個實體區域及其使用順序的示意圖。
請參照圖7，假設圖6的實體抹除單元610(0)~610(B)包括實體抹除單元710，且實體抹除單元710支援部分抹除。實體抹除單元710包括實體區域71~73。實體區域71~73分別包括實體抹除單元710中的多個實體程式化單元。亦即，實體抹除單元710中的多個實體程式化單元可被邏輯地分組至實體區域71~73。特別是，實體區域71~73是基於預設順序依序使用。例如，實體區域71~73是依照戓只能以圖7中的箭頭方向依序使用，以基於預設順序依序抹除與程式化實體區域71~73。
須注意的是，在以下的範例實施例中，皆以一個實體抹除單元包括3個實體區域作為範例，但本發明不限於此。在其他範例實施例中，一個實體抹除單元亦可包括2個、4個或其他數目的實體區域，本發明不加以限制。
圖8A至圖8C是根據本發明的範例實施例所繪示的部分抹除的運作機制的示意圖。
請參照圖8A，在啟動對於實體抹除單元710的部分抹除之前，實體抹除單元710中的實體區域71~73分別儲存資料801~803。資料801~803皆為無效資料。
在啟動對於實體抹除單元710的部分抹除後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43對實體區域71執行部分抹除操作。此部分抹除操作可用以抹除(例如清除)實體區域71中的資料801。在對實體區域71執行部分抹除操作以抹除資料801後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43接續對實體區域71執行程式化操作。此程式化操作可用以將資料811儲存至實體區域71中。資料811為有效資料。須注意的是，在對實體區域71執行部分抹除及程式化操作以寫入資料811後，實體區域72與73中仍儲存有待抹除的資料802與803。
請參照圖8B，接續於圖8A，在對實體區域71執行部分抹除及程式化操作以儲存資料811後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43對實體區域72執行部分抹除操作。此部分抹除操作可用以抹除(例如清除)實體區域72中的資料802。在對實體區域72執行部分抹除操作以抹除資料802後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43接續對實體區域72執行程式化操作。此程式化操作可用以將資料812儲存至實體區域72中。資料812為有效資料。須注意的是，在對實體區域72執行部分抹除及程式化操作以寫入資料812後，實體區域73中仍儲存有待抹除的資料803。
請參照圖8C，接續於圖8B，在對實體區域72執行部分抹除及程式化操作以儲存資料812後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43對實體區域73執行部分抹除操作。此部分抹除操作可用以抹除(例如清除)實體區域73中的資料803。在對實體區域73執行部分抹除操作以抹除資料803後，記憶體管理電路51可指示可複寫式非揮發性記憶體模組43接續對實體區域73執行程式化操作。此程式化操作可用以將資料813儲存至實體區域73中。資料813為有效資料。至此，原先儲存於實體抹除單元710中的舊資料801~803(即無效資料)已基於預設順序被依序抹除並且分別被新資料811~813取代。
須注意的是，根據圖8A至圖8C的範例實施例，在對實體抹除單元710執行部分抹除的期間，當實體抹除單元710中的某一個實體區域處於抹除狀態時，實體抹除單元710中的其餘實體區域不能同時處於抹除狀態。以圖8A為例，當實體區域71處於抹除狀態時(即正在對實體區域71執行部分抹除操作時)，實體抹除單元710中的其餘實體區域72與73不能同時處於抹除狀態，依此類推。同理，實體區域71~73可依序被抹除。
在一範例實施例中，在對實體抹除單元710執行部分抹除的期間，在單一時間點，實體抹除單元710中只能有單一個實體區域正在被抹除(即處於抹除狀態)。或者，從另一角度而言，在對實體抹除單元710執行部分抹除的期間，實體抹除單元710中不能有兩個以上的實體區域同時處於抹除狀態。
在一範例實施例中，在對實體抹除單元710執行部分抹除的期間，在完成對於實體區域71的部分抹除操作及程式化操作之前，記憶體管理電路51會暫停或延遲對於實體區域72與73的部分抹除操作。在完成對於實體區域71的部分抹除操作及程式化操作之後，記憶體管理電路51可允許接續對實體區域72執行部分抹除操作及程式化操作。依此類推，實體區域71~73可依序被使用。
在圖8A的範例實施例中，響應於對於實體區域71的部分抹除操作及/或程式化操作，記憶體管理電路51可更新與實體區域71有關的狀態資訊。此狀態資訊可反映實體區域71當前或最新的使用狀態。例如，此狀態資訊可儲存於實體區域71中或儲存於特定的管理表格，以供記憶體管理電路51查詢。
在圖8B的範例實施例中，響應於對於實體區域72的部分抹除操作及/或程式化操作，記憶體管理電路51可更新與實體區域72有關的狀態資訊。此狀態資訊可反映實體區域72當前或最新的使用狀態。例如，此狀態資訊可儲存於實體區域72中或儲存於特定的管理表格，以供記憶體管理電路51查詢。
在圖8C的範例實施例中，響應於對於實體區域73的部分抹除操作及/或程式化操作，記憶體管理電路51可更新與實體區域73有關的狀態資訊。此狀態資訊可反映實體區域73當前或最新的使用狀態。例如，此狀態資訊可儲存於實體區域73中或儲存於特定的管理表格，以供記憶體管理電路51查詢。
圖9是根據本發明的範例實施例所繪示的將狀態資訊儲存於各個實體區域的示意圖。
請參照圖9，假設圖6的實體抹除單元610(0)~610(B)包括實體抹除單元910，且實體抹除單元910支援部分抹除。類似於圖7的實體抹除單元710，實體抹除單元910包括實體區域91~93。
狀態標籤901可儲存或配置於實體區域91中的某一實體程式化單元中。例如，狀態標籤901可儲存或配置於實體區域91中的最後一個實體程式化單元或其餘實體程式化單元的閒置(spare)區中。特別是，狀態標籤901可用以儲存與實體區域91有關的狀態資訊。例如，響應於對於實體區域91的部分抹除操作及/或程式化操作，記憶體管理電路51可更新狀態標籤901，以反映實體區域91的最新使用狀態。
狀態標籤902可儲存或配置於實體區域92中的某一實體程式化單元中。例如，狀態標籤902可儲存或配置於實體區域92中的最後一個實體程式化單元或其餘實體程式化單元的閒置區中。特別是，狀態標籤902可用以儲存與實體區域92有關的狀態資訊。例如，響應於對於實體區域92的部分抹除操作及/或程式化操作，記憶體管理電路51可更新狀態標籤902，以反映實體區域92的最新使用狀態。
狀態標籤903可儲存或配置於實體區域93中的某一實體程式化單元中。例如，狀態標籤903可儲存或配置於實體區域93中的最後一個實體程式化單元或其餘實體程式化單元的閒置區中。特別是，狀態標籤903可用以儲存與實體區域93有關的狀態資訊。例如，響應於對於實體區域93的部分抹除操作及/或程式化操作，記憶體管理電路51可更新狀態標籤903，以反映實體區域93的最新使用狀態。
圖10A至圖10D是根據本發明的範例實施例所繪示的響應於部分抹除及/或程式化操作而更新狀態資訊的示意圖。
請參照圖10A，在啟動對於實體抹除單元910的部分抹除之前，實體抹除單元910中的實體區域91~93分別儲存資料1001~1003。資料1001~1003皆為無效資料。
在啟動對於實體抹除單元910的部分抹除後，部分抹除操作及程式化操作可連續對實體區域91執行，以將實體區域91中的舊資料1001抹除並將新資料1011儲存至實體區域91中。資料1011為有效資料。
響應於作用於實體區域91的部分抹除操作及/或程式化操作，記憶體管理電路51可更新與實體區域91有關的狀態標籤901。例如，記憶體管理電路51可將狀態標籤901中的狀態位元從位元“0”更新為位元“1”，以反映新資料1011已被寫入至實體區域91。然而，在圖10A的範例實施例中，狀態標籤902與903仍為位元“0”而未被更新。
請參照圖10B，接續於圖10A，在對實體區域91執行程式化操作以儲存資料1011後，部分抹除操作及程式化操作可連續對實體區域92執行，以將實體區域92中的舊資料1002抹除並將新資料1012儲存至實體區域92中。資料1012為有效資料。
響應於作用於實體區域92的部分抹除操作及/或程式化操作，記憶體管理電路51可更新與實體區域92有關的狀態標籤902。例如，記憶體管理電路51可將狀態標籤902中的狀態位元從位元“0”更新為位元“1”，以反映新資料1012已被寫入至實體區域92。然而，在圖10B的範例實施例中，狀態標籤903仍為位元“0”而未被更新。
請參照圖10C，接續於圖10B，在對實體區域92執行程式化操作以儲存資料1012後，部分抹除操作及程式化操作可連續對實體區域93執行，以將實體區域93中的舊資料1003抹除並將新資料1013儲存至實體區域93中。資料1013為有效資料。
響應於作用於實體區域93的部分抹除操作及/或程式化操作，記憶體管理電路51可更新與實體區域93有關的狀態標籤903。例如，記憶體管理電路51可將狀態標籤903中的狀態位元從位元“0”更新為位元“1”，以反映新資料1013已被寫入至實體區域93。至此，狀態標籤901~903中的狀態位元皆已被更新為位元“1”，以反映對整個實體抹除單元910的抹除已完成及/或實體區域91~93皆已儲存相同類型的資料(例如有效資料)。
請參照圖10D，接續於圖10C，假設在經過一段時間後，先前儲存於實體抹除單元910中的資料1011~1013轉變為無效資料。因此，記憶體管理電路51可再次啟動對於實體抹除單元910的部分抹除。
在啟動對於實體抹除單元910的部分抹除後，部分抹除操作及程式化操作可連續對實體區域91執行，以將實體區域91中的舊資料1011抹除並將新資料1021儲存至實體區域91中。資料1021為有效資料。
響應於作用於實體區域91的部分抹除操作及/或程式化操作，記憶體管理電路51可更新與實體區域91有關的狀態標籤901。例如，記憶體管理電路51可將狀態標籤901中的狀態位元從位元“1”更新為位元“0”，以反映新資料1021已被寫入至實體區域91。然而，在圖10D的範例實施例中，狀態標籤902與903仍為位元“1”而未被更新。依此類推，響應於作用於特定實體區域的部分抹除操作及/或程式化操作，與所述實體區域有關的狀態資訊可被更新，以反映所述實體區域的最新使用狀態。相關的操作細節皆已詳述於上，在此不重複贅述。
在一範例實施例中，記憶體管理電路51可根據所述狀態資訊獲得一或多個實體區域當前的使用狀態。以圖10A為例，記憶體管理電路51可根據狀態標籤901~903獲得實體區域91~93當前的使用狀態。例如，在更新狀態標籤901之前，狀態標籤901~903分別為位元“0”、“0”及“0”。因此，根據狀態標籤901~903(即位元“0”、“0”及“0”)，記憶體管理電路51可判定當前儲存於實體區域91~93中的資料屬於相同的資料類型。例如，記憶體管理電路51可判定實體區域91~93當前皆儲存有效資料(或無效資料)。
然而，在更新狀態標籤901後，狀態標籤901~903分別為位元“1”、“0”及“0”。因此，根據更新後的狀態標籤901~903(即位元“1”、“0”及“0”)，記憶體管理電路51可判定當前儲存於實體區域91中的資料的資料類型不同於當前儲存於實體區域92與93中的資料的資料類型。例如，記憶體管理電路51可判定當前儲存於實體區域91中的資料為新寫入的有效資料，而儲存於實體區域92與93中的資料則為無效資料。
依此類推，在圖10B的範例實施例中，在更新狀態標籤902後，狀態標籤901~903分別為位元“1”、“1”及“0”。因此，根據更新後的狀態標籤901~903，記憶體管理電路51可判定當前儲存於實體區域91與92中的資料的資料類型不同於當前儲存於實體區域93中的資料的資料類型。例如，記憶體管理電路51可判定當前儲存於實體區域91與92中的資料為新寫入的有效資料，而當前儲存於實體區域93中的資料則為無效資料。
在一範例實施例中，假設在對特定實體抹除單元(亦稱為第一實體抹除單元)執行部分抹除操作的過程中，記憶體儲存裝置10發生意外斷電。在復電後，記憶體管理電路51可根據所記錄的與各實體區域有關的狀態資訊，獲得第一實體抹除單元中的各個實體區域的使用狀態。
在一範例實施例中，所述使用狀態可反映出有效資料及/或等待被抹除的無效資料在第一實體抹除單元中的分布狀態。在一範例實施例中，所述使用狀態可反映出新資料及/或舊資料在第一實體抹除單元中的分布狀態。其中，新資料可包括有效資料，且舊資料可包括無效資料。在一範例實施例中，第一狀態資訊亦可反映出第一實體抹除單元的抹除進度與程式化進度的至少其中之一。
以圖10A為例，假設在更新狀態標籤901之後發生斷電。在復電後，記憶體管理電路51可根據狀態標籤901~903獲得實體區域91~93當前的使用狀態為實體區域91儲存有有效資料(即新資料)，而其餘實體區域92與93仍儲存無效資料(即舊資料)。或者，從另一角度而言，記憶體管理電路51可根據狀態標籤901~903獲得第一實體抹除單元在斷電前的抹除進度(及/或程式化進度)為已完成對實體區域91的部分抹除操作及程式化操作(且實體區域92與93尚未被抹除)。藉此，在復電後，記憶體管理電路51可根據第一實體抹除單元中的各個實體區域的使用狀態，從實體區域92開始執行部分抹除操作與程式化操作，以逐漸完成對整個實體抹除單元910的抹除與新資料的寫入。相關的操作細節已詳述於上，在此不重複贅述。相較於在發生意外斷電後就需要對整個實體抹除單元進行重新抹除及程式化，本發明的範例實施例可有效提高對部分抹除機制的管理效率。
在一範例實施例中，記憶體儲存裝置10發生的意外斷電可能會導致部分管理表格遺失或損毀。因此，在記憶體儲存裝置10復電後，記憶體管理電路51可根據所記錄的與各實體區域有關的狀態資訊，重建映射表格。所述映射表格可記載與所述第二資料有關的邏輯至實體映射資訊。例如，記憶體管理電路51可根據所記錄的與各實體區域有關的狀態資訊獲得第一實體抹除單元中的各個實體區域的使用狀態。然後，記憶體管理電路51可根據所述使用狀態來重建所述映射表格。例如，記憶體管理電路51可根據有效資料與無效資料(或新資料與舊資料)在第一實體抹除單元中的分布狀態來重建所述映射表格。
在一範例實施例中，所述映射表格可包括邏輯至實體映射表。所述邏輯至實體映射表可記載與第一實體抹除單元中的至少部分有效資料(包括所述第二資料)有關的邏輯至實體映射資訊。例如，所述邏輯至實體映射資訊可反映第一實體抹除單元中的至少部分有效資料(包括所述第二資料)所屬的邏輯單元與實體單元(例如實體程式化單元或實體抹除單元)之間的映射關係。
以圖10A為例，假設記憶體儲存裝置10在更新狀態標籤901之後發生斷電。在復電後，記憶體管理電路51可根據與儲存於實體區域91中的有效資料1011(即第二資料)有關的映射資訊，來重建所述映射表格。此映射資訊可儲存於實體區域91中、其他管理表格中或者其他儲存位置。例如，記憶體管理電路51可根據所述映射資訊，重新將可反映有效資料1011(即第二資料)所屬的邏輯單元與實體單元之間的映射關係的邏輯至實體映射資訊加入至映射表格中。
須注意的是，在前述範例實施例中，狀態資訊(例如圖9及圖10A至圖10D中的狀態標籤)僅為範例，而非用以限定本發明。例如，在圖10D的另一範例實施例中，響應於作用於實體區域91的部分抹除操作及/或程式化操作，記憶體管理電路51可將狀態標籤901中的狀態位元從位元“1”更新為位元“2”或其他位元值，以表示實體區域91的最新使用狀態。或者，在一範例實施例中，狀態標籤中還可包含以其他形式呈現的狀態位元，本發明不加以限制。或者，在一範例實施例中，與各實體區域有關的狀態資訊亦可記載於系統資訊(例如客製化的管理表格)中。爾後，記憶體管理電路51可根據此系統資訊獲得某一實體抹除單元中的各個實體區域的最新使用狀態。相關的操作細節已詳述於上，在此不重複贅述。
圖11是根據本發明的範例實施例所繪示的部分抹除管理方法的流程圖。
請參照圖11，在步驟S1101中，對多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除第一實體區域中的第一資料。在步驟S1102中，對第一實體區域執行第一部分寫入操作，以將第二資料儲存至第一實體區域中。在步驟S1103中，響應於第一部分抹除操作與第一部分寫入操作的至少其中之一，更新與第一實體區域有關的第一狀態資訊。
然而，圖11中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖11中各步驟可以實作為多個程式碼或是電路，本案不加以限制。此外，圖11的方法可以搭配以上範例實施例使用，也可以單獨使用，本案不加以限制。
綜上所述，本發明的範例實施例可根據同一個實體抹除單元中的各個實體區域的最新使用狀態來更新對應的狀態資訊。爾後，此狀態資訊可用以決定接下來要使用實體抹除單元中的哪一個實體區域(例如對實體抹除單元中的哪一個實體區域執行部分抹除)。特別是，在對特定實體抹除單元執行部分抹除的期間，若發生意外斷電，則在裝置復電後，此狀態資訊可用以快速回復實體抹除單元斷電前的使用狀態，有效提高對部分抹除機制的管理效率。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何所屬技術領域中具有通常知識者，在不脫離本案的精神和範圍內，當可作些許的更動與潤飾，故本案的保護範圍當視後附的申請專利範圍所界定者為準。
10,30:記憶體儲存裝置 11,31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 41:連接介面單元 42:記憶體控制電路單元 43:可複寫式非揮發性記憶體模組 51:記憶體管理電路 52:主機介面 53:記憶體介面 54:錯誤檢查與校正電路 55:緩衝記憶體 56:電源管理電路 601:儲存區 602:閒置區 610(0)~610(B),710,910:實體抹除單元 612(0)~612(C):邏輯單元 71~73,91~93:實體區域 801~803,811~813,1001~1003,1011~1013,1021:資料 901~903:狀態標籤 S1101:步驟(對多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除第一實體區域中的第一資料) S1102:步驟(對第一實體區域執行第一部分寫入操作，以將第二資料儲存至第一實體區域中) S1103:步驟(響應於第一部分抹除操作與第一部分寫入操作的至少其中之一，更新與第一實體區域有關的第一狀態資訊)
圖1是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的範例實施例所繪示的記憶體儲存裝置的示意圖。 圖5是根據本發明的範例實施例所繪示的記憶體控制電路單元的示意圖。 圖6是根據本發明的範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的範例實施例所繪示的實體抹除單元中的多個實體區域及其使用順序的示意圖。 圖8A至圖8C是根據本發明的範例實施例所繪示的部分抹除的運作機制的示意圖。 圖9是根據本發明的範例實施例所繪示的將狀態資訊儲存於各個實體區域的示意圖。 圖10A至圖10D是根據本發明的範例實施例所繪示的響應於部分抹除及/或程式化操作而更新狀態資訊的示意圖。 圖11是根據本發明的範例實施例所繪示的部分抹除管理方法的流程圖。
S1101:步驟(對多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除第一實體區域中的第一資料)
S1102:步驟(對第一實體區域執行第一部分寫入操作，以將第二資料儲存至第一實體區域中)
S1103:步驟(響應於第一部分抹除操作與第一部分寫入操作的至少其中之一，更新與第一實體區域有關的第一狀態資訊)

Claims (30)

  1. 一種部分抹除管理方法，用於可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該多個實體抹除單元包括第一實體抹除單元，該部分抹除管理方法包括： 對該第一實體抹除單元中的多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除該第一實體區域中的第一資料，其中該多個實體區域是基於預設順序依序使用； 在對該第一實體區域執行該第一部分抹除操作後，對該第一實體區域執行第一程式化操作，以將第二資料儲存至該第一實體區域中；以及 響應於該第一部分抹除操作與該第一程式化操作的至少其中之一，更新與該第一實體區域有關的第一狀態資訊。
  2. 如請求項1所述的部分抹除管理方法，其中當該第一實體區域處於抹除狀態時，該多個實體區域中的其餘實體區域非處於該抹除狀態。
  3. 如請求項1所述的部分抹除管理方法，其中在對該第一實體區域執行該第一程式化操作後，該多個實體區域中的第二實體區域仍儲存有待抹除的第三資料。
  4. 如請求項1所述的部分抹除管理方法，更包括： 在對該第一實體區域執行該第一程式化操作後，對該多個實體區域中的第二實體區域執行第二部分抹除操作，以抹除該第二實體區域中的第三資料， 其中該第二實體區域不同於該第一實體區域。
  5. 如請求項4所述的部分抹除管理方法，更包括： 在對該第二實體區域執行該第二部分抹除操作後，對該第二實體區域執行第二程式化操作，以將第四資料儲存至該第二實體區域中；以及 響應於該第二部分抹除操作與該第二程式化操作的至少其中之一，更新與該第二實體區域有關的第二狀態資訊， 其中更新後的該第二狀態資訊相同於更新後的該第一狀態資訊。
  6. 如請求項1所述的部分抹除管理方法，其中基於該預設順序依序使用該多個實體區域包括基於該預設順序依序抹除與程式化該多個實體區域。
  7. 如請求項1所述的部分抹除管理方法，更包括： 根據該第一狀態資訊，獲得該第一實體區域的使用狀態。
  8. 如請求項1所述的部分抹除管理方法，更包括： 根據該第一狀態資訊，重建映射表格，其中該映射表格記載與該第二資料有關的邏輯至實體映射資訊。
  9. 如請求項1所述的部分抹除管理方法，更包括： 根據該第一狀態資訊，獲得該第一實體抹除單元中的新資料與舊資料的分布狀態；以及 對該舊資料執行第二部分抹除操作。
  10. 如請求項1所述的部分抹除管理方法，其中該第一狀態資訊反映該第一實體抹除單元的抹除進度與程式化進度的至少其中之一。
  11. 一種記憶體儲存裝置，包括： 連接介面單元，用以耦接至主機系統； 可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該多個實體抹除單元包括第一實體抹除單元；以及 記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以： 指示對該第一實體抹除單元中的多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除該第一實體區域中的第一資料，其中該多個實體區域是基於預設順序依序使用； 在對該第一實體區域執行該第一部分抹除操作後，指示對該第一實體區域執行第一程式化操作，以將第二資料儲存至該第一實體區域中；以及 響應於該第一部分抹除操作與該第一程式化操作的至少其中之一，更新與該第一實體區域有關的第一狀態資訊。
  12. 如請求項11所述的記憶體儲存裝置，其中當該第一實體區域處於抹除狀態時，該多個實體區域中的其餘實體區域非處於該抹除狀態。
  13. 如請求項11所述的記憶體儲存裝置，其中在對該第一實體區域執行該第一程式化操作後，該多個實體區域中的第二實體區域仍儲存有待抹除的第三資料。
  14. 如請求項11所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 在對該第一實體區域執行該第一程式化操作後，指示對該多個實體區域中的第二實體區域執行第二部分抹除操作，以抹除該第二實體區域中的第三資料， 其中該第二實體區域不同於該第一實體區域。
  15. 如請求項14所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 在對該第二實體區域執行該第二部分抹除操作後，指示對該第二實體區域執行第二程式化操作，以將第四資料儲存至該第二實體區域中；以及 響應於該第二部分抹除操作與該第二程式化操作的至少其中之一，更新與該第二實體區域有關的第二狀態資訊， 其中更新後的該第二狀態資訊相同於更新後的該第一狀態資訊。
  16. 如請求項11所述的記憶體儲存裝置，其中基於該預設順序依序使用該多個實體區域包括基於該預設順序依序抹除與程式化該多個實體區域。
  17. 如請求項11所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 根據該第一狀態資訊，獲得該第一實體區域的使用狀態。
  18. 如請求項11所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 根據該第一狀態資訊，重建映射表格，其中該映射表格記載與該第二資料有關的邏輯至實體映射資訊。
  19. 如請求項11所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以： 根據該第一狀態資訊，獲得該第一實體抹除單元中的新資料與舊資料的分布狀態；以及 對該舊資料執行第二部分抹除操作。
  20. 如請求項11所述的記憶體儲存裝置，其中該第一狀態資訊反映該第一實體抹除單元的抹除進度與程式化進度的至少其中之一。
  21. 一種記憶體控制電路單元，用以控制可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該多個實體抹除單元包括第一實體抹除單元，該記憶體控制電路單元包括： 主機介面，用以耦接至主機系統； 記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以： 指示對該第一實體抹除單元中的多個實體區域中的第一實體區域執行第一部分抹除操作，以抹除該第一實體區域中的第一資料，其中該多個實體區域是基於預設順序依序使用； 在對該第一實體區域執行該第一部分抹除操作後，指示對該第一實體區域執行第一程式化操作，以將第二資料儲存至該第一實體區域中；以及 響應於該第一部分抹除操作與該第一程式化操作的至少其中之一，更新與該第一實體區域有關的第一狀態資訊。
  22. 如請求項21所述的記憶體控制電路單元，其中當該第一實體區域處於抹除狀態時，該多個實體區域中的其餘實體區域非處於該抹除狀態。
  23. 如請求項21所述的記憶體控制電路單元，其中在對該第一實體區域執行該第一程式化操作後，該多個實體區域中的第二實體區域仍儲存有待抹除的第三資料。
  24. 如請求項21所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 在對該第一實體區域執行該第一程式化操作後，指示對該多個實體區域中的第二實體區域執行第二部分抹除操作，以抹除該第二實體區域中的第三資料， 其中該第二實體區域不同於該第一實體區域。
  25. 如請求項24所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 在對該第二實體區域執行該第二部分抹除操作後，指示對該第二實體區域執行第二程式化操作，以將第四資料儲存至該第二實體區域中；以及 響應於該第二部分抹除操作與該第二程式化操作的至少其中之一，更新與該第二實體區域有關的第二狀態資訊， 其中更新後的該第二狀態資訊相同於更新後的該第一狀態資訊。
  26. 如請求項21所述的記憶體控制電路單元，其中基於該預設順序依序使用該多個實體區域包括基於該預設順序依序抹除與程式化該多個實體區域。
  27. 如請求項21所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 根據該第一狀態資訊，獲得該第一實體區域的使用狀態。
  28. 如請求項21所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 根據該第一狀態資訊，重建映射表格，其中該映射表格記載與該第二資料有關的邏輯至實體映射資訊。
  29. 如請求項21所述的記憶體控制電路單元，其中該記憶體管理電路更用以： 根據該第一狀態資訊，獲得該第一實體抹除單元中的新資料與舊資料的分布狀態；以及 對該舊資料執行第二部分抹除操作。
  30. 如請求項21所述的記憶體控制電路單元，其中該第一狀態資訊反映該第一實體抹除單元的抹除進度與程式化進度的至少其中之一。
TW111124588A 2022-06-30 2022-06-30 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元 TWI813362B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111124588A TWI813362B (zh) 2022-06-30 2022-06-30 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元
US17/866,569 US12086419B2 (en) 2022-06-30 2022-07-18 Partial erasing management method, memory storage device, and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111124588A TWI813362B (zh) 2022-06-30 2022-06-30 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI813362B true TWI813362B (zh) 2023-08-21
TW202403762A TW202403762A (zh) 2024-01-16

Family

ID=88585838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124588A TWI813362B (zh) 2022-06-30 2022-06-30 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US12086419B2 (zh)
TW (1) TWI813362B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116225993A (zh) * 2023-03-01 2023-06-06 合肥兆芯电子有限公司 存储器操作管控方法、存储装置及存储器控制电路单元

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493175B (en) * 2000-03-06 2002-07-01 Fujitsu Ltd Non-volatile memory for storing erase operation information
US20200075103A1 (en) * 2016-04-11 2020-03-05 SK Hynix Inc. Memory system and operating method thereof
US20200225859A1 (en) * 2019-01-11 2020-07-16 SK Hynix Inc. Storage device and operating method thereof
TW202042069A (zh) * 2019-05-10 2020-11-16 旺宏電子股份有限公司 記憶體系統、記憶體控制器以及記憶體控制方法
US20200411103A1 (en) * 2015-11-26 2020-12-31 Samsung Electronics Co., Ltd. Nonvolatile memory device and storage device including nonvolatile memory device
TWI768764B (zh) * 2021-03-09 2022-06-21 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI385667B (zh) * 2008-06-26 2013-02-11 Phison Electronics Corp 用於快閃記憶體的資料管理方法、儲存系統與控制器
TWI579692B (zh) * 2010-10-29 2017-04-21 三星電子股份有限公司 記憶體系統、資料儲存系統、使用者裝置及其資料管理方法
DE102014100800A1 (de) * 2014-01-24 2015-07-30 Hyperstone Gmbh Verfahren zur zuverlässigen Adressierung eines großen Flash-Speichers
US11232841B2 (en) * 2017-09-05 2022-01-25 Samsung Electronics Co., Ltd. Methods of operating memory devices based on sub-block positions and related memory system
KR102596407B1 (ko) * 2018-03-13 2023-11-01 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
TWI656531B (zh) * 2018-04-11 2019-04-11 群聯電子股份有限公司 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
US11200162B2 (en) * 2020-04-28 2021-12-14 Western Digital Technologies, Inc. Condensing logical to physical table pointers in SSDs utilizing zoned namespaces

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493175B (en) * 2000-03-06 2002-07-01 Fujitsu Ltd Non-volatile memory for storing erase operation information
US20200411103A1 (en) * 2015-11-26 2020-12-31 Samsung Electronics Co., Ltd. Nonvolatile memory device and storage device including nonvolatile memory device
US20200075103A1 (en) * 2016-04-11 2020-03-05 SK Hynix Inc. Memory system and operating method thereof
US20200225859A1 (en) * 2019-01-11 2020-07-16 SK Hynix Inc. Storage device and operating method thereof
TW202042069A (zh) * 2019-05-10 2020-11-16 旺宏電子股份有限公司 記憶體系統、記憶體控制器以及記憶體控制方法
TWI768764B (zh) * 2021-03-09 2022-06-21 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US12086419B2 (en) 2024-09-10
US20240004554A1 (en) 2024-01-04
TW202403762A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
TWI785876B (zh) 映射資訊記錄方法、記憶體控制電路單元與記憶體儲存裝置
TW201403319A (zh) 記憶體儲存裝置、其記憶體控制器與資料寫入方法
TWI750013B (zh) 資料存取方法、記憶體控制電路單元及記憶體儲存裝置
TWI814501B (zh) 映射表重建方法、記憶體儲存裝置及記憶體控制電路單元
CN114203239B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI813362B (zh) 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI852352B (zh) 有效節點管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI839144B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971A (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI771079B (zh) 記憶體存取方法、記憶體儲存裝置及記憶體控制電路單元
TWI724427B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
CN115857808A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN115145488B (zh) 部分抹除管理方法、存储装置及存储器控制电路
TWI826161B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112988076A (zh) 快闪存储器控制方法、存储装置及控制器
TW202219946A (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN112394883A (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元
TWI810719B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US12366987B2 (en) Memory management method, memory storage device and memory control circuit unit
TWI780003B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI880783B (zh) 資料檢查方法、記憶體儲存裝置及記憶體控制電路單元
CN114527941B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112015327B (zh) 数据写入方法、存储器存储装置及存储器控制电路单元