[go: up one dir, main page]

TWI812245B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI812245B
TWI812245B TW111119853A TW111119853A TWI812245B TW I812245 B TWI812245 B TW I812245B TW 111119853 A TW111119853 A TW 111119853A TW 111119853 A TW111119853 A TW 111119853A TW I812245 B TWI812245 B TW I812245B
Authority
TW
Taiwan
Prior art keywords
silicon nitride
nitride layer
semiconductor device
layer
opening
Prior art date
Application number
TW111119853A
Other languages
English (en)
Other versions
TW202301643A (zh
Inventor
何梓暘
何彩蓉
李志鴻
李資良
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202301643A publication Critical patent/TW202301643A/zh
Application granted granted Critical
Publication of TWI812245B publication Critical patent/TWI812245B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/6336—
    • H10P14/6339—
    • H10P14/6682—
    • H10P14/69433—
    • H10P50/283—
    • H10P50/73—
    • H10W20/075—
    • H10W20/076—
    • H10W20/033—
    • H10W20/081—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Die Bonding (AREA)

Abstract

方法可包括形成第一氮化矽層於半導體裝置的開口之中與半導體裝置的上表面之上，其中半導體裝置包括磊晶源極/汲極與金屬閘極。方法可形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層之上以及半導體裝置的上表面之上以作為犧牲層；以及自開口中的第一氮化矽層的側壁移除第二氮化矽層。方法可包括移除開口的底部的第二氮化矽層與第一氮化矽層；以及沉積金屬層於開口之中以形成金屬汲極於半導體裝置的開口中。

Description

半導體裝置的製造方法
本發明實施例關於半導體裝置的製造方法，更特別關於金屬汲極所用的間隔物的製造方法。
邏輯裝置係對一或多個二進制輸入執行邏輯運算的電子裝置，而邏輯運算產生單一的二進制輸出。邏輯裝置可包含多工器、記錄器、運算邏輯單元、計算機記憶體、微處理器、及/或類似物。可由金氧半場效電晶體製造一些邏輯裝置。靜態隨機存取記憶體為一種半導體隨機存取記憶體裝置，其採用雙穩態閂鎖電路(如正反器)以儲存每一位元。
此處所述的一些實施方式提供半導體裝置的製造方法。方法可包括形成第一氮化矽層於半導體裝置的開口之中與半導體裝置的上表面之上，其中半導體裝置包括磊晶源極/汲極與金屬閘極。方法可包括形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層之上以及半導體裝置的上表面之上，其中第二氮化矽層為犧牲層。方法可包括自半導體裝置的開口中的第一氮化矽層的側壁移除第二氮化矽層，以及移除半導體裝置的開口的底部的第二氮化矽層與第一氮化矽層。方法可包括形成金屬層於開口之中與半導體裝置的上表面之上，以及自半導體裝置的上表面移除金屬層，以形成金屬汲極於半導體裝置的開口中。
如上詳述，此處所述的實施方式提供半導體裝置的製造方法。方法可包括形成磊晶源極/汲極於介電層中；形成第一層間介電層於介電層的上表面上；以及形成金屬閘極於介電層中與第一層間介電層中，以與磊晶源極/汲極相鄰。方法可包括形成第一氮化矽層於半導體裝置的上表面之上、第一層間介電層之中的開口的多個側壁之上、以及磊晶源極/汲極之上；以及形成第二氮化矽層於第一氮化矽層上，其中第二氮化矽層為犧牲層。方法可包括自開口的側壁上的第一氮化矽層移除第二氮化矽層，而不自開口的側壁移除第一氮化矽層；以及移除開口的底部的第二氮化矽層與第一氮化矽層，而不自開口的側壁移除第一氮化矽層。方法可包括移除半導體裝置的上表面上的第二氮化矽層與第一氮化矽層，而不自開口的側壁移除第一氮化矽層；以及形成金屬汲極於開口之中與磊晶源極/汲極之上，其中開口的側壁上的第一氮化矽層形成金屬汲極所用的多個氮化矽間隔物。
如上詳述，此處所述的一些實施方式提供半導體裝置的製造方法。方法可包括形成第一氮化矽層於半導體裝置的開口之中與半導體裝置的上表面之上，其中半導體裝置包括磊晶源極/汲極與金屬閘極。方法可包括進行電漿輔助原子層沉積步驟，以形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層之上與半導體裝置的上表面之上，其中電漿輔助原子層沉積步驟採用二氯矽烷與氨。方法可包括進行第一蝕刻步驟以自半導體裝置的開口中的第一氮化矽層的側壁移除第二氮化矽層，其中第一蝕刻步驟採用以水稀釋至特定比例的氫氟酸。方法可包括進行第二蝕刻步驟以移除半導體裝置的開口的底部的第二氮化矽層與第一氮化矽層，其中第二蝕刻步驟不自半導體裝置的開口的側壁移除第一氮化矽層。方法可包括沉積金屬層於半導體裝置的開口中，以形成金屬汲極於半導體裝置的開口中。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
半導體裝置可包括場效電晶體。場效電晶體可為採用電場控制電流的一種電晶體。場效電晶體包括三端：磊晶源極/汲極、金屬閘極、與金屬汲極。場效電晶體施加電壓至金屬閘極以控制電流，而施加的電壓可改變金屬汲極與磊晶源極/汲極之間的導電性。提供間隔物於金屬汲極與金屬閘極之間，以避免金屬汲極與金屬閘極之間的漏電流。然而先前的製造製程在製造半導體裝置如場效電晶體時，可能移除間隔物的部分。移除間隔物的部分可能減少間隔物的功效如避免金屬汲極與金屬閘極之間的漏電流，其可能造成半導體裝置無法操作。此外，移除間隔物的部分的步驟可增加半導體裝置中的缺陷，比如暗電壓反差缺陷、亮電壓反差缺陷、及/或類似缺陷。
在此處所述的一些實施方式中，依據沉積形貌選擇性氮化矽層以用於產生半導體裝置的金屬汲極所用的間隔物的方法製造半導體裝置。舉例來說，方法可包括形成第一氮化矽層於半導體裝置的開口之中與半導體裝置的上表面之上，其中半導體裝置可包括磊晶源極/汲極與金屬閘極。方法可包括形成第二氮化矽層於半導體裝置的開口之中與半導體裝置的上表面之上的第一氮化矽層上，其中第二氮化矽層可為形貌選擇性。方法可包括自半導體裝置的開口中的第一氮化矽層的側壁移除第二氮化矽層，並移除半導體裝置的開口底部的第一氮化矽層與第二氮化矽層。方法可包括移除半導體裝置的上表面上的第一氮化矽層與第二氮化矽層，以及形成金屬層於開口之中與半導體裝置的上表面之上。方法可包括自半導體裝置的上表面移除金屬層，以形成金屬汲極於半導體裝置的開口中。
在此方式中，依據沉積形貌選擇性氮化矽層以用於產生半導體裝置的金屬汲極所用的間隔物的方法製造半導體裝置。形貌選擇氮化矽層為犧牲層，其可確保間隔物(由氮化矽形成)的厚度可避免及/或減少半導體裝置中的缺陷、避免及/或減少金屬汲極至金屬閘極的漏電流、及/或類似功效。舉例來說，犧牲形貌選擇性氮化矽層可減少半導體裝置中的暗電壓反差缺陷、亮電壓反差缺陷、及/或類似缺陷。形貌選擇性氮化矽層亦可在形成金屬汲極之前，避免自開口側壁造成第一氮化矽層的蝕刻損失。
圖1係一例中的環境100的圖式，其中可實施此處所述的系統及/或方法。如圖1所示，環境100可包括多個預清潔工具102、沉積工具104、退火工具106、光阻工具108、蝕刻工具110、與晶圓/晶粒傳輸工具112。環境100中包含的工具及/或裝置可包含於半導體清潔室、半導體代工廠、半導體處理及/或製造設備、及/或另一位置中。
預清潔工具102包括預清潔腔室114，以及可進行預清潔製程於半導體裝置上以自半導體裝置移除副產物的一或多個裝置。一或多個裝置可包括氣體源116、電漿源118、熱源120、及/或類似物。氣體源116可提供多種氣體如氨氣、三氟化氮氣體、及/或類似物至預清潔腔室114。電漿源118可產生電漿，使輸入預清潔腔室114的氣體之間產生反應。舉例來說，電漿源118可包括感應式耦合電漿源、變壓器耦合電漿源、或另一種電漿源，其可使氨氣與三氟化氮氣體之間產生反應以形成氟化銨氣。熱源120可加熱預清潔腔室114中的半導體裝置，使半導體裝置上的一或多層分解，如此處所述。舉例來說，熱源120可包括加熱燈、加熱線圈、或另一種加熱裝置，其可加熱半導體裝置使半導體裝置上的氟化銨層分解成氨氣與氫氟酸氣，如此處所述。
沉積工具104為半導體製程工具，其包含半導體製程腔室與可沉積多種材料至半導體裝置上的一或多個裝置。在一些實施方式中，沉積工具104包括化學氣相沉積工具(如靜電噴灑裝置、磊晶裝置、及/或另一種化學氣相沉積裝置)、物理氣相沉積裝置(如濺鍍裝置及/或另一種物理氣相沉積裝置)、離子佈植裝置、及/或類似物。在一些實施方式中，沉積工具104可沉積金屬層於半導體裝置的源極區或汲極區上，可沉積接點材料以形成半導體裝置的接點、及/或此處所述的類似元件。
退火工具106為半導體製程工具，其包含半導體製程腔室與可加熱半導體裝置的一或多個裝置。舉例來說，退火工具106可包括快速熱退火工具或另一種退火工具，其可加熱半導體裝置使兩種獲更多材料或氣體之間產生反應、使材料分解、及/或類似功能。舉例來說，退火工具106可加熱半導體裝置，使磊晶區(如源極區或汲極區)上的金屬層反應形成金屬矽化物層，如此處所述。
光阻工具108為半導體製程工具，其可依據施加至半導體裝置的光阻材料(如光阻遮罩)，自半導體裝置移除材料或提供材料至半導體裝置。光阻為形成圖案化的塗層於半導體裝置表面上的多個製程(如光微影、光刻、及/或類似製程)所用的光敏材料。光阻工具108可塗佈光敏有機材料至半導體裝置，且可採用圖案化的光罩至半導體裝置以阻擋光，因此只曝光光敏有機材料的未遮罩區。光阻工具108或另一工具(如蝕刻工具110)可施加溶劑(可稱作顯影劑)至半導體裝置。在採用正型光阻的例子中，光可降解光敏有機材料，且顯影劑可溶解曝光的區域而保留遮罩的塗層。在採用負型光阻的例子中，光可強化(如聚合或交聯)光敏有機材料，而顯影劑只溶解未曝光的區域而保留未遮罩的塗層。
蝕刻工具110為半導體製程工具，其可自半導體裝置表面移除材料。在一些實施方式中，以抗蝕刻的遮罩材料保護半導體裝置的一部分免於蝕刻劑影響。舉例來說，遮罩材料可包括光阻，且可採用光微影以圖案化光阻。蝕刻工具110可進行濕蝕刻製程或乾(如電漿)蝕刻製程於半導體裝置上。在濕蝕刻製程中，可將半導體裝置進入液相(如濕式)蝕刻劑浴，其可攪拌以控制製程。舉例來說，可採用緩衝的氫氟酸以蝕刻氧化矽而非矽基板。可調整電漿參數以由多種模式操作電漿蝕刻製程。舉例來說，電漿蝕刻製程的壓力可為近似0.01 Torr至近似5 Torr。電漿可產生能量化的自由基，其可帶中性電荷並反應於半導體裝置的表面。電漿蝕刻可為等向(比如在圖案化的表面上的橫向底切速率近似等於向下的蝕刻速率)或非等向(比如橫向底切速率小於向下蝕刻速率)。電漿所用的源氣體可包括富含氯或氟的小分子。舉例來說，可採用四氟化碳蝕刻矽、可採用氯蝕刻鋁、可採用氟仿蝕刻氧化矽與氮化矽、及/或採用類似物蝕刻特定物質。電漿亦可包括氧以氧化光阻並有利於移除光阻。
晶圓/晶粒傳輸工具112包括傳輸晶圓及/或晶粒於半導體製程工具如預清潔工具102至蝕刻工具110之間，及/或自其他位置(比如晶圓棚架、儲存室、及/或類似位置)傳輸或傳輸至其他位置所用的移動式機器人、機器手臂、輕軌或軌道車、及/或另一種工具。在一些實施方式中，晶圓及/或晶粒傳輸工具112為程式化的工具(以在特定路徑中運輸)及/或自動或半自動地操作。
圖1所示的工具數目與配置提供一或多種例子。實際上，可具有圖1所示之外的額外工具、較少工具、不同工具、或不同配置。此外，可由單一工具實施圖1所示的兩個或更多工具的功能，或由多個分布的工具實施圖1所示的單一工具的功能。環境100的一組工具(比如一或多種工具)可額外或替代地進行環境100的另一組工具所進行的一或多種功能。
圖2A至2I係製造此處所述的半導體裝置(如邏輯裝置、記憶體裝置、鰭狀場效電晶體、金氧半場效電晶體、及/或類似物)的一或多個相關步驟200的圖式。如圖2A所示，半導體裝置可包括磊晶源極/汲極2010、與磊晶源極/汲極2010相鄰的第一介電層2020、形成於磊晶源極/汲極2010兩側上的金屬閘極2030、形成於金屬閘極2030上的無氟鎢層2040、形成於無氟鎢層2040上的犧牲氧化物層2050、以及與犧牲氧化物層2050相鄰的第二介電層2060、如下所述，可形成開口2070於磊晶源極/汲極2010上。
磊晶源極/汲極2010可包括磊晶成長的矽鍺層。在一些實施方式中，磊晶源極/汲極2010可形成源極/汲極插塞，其可電性耦接至半導體裝置的一或多個其他構件。與磊晶源極/汲極2010相鄰的第一介電層2020的材料可電性絕緣磊晶源極/汲極2010與半導體裝置的一或多個其他構件(如金屬閘極2030)。舉例來說，第一介電層2020的材料可包括矽、氮化矽、氧化矽、低介電常數的介電材料(如摻雜氟的氧化矽、有機矽酸鹽玻璃、多孔氧化矽、旋轉塗佈有機聚合物介電層、及/或類似物)、及/或類似物。
金屬閘極2030可包括導電金屬如鈦、鈷、鎢、鋁、銅、釕、銥、及/或類似物。無氟鎢層2040可包括無氟鎢的材料層，其可提供金屬閘極2030與半導體裝置的金屬接點(如圖2I所示)之間的電性連接。犧牲氧化物層2050可包括氧化矽、氧化鐵、氧化鋁、及/或類似物的層狀物，其最終將被移除而置換成半導體裝置的構件(如金屬接點)。與犧牲氧化物層2050、無氟鎢層2040、與金屬閘極2030的部分相鄰的第二介電層2060，其材料可包含矽、氮化矽、氧化矽、及/或類似物，以電性絕緣金屬閘極2030與半導體裝置的其他構件。
如圖2A所示，可形成氮化矽層205 (如第一氮化矽層)於開口2070之中與半導體裝置的上表面之上。在一些實施方式中，氮化矽層205的厚度可避免及/或減少半導體裝置中的缺陷、避免及/或減少金屬閘極2030與之後形成於半導體裝置的開口2070中的金屬汲極240之間的漏電流、及/或類似功效。舉例來說，氮化矽層205的厚度可為近似0.8 nm至近似3.0 nm之間，但其他厚度亦屬可能，比如1.0 nm至2.5 nm，或2.1 nm至2.5 nm。舉例來說，氮化矽層205在開口2070的側壁的厚度可為近似2.1 nm，在開口的底部的厚度可為近似2.5 nm，在半導體裝置的上表面的厚度可為近似2.5 nm，及/或類似厚度。在一些實施方式中，可採用圖1所示的環境100的沉積工具104以形成氮化矽層205於開口2070之中與半導體裝置的上表面之上。
如圖2B所示，可進行電漿輔助原子層沉積步驟，以形成形貌選擇性氮化矽層210 (如第二氮化矽層)於開口2070 之中與半導體裝置的上表面之上的氮化矽層205 (如第一氮化矽層)上。在一些實施方式中，形貌選擇性氮化矽層210的厚度可避免及/或減少半導體裝置中的缺陷、避免及/或減少金屬閘極2030與之後形成於半導體裝置的開口2070之中的金屬汲極240之間的漏電流，及/或類似功效。舉例來說，形貌選擇性氮化矽層210的厚度可為近似2.5 nm至近似4.5 nm，但其他厚度亦屬可能。側壁與底部的形貌選擇性氮化矽層210的厚度可實質上相同。側壁的形貌選擇性氮化矽層210的厚度與底部的形貌選擇性氮化矽層210的厚度之間的比例，可為近似0.9至近似1.1。在一些實施方式中，氮化矽層205與形貌選擇性氮化矽層210的總厚度可避免及/或減少半導體裝置中的缺陷、避免及/或減少金屬閘極2030與之後形成於半導體裝置的開口2070中的金屬汲極240之間的漏電流、及/或類似功效。在一些實施方式中，形貌選擇性氮化矽層210為犧牲層，其將移除於半導體裝置的後續製程中。
由於形成於半導體裝置的開口2070的底部上的形貌選擇性氮化矽層210的一部分，比形成於開口2070的側壁上的形貌選擇性氮化矽層210的一部分緻密，因此形貌選擇性氮化矽層210可稱作形貌選擇性。額外或替代性地，形成於半導體裝置的上表面上的形貌選擇性氮化矽層210的一部分，可比形成於開口2070的側壁上的形貌選擇性氮化矽層210的部分緻密。
在一些實施方式中，圖1所示的環境100的沉積工具，可用於形成形貌選擇性氮化矽層210於開口2070中的氮化矽層205之上以及半導體裝置的上表面之上。舉例來說，沉積工具104可進行電漿輔助原子層沉積步驟，以形成形貌選擇性氮化矽層於開口2070中的氮化矽層205之上以及半導體裝置的上表面之上。在一些實施方式中，可在特定製程條件下進行電漿輔助原子層沉積步驟，以形成形貌選擇性氮化矽層210。舉例來說，電漿輔助原子層沉積步驟可包括以二氯矽烷與氨進行沉積步驟，其可採用特定的加熱器功率(比如近似10瓦至45瓦、至少10瓦與45瓦、及/或類似功率)、特定溫度(如近似450℃、至少450℃、及/或類似溫度)、以及特定時間(如近似1.5秒、至少1.5秒、及/或類似時間)以形成形貌選擇性氮化矽層210，但其他製程條件亦屬可能。在一些實施方式中，沉積步驟需進行特定次數(如三次)，之後可進行處理步驟(比如在近似450℃下採用氬氣與氮氣處理)。形成形貌選擇性氮化矽層210的具體製程條件細節，如圖3所示。
如圖2C所示，可進行蝕刻步驟215以自半導體裝置的開口2070中的氮化矽層205的側壁移除形貌選擇性氮化矽層210。在一些實施方式中，自半導體裝置的開口2070中的氮化矽層205 (如第一氮化矽層)的側壁移除形貌選擇性氮化矽層210 (如第二氮化矽層)，而不移除開口2070的側壁上的氮化矽層205 (如第一氮化矽層)，即不減少開口2070的側壁上的氮化矽層205的厚度。在一些實施方式中，圖1所示的上述環境100的蝕刻工具110，可用於自半導體裝置的開口2070中的氮化矽層205的側壁移除形貌選擇性氮化矽層210。在一些實施方式中，可在特定製程條件下進行蝕刻步驟，以自半導體裝置的開口2070中的氮化矽層205的側壁移除形貌選擇性氮化矽層210。舉例來說，蝕刻步驟可採用特定時間(比如近似60秒、小於60秒、及/或類似時間)以及以水稀釋至特定比例(比如近似500:1、小於500:1、及/或類似比例)的氫氟酸，自半導體裝置的開口2070中的氮化矽層205的側壁移除形貌選擇性氮化矽層210，而不移除開口2070的側壁上的氮化矽層205，即不減少開口2070的側壁上的氮化矽層205的厚度。然而其他製程條件亦屬可能。在濕蝕刻之後，氮化矽層205與形貌選擇性氮化矽層210在開口2070的底部的總厚度不大於5 nm，且在犧牲氧化物層2050的頂部的總厚度大於7 nm。
如圖2D所示，可進行蝕刻步驟220以移除半導體裝置的開口2070的底部的形貌選擇性氮化矽層210與氮化矽層205。在一些實施方式中，移除半導體裝置的開口2070的底部的形貌選擇性氮化矽層210與氮化矽層205。在一些實施方式中，可露出磊晶源極/汲極2010而不移除開口2070的側壁上的氮化矽層205 (即不減少開口2070的側壁上的氮化矽層205的厚度)，亦不移除半導體裝置的上表面上的形貌選擇性氮化矽層210與氮化矽層205。在一些實施方式中，減少開口2070的側壁上的氮化矽層205的厚度，並減少半導體裝置的上表面上的形貌選擇性氮化矽層210的厚度。舉例來說，犧牲氧化物層2050的頂部的氮化矽層205與形貌選擇性氮化矽層210的總厚度可減少到5.5 nm，而開口2070的側壁上的氮化矽層205的厚度可減少到1.5 nm。在一些實施方式中，可採用上述圖1所示的蝕刻工具110與遮罩(如遮罩半導體裝置的上表面)，移除半導體裝置的開口2070的底部的形貌選擇性氮化矽層210與氮化矽層205。移除半導體裝置的開口2070的底部的形貌選擇性氮化矽層210與氮化矽層205，可露出磊晶源極/汲極2010的上表面，如圖2D所示。
如圖2E所示，可進行預清潔步驟225以移除磊晶源極/汲極2010上的原生氧化物。在一些實施方式中，可移除半導體裝置的上表面的形貌選擇性氮化矽層210與氮化矽層205，而不移除開口2070的側壁上的氮化矽層205 (比如不減少開口2070的側壁上的氮化矽層205的厚度)。在一些實施方式中，可採用上述環境100的預清潔工具102，以移除磊晶源極/汲極2010 (在開口2070的底部)其露出的上表面上的任何原生氧化物。預清潔工具102可包括Collins預清潔工具。Collins預清潔工具可採用含有三氟化氮與氨的組合的反應氣體，以自半導體裝置選擇性地移除原生的深底部氧化物層(比如最小化矽與鎳的損失)。
如圖2F所示，可進行沉積步驟以形成黏著層230於開口2070之中與半導體裝置的上表面之上。舉例來說，黏著層230可沉積於犧牲氧化物層2050、第二介電層2060、氮化矽層205、與磊晶源極/汲極2010的部分之上。在一些實施方式中，黏著層230包括的材料如鈦矽化物，可改善後續沉積金屬層235於半導體裝置的開口2070中。在一些實施方式中，可採用上述圖1所示的環境100的沉積工具104，以形成黏著層230於犧牲氧化物層2050、第二介電層2060、氮化矽層205、與磊晶源極/汲極2010的頂部之上。
如圖2G所示，可進行沉積步驟以經由黏著層230形成金屬層235於半導體裝置的開口2070中。在一些實施方式中，可進行沉積步驟以經由黏著層230形成金屬層235於開口2070中與半導體裝置的至少部分上表面上。金屬層235可包括導電金屬如鈦、鈷、鎢、鋁、銅、釕、銥、及/或類似物。在一些實施方式中，金屬層235可形成於開口2070中與半導體裝置的上表面上，可形成於黏著層230的上表面上、可與黏著層230合併、及/或類似形成方式。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104進行沉積步驟，以經由黏著層230形成金屬層235於半導體裝置的開口2070中。
如圖2H所示，可進行研磨步驟以自金屬層235形成半導體裝置所用的金屬汲極240，比如移除半導體裝置的上表面上的金屬層235的部分，並平坦化金屬層235使其與半導體裝置的上表面齊平。在一些實施方式中，金屬汲極240接觸磊晶源極/汲極2010的上表面，且金屬汲極240的兩側上的氮化矽層205可形成金屬汲極240所用的氮化矽間隔物。氮化矽間隔物可各自具有特定厚度範圍(比如近似1.5 nm至近似2.1 nm)，以減少半導體裝置中的缺陷並避免金屬汲極240至金屬閘極2030的漏電流。在一些實施方式中，可採用圖1所示的上述環境100的蝕刻工具110或化學機械研磨工具以進行平坦化步驟，其可自金屬層235形成半導體裝置所用的金屬汲極240。
如圖2I所示，可進行一或多道額外步驟以完成半導體裝置。舉例來說，第一蝕刻停止層2080可完全或部分地形成於第二介電層2060、金屬閘極2030、氮化矽層205、與金屬汲極240上。第一蝕刻停止層2080包括的材料可為氮化矽、氮氧化矽、具有氧或碳元素的氮化矽、及/或類似物。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104，以形成第一蝕刻停止層2080於第二介電層2060、金屬閘極2030、氮化矽層205、與金屬汲極240上。
可形成第一層間介電層2090於第一蝕刻停止層2080上。形成於第一蝕刻停止層2080上的第一層間介電層2090包括的材料如矽、氮化矽、氧化矽、及/或類似物，可電性絕緣半導體裝置的構件。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104以形成第一層間介電層2090於第一蝕刻停止層2080上。
可形成第一接點2100於第一層間介電層2090與第一蝕刻停止層2080之中，以及金屬閘極2030、氮化矽層205、與金屬汲極240之上。第一接點2100可包括導電金屬如鈦、鈷、鎢、鋁、銅、釕、銥、及/或類似物。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104與蝕刻工具110形成第一接點2100於第一層間介電層2090與第一蝕刻停止層2080之中，以及金屬閘極2030、氮化矽層205、與金屬汲極240之上。
可形成第二蝕刻停止層2110於第一接點2100與第一層間介電層2090上。第二蝕刻停止層2110的材料可包括氮化矽、氮氧化矽、具有氧或碳元素的氮化矽、及/或類似物。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104以形成第二蝕刻停止層2110於第一接點2100與第一層間介電層2090上。
可形成第二層間介電層2120於第二蝕刻停止層2110上。形成於第二蝕刻停止層2110上的第二層間介電層2120包括的材料如矽、氮化矽、氧化矽、及/或類似物可電性絕緣半導體裝置的構件。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104以形成第二層間介電層2120於第二蝕刻停止層2110上。
可形成第二接點2130於第二層間介電層2120與第二蝕刻停止層2110之中，以及第一接點2100的一部分之上。第二接點2130可包括導電金屬如鈦、鈷、鎢、鋁、銅、釕、銥、及/或類似物。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104與蝕刻工具110形成第二接點2130於第二層間介電層2120與第二蝕刻停止層2110之中，以及第一接點2100之上。
可形成第三蝕刻停止層2140於第二接點2130與第二層間介電層2120上。第三蝕刻停止層2140的材料可包括氮化矽、氮氧化矽、具有氧或碳元素的氮化矽、及/或類似物。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104以形成第三蝕刻停止層2140於第二接點2130與第二層間介電層2120上。
可形成第三層間介電層2150於第三蝕刻停止層2140上。形成於第三蝕刻停止層2140上的第三層間介電層2150包括的材料如矽、氮化矽、氧化矽、及/或類似物可電性絕緣半導體裝置的構件。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104以形成第三層間介電層2150於第三蝕刻停止層2140上。
可形成第二接點2130於第二層間介電層2120與第二蝕刻停止層2110之中，以及第一接點2100的一部分之上。第二接點2130可包括導電金屬如鈦、鈷、鎢、鋁、銅、釕、銥、及/或類似物。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104與蝕刻工具110形成第二接點2130於第二層間介電層2120與第二蝕刻停止層2110之中，以及第一接點2100之上。
可形成第三接點2160於第三層間介電層2150與第三蝕刻停止層2140之中，以及第二接點2130的一部分之上。第三接點2160可包括導電金屬如鈦、鈷、鎢、鋁、銅、釕、銥、及/或類似物。在一些實施方式中，可採用圖1所示的上述環境100的沉積工具104與蝕刻工具110形成第三接點2160於第三層間介電層2150與第三蝕刻停止層2140之中，以及第二接點2130之上。
如上所述，圖2A至2I僅作為一或多個例子。其他例子可不同於圖2A至2I所示的例子。
圖3係一例中，沉積形貌選擇性氮化矽層以用於產生半導體裝置的金屬汲極所用的間隔物的製程條件的表格300。舉例來說，表格300提供與沉積形貌選擇性氮化矽層相關的主要沉積製程所用的循環時間(如90分鐘)與後處理製程所用的循環時間(如30分鐘)。表格300提供在形成形貌選擇性氮化矽層時，二氯矽烷、氬氣、氨氣、與氮氣的例示性範圍(如每分鐘標準升)；腔室壓力的例示性範圍(如mTorr)；加熱器功率的例示性範圍(如瓦)；間隙的例示性範圍(如毫米)；以及與二氯矽烷進料與淨化、氨進料與淨化、加熱器開啟、以及後處理淨化相關的例示性時間範圍；及/或類似參數。
如上所述，圖3僅作為一或多個例子。其他例子可不同於圖3所示的內容。
圖4係裝置400的構件的圖式。裝置400可對應預清潔工具102、沉積工具104、退火工具106、光阻工具108、蝕刻工具110、及/或晶圓/晶粒傳輸工具112。在一些實施方式中，預清潔工具102、沉積工具104、退火工具106、光阻工具108、蝕刻工具110、及/或晶圓/晶粒傳輸工具112可包括一或多個裝置400及/或裝置400的一或多個構件。如圖4所示，裝置400可包括匯流排410、處理器420、記憶體430、儲存構件440、輸入構件450、輸出構件460、與通訊界面470。
匯流排410包括的構件可使裝置400的構件通訊。可在硬體、韌體、或硬體與軟體的組合中實施處理器420。處理器420可為中央處理器、圖形處理器、加速處理器、微處理器、微控制器、數位訊號處理器、可現場程式化閘極陣列、特用積體電路、或另一種處理構件。在一些實施方式中，處理器420包括一或多個處理器，其可程式化以進行功能。記憶體430包括隨機存取記憶體、唯讀記憶體、及/或其他種類的動態或靜態記憶裝置(如快閃記憶體、磁性記憶體、及/或光學記憶體)，以儲存處理器420所用的資訊及/或指令。
儲存構件440儲存操作與使用裝置400的相關資訊及/或軟體。舉例來說，儲存構件440可包含硬碟(如磁碟、光碟、磁光碟、及/或固態磁碟)、壓縮碟、數位多功能光碟、軟碟、卡匣、及/或其他種類的非暫時計算機可讀媒體與對應的裝置。
輸入構件450可使裝置400接收資訊，比如使用者輸入的資訊(如觸控螢幕、鍵盤、鍵板、滑鼠、按鈕、開關、及/或麥克風)。輸入構件450可額外或替代地包括感測訊號所用的感測器(如全球定位系統構件、加速計、陀螺儀、及/或致動器)。輸出構件460可自裝置400提供輸出訊號(比如經由顯示器、喇叭、及/或一或多種發光二極體)。
通訊界面470包括類似收發器的構件(如收發器及/或單獨的接收器和發射器)，其可使裝置400與其他裝置(比如經由有線線路、無線線路、或上述之組合)通訊。通訊界面470可使裝置400接收來自另一裝置的資訊，及/或提供資訊至另一裝置。舉例來說，通訊界面470可包含乙太網路界面、光學界面、同軸界面、紅外線界面、射頻功率界面、通用串聯匯流排界面、無線局部區域界面、蜂窩網路界面、及/或類似界面。
裝置400可進行此處所述的一或多道製程。非暫時計算機可讀媒體(如記憶體430及/或儲存構件440)可儲存處理器420所執行的軟體指令，而處理器420可執行軟體指令，使裝置400可據此進行這些製程。計算機可讀的媒介在此處定義為非暫時記憶體裝置。記憶體裝置包括單一物理儲存裝置中的記憶體空間，或分布於多個物理儲存裝置中的記憶體空間。
可自另一計算機可讀媒介(或自另一裝置)，經由通訊界面470將軟體指令讀入記憶體430及/或儲存構件440。在執行記憶體430及/或儲存構件440中的軟體指令時，處理器420可進行此處所述的一或多道製程。硬體電路可額外或替代地取代或結合軟體指令，以進行此處所述的一或多道製程。因此此處所述的實施方式不限於任何硬體電路與軟體的特定組合。
圖4所示的構件數目與配置僅為舉例。具體而言，裝置400可包括額外構件、較少構件、不同構件、或與圖4所示的配置不同的構件。可額外或替代地由裝置400的一組構件(比如一或多個構件)，進行裝置400的另一組構件所進行的一或多種功能。
圖5係一例中，依據沉積形貌選擇性氮化矽層以用於產生半導體裝置的金屬汲極所用的間隔物，製造半導體裝置的製程500的流程圖。在一些實施方式中，可由裝置(如圖1所示的一或多個工具)進行圖5的一或多個製程步驟。在一些實施方式中，可由含有圖1所示的一或多個工具的裝置，或獨立於圖1所示的一或多個工具的另一裝置或一組裝置，進行圖5的一或多個製程步驟。可由裝置400的一或多個構件如處理器420、記憶體430、儲存構件440、輸入構件450、輸出構件460、通訊界面470、及/或類似物，額外地或替代地進行圖5的一或多個製程步驟。
如圖5所示，製程500的步驟510可包括形成第一氮化矽層於半導體裝置的開口之中以及半導體裝置的上表面之上，其中半導體裝置包括磊晶源極/汲極與金屬閘極。舉例來說，可形成氮化矽層205於半導體裝置的開口2070之中與半導體裝置的上表面之上，如上所述。在一些實施方式中，半導體裝置包括磊晶源極/汲極2010與金屬閘極2030。
如圖5所示，製程500的步驟520可包括形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層之上以及半導體裝置的上表面之上。舉例來說，可形成形貌選擇性氮化矽層210於半導體裝置的開口2070中的氮化矽層205之上以及半導體裝置的上表面之上，如上所述。在一些實施方式中，形貌選擇性氮化矽層210可為犧牲層。
如圖5所示，製程500的步驟530可包括自半導體裝置的開口中的第一氮化矽層的側壁移除第二氮化矽層。舉例來說，可自半導體裝置的開口2070中的氮化矽層205的側壁移除形貌選擇性氮化矽層210，如上所述。
如圖5所示，製程500的步驟540可包括移除半導體裝置的開口底部的第二氮化矽層與第一氮化矽層。舉例來說，可移除半導體裝置的開口2070的底部的形貌選擇性氮化矽層210與氮化矽層205。
如圖5所示，製程500的步驟550可包括形成金屬層於開口之中與半導體裝置的上表面之上。舉例來說，可形成金屬層235於開口之中與半導體裝置的上表面之上，如上所述。
如圖5所示，製程500的步驟560可包括自半導體裝置的上表面移除金屬層，以形成金屬汲極於半導體裝置的開口中。舉例來說，可自半導體裝置的上表面移除金屬層235，以形成金屬汲極240於半導體裝置的開口2070中，如此處所述。
製程500可包括額外實施方式，比如任何下述的單一實施方式或任何下述實施方式的組合，及/或與其他段落說明的一或多道其他製程相關。
在第一實施方式中，形成第二氮化矽層的步驟包括進行電漿輔助原子層沉積步驟，以形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層上。
在第二實施方式中(可單獨或與第一實施方式組合)，自第一氮化矽層的側壁移除第二氮化矽層的步驟包括採用特定時間與以水稀釋至特定比例的氫氟酸進行蝕刻步驟，以自半導體裝置的開口中的第一氮化矽層的側壁移除第二氮化矽層。
在第三實施方式中(可單獨或與第一及第二實施方式的一或多者組合)，形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層之上的步驟包括：形成第二氮化矽層的第一部分於半導體裝置的開口中的第一氮化矽層的側壁上；以及形成第二氮化矽層的第二部分於半導體裝置的開口底部上的第一氮化矽層之上以及半導體裝置的上表面之上，其中第二氮化矽層的第二部分比第二氮化矽層的第一部分緻密。
在第四實施方式中(可單獨或與第一至第三實施方式的一或多者組合)，形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層之上的方法，包括採用二氯矽烷與氨、特定加熱器功率、特定溫度、與特定時間進行沉積步驟，以形成第二氮化矽層於第一氮化矽層上。
在第五實施方式中(可單獨或與第一至第四實施方式的一或多者組合)，形成於半導體裝置的開口側壁上的第一氮化矽層與第二氮化矽層可減少半導體裝置中的缺陷，並避免金屬汲極至金屬閘極的漏電流。
在第六實施方式中(可單獨或與第一至第五實施方式的一或多者組合)，製程500包括形成第一層間介電層於金屬閘極上、第一氮化矽層、與金屬汲極；形成第一接點於第一層間介電層之中與金屬閘極、第一氮化矽層、與金屬汲極之上；形成第二層間介電層於第一層間介電層與第一接點之上；形成第二接點於第二層間介電層之中與第一接點的一部分之上；形成第二層間介電層於第二層間介電層與第二接點之上；以及形成第三接點於第三層間介電層之中與第二接點的一部分之上。
在第七實施方式中(可單獨或與第一至第六實施方式的一或多者組合)，製程500包括形成無氟鎢層於金屬閘極的上表面上。
在第八實施方式中(可單獨或與第一至第七實施方式的一或多者組合)，提供第一氮化矽層於側壁上以形成金屬汲極所用的氮化矽間隔物，且氮化矽間隔物隔離金屬汲極與金屬閘極。
在第九實施方式中(可單獨或與第一至第八實施方式的一或多者組合)，在形成金屬汲極之前，形成第二氮化矽層以避免自開口側壁產生第一氮化矽層的蝕刻損失。
在第十實施方式中(可單獨或與第一至第九實施方式的一或多者組合)，自第一氮化矽層的側壁移除第二矽層的步驟包括進行蝕刻步驟，其採用的氫氟酸以水稀釋至特定比例如近似500:1，以避免自半導體裝置的開口側壁移除第一氮化矽層。
在第十一實施方式中(可單獨或與第一至第十實施方式的一或多者組合)，形成第二氮化矽層的步驟包括採用特定加熱器功率、特定溫度、與特定時間進行電漿輔助原子層沉積步驟，以形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層上。
雖然圖5顯示製程500的步驟的例子，一些實施方式的製程500可包括額外步驟、較少步驟、不同步驟、或與圖5的配置不同的步驟。可額外地或取代地平行進行製程500的兩個或更多步驟。
在此方式中，製造半導體裝置的方法，可依據沉積形貌選擇性氮化矽層210以產生半導體裝置的金屬汲極240所用的間隔物。形貌選擇性氮化矽層210為犧牲層，其可確保間隔物(比如由氮化矽205所形成)的厚度可避免及/或減少半導體裝置中的缺陷、避免及/或減少金屬汲極240至金屬閘極2030的漏電流、及/或類似功能。舉例來說，形貌選擇性氮化矽層210可減少暗電壓反差缺陷、亮電壓反差缺陷、及/或類似缺陷形成於半導體裝置中。
如上詳述，此處所述的一些實施方式提供半導體裝置的製造方法。方法可包括形成第一氮化矽層於半導體裝置的開口之中與半導體裝置的上表面之上，其中半導體裝置包括磊晶源極/汲極與金屬閘極。方法可包括形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層之上以及半導體裝置的上表面之上，其中第二氮化矽層為犧牲層。方法可包括自半導體裝置的開口中的第一氮化矽層的側壁移除第二氮化矽層，以及移除半導體裝置的開口的底部的第二氮化矽層與第一氮化矽層。方法可包括形成金屬層於開口之中與半導體裝置的上表面之上，以及自半導體裝置的上表面移除金屬層，以形成金屬汲極於半導體裝置的開口中。
在一些實施例中，形成第二氮化矽層的步驟包括：進行電漿輔助原子層沉積步驟，以形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層上。
在一些實施例中，自第一氮化矽層的側壁移除第二氮化矽層的步驟包括採用以水稀釋至特定比例的氫氟酸進行特定時間的蝕刻步驟，自半導體裝置的開口中的第一氮化矽層的側壁移除第二氮化矽層。
在一些實施例中，形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層上的步驟包括形成第二氮化矽層的第一部分於半導體裝置的開口中的第一氮化矽層的側壁上；以及形成第二氮化矽層的第二部分於半導體裝置的開口的底部上的第一氮化矽層上，其中第二氮化矽層的第二部分比第二氮化矽層的第一部分緻密。
在一些實施例中，形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層上的步驟包括以二氯矽烷與氨進行沉積步驟，其採用特定的加熱器功率、特定溫度、與特定時間以形成第二氮化矽層於第一氮化矽層上。
在一些實施例中，形成於半導體裝置的開口的側壁上的第一氮化矽層與第二氮化矽層的厚度，減少半導體裝置中的缺陷並避免金屬汲極至金屬閘極的漏電流。
在一些實施例中，方法更包括形成第一層間介電層於金屬閘極、第一氮化矽層、與金屬汲極上；形成第一接點於第一層間介電層之中與金屬閘極、第一氮化矽層、與金屬汲極之上；形成第二層間介電層於第一層間介電層與第一接點上；形成第二接點於第二層間介電層之中與第一接點的一部分之上；形成第三層間介電層於第二層間介電層與第二接點上；以及形成第三接點於第三層間介電層之中與第二接點的一部分之上。
如上詳述，此處所述的實施方式提供半導體裝置的製造方法。方法可包括形成磊晶源極/汲極於介電層中；形成第一層間介電層於介電層的上表面上；以及形成金屬閘極於介電層中與第一層間介電層中，以與磊晶源極/汲極相鄰。方法可包括形成第一氮化矽層於半導體裝置的上表面之上、第一層間介電層之中的開口的多個側壁之上、以及磊晶源極/汲極之上；以及形成第二氮化矽層於第一氮化矽層上，其中第二氮化矽層為犧牲層。方法可包括自開口的側壁上的第一氮化矽層移除第二氮化矽層，而不自開口的側壁移除第一氮化矽層；以及移除開口的底部的第二氮化矽層與第一氮化矽層，而不自開口的側壁移除第一氮化矽層。方法可包括移除半導體裝置的上表面上的第二氮化矽層與第一氮化矽層，而不自開口的側壁移除第一氮化矽層；以及形成金屬汲極於開口之中與磊晶源極/汲極之上，其中開口的側壁上的第一氮化矽層形成金屬汲極所用的多個氮化矽間隔物。
在一些實施例中，方法更包括形成第二層間介電層於金屬閘極、金屬汲極、與氮化矽間隔物上；形成第一接點於第二層間介電層之中與金屬閘極、金屬汲極、與氮化矽間隔物之上；形成第三層間介電層於第二層間介電層與第一接點上；形成第二接點於第三層間介電層之中與第一接點的一部分之上；形成第四層間介電層於第三層間介電層與第二接點上；以及形成第三接點於第四層間介電層之中與第二接點的一部分之上。
在一些實施例中，方法更包括形成無氟鎢層於金屬閘極的上表面之上。
在一些實施例中，氮化矽間隔物各自包括特定厚度，以減少半導體裝置中的缺陷並避免金屬汲極至金屬閘極的漏電流。
在一些實施例中，形成第二氮化矽層於第一氮化矽層上的步驟包括進行電漿輔助原子層沉積步驟，以形成第二氮化矽層於第一氮化矽層上。
在一些實施例中，氮化矽間隔物隔離金屬汲極與金屬閘極。
在一些實施例中，在形成金屬汲極之前，第二氮化矽層避免自開口的側壁產生第一氮化矽層的蝕刻損失。
如上詳述，此處所述的一些實施方式提供半導體裝置的製造方法。方法可包括形成第一氮化矽層於半導體裝置的開口之中與半導體裝置的上表面之上，其中半導體裝置包括磊晶源極/汲極與金屬閘極。方法可包括進行電漿輔助原子層沉積步驟，以形成第二氮化矽層於半導體裝置的開口中的第一氮化矽層之上與半導體裝置的上表面之上，其中電漿輔助原子層沉積步驟採用二氯矽烷與氨。方法可包括進行第一蝕刻步驟以自半導體裝置的開口中的第一氮化矽層的側壁移除第二氮化矽層，其中第一蝕刻步驟採用以水稀釋至特定比例的氫氟酸。方法可包括進行第二蝕刻步驟以移除半導體裝置的開口的底部的第二氮化矽層與第一氮化矽層，其中第二蝕刻步驟不自半導體裝置的開口的側壁移除第一氮化矽層。方法可包括沉積金屬層於半導體裝置的開口中，以形成金屬汲極於半導體裝置的開口中。
在一些實施例中，氫氟酸以水稀釋的特定比例為近似500:1，以避免自半導體裝置的開口的側壁移除第一氮化矽層。
在一些實施例中，電漿輔助原子層沉積步驟採用特定的加熱器功率、特定溫度、與特定時間。
在一些實施例中，形成於半導體裝置的開口的側壁上的第一氮化矽層與第二氮化矽層的厚度，減少半導體裝置的缺陷並避免金屬汲極至金屬閘極的漏電流。
在一些實施例中，形成於開口的側壁上的第一氮化矽層，產生多個間隔物於金屬汲極的多個側部上，其中間隔物各自包括特定厚度，以減少半導體裝置中的缺陷並避免金屬汲極至金屬閘極的漏電流。
在一些實施例中，方法更包括形成第一層間介電層於金屬閘極、第一氮化矽層、與金屬汲極上；形成第一接點於第一層間介電層之中與金屬閘極、第一氮化矽層、與金屬汲極之上；形成第二層間介電層於第一層間介電層與第一接點上；形成第二接點於第二層間介電層之中與第一接點的一部分之上；形成第三層間介電層於第二層間介電層與第二接點上；以及形成第三接點於第三層間介電層之中與第二接點的一部分之上。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
100:環境 102:預清潔工具 104:沉積工具 106:退火工具 108:光阻工具 110:蝕刻工具 112:晶圓/晶粒傳輸工具 114:預清潔腔室 116:氣體源 118:電漿源 120:熱源 200,510,520,530,540,550,560:步驟 205:氮化矽層 210:形貌選擇性氮化矽層 215,220:蝕刻步驟 225:預清潔步驟 230:黏著層 235:金屬層 240:金屬汲極 300:表格 400:裝置 410:匯流排 420:處理器 430:記憶體 440:儲存構件 450:輸入構件 460:輸出構件 470:通訊界面 500:製程 2010:磊晶源極/汲極 2020:第一介電層 2030:金屬閘極 2040:無氟鎢層 2050:犧牲氧化物層 2060:第二介電層 2070:開口 2080:第一蝕刻停止層 2090:第一層間介電層 2100:第一接點 2110:第二蝕刻停止層 2120:第二層間介電層 2130:第二接點 2140:第三蝕刻停止層 2150:第三層間介電層 2160:第三接點
圖1係一例中，實施此處所述的系統及/或方法的環境的圖式。 圖2A至2I係一例中，製造半導體裝置的相關步驟的圖式。 圖3係一例中，沉積形貌選擇性氮化矽層以用於產生半導體裝置的金屬汲極所用的間隔物的製程條件的表格。 圖4係一例中，圖1的一或多個工具及/或裝置的構件。 圖5係一例中，依據沉積形貌選擇性氮化矽層以用於產生半導體裝置的金屬汲極所用的間隔物，製造半導體裝置的製程的流程圖。
500:製程
510,520,530,540,550,560:步驟

Claims (10)

  1. 一種半導體裝置的製造方法，包括：形成一第一氮化矽層於該半導體裝置的一開口之中與該半導體裝置的上表面之上，其中該半導體裝置包括一磊晶源極/汲極與一金屬閘極；形成一第二氮化矽層於該半導體裝置的該開口中的該第一氮化矽層之上以及該半導體裝置的上表面之上，其中該第二氮化矽層為一犧牲層；自該半導體裝置的該開口中的該第一氮化矽層的側壁移除該第二氮化矽層；移除該半導體裝置的該開口的底部的該第二氮化矽層與該第一氮化矽層；形成一金屬層於該開口之中與該半導體裝置的上表面之上；以及自該半導體裝置的上表面移除該金屬層，以形成一金屬汲極於該半導體裝置的該開口中。
  2. 如請求項1之半導體裝置的製造方法，其中形成該第二氮化矽層的步驟包括：進行電漿輔助原子層沉積步驟，以形成該第二氮化矽層於該半導體裝置的該開口中的該第一氮化矽層上。
  3. 如請求項1或2之半導體裝置的製造方法，其中自該第一氮化矽層的側壁移除該第二氮化矽層的步驟包括：採用以水稀釋至特定比例的氫氟酸進行特定時間的蝕刻步驟，自該半導體裝置的該開口中的該第一氮化矽層的側壁移除該第二氮化矽層。
  4. 如請求項1或2之半導體裝置的製造方法，其中形成該第二氮化矽層於該半導體裝置的該開口中的該第一氮化矽層上的步驟包括：形成該第二氮化矽層的第一部分於該半導體裝置的該開口中的該第一氮化 矽層的側壁上；以及形成該第二氮化矽層的第二部分於該半導體裝置的開口的底部上的該第一氮化矽層上，其中該第二氮化矽層的第二部分比該第二氮化矽層的第一部分緻密。
  5. 一種半導體裝置的製造方法，包括：形成一磊晶源極/汲極於一介電層中；形成一第一層間介電層於該介電層的上表面上；形成一金屬閘極於該介電層中與該第一層間介電層中，以與該磊晶源極/汲極相鄰；形成一第一氮化矽層於該半導體裝置的上表面之上、該第一層間介電層之中的一開口的多個側壁之上、以及該磊晶源極/汲極之上；形成一第二氮化矽層於該第一氮化矽層上，其中該第二氮化矽層為一犧牲層；自該開口的側壁上的該第一氮化矽層移除該第二氮化矽層，而不自該開口的側壁移除該第一氮化矽層；移除該開口的底部的該第二氮化矽層與該第一氮化矽層，而不自該開口的側壁移除該第一氮化矽層；移除該半導體裝置的上表面上的該第二氮化矽層與該第一氮化矽層，而不自該開口的側壁移除該第一氮化矽層；以及形成一金屬汲極於該開口之中與該磊晶源極/汲極之上，其中該開口的側壁上的該第一氮化矽層形成該金屬汲極所用的多個氮化矽間隔物。
  6. 如請求項5之半導體裝置的製造方法，更包括： 形成一第二層間介電層於該金屬閘極、該金屬汲極、與該些氮化矽間隔物上；形成一第一接點於該第二層間介電層之中與該金屬閘極、該金屬汲極、與該些氮化矽間隔物之上；形成一第三層間介電層於該第二層間介電層與該第一接點上；形成一第二接點於該第三層間介電層之中與該第一接點的一部分之上；形成一第四層間介電層於該第三層間介電層與該第二接點上；以及形成一第三接點於該第四層間介電層之中與該第二接點的一部分之上。
  7. 如請求項5或6之半導體裝置的製造方法，更包括：形成一無氟鎢層於該金屬閘極的上表面之上。
  8. 一種半導體裝置的製造方法，包括：形成一第一氮化矽層於該半導體裝置的一開口之中與該半導體裝置的上表面之上，其中該半導體裝置包括一磊晶源極/汲極與一金屬閘極；進行一電漿輔助原子層沉積步驟，以形成一第二氮化矽層於該半導體裝置的該開口中的該第一氮化矽層之上與該半導體裝置的上表面之上，其中該電漿輔助原子層沉積步驟採用二氯矽烷與氨；進行一第一蝕刻步驟以自該半導體裝置的該開口中的該第一氮化矽層的側壁移除該第二氮化矽層，其中該第一蝕刻步驟採用以水稀釋至特定比例的氫氟酸；進行一第二蝕刻步驟以移除該半導體裝置的該開口的底部的該第二氮化矽層與該第一氮化矽層，其中該第二蝕刻步驟不自該半導體裝置的該開口的側壁移除該第一氮化矽層；以及沉積一金屬層於該半導體裝置的該開口中，以形成一金屬汲極於該半導體裝 置的該開口中。
  9. 如請求項8之半導體裝置的製造方法，其中氫氟酸以水稀釋的特定比例為近似500：1，以避免自該半導體裝置的該開口的側壁移除該第一氮化矽層。
  10. 如請求項8或9之半導體裝置的製造方法，其中該電漿輔助原子層沉積步驟採用特定的加熱器功率、特定溫度、與特定時間。
TW111119853A 2021-06-16 2022-05-27 半導體裝置的製造方法 TWI812245B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/304,214 US11742399B2 (en) 2021-06-16 2021-06-16 Topology selective and sacrificial silicon nitride layer for generating spacers for a semiconductor device drain
US17/304,214 2021-06-16

Publications (2)

Publication Number Publication Date
TW202301643A TW202301643A (zh) 2023-01-01
TWI812245B true TWI812245B (zh) 2023-08-11

Family

ID=83669297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119853A TWI812245B (zh) 2021-06-16 2022-05-27 半導體裝置的製造方法

Country Status (3)

Country Link
US (3) US11742399B2 (zh)
CN (1) CN115241130A (zh)
TW (1) TWI812245B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742399B2 (en) 2021-06-16 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Topology selective and sacrificial silicon nitride layer for generating spacers for a semiconductor device drain

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180174904A1 (en) * 2016-11-29 2018-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Self-Aligned Spacers and Method Forming Same
US10134859B1 (en) * 2017-11-09 2018-11-20 International Business Machines Corporation Transistor with asymmetric spacers
US20200044074A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
TW202034405A (zh) * 2019-03-01 2020-09-16 美商Ｉｐｏｗｅｒ半導體公司 遮蔽閘極溝槽式金氧半導體場效電晶體元件
CN112038400A (zh) * 2020-04-30 2020-12-04 厦门市三安集成电路有限公司 一种自对准双凹槽砷化镓场效应晶体管的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904120B (zh) * 2017-12-11 2021-12-14 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US10522649B2 (en) * 2018-04-27 2019-12-31 International Business Machines Corporation Inverse T-shaped contact structures having air gap spacers
US20200152739A1 (en) * 2018-11-13 2020-05-14 Qualcomm Incorporated Transistors with low contact resistance and method of fabricating the same
US11482456B2 (en) * 2019-03-21 2022-10-25 Globalfoundries U.S. Inc. Forming two portion spacer after metal gate and contact formation, and related IC structure
US11935931B2 (en) * 2020-06-06 2024-03-19 International Business Machines Corporation Selective shrink for contact trench
CN113809007B (zh) * 2020-06-11 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114121806B (zh) * 2020-08-27 2025-02-07 上海华力集成电路制造有限公司 一种改善fdsoi器件接触孔大小的方法
CN114792683A (zh) * 2021-01-26 2022-07-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20220271131A1 (en) * 2021-02-23 2022-08-25 Changxin Memory Technologies, Inc. Semiconductor structure and method for forming same
US11742399B2 (en) * 2021-06-16 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Topology selective and sacrificial silicon nitride layer for generating spacers for a semiconductor device drain

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180174904A1 (en) * 2016-11-29 2018-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Self-Aligned Spacers and Method Forming Same
US10134859B1 (en) * 2017-11-09 2018-11-20 International Business Machines Corporation Transistor with asymmetric spacers
US20200044074A1 (en) * 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
TW202034405A (zh) * 2019-03-01 2020-09-16 美商Ｉｐｏｗｅｒ半導體公司 遮蔽閘極溝槽式金氧半導體場效電晶體元件
CN112038400A (zh) * 2020-04-30 2020-12-04 厦门市三安集成电路有限公司 一种自对准双凹槽砷化镓场效应晶体管的制作方法

Also Published As

Publication number Publication date
US20250185338A1 (en) 2025-06-05
US20220406910A1 (en) 2022-12-22
US11742399B2 (en) 2023-08-29
US20230343842A1 (en) 2023-10-26
CN115241130A (zh) 2022-10-25
US12255240B2 (en) 2025-03-18
TW202301643A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
CN104701150B (zh) 晶体管的形成方法
CN108321090B (zh) 半导体器件及其形成方法
TW201543564A (zh) 半導體製程
CN107564803B (zh) 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法
US20250331275A1 (en) Fluorine-free interface for semiconductor device performance gain
CN104347417A (zh) Mos晶体管的形成方法
US20220270931A1 (en) Gap patterning for metal-to-source/drain plugs in a semiconductor device
TWI812245B (zh) 半導體裝置的製造方法
JP2025026457A (ja) トレンチ構造内の選択的タングステン堆積
CN105336662A (zh) 半导体结构的形成方法
US20080217294A1 (en) Method and system for etching a hafnium containing material
TW202412087A (zh) 高選擇性氧化矽移除之方法
US20230378293A1 (en) Mask-free process for improving drain to gate breakdown voltage in semiconductor devices
TWI791285B (zh) 用於連接兩個半導體裝置的原子層沉積接合層
JP4282391B2 (ja) 半導体装置の製造方法
TWI753297B (zh) 形成含矽層的方法
CN112736087B (zh) 一种阵列基板的制作方法、阵列基板及显示面板
CN116435262A (zh) 半导体装置的形成方法
CN115410987A (zh) 半导体装置中的结构形成
CN108666272A (zh) 半导体结构及其形成方法