[go: up one dir, main page]

TWI812241B - 製造半導體裝置的方法及半導體裝置 - Google Patents

製造半導體裝置的方法及半導體裝置 Download PDF

Info

Publication number
TWI812241B
TWI812241B TW111119630A TW111119630A TWI812241B TW I812241 B TWI812241 B TW I812241B TW 111119630 A TW111119630 A TW 111119630A TW 111119630 A TW111119630 A TW 111119630A TW I812241 B TWI812241 B TW I812241B
Authority
TW
Taiwan
Prior art keywords
layer
interlayer dielectric
dielectric layer
oxygen
control layer
Prior art date
Application number
TW111119630A
Other languages
English (en)
Other versions
TW202326935A (zh
Inventor
粘耀仁
梁耀祥
鍾明錦
呂學漢
吳鈞儒
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202326935A publication Critical patent/TW202326935A/zh
Application granted granted Critical
Publication of TWI812241B publication Critical patent/TWI812241B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H10D1/474—Resistors having no potential barriers comprising refractory metals, transition metals, noble metals, metal compounds or metal alloys, e.g. silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10P14/6336—
    • H10P14/6519—
    • H10W10/0142—
    • H10W10/17—
    • H10W20/47—
    • H10W20/48—
    • H10W20/498—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H10W20/42—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一半導體裝置，包括：一第一層間介電(ILD)層，設置於一基體上方；一控制層，設置於第一ILD層上方且含有矽及氧；以及一電阻器導線，設置於控制層上方。控制層之一氧濃度係大於第一ILD層之一氧濃度。

Description

製造半導體裝置的方法及半導體裝置
本發明實施例係關於一種製造半導體裝置的方法及半導體裝置。
於一半導體裝置中，諸如一積體電路(IC)或一大型積體電路(LSI)，係使用大量的電阻器。一些電阻器係藉由於一基體中形成擴散區域來形成且一些電阻器係藉由於下層結構之上的上部層中形成導電層來形成。由於半導體裝置之尺寸的減少，需要一更為彈性的電阻器導線設計。
本發明的一實施例係關於一種半導體裝置，包含：一第一層間介電層，設置於一基體上方且含有矽及氧；一控制層，設置於該第一層間介電層上方且含有矽及氧；以及一電阻器導線，設置於該控制層上方；其中該控制層之一氧濃度係大於該第一層間介電層之一氧濃度。
本發明的一實施例係關於一種半導體裝置，包含：一第一電晶體結構及一第二電晶體結構，設置於一基體上方；一第一層間介電層，設置於該第一電晶體結構及該第二電晶體結構上方；一第二層間介電層，設置於該第一 層間介電層上方且含有矽及氧；一控制層，設置於該第二層間介電層上方且含有矽及氧；以及一電阻器導線，由一導電材料形成且設置於該第二層間介電層上方；其中該控制層之一氧濃度係大於該第二層間介電層之一氧濃度。
本發明的一實施例係關於一種製造半導體裝置的方法，該方法包含：形成一第一鰭片結構於一基體上方；形成一第一閘極結構於該第一鰭片結構之一部分上方；形成一第一層間介電層以使該第一閘極結構係嵌入於該第一層間介電層中；形成一第二層間介電層於該第一層間介電層上方；形成一控制層於該第二層間介電層上方；以及形成一電阻器導線於該控制層上方；其中該控制層之一氧濃度係大於該第二層間介電層之一氧濃度。
1:基體
5:鰭片結構
9:(金屬)閘極電極
10:(金屬)閘極結構
12:閘極介電層
14:功函數調整層
16:金屬材料層
20:帽蓋絕緣層
30:(閘極)側壁間隔物
40:隔離絕緣層
50:源極/汲極(S/D)結構
55:矽化物層
60:第一層間介電(ILD)層
65:蝕刻停止層
70:第一接點插塞
75:第一金屬導線
80:孔接點
81:孔接點
85:(上部佈線)圖案
86:上部佈線圖案
100:第二ILD層
100C:控制層
110:第三ILD層
120:第四ILD層
200:電阻器導線
200D:導線圖案
200L:包敷(導電)層/金屬化層
210:硬遮罩層/硬遮罩圖案
210L:硬遮罩層
220:(底部)抗反射塗佈(BARC)層
225:光阻圖案
300:接點/基體
310:鰭片結構
315:通道區域
320:隔離絕緣層
330:金屬閘極結構/側壁
340:帽蓋絕緣層
350:側壁間隔物
360:源極/汲極區域
370:層間介電(ILD)層
當結合附圖閱讀時，自以下詳細描述最佳瞭解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。具體言之，為了清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1A顯示了例示依據本揭示之一實施例之一半導體裝置的佈局結構的範例性平面視圖(從上面觀看)。圖1B顯示了沿著圖1A之線Y1-Y1之範例性剖面圖，且圖1C顯示了沿著圖1A之線X1-X1之範例性剖面圖。
圖2顯示了依據本揭示之一實施例之一電阻器導線與相鄰層之元件輪廓。
圖3A顯示了例示依據本揭示之一實施例之一半導體裝置的佈局結構的範例性平面視圖。圖3B顯示了沿著圖3A之線a-a’的範例性剖面圖。
圖4A顯示了例示依據本揭示之一實施例之一半導體裝置的佈局結構的範例性平面視圖。圖4B顯示了沿著圖4A之線a-a’的範例性剖面圖。
圖5A顯示了例示依據本揭示之一實施例之一半導體裝置的佈局結構的範例性平面視圖。圖5B顯示了沿著圖5A之線a-a’的範例性剖面圖。
圖6A、圖6B、及圖6C顯示了依據本揭示之一實施例之一半導體裝置之依序的製造製程之各種階段的其中一者。
圖7、圖8A、圖8B、圖8C、圖9、及圖10顯示了依據本揭示之一實施例之一半導體裝置之依序的製造製程之各種階段。
本申請案主張2021年12月29日申請之美國專利申請案序號63/294,729之優先權，該案揭露之全文特此以引用的方式併入。
本揭露內容提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成直接連接之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接連接之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
此外，為便於描述，可在本揭露中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其它方式定向(旋轉90度或按其它定向)且本揭露中使用之空間相對描述符同樣可相應 地解釋。此外，用語”由...製成”可意指”包含”或”由...組成”。再者，於以下之製造製程中，於所描述的操作之間可有一或多個額外的操作，且操作的順序可以改變。於本揭示中，片語”A、B及C之至少其中之一”意指A、B、C、A+B、A+C、B+C、或A+B+C之其中一者，且並不意指一個來自A、一個來自B、及一個來自C，除非另有說明。以一實施例解釋之材料、配置、結構、操作、及/或尺寸可以施用至其它實施例，且其詳述描述可以省略。
圖1A顯示了例示依據本揭示之一實施例之一半導體裝置的佈局結構的範例性平面視圖(從上面觀看)。圖1B顯示了沿著圖1A之線Y1-Y1之範例性剖面圖，且圖1C顯示了沿著圖1A之線X1-X1之範例性剖面圖。
於圖1A至圖1C中，係為一電阻器導線200於Y方向延伸。電阻器導線200由一導電材料所製成，諸如一金屬氮化物。由於電阻器導線200係為一電阻器，電阻器導線200之導電率相較於其它用於傳送訊號之導線是相對低的。於一些實施例中，電阻器導線200之電阻率(片電阻(sheet resistance))之範圍係從約1Ω/□至約1000Ω/□，且於其它實施例中，範圍係從約10Ω/□至約200Ω/□。電阻器導線200之材料例如包括一過渡金屬氮化物(例如TiN、TaN)、一氧化鈦、一氧化鉭、或TiSiN、或其任何組合。
電阻器導線200之大小及厚度可取決於電阻器導線200之目的或應用而變化。據此，希望於一半導體裝置中提供具有各種電阻值之電阻器。
如圖1A所示，提供接點(或孔)300以讓電阻器導線200經由一上部層金屬導線連接至另一電路元件。於一些實施例中，於接點300上提供多個孔接點80，且多個孔接點80係連接至一上部佈線圖案85。於一些實施例中，只提供兩個接點於電阻器導線200之兩個端部部分上。於其它實施例中，提供四個接點，於其中，兩個接點係被使用於提供其之間之一電流流動，且剩餘的兩個接點係被使用於量測一電壓或獲得一壓降。於一些實施例中，電阻器導線200之一 寬度(於X方向)係大於電阻器導線200之一長度(於Y方向)。於一些實施例中，長度係為寬度之大約兩倍至大約二十倍。
如圖1A及圖1C所示，於電阻器導線200之下之下層中，形成一或多個裝置圖案。於一些實施例中，裝置圖案包括一電晶體、一電容器、或任何其它電子裝置(主動裝置)。於其它實施例中，裝置圖案包括一虛設的圖案，其並不作用為一電子電路。於一些實施例中，電阻器導線200並不重疊任何電路圖案，且於其它實施例中，電阻器導線200於平面視圖中部分地或全部地重疊一或多個電路或虛設的圖案。
於一些實施例中，包括為一主動裝置或一虛設的圖案之部分的一鰭片結構5、閘極電極9、及源極/汲極(S/D)結構50的裝置圖案係設置於一基體1上方。如圖1A所示，電阻器導線200於平面視圖中部分地重疊裝置圖案85。於一些實施例中，電阻器導線200係電性地連接至藉由鰭片結構5、閘極電極9、及S/D結構50所形成之一主動電晶體。閘極電極9之各者可包括一閘極介電層及一閘極電極層。於本揭示中，一虛設的”元件”意指”元件”不具有電性功能或不是一功能性電路之部分，且”平面視圖”意指沿著法線(Z方向)從上面對基體觀看。
於一實施例中，複數個閘極電極9係設置於鰭片結構5之一部分上方。複數個閘極電極9於Y方向延伸且鰭片結構5於X方向延伸。每一電阻器導線之鰭片結構的數量並不限制在兩個，且數量可為一或三或多個。於一些實施例中，一帽蓋絕緣層20係設置於閘極電極9上方。
於一實施例中，複數個閘極電極9(及因此之複數個閘極電極層)係設置於一個鰭片結構5上方。然而，閘極電極的數量可以少到每一鰭片結構一個及每一鰭片結構多於三個。
如圖1C所示，鰭片結構5係設置於一基體1上方，閘極電極9係設置於鰭片結構5之一部分上方，且一隔離絕緣層40(例如淺溝槽隔離(STI))係亦設 置於基體1上方。鰭片結構5係部分地嵌入於隔離絕緣層40中。再者，一第一層間介電(ILD)層60係形成於鰭片結構5、閘極電極9、及源極/汲極結構50上方。於一些實施例中，一蝕刻停止層65係於形成第一ILD層60之前形成。
於一些實施例中，一第二ILD層100係進一步設置於第一ILD層60上方，且一第三ILD層110係形成於第二ILD層上方，如圖1B及圖1C所示。電阻器導線200係嵌入於第二ILD層100與第三ILD層110之組合中。接點300係形成於第三ILD層110中。於一些實施例中，一或多個額外的ILD層係形成於第三ILD層110上方。於一些實施例中，一硬遮罩層210係設置於電阻器導線200上方。
於本實施例中，第二ILD層100包括一控制層100C，其與電阻器導線200接觸以控制電阻器導線之性質，如圖2所示。於一些實施例中，第二ILD層100及控制層係由氧化矽所製成。於一些實施例中，控制層100C係為一富氧層，相較於剩餘的第二ILD層100具有一較高的氧濃度(原子百分比)。於一些實施例中，控制層係為SiOx，且第二ILD層係為SiOy，其中x>y≧1。於一些實施例中，y等於2。於一些實施例中，第二ILD層100不是氮化矽。
於一些實施例中，富氧層係為一富氧氧化矽層，其於EDS或EDX(能量分散X光光譜術)中顯示出比Si訊號更高的O訊號。於一些實施例中，訊號比(O/Si)係大於1且小於約1.5，同時一SiO2層之訊號比(O/Si)係小於1。於其它實施例中，訊號比之範圍係從約1.1至約1.3。當氧濃度太大時，它可能會降低控制層100C的物理強度，且當氧濃度太小時(趨近1)，可能無法獲得控制層最佳化電阻器導線200之結晶度的功能。於一些實施例中，於控制層100C中的氧濃度逐漸地改變。於一些實施例中，第二ILD層100係沒有氮。於一些實施例中，控制層100C係亦沒有氮。於一些實施例中，第二ILD層100及控制層100C兩者係由具有不同的氧濃度之氧化矽所製成。
於一些實施例中，控制層100C之厚度的範圍係從約1nm至約50nm，且於其它實施例中，範圍係從約2nm至約20nm。當控制層100C之厚度太小，可能無法獲得控制層最佳化電阻器導線200之結晶度的功能，且當控制層100C之厚度太大，它可能會降低第二ILD層100的物理強度。於一些實施例中，第二ILD層100之厚度的範圍係從約2nm至約200nm。於一些實施例中，整個第二ILD層100係為控制層100C。於一些實施例中，控制層100C進一步含有碳。於一些實施例中，控制層100C係為SiOxCz，且第二ILD層係為SiOyCw，其中x>y且z>w≧0。於一些實施例中，w係等於零。於一些實施例中，x=y=0。於一些實施例中，控制層100C相較於剩餘的第二ILD層100顯示一較高的碳濃度。於EDX輪廓中，碳訊號的峰值於一些實施例中係位於控制層100C內。於一些實施例中，第二ILD層100係沒有碳及/或氮。
於一些實施例中，第二ILD層100及控制層100C係藉由化學氣相沉積(CVD)來形成，化學氣相沉積(CVD)包括電漿增強CVD(PECVD)或原子層沉積(ALD)或任何其它適合的薄膜形成方法。於一些實施例中，藉由調整PECVD之一或多個參數，控制層100C之氧濃度係被控制。於其它實施例中，在形成由氧化矽所製成之第二ILD層100之後，氧(及/或碳)原子/離子係被導入至第二ILD層100之表面區域中以形成控制層100C。於一些實施例中，採用一離子植入製程以導入氧原子(及/或碳原子)，且於其它實施例中，採用一電漿製程。
藉由使用於電阻器導線200之下的控制層100C，能夠控制電阻器導線200之結晶結構。於一些實施例中，電阻器導線200包括具有一(2,0,0)結晶定向之TiN，其於電阻器導線中表現出穩定的較低片電阻。相反的，當訊號比O/Si小於1，沒有或弱的(2,0,0)定向被得到，且TiN電阻器導線的結晶度降低，其增加片電阻。
圖3A顯示了例示依據本揭示之一實施例之一半導體裝置的佈局結構的範例性平面視圖。圖3B顯示了沿著圖3A之線a-a’的範例性剖面圖。
於一些實施例中，電阻器導線200係設置於設在一鰭片結構5上方之閘極電極9的群組之間。於一些實施例中，一或多個虛設的導線圖案200D係形成相鄰於電阻器導線200。於一些實施例中，鰭片結構、閘極結構、及源極/汲極結構係為虛設的圖案，且於一些實施例中，鰭片結構、閘極結構、及源極/汲極結構係為主動電路元件。如圖3A所示，電阻器導線200於平面視圖中並不重疊任何虛設的鰭片結構5及虛設的閘極電極9。
於一些實施例中，複數個虛設的閘極電極9係設置於虛設的鰭片結構5之一部分上方。複數個虛設的閘極電極9於Y方向延伸，且虛設的鰭片結構5於X方向延伸。如圖3A所示，複數個鰭片結構5係設置於一電阻器導線200之下且沿著Y方向對齊。每一電阻器導線之虛設的鰭片結構的數量並不限制於兩個，且數量可為一個或三個或多個。
於一些實施例中，複數個虛設的閘極電極9(及因此之複數個虛設的閘極電極層)係設置於一個虛設的鰭片結構5上方，如圖3A及圖3B所示。然而，虛設的閘極電極的數量可以少到每一虛設的鰭片結構一個及每一虛設的鰭片結構多於三個。
如圖3B所示，第一ILD層60係形成於隔離絕緣層40上方，且一第二ILD層100係進一步設置於第一ILD層60上方。於一些實施例中，一或多個額外的介電層係形成於第一ILD層60與第二ILD層100之間。一第三ILD層110係進一步設置於第二ILD層100上方，且於一些實施例中，一第四ILD層120係設置於第三ILD層110上方。電阻器導線200係嵌入於第二ILD層及第三ILD層中。於一些實施例中，接點300係形成於第三ILD層及第四ILD層中。
第一ILD層、第二ILD層、第三ILD層、及第四ILD層之各者於一些實施例中係由二氧化矽(SiO2)、SiON、SiCO、SiCN、SiOCN之一或多個、或任何其它低k材料所製成。於一些實施例中，ILD層係藉由CVD、包括濺鍍之物理氣相沉積(PVD)、原子層沉積(ALD)、或其它適合的薄膜形成方法來形成。於一些實施例中，中間相鄰的ILD層係由不同的材料所製成。
圖4A顯示了例示依據本揭示之一實施例之一半導體裝置的佈局結構的範例性平面視圖。圖4B顯示了沿著圖4A之線a-a’的範例性剖面圖。
於圖4A及圖4B中，顯示於X方向佈置之兩個電阻器導線200。再者，虛設的導線圖案200D係沿著X方向設置在電阻器導線200之兩側，以改善於圖案化操作中的圖案保真度，圖案化操作諸如光刻及蝕刻。然而，電阻器導線200之佈局並不限制於這些圖面。電阻器導線200之數量可以少至一個或三個或更多個，具有(及之間)或不具有兩個虛設的導線圖案。
如圖4A及圖4B所示，就在電阻器導線200之下，一虛設的鰭片結構5、虛設的閘極電極9、及虛設的源極/汲極(S/D)結構50係設置於一基體1上方。於一些實施例中，閘極電極及源極/汲極結構係為主動電路元件。如圖4A所示，電阻器導線200於平面視圖中全部地重疊虛設的鰭片結構5及虛設的閘極電極9。換句話說，電阻器導線200沿著Y方向與虛設的鰭片結構5對齊。
於一些實施例中，複數個虛設的閘極電極9係設置於虛設的鰭片結構5之一部分上方。複數個虛設的閘極電極9於Y方向延伸，且虛設的鰭片結構5於X方向延伸。如圖4A所示，複數個鰭片結構5係設置於一電阻器導線200之下且係沿著Y方向對齊。每一電阻器導線之虛設的鰭片結構的數量並不限制於兩個，數量可為一個或三個或多個。
於一些實施例中，複數個虛設的閘極電極9(及因此之複數個虛設的閘極電極層)係設置於一個虛設的鰭片結構5上方，如圖4A及圖4B所示。然而， 虛設的閘極電極的數量可以少到每一虛設的鰭片結構一個及每一虛設的鰭片結構多於三個。
如圖4A所示，電阻器導線200於平面視圖中重疊所有三個虛設的閘極電極。於一些實施例中，虛設的閘極電極9於Y方向延伸且係設置於兩個或多個虛設的鰭片結構5上方。於平面視圖中，虛設的鰭片結構5及虛設的閘極電極9係設置於一對接點300之間，且因此接點300並不重疊虛設的閘極電極9。然而，於其它實施例中，接點300之至少一者重疊虛設的閘極電極9。
如圖4B所示，虛設的鰭片結構5係設置於基體1上方，虛設的閘極電極9係設置於虛設的鰭片結構5之一部分上方，且一隔離絕緣層40係亦設置於基體1上方。虛設的鰭片結構5係部分地嵌入於隔離絕緣層40中。再者，一第一層間介電(ILD)層60係形成於虛設的鰭片結構5上方。虛設的閘極電極9係嵌入於第一ILD層60中。一第二ILD層100係進一步設置於第一ILD層60上方。
圖5A顯示了例示依據本揭示之一實施例之一半導體裝置的佈局結構的範例性平面視圖。圖5B顯示了沿著圖5A之線a-a’的範例性剖面圖。
圖5A及圖5B之佈局及結構係實質上相同於圖4A及圖4B之佈局及結構，除了電阻器導線200沿著X方向之位置及虛設的閘極電極之數量。
如圖5A所示，電阻器導線200於平面視圖中部分地重疊虛設的鰭片結構5。換句話說，電阻器導線200之邊緣(例如右邊緣)於X方向中相對於虛設的鰭片結構5之邊緣(例如右邊緣)偏置。再者，電阻器導線200重疊設置於一個虛設的鰭片結構上方之兩個虛設的閘極電極，部分地重疊設置於相同之虛設的鰭片結構上方之一個虛設的閘極電極，且並不重疊設置於相同之虛設的鰭片結構上方之一個虛設的閘極電極。
“偏置”量D1係為0≦D1≦0.5W1，其中W1係為虛設的鰭片結構5於X方向中之寬度。當量D1係為零或負值時，電阻器導線200於平面視圖中全部地重疊虛設的鰭片結構5。
圖6A至圖6C、圖7、圖8、圖9、及圖10顯示了依據本揭示之一實施例之一半導體裝置之依序的製造製程之各種階段。需瞭解到可以於藉由圖6A至圖10所顯示之製程之前、期間、及之後提供額外的操作，且一些下面描述之操作對於方法之額外的實施例可以置換或排除。操作/製程的順序是可交換的。再者，如相關於前述實施例所說明之材料、配置、尺寸、及/或製程可於以下實施例中來採用，且詳細的說明可以省略。
圖6A顯示於形成金屬閘極結構之後之一半導體裝置的結構。圖6A顯示一電路面域及一電阻器面域，於電路面域中，設置一功能性電路，於電阻器面域中，設置一電阻器導線及一虛設的鰭片及閘極結構。於圖6A之電路面域中，金屬閘極結構10係形成於一通道層、例如一鰭片結構5之一部分上方。閘極結構10包括一閘極介電層(未顯示)、一閘極電極9、及設置於金屬閘極電極9上方之一帽蓋絕緣層20。於一些實施例中，閘極結構進一步包括提供在金屬閘極電極9及帽蓋絕緣層20之側壁上的閘極側壁間隔物30。
鰭片結構5從隔離絕緣層40突出。金屬閘極電極9之厚度的範圍於一些實施例中係從15nm至50nm。帽蓋絕緣層20之厚度的範圍於一些實施例中係從約10nm至約30nm，且範圍於其它實施例中係從約15nm至約20nm。側壁間隔物30在側壁間隔物的底部的薄膜厚度的範圍於一些實施例中係從約3nm至約15nm，且範圍於其它實施例中係從約4nm至約10nm。再者，包括一或多個磊晶半導體層之源極/汲極(S/D)結構50係形成相鄰於閘極結構，且閘極結構之間的間隔物係以一第一層間介電(ILD)層60來填充。此外，於一些實施例中，一矽化物層55，諸如WSi、CoSi、NiSi、或TiSi，係形成於S/D結構50上。
於一些實施例中，閘極結構10係為一主動電路之一部分，且於其它實施例中，閘極結構10係為一虛設的閘極結構。
圖6B係為金屬閘極結構10之放大圖。金屬閘極電極9包括一或多個金屬材料層16，諸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlC、TiAlN、TaN、NiSi、CoSi、及其它導電材料。設置於通道層與金屬閘極之間之一閘極介電層12包括一或多個金屬氧化物層，諸如一高k金屬氧化物。使用於高k介電質之金屬氧化物的範例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、及/或其混合物之氧化物。
於一些實施例中，一或多個功函數(work function)調整層14係插置於閘極介電層12與金屬材料層16之間。功函數調整層14係由導電材料所製成，諸如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi、或TiAlC之單層，或這些材料之二個或多個的多層。對於n通道FET，TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi、及TaSi之一或多個係被使用為功函數調整層，且對於p通道FET，TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC、及Co之一或多個係被使用為功函數調整層。
帽蓋絕緣層20包括一或多個絕緣材料層，諸如一氮化矽基材料，包括SiN、SiCN、及SiOCN。側壁間隔物30係由與帽蓋絕緣層20不同之材料所製成且包括一或多個絕緣層，諸如一氮化矽基材料，包括SiN、SiON、SiCN、及SiOCN。第一ILD層60包括一或多個絕緣材料層，諸如一氧化矽基材料，諸如二氧化矽(SiO2)、SiON、SiCO、或SiOCN、或其它低k材料。
側壁間隔物30的材料、帽蓋絕緣層20的材料、及第一ILD層60的材料係彼此不同，使得這些層之各者可以選擇性地蝕刻。於一實施例中，側壁間隔物30係由SiOCN、SiCN、或SiON所製成，帽蓋絕緣層20係由SiN所製成，且第一ILD層60係由SiO2所製成。
於一些實施例中，採用藉由一閘極置換製程所製造之鰭式場效電晶體(Fin FETs)。
圖6C顯示一Fin FET結構之範例性立體圖。首先，一鰭片結構310係製造於一基體300上方。鰭片結構包括一底部區域及做為一通道區域315之一上部區域。基體例如為p型式矽基體，具有一雜質濃度，其範圍在從約1×1015cm-3至約1×1018cm-3。於其它實施例中，基體係為一n型式矽基體，具有一雜質濃度，其範圍在從約1×1015cm-3至約1×1018cm-3。替代地，基體可包含：另外的基本半導體，諸如鍺；一複合半導體，包括IV-IV群組複合半導體，諸如SiC及SiGe，III-V群組複合半導體，諸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或其組合。於一實施例中，基體係為一SOI(絕緣層上矽)基體之一矽層。
於形成鰭片結構310之後，一隔離絕緣層320係形成於鰭片結構310上方。隔離絕緣層320包括一或多個絕緣材料層，諸如氧化矽、氮氧化矽、或氮化矽，藉由LPCVD(低壓化學氣相沉積)、電漿CVD、或流動CVD來形成。隔離絕緣層可藉由旋塗式玻璃(SOG)、SiO、SiON、SiOCN、及/或氟摻雜矽玻璃(FSG)之一或多個層來形成。
於形成隔離絕緣層320於鰭片結構上方之後，實行一平坦化操作以移除隔離絕緣層320之部分。平坦化操作可包括一化學機械拋光(CMP)及/或一回蝕製程。之後，隔離絕緣層320係進一步移除(凹陷)，使得鰭片結構之上部區域被暴露。
一虛設的閘極結構係形成於暴露的鰭片結構上方。虛設的閘極結構包括由多晶矽所製成之一虛設的閘極電極層、及一虛設的閘極介電層。包括一或多個絕緣材料層之側壁間隔物350係亦形成於虛設的閘極電極層的側壁上。於形成虛設的閘極結構之後，未被虛設的閘極結構罩覆的鰭片結構310係凹 陷至隔離絕緣層320之上部表面之下。之後，一源極/汲極區域360係藉由使用一磊晶成長方法形成於凹陷的鰭片結構上方。源極/汲極區域可包括一應變材料以施加應力至通道區域315。
之後，一層間介電(ILD)層370係形成於虛設的閘極結構及源極/汲極區域上方。於平坦化操作之後，虛設的閘極結構係被移除以做成一閘極空間。之後，於閘極空間中形成一金屬閘極結構330，金屬閘極結構330包括一金屬閘極電極及一閘極介電層，諸如一高k介電層。再者，帽蓋絕緣層340係形成於金屬閘極結構330上方，以獲得如圖6C所示之Fin FET結構。於圖6C中，金屬閘極結構330、帽蓋絕緣層340、側壁330、及ILD層370之部分係被切掉以顯示下面的結構。
圖6C之金屬閘極結構330、帽蓋絕緣層340、側壁330、源極/汲極區域360、及ILD層370實質上對應於圖6A之金屬閘極電極9、帽蓋絕緣層20、側壁間隔物30、S/D區域50、及第一ILD層60。
於形成第一ILD層60之後，如圖7所示，一第二ILD層100係形成於第一ILD層60上方。
於一些實施例中，圖2中所顯示之一控制層100C係形成於第二ILD層100之至少表面區域上。如上面所提出，控制層係藉由調整第二ILD層100之一或多個沉積狀況、及/或導入氧(及/或碳)原子至第二ILD層100之表面區域中來形成。於一些實施例中，沉積狀況包括來源氣體(例如O2氣體等)之流率、來源氣體之流量比(例如一氧來源氣體與一矽來源氣體之間的比值)、電漿功率(例如輸入RF功率等)、一基體溫度等。於一些實施例中，包括控制層之第二ILD層100之厚度的範圍在從約2nm至約200nm，且範圍於其它實施例中在從約10nm至約100nm。
於控制層形成之後，用於電阻器導線之一包敷層200L、一硬遮罩層210L、及一底部抗反射塗佈(BARC)層220係依序地形成於包括控制層之第二ILD層上方，且一光阻圖案225係形成於BARC層220上方，如圖7所示。於一些實施例中，硬遮罩層210L包括氮化矽基材料之一或多個層，諸如SiN、SiON、或SiOCN。於一些實施例中，硬遮罩層210L之厚度的範圍在從約2nm至約200nm，且範圍於其它實施例中在從約10nm至約100nm。
於一些實施例中，一額外的絕緣層、其於隨後的接點孔洞蝕刻操作中作用為一第一蝕刻停止層(ESL)、係設置於第一ILD層60與第二ILD層100之間。額外的絕緣層包括氮化矽基材料之一或多個層，諸如SiN、SiCN、或SiOCN。
用於電阻器導線之包敷層200L係藉由CVD、包括濺鍍之物理氣相沉積、或其它適合的薄膜形成方法來形成。於一些實施例中，包敷層200L包括TiN。於其它實施例中，包敷層200L包括多個導電層，且於一些實施例中，多個層之最底部層係由TiN所製成。如上面所提出，TiN層係為(2,0,0)定向。於一些實施例中，包敷導電層200L之厚度的範圍在從約2nm至約200nm，且範圍於其它實施例中在從約10nm至約100nm。
於一些實施例中，包敷導電層200L係為藉由一濺鍍製程所形成之一TiN層或一TaN層。於一些實施例中，藉由於濺鍍製程期間調整輸入電功率，金屬化層200L之片電阻值係被調整。於一些實施例中，藉由增加輸入功率達20%，片電阻減少達約10%，且藉由減少輸入功率達10%，片電阻增加達約20%。這導因於不同的結構，例如金屬化層之結晶度。據此，例如當對一電阻器導線給定一所欲的片電阻值時，藉由一電路/裝置設計者(裝置規格)，濺鍍製程之輸入功率係被調整以獲得對於金屬化層200L之一所欲片電阻。於其它實施例中，包敷層200L係藉由PECVD來形成，且片電阻係藉由調整用於產生電漿之輸入電功率來調整。
於一些實施例中，藉由組合以不同狀況形成之二個或更多個層，包敷導電層200L之片電阻值係被調整。於一些實施例中，包敷導電層200L包括雙層，且雙層之其中一者(例如上部層)相較於其它層具有一較高的片電阻。據此，藉由調整雙層之各者的厚度，可獲得不同的片電阻值。
之後，BARC層220係藉由使用光阻圖案225來圖案化，且隨後圖案化硬遮罩層210L以形成一硬遮罩圖案210。再者，包敷層200L係藉由使用硬遮罩圖案210做為如圖8A所示之一蝕刻遮罩來圖案化。
於一些實施例中，如圖8A所示，控制層100C係未蝕刻。於其它實施例中，控制層100C未被電阻器導線200罩覆，且硬遮罩圖案210係些微地蝕刻達一量D1，如圖8B所示。於一些實施例中，D1之範圍在從約0.5nm至約50nm。於一些實施例中，D1係第二ILD層之厚度的約1%至約20%。於一些實施例中，控制層100C未被電阻器導線200罩覆，且硬遮罩圖案210係全部地蝕刻，如圖8C所示。
隨後，第三ILD層110形成於硬遮罩圖案210及電阻器導線200上方且於第二ILD層100上方，如圖9所示。於一些實施例中，於形成第三ILD層110之前，移除硬遮罩圖案210。
之後，形成穿透過第三ILD層110及硬遮罩圖案210且接觸電阻器導線200之一接點300，如圖10所示。於一些實施例中，於電路面域中，一第一接點插塞70及一第一金屬導線75係藉由例如使用一雙鑲嵌製程來形成，如圖10所示。於一些實施例中，第一金屬導線(及第一接點插塞70)及接點300係藉由相同製程(於相同製程步驟)來形成。於一些實施例中，接點300、第一接點插塞70、及第一金屬導線75包括Cu、Al、Ti、Co、W、或Ni之一或多個層、或其合金、或TiN、或TaN。
再者，如圖10所示，一第四ILD層120係形成於第三ILD層110上方。於一些實施例中，一額外的絕緣層、其於隨後的接點孔洞蝕刻操作中作用為一第二ESL、係設置於第四ILD層120與第三ILD層110之間。於形成第四ILD層120之後，形成孔接點80，且形成上部佈線圖案85以電性地連接至電阻器導線200，如圖10所示。類似地，形成一孔接點81及一上部佈線圖案86以電性地連接至第一金屬導線75。於一些實施例中，採用雙或單鑲嵌製程以形成孔接點及上部佈線圖案。
需瞭解到圖10所示之裝置係經過進一步的CMOS製程以形成各種特徵，諸如互連金屬層、介電層、鈍化層等。
此處描述之各種實施例或範例相較於已存在之技術給予數個優點，例如，於本揭示中，藉由插入一富氧控制層於第二ILD層與用於一電阻器導線之包敷導電層之間，能夠最佳化包敷導電層的結晶度，其可以改善電阻器導線的電性及/或物理穩定性。
需瞭解到並非所有優點都必須在此處討論，所有的實施例或範例都不需要特定的優點，且其它實施例或範例可給予不同的優點。
依據本揭示之一態樣，揭示一種半導體裝置，包括：一第一層間介電(ILD)層，設置於一基體上方且含有矽及氧；一控制層，設置於該第一ILD層上方且含有矽及氧；以及一電阻器導線，設置於該控制層上方。該控制層之一氧濃度係大於該第一ILD層之一氧濃度。於一個或多個前面的及下面的實施例中，藉由一能量分散X光光譜術(EDX)量測之該控制層之氧對矽的一訊號比係大於1。於一個或多個前面的及下面的實施例中，藉由一EDX量測之該第一ILD層之氧對矽的一訊號比係小於1。於一個或多個前面的及下面的實施例中，該第一ILD層及該控制層兩者係不含有氮。於一個或多個前面的及下面的實施例中，該電阻器導線係由TiN或TaN所製成。於一個或多個前面的及下面的實施例中，該 電阻器導線係由具有(2,0,0)定向之TiN所製成。於一個或多個前面的及下面的實施例中，該控制層進一步含有碳，且該控制層之一碳濃度係大於該第一ILD層之一碳濃度。
依據本揭示之另一態樣，揭示一種半導體裝置，包括：一第一電晶體結構及一第二電晶體結構，設置於一基體上方；一第一層間介電(ILD)層，設置於該第一電晶體結構及該第二電晶體結構上方；一第二ILD層，設置於該第一ILD層上方且含有矽及氧；一控制層，設置於該第二ILD層上方且含有矽及氧；以及一電阻器導線，由一導電材料形成且設置於該第二ILD層上方。該控制層之一氧濃度係大於該第二ILD層之一氧濃度。於一個或多個前面的及下面的實施例中，藉由一能量分散X光光譜術(EDX)量測之該控制層之氧對矽的一訊號比係大於藉由一EDX量測之該第二ILD層之氧對矽的一訊號比。於一個或多個前面的及下面的實施例中，該電阻器導線係由具有(2,0,0)定向之TiN所製成。於一個或多個前面的及下面的實施例中，該控制層進一步含有碳，且該控制層之一碳濃度係大於該第一ILD層之一碳濃度。於一個或多個前面的及下面的實施例中，於平面視圖中，該電阻器導線係設置於該第一電晶體結構與該第二電晶體結構之間。於一個或多個前面的及下面的實施例中，於平面視圖中，該電阻器導線並不重疊該第一電晶體結構及該第二電晶體結構。於一個或多個前面的及下面的實施例中，該第一電晶體結構及該第二電晶體結構之各者包括一鰭片結構及一閘極結構，該鰭片結構於一第一方向延伸，該閘極結構於一第二方向延伸，該第二方向相交於該第一方向，且該電阻器導線於該第二方向延伸。於一個或多個前面的及下面的實施例中，於平面視圖中，該電阻器導線部分地重疊該第一電晶體結構或該第二電晶體結構之至少其中一者。
依據本揭示之另一態樣，揭示一種半導體裝置，包括：一虛設的鰭片結構，設置於一基體上方；一虛設的閘極結構，設置於該虛設的鰭片結構 之一部分上方；一第一層間介電(ILD)層，設置於該虛設的閘極結構及該虛設的鰭片結構上方；一第二ILD層，設置於該第一ILD層上方且含有矽及氧；一控制層，設置於該第二ILD層上方且含有矽及氧；以及一電阻器導線，由一導電材料形成且設置於該第二ILD層上方。該控制層之一氧濃度係大於該第二ILD層之一氧濃度。於一個或多個前面的及下面的實施例中，該電阻器導線於平面視圖中重疊該虛設的閘極結構。於一個或多個前面的及下面的實施例中，該電阻器導線之該導電材料包括氮或過渡金屬。於一個或多個前面的及下面的實施例中，該電阻器導線係由具有(2,0,0)定向之TiN所製成。於一個或多個前面的及下面的實施例中，該虛設的閘極結構包括兩個或多個虛設的閘極電極，設置於該虛設的鰭片結構上方且於一第一方向延伸、且配置於一第二方向，該第二方向垂直於該第一方向，且該電阻器導線於該第一方向延伸。於一個或多個前面的及下面的實施例中，該電阻器導線沿著該第一方向係較長於該虛設的閘極電極。於一個或多個前面的及下面的實施例中，提供接觸該電阻器導線之兩個接點，且該虛設的閘極結構於平面視圖中係設置於兩個接點之間。於一個或多個前面的及下面的實施例中，兩個接點並不重疊該虛設的閘極結構。
依據本揭示之另一態樣，於製造一半導體裝置的一方法中，包括：形成一第一鰭片結構於一基體上方；形成一第一閘極結構於該第一鰭片結構之一部分上方；形成一第一層間介電(ILD)層以使該第一閘極結構係嵌入於該第一ILD層中；形成一第二ILD層於該第一ILD層上方；形成一控制層於該第二ILD層上方；以及形成一電阻器導線於該控制層上方。該控制層之一氧濃度係大於該第二ILD層之一氧濃度。於一個或多個前面的及下面的實施例中，該控制層係藉由導入氧原子或離子至該第二ILD層之一表面中來形成。於一個或多個前面的及下面的實施例中，使用一離子植入製程以導入氧。於一個或多個前面的及下面的實施例中，使用從一含氧氣體產生之電漿以導入氧。於一個或多個前面 的及下面的實施例中，該控制層係藉由改變該第二ILD層之一沉積製程之一或多個沉積參數來形成。
以上概述了數個實施方式的特徵，以便本領域具有通常知識者可較佳地瞭解本揭示內容的各方面。本領域具有通常知識者將瞭解，他們可能容易地使用本揭示內容，作為其它製程與結構之設計或修改的基礎，以實現與在此介紹的實施方式之相同的目的，及/或達到相同的優點。本領域具有通常知識者亦會瞭解，與這些均等的建構不脫離本揭示內容的精神與範圍，並且他們可能在不脫離本揭示內容的精神與範圍的情況下，進行各種改變、替換、與變更。
9           (金屬)閘極電極 80         孔接點 85         (上部佈線)圖案 200       電阻器導線 300       接點/基體

Claims (10)

  1. 一種半導體裝置，包含：一第一層間介電層，設置於一基體上方且含有矽及氧；一控制層，設置於該第一層間介電層上方且含有矽及氧；以及一電阻器導線，設置於該控制層上方；其中該控制層之一氧濃度係大於該第一層間介電層之一氧濃度。
  2. 如請求項1所述之半導體裝置，其中：藉由一能量分散X光光譜術量測之該控制層之氧對矽的一訊號比係大於1；以及藉由一能量分散X光光譜術量測之該第一層間介電層之氧對矽的一訊號比係小於1。
  3. 如請求項1所述之半導體裝置，其中該電阻器導線係由具有(2,0,0)定向之TiN所製成。
  4. 如請求項1所述之半導體裝置，其中該控制層進一步含有碳，且該控制層之一碳濃度係大於該第一層間介電層之一碳濃度。
  5. 一種半導體裝置，包含：一第一電晶體結構及一第二電晶體結構，設置於一基體上方；一第一層間介電層，設置於該第一電晶體結構及該第二電晶體結構上方；一第二層間介電層，設置於該第一層間介電層上方且含有矽及氧；一控制層，設置於該第二層間介電層上方且含有矽及氧；以及一電阻器導線，由一導電材料形成且設置於該第二層間介電層上方；其中該控制層之一氧濃度係大於該第二層間介電層之一氧濃度。
  6. 如請求項5所述之半導體裝置，其中藉由一能量分散X光光譜術量測之該控制層之氧對矽的一訊號比係大於藉由一能量分散X光光譜術量測之該第二層間介電層之氧對矽的一訊號比。
  7. 如請求項5所述之半導體裝置，其中該電阻器導線係由具有(2,0,0)定向之TiN所製成。
  8. 如請求項5所述之半導體裝置，其中該控制層進一步含有碳，且該控制層之一碳濃度係大於該第一層間介電層之一碳濃度。
  9. 一種製造半導體裝置的方法，該方法包含：形成一第一鰭片結構於一基體上方；形成一第一閘極結構於該第一鰭片結構之一部分上方；形成一第一層間介電層以使該第一閘極結構係嵌入於該第一層間介電層中；形成一第二層間介電層於該第一層間介電層上方；形成一控制層於該第二層間介電層上方；以及形成一電阻器導線於該控制層上方；其中該控制層之一氧濃度係大於該第二層間介電層之一氧濃度。
  10. 如請求項9所述之方法，其中該電阻器導線係由具有(2,0,0)定向之TiN所製成。
TW111119630A 2021-12-29 2022-05-26 製造半導體裝置的方法及半導體裝置 TWI812241B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163294729P 2021-12-29 2021-12-29
US63/294,729 2021-12-29
US17/710,517 US12341055B2 (en) 2021-12-29 2022-03-31 Method of manufacturing semiconductor devices and semiconductor devices
US17/710,517 2022-03-31

Publications (2)

Publication Number Publication Date
TW202326935A TW202326935A (zh) 2023-07-01
TWI812241B true TWI812241B (zh) 2023-08-11

Family

ID=85660160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119630A TWI812241B (zh) 2021-12-29 2022-05-26 製造半導體裝置的方法及半導體裝置

Country Status (3)

Country Link
US (2) US12341055B2 (zh)
CN (1) CN115863262A (zh)
TW (1) TWI812241B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269290A1 (en) * 2003-02-28 2005-12-08 Fujitsu Limited Etch-resistant film, forming method thereof, surface-modified resist pattern, forming method thereof, semiconductor device and manufacturing method thereof
WO2016179113A1 (en) * 2015-05-07 2016-11-10 Finscale Inc. Super-thin channel transistor structure, fabrication, and applications
US20210005734A1 (en) * 2017-10-30 2021-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674057B1 (ko) * 2010-04-01 2016-11-08 삼성전자 주식회사 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
US9773731B2 (en) 2016-01-28 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US11037781B2 (en) * 2018-06-29 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method for high pressure anneal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269290A1 (en) * 2003-02-28 2005-12-08 Fujitsu Limited Etch-resistant film, forming method thereof, surface-modified resist pattern, forming method thereof, semiconductor device and manufacturing method thereof
WO2016179113A1 (en) * 2015-05-07 2016-11-10 Finscale Inc. Super-thin channel transistor structure, fabrication, and applications
US20210005734A1 (en) * 2017-10-30 2021-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20250300005A1 (en) 2025-09-25
TW202326935A (zh) 2023-07-01
US20230207381A1 (en) 2023-06-29
CN115863262A (zh) 2023-03-28
US12341055B2 (en) 2025-06-24

Similar Documents

Publication Publication Date Title
US11521970B2 (en) Semiconductor device and a method for fabricating the same
US20240321731A1 (en) Semiconductor device and a method for fabricating the same
KR101459198B1 (ko) 자가 정렬된 콘택
US12057469B2 (en) Semiconductor device and a method of fabricating the same
CN108257871A (zh) 半导体器件及其制造方法
US10903331B2 (en) Positioning air-gap spacers in a transistor for improved control of parasitic capacitance
US12463095B2 (en) Semiconductor structure with a laminated layer
US11688635B2 (en) Oxygen-free replacement liner for improved transistor performance
US10923575B2 (en) Low resistance contact for transistors
TWI812241B (zh) 製造半導體裝置的方法及半導體裝置
US20220190108A1 (en) Transistor with air gap under source/drain region in bulk semiconductor substrate
US20250218941A1 (en) Power rail lead for semiconductor structures
US20250038047A1 (en) Cavity with negative sloped sidewall over gate and related method
TW202240893A (zh) 半導體結構